JPH09266496A - データ受信装置、データ受信方法及び電子機器 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 差動信号として受信した２つの信号の極性が
誤って認識されている場合にはこれを自動的に矯正す
る。 【解決手段】 パケット化されたデータを差動信号１０
５ａ、１０５ｂの形式で受信するデータ受信装置５０１
において、デジタル信号１０６に基づき、リンク検出部
で、リンクが確保されているか否かを検出し、リンク信
号５１１を出力する。シリアルバイナリデータ１０８、
ビット同期信号１０７及びリンク信号５１１に基づき、
極性の認識が正しいかを極性判定部５０４で判定する。
極性判定部は、連続して受信したｎ回のパケットにおい
て、最初に出現する同一のデータのならびが’００’で
あることを検出した場合及び所与の期間に渡ってリンク
が確保されていないことを検出した場合の少なくとも一
方の場合、極性を誤って認識していると判定する。デー
タ受信部１０２の極性認識矯正部１１０は、極性が誤っ
て認識されている場合は、これを矯正する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、所与の規格に従っ
て伝送されるデータを、パケット化された差動信号の形
式で受信するデータ受信装置、データ受信方法及びこれ
を含む電子機器に関する。

【０００２】

【背景技術及び発明が解決しようとする課題】差動信号
とは、正極性の信号と、該信号の波形を反転させた負極
性の信号との２つで一対をなす信号である。差動信号を
受信するデータ受信装置においては、前記差動信号の信
号線を接続する際、正極性の信号の端子と負極性の信号
の端子が予め予定されているものと反対に接続されてし
まう場合がある。この様な場合、データ受信装置におい
て、前記２つの信号の極性が逆に認識されると、受信側
でデータを正しく認識することが出来ない。

【０００３】従って、データ受信装置が、差動信号とし
て受信した２つの信号の極性を正しく認識しているか否
かを判定し、誤って認識している場合にはこれを自動的
に矯正することが望まれる。

【０００４】データ受信装置が前記２つの信号の極性を
正しく認識しているか否かを判定する従来技術として
は、パケット末尾のアイドルパルスを用いて判定する方
法がある。アイドルパルスはハイレベルの長いパルス幅
を持つ。よって、従来技術では、パケット末尾の長いパ
ルス幅の信号がローレベルであった場合、正極性の信号
の端子と負極性の信号の端子が反対に接続されていると
判断するのである。

【０００５】ところが、パケット末尾のアイドルパルス
を用いて判定する方法では、以下のような難点がある。

【０００６】即ち、長いパルス幅のアイドルパルスを検
出するためには、アイドルパルスをサンプリングする必
要がある。しかし、アイドルパルスの後端では、パケッ
トのクロック成分が消滅しているため、同期の回復が困
難であるという難点がある。

【０００７】また、アイドルパルスを認識するために
は、データ受信装置における差動信号の受信部分の回路
が、アナログ的にある程度以上の精度を有していること
が必要となる。しかし、ジッタを含む信号を受信してデ
コードする場合に、アナログ的にある程度以上の精度を
要求すると、受信部分の回路が複雑になる。従って、こ
の回路を容易かつ高歩留りをもって提供することが困難
になる。

【０００８】また、受信した信号の波形に加工を加えた
再生データ信号を用いてデコードを行う様なデータ受信
装置においては、前記再生データ信号を用いてアイドル
パルスを判定する場合に不具合を生じることがある。前
記再生データ信号は、受信した信号の波形に関する情報
を正確に反映しているとは限らないからである。

【０００９】この様に、パケット末尾のアイドルパルス
を用いて判定する方法を採用する場合、判定に使用する
信号の精度が問題となるため、容易に実現することが困
難である。

【００１０】本発明の目的は、差動信号として受信した
２つの信号の極性が誤って認識されている場合にはこれ
を自動的に矯正する機能を簡単な構成で実現するデータ
受信装置、データ受信方法及びこれを含む電子機器を提
供することである。

【００１１】

【課題を解決するための手段】本発明は、パケット化さ
れたデータを正極性の信号と負極性の信号からなる差動
信号の形式で受信するデータ受信装置であって、前記差
動信号に基づきデジタル信号を生成するデータ受信手段
と、前記デジタル信号に基づき、ビット同期信号とシリ
アルバイナリデータを生成するデコード手段と、前記デ
コード手段により出力される前記シリアルバイナリデー
タを前記ビット同期信号によってサンプリングし、サン
プリングされたデータに基づき、前記データ受信手段が
前記差動信号の極性を正しく認識しているか否かを判定
する極性判定手段とを含み、前記極性判定手段は、受信
したパケットにおいて、最初に出現する同一のデータの
ならびが’００’であることを検出した場合、前記差動
信号の極性を誤って認識していると判定し、前記データ
受信手段は、前記差動信号の極性を誤って認識している
と、前記極性判定手段により判定された場合には、極性
が正しく認識されるよう矯正する手段を含むことを特徴
とする。

【００１２】差動信号とは、正極性の信号と、該信号の
波形を反転させた負極性の信号との２つで一対をなす信
号である。本発明のデータ受信手段は、前記正極性の信
号と負極性の信号からなる差動信号を受信し、該２つの
信号に基づき、デジタル信号を生成する。

【００１３】データ受信手段において、前記差動信号の
極性が誤って認識されている場合、正しく受信した場合
に生成されるデジタル信号と正負が逆転したデジタル信
号が生成されていまう。このため、デコード手段でデコ
ード後のシリアルバイナリデータの’１’と’０’が逆
になるという結果が生じる。

【００１４】ところで、各パケットは、その先頭にプリ
アンブルとフレーム開始デリミタ（以下ＳＦＤと略記す
る）を有している。プリアンブルは、受信側が同期を確
立するためのものであり、ＳＦＤは、フレームの開始を
宣言するためのものである。例えば、所与の規格によれ
ば、前者は’１０１０１０１０’を所与の回数くりかえ
たものであり、後者は’１０１０１０１１’である。

【００１５】前記プリアンブルとＳＦＤ通じて、最初に
二つ同一データ値を持つビット並びが出現するのは、Ｓ
ＦＤの末尾２ビットである。この一つのパケットにおい
て最初に出現する二つ同一のデータ値を持つビット並び
を、以下、最初の連続ビットと称する。正しい極性で受
信したデータの場合、前記最初の連続ビットは’１１’
になる。しかし、極性が反転して受信したデータの場
合、前記最初の連続ビットは’００’になる。

【００１６】本発明の極性判定手段は、デコード後のシ
リアルバイナリデータをもちいて、パケットにおいて最
初に出現する同一のデータの並びが’００’であるか否
かを調べ、前記データの並びが’００’であることを検
出した場合、極性の認識が誤っていると判定する。

【００１７】そして、極性の認識が誤っていると判定さ
れた場合は、データ受信手段において極性が正しく認識
されるよう矯正するよう構成されている。

【００１８】本発明によれば、デコード後のシリアルバ
イナリデータを用いて、極性の認識の誤りを検出するこ
とができるため、通常のデコード手段を有する一般的な
データ受信装置に適用することが出来る。また、ＳＦＤ
の末尾の２ビットは、同期が確立した後の連続したビッ
トであるため、検出誤りが少なくなる。さらに、前記規
格によって定められたデータを使用しているため、送信
されるデータの内容にかかわらず、極性認識の誤りを検
出出来るという効果がある。

【００１９】また、データ受信手段のアナログ的な精度
に依存しないため、簡単な構成で容易に前記検出を行う
ことが出来るデータ受信装置を提供することが出来る。

【００２０】また本発明は、パケット化されたデータを
正極性の信号と負極性の信号からなる差動信号の形式で
受信するデータ受信装置であって、前記差動信号に基づ
きデジタル信号を生成するデータ受信手段と、前記デジ
タル信号に基づき、ビット同期信号とシリアルバイナリ
データを生成するデコード手段と、前記デコード手段に
より出力される前記シリアルバイナリデータを前記ビッ
ト同期信号によってサンプリングし、サンプリングされ
たデータに基づき、前記データ受信手段が前記差動信号
の極性を正しく認識しているか否かを判定する極性判定
手段とを含み、前記極性判定手段は、連続して受信した
ｎ回のパケットにおいて、最初に出現する同一のデータ
のならびが’００’であることを検出した場合、前記差
動信号の極性を誤って認識していると判定し、前記デー
タ受信手段は、前記差動信号の極性を誤って認識してい
ると、前記極性判定手段により判定された場合には、極
性が正しく認識されるよう矯正する手段を含むことを特
徴とする。

【００２１】本発明によれば、連続してｎ回受信したパ
ケットにおいて、前記データの並びが’００’であるこ
とを検出した場合、極性の認識が誤っていると判定す
る。このため、１回のパケットに基づき極性の認識が誤
っていると判定する場合に比べ、信号に含まれるジッタ
やパルスのずれ、また伝送中に生じるノイズや信号の消
失等による影響を削減することができる。従って、誤動
作をおこすこと無く、正確に極性認識の誤りを矯正する
ことが出来る。

【００２２】また本発明は、パケット化されたデータを
正極性の信号と負極性の信号からなる差動信号の形式で
受信するデータ受信装置であって、前記差動信号に基づ
きデジタル信号を生成するデータ受信手段と、前記デジ
タル信号に基づき、ビット同期信号とシリアルバイナリ
データを生成するデコード手段と、前記データ受信手段
が生成したデジタル信号に基づき、所与の規格によって
定義されている物理層に固有のリンクが確保されている
か否かを検出するリンク検出手段と、前記デコード手段
により出力される前記シリアルバイナリデータを前記ビ
ット同期信号によってサンプリングし、サンプリングさ
れたデータ及び前記リンク検出手段の検出結果に基づ
き、前記データ受信手段が前記差動信号の極性を正しく
認識しているか否かを判定する極性判定手段とを含み、
前記極性判定手段は、連続して受信したｎ回のパケット
において、最初に出現する同一のデータのならびが’０
０’であることを検出した場合及び前記リンク検出手段
の検出結果に基づき所与の期間に渡ってリンクが確保さ
れていないことを検出した場合の少なくとも一方の場
合、前記差動信号の極性を誤って認識していると判定
し、前記データ受信手段は、前記差動信号の極性を誤っ
て認識していると、前記極性判定手段により判定された
場合には、極性が正しく認識されるよう矯正する手段を
含むことを特徴とする。

【００２３】データの送信を行う装置は、データを送信
していないときは、物理層に固有のリンクが確保されて
いるか否かを判定するためのリンクテストパルスを一定
間隔で発信することが所与の規格によって定められてい
る。受信側で、前記リンクテストパルスに基づいて物理
層に固有のリンクが確保されているか否かを判断するた
めである。

【００２４】従って本発明のデータ受信装置は、物理的
に他のデータ送信装置と接続されている場合、データが
きてない状態で、前記リンクテストパルスを受信してい
る状態が存在する。ところが、本発明のリンク検出手段
では、データ受信手段の出力であるデジタル信号を用い
て、前記リンクが確保されているか否かを検出するよう
構成されているため、データ受信手段における差動信号
の極性の認識が誤っている場合、前記リンクテストパル
スを受信していることを検出できない。従って、データ
がきていない状態において、所与の期間に渡ってリンク
が確保されていない場合には、データ受信手段の極性認
識が誤っていると判定することが出来る。

【００２５】そこで本発明の極性判定手段は、次のうち
少なくとも一方の場合、極性の認識が誤っていると判定
する。第一は、デコード後のシリアルバイナリデータを
もちいて、パケットにおいて最初に出現する同一のデー
タの並びが’００’であるか否かを調べ、連続してｎ回
受信したパケットにおいて、前記データの並びが’０
０’であることを検出した場合である。第二は、所与の
規格によって定義されている物理層に固有のリンクが、
所与の期間に渡って確保されていない場合である。

【００２６】このようにすることにより、データを受信
している場合は、前者の方式で判定することが出来、リ
ンクテストパルスを受信している場合は、後者の方式で
判定することが出来る。

【００２７】本発明によれば、この様なリンクテストパ
ルスの性質を利用することにより、簡易な構成で極性認
識の誤りを検出することが出来る。

【００２８】また、データではなくリンクテストパルス
を受信している状態においても、極性の認識の誤りを矯
正することができる。このため、データ受信前にリンク
テストパルスを受信した際に、極性に誤りを検出して、
これを正しく矯正することができる。このため、最初の
パケットから極性を正しく認識出来るという効果を有す
る。

【００２９】また本発明の前記リンク検出手段は、所与
の規格によって定義されているリンクインテグリティを
テストすることで、リンクフェール状態を検出する手段
を含み、前記極性判定手段は、連続して受信したｎ回の
パケットにおいて、最初に出現する同一のデータのなら
びが’００’であることを検出した場合及び前記リンク
フェール状態が所与の期間に渡って継続していることを
検出した場合の少なくとも一方の場合、前記差動信号の
極性を誤って認識していると判定することを特徴とす
る。

【００３０】通常のデータ受信装置は、所与の規格に基
づき、送信側と通信方法の調停を行うためのリンクイン
テグリティテスト機能を有するよう構成されている。リ
ンクインテグリティテスト機能とは、所与の規格で定義
されている物理層に固有のリンク検出機能である。前記
規格によれば、リンクインテグリティテスト機能におい
てリンクが正常に確保されている場合には、Ｌｉｎｋ
ＩｎｔｅｇｒｉｔｙＴｅｓｔ Ｆｕｎｃｔｉｏｎ Ｓｔ
ａｔｅ Ｄｉａｇｒａｍが’ＬＩＮＫ ＴＥＳＴ ＰＡ
ＳＳ’状態（以下リンク状態という）に在り、それ以外
の場合は、リンクフェールであることを示す状態に在
る。前記規格によれば、リンク状態以外の状態は複数定
義されているが、ここではこれら複数の状態をリンクフ
ェール状態として扱う。

【００３１】本発明のデータ受信装置は、データ受信手
段の出力であるデジタル信号に基づき、リンク検出手段
が、前記リンクインテグリティをテストする手段を有す
るよう構成されている。この様に、本発明ではリンク検
出手段にリンクインテグリティのテスト手段を設けるこ
とにより、データがきていない場合の極性の判定を、簡
易な構成で行うことが出来るデータ受信装置を提供する
ことができる。

【００３２】また本発明の前記極性判定手段は、連続し
て受信したｎ回のパケットにおいて、最初に出現する同
一のデータのならびが’００’であることを検出した場
合、それより後の極性の判定を省略することを特徴とす
る。

【００３３】また本発明の前記極性判定手段は、連続し
て受信したｎ回のパケットにおいて、最初に出現する同
一のデータのならびが’１１’であることを検出した場
合、それ以降極性の判定を省略することを特徴とする。

【００３４】極性の認識の誤りは、差動信号の２つの信
号線がデータ受信装置の端子に接続される際に、反対に
接続されることにより生じるものである。このため、接
続により生じた極性の認識の誤りを一旦矯正したら、物
理的に接続し直されるまでは、矯正の必要は生じない。

【００３５】本発明のように連続した複数のパケットに
基づいて、極性の認識の誤り又は正しさを検出した場合
は、判定ミスの可能性はほとんどない。従って、接続に
より生じた極性の認識の誤りを一旦矯正した場合、又は
極性の認識が正しいことを確認した場合は、以後矯正す
る必要はない。このため、それより後又はそれ以降の判
定を省略することにより、効率的な処理を行うことが出
来る。

【００３６】なお、差動信号の２つの信号線がデータ受
信装置の端子に物理的に接続し直された場合は、該接続
により、極性の認識の誤りが再び生じる可能性があるた
め、再び極性の判定をおこなうように構成することが好
ましい。

【００３７】また本発明の前記デコード手段は、前記デ
ジタル信号の変化点に基づき、前記ビット同期信号と前
記シリアルバイナリデータを生成することを特徴とす
る。

【００３８】本発明によれば、デコード手段は、デジタ
ル信号の変化点に基づきビット同期信号とシリアルバイ
ナリデータを生成する。このため、受信信号をデジタル
信号に変換するデータ受信手段に用いられるコンパレー
タに高い精度を求める必要がないという効果を有する。

【００３９】また本発明のデータ受信手段は、前記差動
信号に基づき比較入力用電位を生成し、該比較入力用電
位と前記差動信号を構成する正極性の信号と負極性の信
号のいずれか一方の電位とに基づき前記デジタル信号を
生成することを特徴とする。

【００４０】本発明によれば、データ受信手段は、差動
信号のいずれか一方の電位と比較電位に基づきデジタル
信号を生成するため、データ受信手段の回路構成を簡単
にすることが出来る。また、データ受信手段のコンパレ
ータが一つで、小振幅のノイズに対する耐ノイズ性の向
上したデジタル信号を生成することができる。

【００４１】従って、本発明によれば、データ受信手段
の回路構成を複雑にすることなく、データがきていない
ときにも極性の判定を行うことが出来るデータ受信装置
を提供することが出来る。

【００４２】また本発明は、パケット化されたデータを
正極性の信号と負極性の信号からなる差動信号の形式で
受信するデータ受信装置であって、前記差動信号に基づ
きデジタル信号を生成するデータ受信手段と、前記デジ
タル信号の変化点に基づき、ビット同期信号とシリアル
バイナリデータを生成するデコード手段と、前記データ
受信手段が生成したデジタル信号に基づき、所与の規格
によって定義されている物理層に固有のリンクが確保さ
れているか否かを検出するリンク検出手段と、前記リン
ク検出手段の検出結果に基づき、前記データ受信手段が
前記差動信号の極性を正しく認識しているか否かを判定
する極性判定手段とを含み、前記極性判定手段は、前記
リンク検出手段の検出結果に基づき所与の期間に渡って
リンクが確保されていないことを検出した場合、前記差
動信号の極性を誤って認識していると判定し、前記デー
タ受信手段は、前記差動信号の極性を誤って認識してい
ると、前記極性判定手段により判定された場合には、極
性が正しく認識されるよう矯正する手段を含むことを特
徴とする。

【００４３】本発明のデコード手段は、データ受信手段
が作成したデジタル信号の変化点に基づきビット同期信
号とシリアルバイナリデータを生成するため、前記デー
タ受信手段に用いられるコンパレータに高い精度を求め
る必要がない。

【００４４】ところで、通常のデータ受信装置は、所与
の規格に基づき、物理層に固有のリンクが確保されてい
るかどうか検出する手段が標準的に設けられており、本
発明のデータ受信装置では、リンク検出手段がそれに該
当する。ここにおいて、本発明のリンク検出手段は、デ
ータ受信手段の出力であるデジタル信号に基づき物理層
に固有のリンクが確保されているかどうか検出してい
る。リンクテストパルスの判定には、受信信号に高い精
度が要求されないため、高い精度を要するコンパレータ
を用いていないデータ受信手段の出力で十分だからであ
る。

【００４５】そして、該検出結果に基づき、データ受信
手段で生じた極性認識の誤りを検出することが出来る。
即ち、リンクテストパルスを正しく受信していない場
合、データ受信手段で極性認識の誤りが生じていると判
断することが出来るからである。

【００４６】この様に、本発明によれば、リンク検出手
段を利用することにより、データがきていないときにも
簡単な構成で極性の判定を行うことが出来るデータ受信
装置を提供することができる。

【００４７】また本発明の前記極性判定手段は、前記差
動信号の極性を正しく認識しているか否かの判定に基づ
き、第一、第二のいずれかの状態をもつ極性指示信号を
出力し、前記データ受信手段は、前記差動信号を第一、
第二の端子で受信し、前記極性指示信号が第一の状態に
あるときは前記第一の端子の受信信号を正極性とし前記
第二の端子の受信信号を負極性としてデジタル信号を生
成し、第二の状態にあるときは前記第一の端子の受信信
号を負極性とし前記第二の端子の受信信号を正極性とし
てデジタル信号を生成することを特徴とする。

【００４８】本発明によれば、極性判定手段が、判定結
果に応じて第一、第二のいずれかの状態をもつ極性指示
信号を出力する。そして、データ受信手段は、該極性指
示信号の状態に基づき、第一の端子の受信信号と第二の
端子の受信信号の極性認識を変えるという簡単な構成
で、極性認識の誤りを矯正することが出来る。

【００４９】また本発明は、パケット化されたデータを
正極性の信号と負極性の信号からなる差動信号の形式で
受信し、処理を行う電子機器であって、前記差動信号に
基づきビット同期信号とシリアルバイナリデータを生成
する本発明のデータ受信装置と、該データ受信装置によ
り生成された前記ビット同期信号と前記シリアルバイナ
リデータに基づいて処理を行う処理手段とを含むことを
特徴とする。

【００５０】本発明によれば、差動信号を構成する２つ
の信号の信号線と、電子機器に設けられた該信号を受信
する２つ端子の物理的な接続が逆転しても、簡単な構成
で極性が正しくなるよう自動的に調整する電子機器を提
供することが出来る。

【００５１】

【発明の実施の形態】

（第一の実施の形態）まず、本実施の形態のデータ受信
装置が受信する信号、及び該信号と極性の関係について
説明する。

【００５２】図２は、本実施の形態のデータ受信装置が
受信するパケットの先頭付近の区間の差動信号１０５
ａ、１０５ｂ及び、前記差動信号に基づき生成されるデ
コード用のデジタル信号２１０、２１２を示した図であ
る。

【００５３】差動信号とは、正極性の信号と、該信号の
波形を反転させた負極性の信号との２つで一対をなす信
号であり、データは正極性の信号の電位の遷移で表され
る。図２において、１０５ａが正極性の信号とすると、
１０５ｂが負極性の信号となる。

【００５４】また、前記差動信号で伝送されるデータ
は、マンチェスター符号化されているため、２進値の’
０’が送られるときは、前記正極性の信号１０５ａの電
位がビット区間の中央で電位が高レベルから低レベルに
変化し、２進値の’１’が送られるときは、ビット区間
の中央で電位が低レベルから高レベルに変化する。

【００５５】図２のｂ１、ｂ２、…はビット区間を表し
ている。差動信号によって送られたデータは、正極性の
信号１０５ａのビット区間ｂ１、ｂ２、…の中央の電位
の遷移で判断出来るため、図２において、差動信号によ
って送られてきたデータは’１０１０１０１１０…’と
なる。２１０は、正極正の信号１０５ａのビット区間の
中央の電位の遷移に基づき生成したデジタル信号であ
る。

【００５６】図３（Ａ）（Ｂ）は、データ送信装置１８
０とデータ受信装置１０１における差動信号線（例えば
ツイストペア線）１６０ａ、１６０ｂの接続関係を示し
た図である。

【００５７】図３（Ａ）に示すように、データ送信装置
１８０からデータ受信装置１０１に、差動対の信号を伝
送するためのケーブルとして差動信号線１６０ａ、１６
０ｂが使用されている。データ受信装置１０１におい
て、差動信号線１６０ａ、１６０ｂのケーブルが接続さ
れる２つの端子のうち、第一の端子１５２により入力さ
れた差動信号を第一の受信信号７０１、第二の端子１５
４により入力された差動信号を第二の受信信号７０２と
する。

【００５８】図３（Ａ）は、正極性の差動信号１０５ａ
が伝送されている差動信号線１６０ａ、及び負極性の差
動信号１０５ｂが伝送されている差動信号線１６０ｂの
ケーブルが、データ受信装置の２つの端子１５２、１５
４に正しく接続されている状態を示している。このよう
な場合データ受信装置１０１では、第一の受信信号７０
１を正極性の信号として取り扱う。通常、前記２つの端
子１５２、１５４と差動信号線１６０ａ、１６０ｂのケ
ーブルの接続を仕様によって定めておけば、第一の受信
信号７０１と第二の受信信号７０２の信号の極性を固定
的に取り扱うことができる。

【００５９】ところが、前記差動信号線１６０ａ、１６
０ｂをデータ受信装置の２つの端子１５２、１５４に接
続する際、通常とは逆に接続してしまう場合がある。

【００６０】図３（Ｂ）は、この様に通常とは逆に接続
してしまった場合を示した図である。図３（Ｂ）のよう
に接続された場合、正極性の差動信号１０５ａが伝送さ
れている差動信号線１６０ａが、図３（Ａ）の場合とは
逆の端子１５４に接続されている。このため、第一の受
信信号７０１ではなく第二の受信信号７０２の受信信号
が正極性の信号となる。

【００６１】従って、この様な場合、データ受信装置１
０１が、信号を受信した端子１５２、１５４により、該
信号の極性を固定的に判断するように構成されている
と、第一の受信信号７０１と第二の受信信号７０２の極
性を逆に認識することになる。即ち、負極性の信号１０
５ｂのビット区間ｂ１、ｂ２…の中央の電位の遷移でデ
ータを判断することになる。従って、図２において、差
動信号によって送られてきたデータは、’０１０１０１
００１…’となり、２１２に示すようなデジタル信号が
生成される。

【００６２】この様に、差動信号の各極性が誤って認識
されると、送られてきたデータの’０’と’１’のビッ
トが反転してしまう。そこで、極性認識の誤りを自動的
に検出して矯正するため、第一の実施の形態のデータ受
信装置は、以下のような構成を有している。

【００６３】図１は第一の実施の形態のデータ受信装置
１０１の機能ブロック図である。

【００６４】該データ受信装置１０１は、データ受信部
１０２、デコード部１０３、極性判定部１０４を含む。
データ受信部１０２は、２本で一対をなす差動信号１０
５ａ、１０５ｂを受け、該差動信号１０５ａ、１０５ｂ
に基づきデジタル信号１０６を出力する。さらに、前記
データ受信部１０２は、後述する極性指示信号１０９に
基づき、前記差動信号１０５ａ、１０５ｂの極性の認識
の誤りを矯正する極性認識矯正部１１０を含む。デコー
ド部１０３は、前記デジタル信号１０６を受け、前記デ
ジタル信号１０６に基づき、ビット同期信号１０７とＮ
ＲＺ（ＮｏｎＲｅｔｕｒｎ ｔｏ Ｚｅｒｏ）のシリア
ルバイナリデータ１０８を生成する。極性判定部１０４
は、前記ＮＲＺのシリアルバイナリデータをビット同期
信号によってサンプリングし、サンプリングされたデー
タに基づき、前記データ受信部１０２が前記差動信号１
０５ａ、１０５ｂの極性を正しく認識しているか否かを
判定し、２つの状態をもつ極性指示信号１０９を出力す
る。

【００６５】本実施の形態の特徴は、デコード後のシリ
アルバイナリデータをもちいて、受信したパケットにお
いて最初に出現する同一のデータの並び（以下、パケッ
トの最初の連続ビットという）の値を検出することであ
る。

【００６６】即ち、本実施の形態のデータ受信装置は、
その先頭にプリアンブルとＳＦＤを有するようにしてパ
ケット化されたデータを受信している。ＩＳＯ／ＩＥＣ
８８０２−３規格もしくはＩＥＥＥ８０２．３規格（以
下規格という）によれば、プリアンブルは、’１０１０
１０１０’を所与の回数くりかえたものであり、ＳＦＤ
は’１０１０１０１１’である。このため、前記プリア
ンブルとＳＦＤを通じて、最初の連続ビットが出現する
のは、ＳＦＤの末尾２ビットである。この最初の連続ビ
ットが’１１’である場合は、データ受信部１０２にお
いて、前記第一の受信信号と第二の受信信号の極性を正
しく認識しており、’００’である場合は、データ受信
部１０２において、前記第一の受信信号と第二の受信信
号の極性を逆に認識していると判断することが出来る。
前記極性判定部１０４は、この最初の連続ビットに基づ
き、極性指示信号１０９の状態を以下のように遷移させ
る。

【００６７】図４は極性判定部１０４の状態遷移の一例
の図である。

【００６８】図１の極性指示信号１０９は、第一の状態
と第二の状態の２つの状態のいずれかの状態を有するよ
うに構成されている。状態３０１は極性指示信号１０９
が第一の状態にあれば第一の状態を保持し、第二の状態
にあれば第二の状態を保持し、最初の連続ビット出現す
るまで待機する状態である。状態３０２は極性指示信号
１０９が第一の状態にあれば第二の状態に反転させ、第
二の状態にあれば第一の状態に反転させる状態である。
遷移条件のＵＣＴは無条件遷移を表す。初期状態は状態
３０１である。

【００６９】状態３０１にあって、データ値が’１１’
である最初の連続ビットが出現した場合、状態３０１に
待機する（３１１）。状態３０１にあって、データ値
が’００’である最初の連続ビットが出現すると状態３
０２に遷移する（３１２）。状態３０２からは、無条件
に状態３０１に遷移する（３１３）。この様な状態遷移
を行うことにより、最初の連続ビットが’００’であれ
ば、極性指示信号１０９が反転する。

【００７０】図５は、極性判定部１０４において最初の
連続ビットに基づき極性指示信号１０９を出力する部分
の回路構成の一例を示した図である。本回路は、ｎカウ
ンタ回路（ｎ＝１）９１０、微分回路９２０、極性指示
信号保持回路９３０を含んで構成されている。９０１は
最初の連続ビットが’００’である時にパルスが出力さ
れるトリガ信号、９０２は最初の連続ビットが’１１’
である時にパルスが出力されるトリガ信号、９０３は１
０ＭＨｚのクロック信号、９０４はリセット信号、１０
９は極性指示信号を示す。

【００７１】なお、クロック信号９０３は特に１０ＭＨ
ｚである必要はなく、最初の連続ビットが出現する時間
間隔よりも十分短い周期を有するクロック信号であれば
足りる。従ってクロック信号９０３は、該データ受信装
置を含むシステムのシステムクロックでもよい。また、
データレートと同じ周波数でもよい。

【００７２】また該クロック信号９０３は、例えばシス
テムクロックのように、常時入力され続けている必要は
なく、ステートマシン（例えば図５に示す回路）の状態
変化の原因となるイベントが生起したときにのみ発生す
るパルス信号でもよい。

【００７３】またクロック信号９０３の周期は、トリガ
信号９０１、９０２の発生頻度に比べて十分短いことが
必要である。ここにおいて前記トリガ信号９０１、９０
２のいずれか一方はパケット受信毎に１回発生する。従
って、クロック信号９０３の周波数をデータレートの周
波数と同じにすれば、該クロック９０３の周期はトリガ
信号９０１、９０２の発生頻度に比べて十分短い周期と
なる。なお、トリガ信号９０１、９０２は、クロック信
号９０３とは同期していなくてもよい。

【００７４】本回路の初期状態は、リセット信号９０４
でｎカウンタ回路（ｎ＝１）９１０のカウント値が０に
リセットされ、極性指示信号保持回路９３０は、初期状
態を保持している状態である。

【００７５】最初の連続ビットが’１１’であれば、ト
リガ信号９０２のパルスでカウンタ回路９１０のカウン
ト値が０にリセットされ、ｎカウンタ回路（ｎ＝１）９
１０から出力される信号９０５が’Ｌ’レベルとなる。
極性指示信号保持回路９３０は、’Ｌ’レベルの信号９
０５を受けると、極性指示信号１０９をそのまま保持
し、該保持している極性指示信号１０９を出力する。即
ち、図４の３０１、３１１に示すように最初の連続ビッ
トが’１１’の場合は、極性指示信号１０９はそのまま
保持される。

【００７６】また、最初の連続ビットが’００’であれ
ば、トリガ信号９０１のパルスでｎカウンタ回路（ｎ＝
１）９１０のカウント値が１にインクリメントされ、ｎ
カウンタ回路（ｎ＝１）９１０から出力される信号９０
５が’Ｈ’レベルとなる。極性指示信号保持回路９３０
は、’Ｈ’レベルの信号９０５を受けると、現在保持し
ている極性指示信号１０９を反転させる。そして、極性
指示信号１０９の逆極性の信号９３２により、微分回路
から出力される信号９０６に’Ｌ’パルスが発生するた
め、ｎカウンタ回路（ｎ＝１）９１０のカウント値が０
にリセットされる。このため、極性指示信号保持回路９
３０は、次に最初の連続ビットが’００’であることが
検出されるまで、前記反転した極性指示信号１０９を保
持する。即ち、図４の３１２、３０２、３１３に示すよ
うに最初の連続ビットが’００’であることを検出する
と、極性指示信号１０９は反転して保持される。

【００７７】次に、データ受信部１０２の極性認識矯正
部１１０が、第一の受信信号７０１及び第二の受信信号
７０２の極性の認識の誤りを矯正する具体例について説
明する。

【００７８】図６はデータ受信部１０２において極性の
認識の誤りを矯正する回路の具体例である。本回路はト
ランスミッションゲート７０４ａ〜７０４ｄ、コンパレ
ータ７０５、インバーター７０７を含む。

【００７９】７０１は第一の受信信号、７０２は第二の
受信信号であり、前述したように、データ受信部１０２
が差動信号を受信するために有する２つの端子のうち、
第一の端子により入力された差動信号を第一の受信信号
７０１、第二の端子により入力された差動信号を第二の
受信信号７０２とする。１０９は極性判定部１０４が出
力する極性指示信号１０９である。

【００８０】本回路においては、コンパレータ７０５の
正極性入力端子７５２に入力される信号のビット区間の
中央の電位の遷移に基づき、デコード部の入力となるデ
ジタル信号１０６が生成される。従って、データ受信部
１０２が差動信号の極性の認識を誤っている状態とは、
コンパレータ７０５の正極性入力端子７５２に負極性の
信号が入力されている状態を意味する。そこで、本回路
では極性指示信号１０９の’Ｈ’’Ｌ’に基づき、以下
のように動作することで、コンパレータの正極性入力端
子７５２に正極性の信号が入力されるよう矯正する。

【００８１】即ち、極性指示信号１０９の状態が’Ｈ’
レベルのとき、トランスミッションゲート７０４ａがオ
ンし、７０４ｂがオフし、７０４ｃがオフし、７０４ｄ
がオンする。この場合、第一の受信信号７０１がコンパ
レータ７０５の正極性入力端子７５２に、第二の受信信
号７０２がコンパレータ７０５の負極性入力端子７５４
に入力され、デジタル信号１０６が生成される。

【００８２】また、極性指示信号１０９の状態が’Ｌ’
レベルのとき、トランスミッションゲート７０４ａがオ
フし、７０４ｂがオンし、７０４ｃがオンし、７０４ｄ
がオフする。この場合、第一の受信信号７０１がコンパ
レータ７０５の負極性入力端子７５４に、第二の受信信
号７０２がコンパレータ７０５の正極性入力端子７５２
に入力され、デジタル信号１０６が生成される。

【００８３】図４で説明したように、データ受信部１０
２が極性の認識を誤っていると判定された場合、即ちコ
ンパレータ７０５の正極性入力端子７５２に負極性の信
号が入力されている場合、極性判定部１０４は、極性指
示信号１０９の’Ｈ’’Ｌ’を反転させる。この極性指
示信号１０９の反転をうけて、トランスミッションゲー
ト７０４ａ〜７０４ｄがオン、オフが反転することによ
り、コンパレータ７０５の正極性入力端子７５２に入力
される信号が、今までと逆になる。即ち、コンパレータ
７０５の正極性入力端子７５２に正極性の信号が入力さ
れるようになる。このような構成により、第一の実施の
形態のデータ受信装置は、差動信号の極性認識の誤りを
判定し、これを矯正することが出来る。

【００８４】本実施の形態は、デコード後のシリアルバ
イナリデータを用いて、極性の認識の誤りを検出するこ
とができるため、通常のデコード手段を有する一般的な
データ受信装置に容易に適用可能である。また、ＳＦＤ
の末尾の２ビットは、同期が確立した後の連続したビッ
トであるため、検出誤りが少なくなる。さらに、前記規
格によって定めらたデータを使用しているため、送信さ
れるデータの内容にかかわらず、極性認識の誤りを検出
出来るという効果がある。

【００８５】また、データ受信部１０２の精度に依存し
ないため、簡単な構成で容易に前記検出を行うことが出
来るデータ受信装置を提供することが出来る。

【００８６】（第二の実施の形態）第二の実施の形態と
して、連続して受信したｎ回のパケットにおいて、最初
の連続ビットが’００’であることを検出した場合、極
性の認識が誤っていると判定して矯正を行うデータ受信
装置について説明する。

【００８７】第二の実施の形態のデータ受信装置の基本
的構成は、図１に示した第一の実施の形態のデータ受信
装置と同じである。従って、機能ブロック図、極性の認
識の誤りの矯正を行う回路の具体例については、図１及
び図６に示した第一の実施の形態のデータ受信装置１０
２の場合と同様なので説明を省略する。本実施の形態の
データ受信装置が第一の実施の形態のデータ受信装置と
異なるのは、極性判定部１０４の構成である。本実施の
形態の極性判定部１０４は、連続して受信したｎ回のパ
ケットにおいて、最初の連続ビットが’００’であるこ
とを検出した場合、極性の認識が誤っていると判定する
よう構成されている。

【００８８】図７は第二の実施の形態のデータ受信装置
の極性判定部１０４の状態遷移の一例の図である。

【００８９】極性指示信号１０９は、第一の状態と第二
の状態の２つの状態のいずれかの状態を有するように構
成されている。状態４０１は極性指示信号１０９が第一
の状態にあれば第一の状態を保持し、第二の状態にあれ
ば第二の状態を保持し、最初の連続ビットが出現するま
で待機する状態である。状態４０２は最初の連続ビット
が’００’であることの連続回数をカウントするための
カウンターをリセットする状態である。状態４０３は前
記カウンターをインクリメントする状態である。状態４
０４は極性指示信号１０９が第一の状態にあれば第二の
状態に反転させ、第二の状態にあれば第一の状態に反転
させ、前記カウンターをリセットする状態である。遷移
条件のＵＣＴは無条件遷移を表す。初期状態は状態４０
１である。カウンターの初期値は０とする。

【００９０】状態４０１にあって、データ値が’１１’
である最初の連続ビットが出現した場合、状態４０２に
遷移する（４１１）。状態４０２では前記カウンターが
リセットされ、無条件に状態４０１に遷移する（４１
２）。状態４０１にあって、データ値が’００’である
最初の連続ビットが出現すると状態４０３に遷移し（４
１３）、前記カウンターがインクリメントされる。その
結果、前記カウンターの値がｎで無ければ状態４０１に
遷移し（４１４）、ｎであれば状態４０４に遷移する
（４１５）。また、状態４０４では、極性指示信号１０
９が反転され、カウンターがリセットされて、無条件に
状態４０１に遷移する（４１６）。この様な状態遷移を
行うことにより、連続して受信したｎ回のパケットにお
いて、最初の連続ビットが’００’であれば、極性指示
信号１０９が反転する。

【００９１】図８は、第二の実施の形態のデータ受信装
置の極性判定部１０４において、最初の連続ビットに基
づき極性指示信号１０９を出力する部分の回路構成の一
例を示した図である。本回路は、最初の連続ビットが’
００’であることを３回連続して検出したら極性指示信
号１０９を反転させる回路であり、ｎカウンタ回路（ｎ
＝３）１０１０、微分回路９２０、極性指示信号保持回
路９３０を含んで構成されている。９０１は最初の連続
ビットが’００’である時にパルスが出力されるトリガ
信号、９０２は最初の連続ビットが’１１’である時に
パルスが出力されるトリガ信号、９０３は１０ＭＨｚの
クロック信号、９０４はリセット信号、１０９は極性指
示信号を示す。

【００９２】本回路の初期状態は、リセット信号９０４
でｎカウンタ回路（ｎ＝３）１０１０のカウント値が０
にリセットされ、極性指示信号保持回路９３０は、初期
状態を保持している状態である。

【００９３】最初の連続ビットが’１１’であれば、ト
リガ信号９０２のパルスでｎカウンタ回路（ｎ＝３）１
０１０のカウント値が０にリセットされ、ｎカウンタ回
路（ｎ＝３）１０１０から出力される信号１００５が’
Ｌ’レベルとなる。極性指示信号保持回路９３０は、’
Ｌ’レベルの信号１００５を受けると、極性指示信号１
０９をそのまま保持し、該保持している極性指示信号１
０９を出力する。即ち、図７の４１１、４０２、４１２
に示すように最初の連続ビットが’１１’の場合は、カ
ウンターがリセットされ、極性指示信号１０９がそのま
ま保持される。

【００９４】また、最初の連続ビットが’００’であれ
ば、トリガ信号９０１のパルスがｎカウンタ回路（ｎ＝
３）１０１０に入力され、ｎカウンタ回路（ｎ＝３）１
０１０のカウント値がインクリメントされる。該ｎカウ
ンタ回路（ｎ＝３）１０１０は、カウント値が３になる
と、出力される信号１００５が’Ｈ’レベルになり、そ
れ以外のときは出力される信号１００５は’Ｌ’レベル
なるよう構成されている。従って、カウント値が３以外
のときは、ｎカウンタ回路（ｎ＝３）１０１０から出力
される信号１００５は’Ｌ’レベルとなり、極性指示信
号保持回路９３０は、極性指示信号１０９をそのまま保
持し、該保持している極性指示信号１０９を出力する。
即ち、図７の４１３、４０３、４１４に示すように最初
の連続ビットが’００’の場合は、前記カウンターがイ
ンクリメントされ、極性指示信号１０９をそのまま保持
する。

【００９５】また、カウント値が３のときは、ｎカウン
タ回路（ｎ＝３）１０１０から出力される信号１００５
は’Ｈ’レベルとなる。極性指示信号保持回路９３０
は、’Ｈ’レベルの信号１００５を受けると、現在保持
している極性指示信号１０９を反転させる。そして、極
性指示信号１０９の逆極性の信号９３２により、微分回
路から出力される信号９０６に’Ｌ’パルスが発生する
ため、ｎカウンタ回路（ｎ＝３）１０１０のカウント値
が０にリセットされる。このため、極性指示信号保持回
路９３０は、次に最初の連続ビットが’００’であるこ
とが連続して３回検出されるまで、前記反転した極性指
示信号１０９を保持する。即ち、図７の４１５、４０
４、４１６に示すようにカウンターの値が、ｎ（この場
合３）になると、極性指示信号１０９が反転し、カウン
ターがリセットされる。

【００９６】この様な構成により、第二の実施の形態の
データ受信装置は、連続して受信したｎ回（図８では３
回）のパケットにおいて、最初の連続ビットが’００’
であることに基づき、差動信号の極性認識の誤りを判定
し、これを矯正することが出来る。

【００９７】本実施の形態のデータ受信装置によれば、
連続してｎ回受信したパケットにおいて、前記データの
並びが’００’であることを検出した場合、極性の認識
が誤っていると判定する。このため、第一の実施の形態
のデータ受信装置のように１回のパケットに基づき極性
の認識が誤っていると判定する場合に比べ、信号に含ま
れるジッタやパルスのずれ、また伝送中に生じるノイズ
や信号の消失等による影響を削減することができる。従
って、誤動作をおこすこと無く、正確に極性認識の誤り
を矯正するデータ受信装置を提供することが出来る。

【００９８】（第三の実施の形態）第三の実施の形態と
して、連続して受信したｎ回のパケットにおいて、最初
の連続ビットが’００’であることを検出した場合、及
び所与の期間に渡ってリンクが確保されていないことを
検出した場合の少なくとも一方の場合、極性の認識が誤
っていると判定して矯正を行うデータ受信装置について
説明する。

【００９９】図９は第三の実施の形態のデータ受信装置
５０１の機能ブロック図である。本データ受信装置５０
１は、第一及び第二の実施の形態のデータ受信装置に、
リンク検出部５１０を追加した構成である。従って、図
９において、図１と同様の機能を有する部分について
は、図１と同番号を付している。また、リンク検出部５
１０及び極性判定部５０４以外の各部の構成は第一の実
施の形態のデータ受信装置１０１と同様なので説明を省
略する。

【０１００】本実施の形態のデータの受信装置５０１
は、前記規格に従いデータ及びリンクテストパルスを受
信するよう構成されている。従って、データを受信して
ないとき、リンクテストパルスを受信する状態が存在す
る。リンクテストパルスは、送信側と受信側のリンクが
確保されていることを確認するために前記規格によって
定められたものである。

【０１０１】図１０は、第三の実施の形態のデータ受信
装置５０１が受信するリンクテストパルスの一例と該リ
ンクテストパルスによって生成されるデコード用のデジ
タル信号の一例を示した図である。リンクテストパルス
は、５０５ａに示すような一定間隔毎に発生する正のパ
ルスである。なお、５０５ａの正のパルス以外の部分は
中間レベルである。

【０１０２】本データ受信装置５０１と送信側は差動信
号線（例えばツイストペア線）のケーブルで信号の伝送
を行っているため、送信側はリンクテストパルスを送信
する際、例えば差動信号の正極性の信号を送るほうの差
動信号線のケーブルで５０５ａに示すようなリンクテス
トパルスを送信する。また、例えば差動信号の負極性の
信号を送るほうの差動信号線のケーブルで、５０５ｂに
示すような５０５ａを反転した形の信号を送信する。

【０１０３】５０５ａが伝送されるほうのケーブルを正
極性の信号が送られるケーブルと認識している場合、デ
ータ受信部１０２において生成されるデジタル信号１０
６は、８１０に示すように所定間隔毎に正のパルスを有
する信号になる。これに対し、５０５ｂが伝送されるほ
うのケーブルを正極性の信号が送られるケーブルと認識
している場合、データ受信部１０２において生成される
デジタル信号１０６は、８１２に示すような’Ｌ’レベ
ルの信号になる。従って、前記デジタル信号１０６か
ら、データ受信部１０２の極性の認識の誤りを検出する
ことが出来る。

【０１０４】次に、本実施の形態の特徴的な部分の構成
について、説明する。

【０１０５】リンク検出部５１０は、データ受信部１０
２の出力であるデジタル信号１０６を受ける。データ受
信部１０２が、第一及び第二の受信信号の極性を正しく
認識している場合、デジタル信号１０６は図１０の８１
０に示すようになり、極性を誤って認識している場合
は、図１０の８１２に示すようになる。

【０１０６】従って、リンク検出部５１０は、データを
受信していないときに、デジタル信号１０６が、図１０
の８１２に示すような’Ｌ’レベルの信号である場合
は、リンクが確保されていないと判断して否定のリンク
信号５１１を出力する。また、デジタル信号１０６が、
図１０の８１０にしめすような所定間隔毎の正のパルス
を有することを検出した場合、及びデータを受信してい
る状態に、肯定のリンク信号５１１を出力する。データ
を受信している状態に肯定のリンク信号５１１を出力す
るのは、後述する図１２のリンク否定時間カウンタ回路
が動作しないようにするためである。ここにおいて、否
定のリンク信号５１１は’Ｌ’レベルの信号であり、肯
定のリンク信号５１１は’Ｈ’レベルの信号とする。

【０１０７】本実施例の極性判定部５０４は、連続して
受信したｎ回のパケットにおいて、最初の連続ビット
が’００’であることを検出した場合、及び前記リンク
信号５１１に基づき所与の期間に渡ってリンクが確保さ
れていないことを検出した場合の少なくとも一方の場合
に、極性を誤って認識していると判定する。

【０１０８】図１１は第三の実施の形態のデータ受信装
置５０１の極性判定部５０４の状態遷移の一例の図であ
る。

【０１０９】極性指示信号１０９は、第一の状態と第二
の状態の２つの状態のいずれかの状態を有するように構
成されている。状態６０１は極性指示信号１０９が第一
の状態にあれば第一の状態を保持し、第二の状態にあれ
ば第二の状態を保持し、最初の連続ビットの出現及びリ
ンク信号５１１が時間ｔの間否定されるまで待機する状
態である。状態６０２は最初の連続ビット’００’の連
続回数をカウントするためのカウンターをリセットする
状態である。状態６０３は前記カウンターをインクリメ
ントする状態である。状態６０４は極性指示信号１０９
が第一の状態にあれば第二の状態に反転させ、第二の状
態にあれば第一の状態に反転させ、最初の連続ビット
が’００’である連続回数をカウントするためのカウン
ターおよびリンク信号５１１の否定時間をカウントする
カウンターをリセットする状態である。遷移条件のＵＣ
Ｔは無条件遷移を表す。初期状態は状態６０１である。
最初の連続ビットが’００’である連続回数をカウント
するためのカウンターおよびリンク信号５１１の否定時
間をカウントするカウンターの初期値は０とする。

【０１１０】状態６０１にあって、データ値が’１１’
である最初の連続ビットが出現した場合、状態６０２に
遷移する（６１１）。状態６０２では最初の連続ビット
が’００’である連続回数をカウントするためのカウン
ターがリセットされ、無条件に状態６０１に遷移する
（６１２）。状態６０１にあって、データ値が’００’
である最初の連続ビットが出現すると状態６０３に遷移
し（６１３）、最初の連続ビットが’００’である連続
回数をカウントするためのカウンターがインクリメント
される。その結果、前記カウンターの値がｎで無ければ
状態６０１に遷移し（６１４）、ｎであれば状態６０４
に遷移する（６１５）。

【０１１１】また、状態６０１にあって、リンク信号５
１１の否定時間をカウントするカウンターによって、リ
ンク信号５１１が時間ｔの間否定されていることが検出
されると状態６０４に遷移する（６１７）。

【０１１２】そして、状態６０４では、極性指示信号１
０９が反転され、最初の連続ビットが’００’である連
続回数をカウントするためのカウンターおよびリンク信
号５１１の否定時間をカウントするカウンターがリセッ
トされて、無条件に状態６０１に遷移する（６１６）。
この様な状態遷移を行うことにより、連続して受信した
ｎ回のパケットにおいて、最初の連続ビットが’００’
である場合、及び前記リンク信号５１１に基づき所与の
期間に渡ってリンクが確保されていないことを検出した
場合の少なくとも一方の場合、極性指示信号１０９が反
転する。

【０１１３】図１２は、第三の実施の形態のデータ受信
装置の極性判定部５０４において、最初の連続ビット及
びリンク信号５１１の否定時間に基づき極性指示信号１
０９を出力する部分の回路構成の一例を示した図であ
る。本回路は、最初の連続ビットが’００’であること
を３回連続して検出した場合、及びリンク信号５１１が
５００ｍｓｅｃに渡って否定された場合の少なくとも一
方で極性指示信号１０９を反転させる回路である。本回
路は、リンク否定時間カウンタ回路１１１０、ｎカウン
タ回路（ｎ＝３）１０１０、微分回路９２０、極性指示
信号保持回路９３０を含んで構成されている。１１０１
は１００ｍｓｅｃの周期のクロック信号、５１１はリン
ク信号、９０１は最初の連続ビットが’００’である時
にパルスが出力されるトリガ信号、９０２は最初の連続
ビットが’１１’である時にパルスが出力されるトリガ
信号、９０３は１０ＭＨｚのクロック信号、９０４はリ
セット信号、１０９は極性指示信号を示す。

【０１１４】なお、本実施の形態では、リンクフェール
の判定を行うのに必要な時間、即ちリンクフェールであ
ることによって極性が逆であると判断するのに必要な時
間を前記規格に基づき５００ｍｓｅｃと設定している。
図１２に示すように本実施の形態では、３つのＤフィリ
ップフロップ回路を含み、カウント値が５であるリンク
否定時間カウンタ回路１１１０が、１００ｍｓｅｃの周
期のクロック信号１１０１を用いることにより５００ｍ
ｓｅｃの時間を計るよう構成されている。ここにおい
て、リンクフェールの判定を行うのに必要な時間は５０
０ｍｓｅｃに限られず、前記規格に基づきリンクフェー
ルの判定を行うのに必要な長さの時間であればよい。ま
た、クロック信号１１０１の周期およびリンク否定時間
カウンタ回路１１１０のカウント回数も、リンクフェー
ルの判定を行うのに必要な時間に基づき適宜設定すれば
よい。また、クロック信号１１０１はクロック信号９０
３と同期していなくてもよい。

【０１１５】前述したように否定のリンク信号５１１
は’Ｌ’レベルの信号であり、肯定のリンク信号５１１
は、’Ｈ’レベルの信号である。

【０１１６】本回路の初期状態は、リセット信号９０４
で、リンク否定時間カウンタ回路１１１０、ｎカウンタ
回路（ｎ＝３）１０１０のカウント値が０にリセットさ
れ、極性指示信号保持回路９３０は、初期状態を保持し
ている状態である。

【０１１７】最初の連続ビットが’１１’であれば、ト
リガ信号９０２のパルスでｎカウンタ回路（ｎ＝３）１
０１０のカウント値が０にリセットされ、ｎカウンタ回
路（ｎ＝３）１０１０から出力される信号１１１８が’
Ｌ’レベルとなる。リンク否定時間カウンタ回路１１１
０から出力される信号１１１６が’Ｌ’レベルである場
合、ＯＲ回路１１１２から出力される信号１１１４は’
Ｌ’レベルとなり、極性指示信号保持回路９３０に入力
される。極性指示信号保持回路９３０は、’Ｌ’レベル
の信号１１１４を受けると、極性指示信号１０９をその
まま保持し、該保持している極性指示信号１０９を出力
する。即ち、図１１の６１１、６０２、６１２に示すよ
うに最初の連続ビットが’１１’の場合は、最初の連続
ビットが’００’の連続回数をカウントするカウンター
がリセットされ、極性指示信号１０９はそのまま保持さ
れる。

【０１１８】また、最初の連続ビットが’００’であれ
ば、トリガ信号９０１のパルスがｎカウンタ回路（ｎ＝
３）１０１０に入力され、ｎカウンタ回路（ｎ＝３）１
０１０のカウント値がインクリメントされる。該ｎカウ
ンタ回路（ｎ＝３）１０１０は、カウント値が３になる
と、出力される信号１１１８が’Ｈ’レベルになり、そ
れ以外のときは出力される信号１１１８は’Ｌ’レベル
になるよう構成されている。従って、カウント値が３以
外のときは、ｎカウンタ回路（ｎ＝３）１０１０から出
力される信号１１１８は’Ｌ’レベルとなる。リンク否
定時間カウンタ回路１１１０から出力される信号１１１
６が’Ｌ’レベルである場合、ＯＲ回路１１１２から出
力される信号１１１４は’Ｌ’レベルとなり、極性指示
信号保持回路９３０に入力される。従って、極性指示信
号保持回路９３０は、極性指示信号１０９をそのまま保
持し、該保持している極性指示信号１０９を出力する。
即ち、図１１の６１３、６０３、６１４に示すように最
初の連続ビットが’００’の場合は、最初の連続ビット
が’００’の連続回数をカウントするカウンターがイン
クリメントされ、極性指示信号１０９はそのまま保持さ
れる。

【０１１９】また、カウント値が３のときは、ｎカウン
タ回路（ｎ＝３）１０１０から出力される信号１１１８
は’Ｈ’レベルとなるため、ＯＲ回路１１１２から出力
される信号１１１４は’Ｈ’レベルとなる。極性指示信
号保持回路９３０は、’Ｈ’レベルの信号１１１４を受
けると、現在保持している極性指示信号１０９を反転さ
せる。そして、極性指示信号１０９の逆極性の信号９３
２により、微分回路９２０から出力される信号９０６と
して’Ｌ’パルスが発生するため、ｎカウンタ回路（ｎ
＝３）１０１０のカウント値が０にリセットされる。こ
のため、極性指示信号保持回路９３０は、次に最初の連
続ビットが’００’であることが連続して３回検出され
るまで、またはリンク信号５１１が５００ｍｓｅｃに渡
って否定されるまで、前記反転した極性指示信号１０９
を保持する。即ち、図１１の６１５、６０４、６１６に
示すようにカウンターの値が、ｎ（この場合３）になる
と、極性指示信号１０９が反転し、最初の連続ビット
が’００’である連続回数をカウントするためのカウン
ターおよびリンク信号５１１の否定時間をカウントする
カウンターがリセットされる。

【０１２０】また、リンク否定時間カウンタ回路１１１
０は、’Ｈ’レベルのリンク信号５１１を受けるか、極
性指示信号１０９が反転するとリセットされる。リンク
が確保されていないときはリンク信号５１１は’Ｌ’レ
ベルであるため、該リンク信号５１１はインバータ１１
２０により’Ｈ’レベルに反転して、’Ｈ’レベルの信
号１１２２がリンク否定時間カウンタ回路１１１０に入
力される。リンク否定時間カウンタ回路１１１０は、５
００ｍｓｅｃの間にリンク信号５１１が’Ｈ’レベルに
ならないと’Ｈ’レベルの信号１１１６を出力する。こ
のため、ＯＲ回路１１１２から出力される信号１１１４
は’Ｈ’レベルとなる。極性指示信号保持回路９３０
は、’Ｈ’レベルの信号１１１４を受けると、現在保持
している極性指示信号１０９を反転させる。そして、極
性指示信号１０９の逆極性の信号９３２により、微分回
路９２０から出力される信号９０６に’Ｌ’パルスが発
生するため、ｎカウンタ回路１０１０及び否定時間カウ
ンタ回路１１１０のカウント値が０にリセットされる。
このため、極性指示信号保持回路９３０は、次に最初の
連続ビットが’００’であることが連続して３回検出さ
れるまで、又は再びリンク信号５１１が５００ｍｓｅｃ
に渡って否定されるまで、前記反転した極性指示信号１
０９を保持する。即ち、図１１の６１７、６０４、６１
６に示すようにリンク信号５１１が時間ｔ（この場合５
００ｍｓｅｃ）の間否定されると、極性指示信号１０９
が反転し、最初の連続ビットが’００’である連続回数
をカウントするためのカウンターおよびリンク信号５１
１の否定時間をカウントするカウンターがリセットされ
る。

【０１２１】この様な構成により、第三の実施の形態の
データ受信装置は、データを受信しているときは、最初
の連続ビットに基づき極性認識の誤りを検出し、リンク
テストパルスを受信しているときは、該リンクテストパ
ルスに基づき極性認識の誤りを検出し、これを矯正す
る。

【０１２２】（第四の実施の形態）第四の実施の形態と
して、所与の期間に渡ってリンクが確保されていないこ
とを検出した場合、極性の認識が誤っていると判定して
矯正を行うデータ受信装置について説明する。本実施の
形態のデータ受信装置は、デコードの方式をデジタル信
号の変化点に基づいて行うという構成に特定し、極性認
識の誤りをリンクテストパルスを用いて検出するよう構
成されている。

【０１２３】図１３は第四の実施の形態のデータ受信装
置１２０１の機能ブロック図である。

【０１２４】該データ受信装置１２０１は、データ受信
部１２０２、デコード部１２０３、リンク検出部５１
０、極性判定部１２０４を含む。データ受信部１２０２
は、２本で一対をなす差動信号１０５ａ、１０５ｂを受
け、該差動信号１０５ａ、１０５ｂに基づきデジタル信
号１０６を出力する。さらに、前記データ受信部１２０
２は、後述する極性指示信号１０９に基づき、前記差動
信号１０５ａ、１０５ｂの極性の認識の誤りを矯正する
極性認識矯正部１２１０を含む。デコード部１２０３
は、前記デジタル信号１０６受け、前記デジタル信号１
０６の変化点に基づき、ビット同期信号１０７とＮＲＺ
のシリアルバイナリデータ１０８を生成する。リンク検
出部５１０は、データ受信部１２０２の出力であるデジ
タル信号を受け、該デジタル信号１０６に基づきリンク
が確保されているか否か判定し、該判定に基づきリンク
信号５１１を出力する。極性判定部１２０４は、前記リ
ンク信号５１１を受け、データ受信部１２０２が前記差
動信号１０５ａ、１０５ｂの極性を正しく認識している
か否かを判定し、２つの状態をもつ極性指示信号１０９
を出力する。

【０１２５】次に前記各部の構成について詳細に説明す
る。

【０１２６】リンク検出部５１０の構成は、第三の実施
の形態のデータ受信装置５０１と同様であり、受けるデ
ジタル信号も、図１０に示す８１０、８１２と基本的に
は同様である。

【０１２７】また、本実施例の極性判定部１２０４は、
前記リンク信号５１１に基づき所与の期間に渡ってリン
クが確保されていないことを検出した場合に、極性を誤
って認識していると判定する。

【０１２８】図１４は第四の実施の形態のデータ受信装
置１２０１の極性判定部１２０４の状態遷移の一例の図
である。

【０１２９】極性指示信号１０９は、第一の状態と第二
の状態の２つの状態のいずれかの状態を有するように構
成されている。状態１３０１は極性指示信号１０９が第
一の状態にあれば第一の状態を保持し、第二の状態にあ
れば第二の状態を保持し、リンク信号５１１が時間ｔの
間否定されるまで待機する状態である。

【０１３０】また、状態１３０１にあって、リンク信号
５１１の否定時間をカウントするカウンターによって、
リンク信号５１１が時間ｔの間否定されていることが検
出されると状態１３０２に遷移する（１３１１）。

【０１３１】そして、状態１３０２では、極性指示信号
１０９が反転され、リンク信号５１１の否定時間をカウ
ントするカウンターがリセットされて、無条件に状態１
３０１に遷移する（１３１２）。この様な状態遷移を行
うことにより、前記リンク信号５１１に基づき所与の期
間に渡ってリンクが確保されていないことを検出した場
合、極性指示信号１０９が反転する。

【０１３２】図１５は、第四の実施の形態のデータ受信
装置の図１３の極性判定部１２０４において、リンク信
号５１１の否定時間に基づき極性指示信号１０９を出力
する部分の回路構成の一例を示した図である。本回路
は、リンク信号５１１が５００ｍｓｅｃに渡って否定さ
れた場合極性指示信号１０９を反転させる回路である。
本回路は、リンク否定時間カウンタ回路１１１０、微分
回路９２０、極性指示信号保持回路９３０を含んで構成
されている。１１０１は１００ｍｓｅｃの周期のクロッ
ク信号、５１１はリンク信号、９０３は１０ＭＨｚのク
ロック信号、９０４はリセット信号、１０９は極性指示
信号を示す。

【０１３３】前述したように否定のリンク信号５１１
は’Ｌ’レベルの信号であり、肯定のリンク信号５１１
は、’Ｈ’レベルの信号である。

【０１３４】本回路の初期状態は、リセット信号９０４
で、リンク否定時間カウンタ回路１１１０のカウント値
が０にリセットされ、極性指示信号保持回路９３０は、
初期状態を保持している状態である。

【０１３５】また、リンク否定時間カウンタ回路１１１
０は、’Ｈ’レベルのリンク信号５１１を受けるか、極
性指示信号１０９が反転するとリセットされる。リンク
が確保されていないときはリンク信号５１１は’Ｌ’レ
ベルであるため、該リンク信号５１１はインバータ１１
２０により’Ｈ’レベルに反転して、’Ｈ’レベルの信
号１１２２がリンク否定時間カウンタ回路１１１０に入
力される。リンク否定時間カウンタ回路１１１０は、５
００ｍｓｅｃの間にリンク信号５１１が’Ｈ’レベルに
ならないと’Ｈ’レベルの信号１４０１を出力する。従
って、極性指示信号保持回路９３０は、現在保持してい
る極性指示信号１０９を反転させる。そして、極性指示
信号１０９の逆極性の信号９３２により、微分回路９２
０から出力される信号９０６に’Ｌ’パルスが発生する
ため、リンク否定時間カウンタ回路１１１０のカウント
値が０にリセットされる。このため、極性指示信号保持
回路９３０は、再びリンク信号５１１が５００ｍｓｅｃ
に渡って否定されるまで、前記反転した極性指示信号１
０９を保持する。即ち、図１４の１３０１、１３１１、
１３０２、１３１２に示すようにリンク信号５１１が時
間ｔ（この場合５００ｍｓｅｃ）の間否定されると、極
性指示信号１０９が反転し、リンク信号５１１の否定時
間をカウントするカウンターがリセットされる。

【０１３６】次に、図１３のデコード部１２０３の構成
について、説明する。本実施の形態のデコード部１２０
３は、デジタル信号１０６の変化点に基づき、ビット同
期信号１０７とＮＲＺのシリアルバイナリデータ１０８
を生成する。

【０１３７】図１６は、デコード部１２０３の機能ブロ
ック図である。図１７は、前記デコード部１２０３にお
けるタイミングチャート図である。図１７の各信号は、
図１６における各信号に対応する。又、図１７の１７０
１は転送するデータであり、１０６は受けるデジタル信
号、１７０２は復号化されたデータである。

【０１３８】図１６に示すように、本デコード部１２０
３は、エッジ検出部１６１０、基準電圧生成部１６２
０、パルス生成部１６３０、位相同期発振部１６４０、
サンプリング部１６５０を含んでいる。

【０１３９】エッジ検出部１６１０は、デジタル信号１
０６を受ける。エッジ検出部１６１０は前記デジタル信
号１０６の変化点を検出する微分回路からなり、デジタ
ル信号１０６の立ち上がりを検出してエッジ検出出力信
号１６０２を生成している。

【０１４０】該エッジ検出出力信号１６０２はパルス生
成部１６３０のトリガ入力となる。

【０１４１】基準電圧生成部１６２０は、データ転送周
波数ｆｓの２×ｎ倍で発振する第一の電圧制御発振器
（以降、「ＶＣＯ」という）１６２２を含んでおり、基
準電圧１６０９を出力している。前記第一のＶＣＯ１６
２２は、図示しない動作制御入力信号により発振停止、
開始制御可能な機能（以降リスタート機能と呼ぶ）を有
しており、動作状態時には常に発振状態になるよう制御
されている。

【０１４２】基準電圧生成部１６２０は、第一のＶＣＯ
１６２２をデータ転送周波数ｆｓの２×ｎ倍で発振さ
せ、この時の制御電圧に依存した電圧（制御電圧そのも
のでも良い）を基準電圧１６０９とし、出力する。

【０１４３】パルス生成部１６３０は、第二のＶＣＯ１
６３２を含んで構成されており、データ転送周波数ｆｓ
に対し、略１／（２×ｆｓ）のパルス幅のデジタル信号
再生信号１６０４と略１／（４×ｆｓ）のパルス幅の位
相比較用タイミング信号１６０３とを出力する（図１７
参照）。

【０１４４】また位相同期発振部１６４０は、第三のＶ
ＣＯ１６４２を含んで構成されており、位相比較用タイ
ミング信号１６０３と位相同期し、データ転送周波数ｆ
ｓの２×ｎ倍で発振し、位相同期信号１６０５を出力す
る（図１７参照）。

【０１４５】パルス生成部１６３０が有する第二のＶＣ
Ｏ１６３２及び位相同期発振部１６４０が有する第三の
ＶＣＯ１６４２は第一のＶＣＯ１６２２と同一構成であ
りリスタート機能を有する。また、前記第一のＶＣＯ１
６２２の制御電圧に依存した電圧である基準電圧１６０
９を基準とした電圧を、第二のＶＣＯ１６３２及び第三
のＶＣＯ１６４２の制御電圧としている。

【０１４６】この様にパルス生成部１６３０では、前記
基準電圧１６０９を第二のＶＣＯ１６３２の制御電圧と
している為、リスタート機能付きの第二のＶＣＯ１６３
２はデータ転送周波数ｆｓの２×ｎ倍で発振する。従っ
て、発振出力を分周等する事により容易に精度の良いパ
ルス幅の信号を生成する事ができる。

【０１４７】又、位相同期発振部１６４０では、前記基
準電圧１６０９を基準とした制御電圧を第三のＶＣＯ１
６４２の制御電圧としているため、第三のＶＣＯ１６４
２の自己発信周波数は、基本的にデータ転送周波数ｆｓ
の２×ｎ倍と同一である。従って、位相比較用タイミン
グ信号１６０３に対し位相のみを合わせるだけでビット
同期がとれる為、ビット同期をすばやく実現する事がで
きる。

【０１４８】サンプリング部１６５０は、位相同期信号
１６０５から１／（２×ｎ）分周して得られた信号をビ
ット同期信号１０７として出力する。また、該ビット同
期信号１０７で、前記パルス生成部の出力であるデジタ
ル信号再生信号１６０４をサンプリングし、ＮＲＺのシ
リアルバイナリデータ１０８を出力する（図１７参
照）。

【０１４９】なお、図１７においては、エッジ検出部１
６１０は、デジタル信号１０６の立ち上がりに同期して
エッジ検出出力信号１６０２を出力しているが、デジタ
ル信号１０６の立ち上がり、立ち下がりのいずれに同期
してエッジ検出出力信号１６０２を出力してもよい。ま
た、パルス生成部１６３０の出力する位相比較用タイミ
ング信号１６０３及びデジタル信号再生信号１６０４
も、エッジ検出出力信号１６０２の立ち上がり、立ち下
がりのいずれに同期して出力してもよい。

【０１５０】また、位相比較用タイミング信号１６０３
及びデジタル信号再生信号１６０４のエッジ検出出力信
号１６０２との位相差は、図１７に示す場合に限られな
い。すなわち、エッジ検出出力に同期して略１／（４×
ｆｓ）パルス幅の位相比較用タイミング信号１６０３及
び略１／（２×ｆｓ）のパルス幅のデジタル信号再生信
号１６０４を生成する際に、デジタル信号再生信号１６
０４の略１／（２×ｆｓ）のパルス幅の中心エリアに、
略１／（４×ｆｓ）パルス幅の位相比較用タイミング信
号１６０３の立ち上がり又は立ち下がりエッジのタイミ
ングを有することが肝要である。

【０１５１】ここで、本デコード部１２０３では、図１
７に示すように、位相比較用タイミング信号１６０３は
デジタル信号１０６の変化点から生成され、かつデジタ
ル信号１０６は少なくともデータ転送周波数ｆｓの１／
２の周波数成分を持つ為、同一の符号が連続してもずっ
とビット同期をとることが可能になる。

【０１５２】又、本デコード部１２０３では、略１／
（２×ｆｓ）のパルス幅のデジタル信号再生信号１６０
４を、略１／（４×ｆｓ）のパルス幅を持つ位相比較用
タイミング信号１６０３に同期したビット信号１０７で
サンプリングするため、デジタル信号１０６のジッタが
略±１／（４×ｆｓ）までは正確にデータ復号できるこ
とになる。

【０１５３】この様な構成をとることにより、本実施の
形態のデコード部１２０３は、デジタル信号１０６の変
化点に基づき、ビット同期信号１０７とＮＲＺのシリア
ルバイナリデータ１０８を生成することを可能とする。

【０１５４】また本デコード部１２０３では、デジタル
信号１０６に基づき生成したデジタル信号再生信号１６
０４をビット同期信号１０７でサンプリングする。この
ため、受信信号１０５ａ及び１０５ｂをデジタル信号１
０６に変換するために、データ受信部１２０２に用いら
れるコンパレータに高い精度を求める必要が無いという
効果も有する。コンパレータの精度の高低は、コンパレ
ータの有する応答速度／周波数特性、デジタル値に変換
する際に用いるしきい値電位の値等に基づき決定され
る。

【０１５５】本実施の形態のデータ受信部１２０２は、
以下のような構成を採用している。図１８は、図１３の
データ受信部１２０２の回路図の一例である。本回路は
トランスミッションゲート１８３０ａ、１８３０ｂ、オ
ペアンプ１８１０、コンパレータ１８２０、インバータ
ー１８４０を含む。

【０１５６】７０１は第一の受信信号、７０２は第二の
受信信号である。本データ受信装置１２０１が差動信号
を受信するために有する２つの端子のうち、第一の端子
により入力された差動信号を第一の受信信号、第二の端
子により入力された差動信号を第二の受信信号とする。
１０９は極性判定部１２０４が出力する極性指示信号で
ある。

【０１５７】デジタル信号１０６を生成するためのコン
パレータ１８２０の負極性入力端子１８２４の入力とな
る比較入力電位１８５０の生成について説明する。ま
ず、抵抗１８３３、１８３４で第一及び第二の受信信号
７０１、７０２の中心電位を求め、オペアンプ１８１０
で構成するボルテージフォロワワを介した後、抵抗１８
３５、１８３６で抵抗分割し、第一及び第二の受信信号
７０１、７０２の中心からのオフセット電位を生成し、
比較入力電位１８５０とする。

【０１５８】コンパレータ１８２０は、負極性入力端子
１８２４の入力となる前記比較入力電位１８５０と正極
性入力端子１８２２の入力となる第一又は第二の受信信
号７０１、７０２のいずれか一方の電位を比較し差分を
増幅し出力する。

【０１５９】本回路においては、コンパレータ１８２０
の正極性入力端子１８２２に入力される信号のビット区
間の中央の電位の遷移に基づき、デコード部１２０３の
入力となるデジタル信号１０６が生成される。従って、
データ受信部１２０２が差動信号の極性の認識を誤って
いる状態とは、コンパレータの正極性入力端子１８２２
に負極性の信号が入力されている状態を意味する。そこ
で、本回路では極性指示信号１０９の’Ｈ’’Ｌ’に基
づき、以下のように動作することで、コンパレータ１８
２０の正極性入力端子１８２２に正極性の信号が入力さ
れるよう矯正している。

【０１６０】即ち、極性指示信号１０９が’Ｈ’レベル
のとき、トランスミッションゲート１８３０ａがオン
し、１８３０ｂがオフする。この場合、第一の受信信号
７０１がコンパレータ１８２０の正極性入力端子１８２
２に入力され、デジタル信号１０６が生成される。

【０１６１】また、極性指示信号１０９が’Ｌ’レベル
のとき、トランスミッションゲート１８３０ａがオフ
し、１８３０ｂがオンする。この場合、第二の受信信号
７０２がコンパレータ１８２０の正極性入力端子１８２
２に入力され、デジタル信号１０６が生成される。

【０１６２】図１４で説明したように、データ受信部１
２０２が極性の認識を誤っていると判定した場合、即ち
コンパレータ１８２０の正極性入力端子１８２２に負極
性の信号が入力されている場合、極性判定部１２０４
は、極性指示信号１０９の’Ｈ’’Ｌ’を反転させる。
この極性指示信号１０９の反転をうけて、トランスミッ
ションゲート１８３０ａ、１８３０ｂがオン、オフが反
転することにより、コンパレータ１８２０の正極性入力
端子１８２２に入力さる信号が、今までと逆になる。即
ち、コンパレータ１８２０の正極性入力端子１８２２に
正極性の信号が入力されるようになる。

【０１６３】このような構成により、第四の実施の形態
のデータ受信装置は、差動信号の極性認識の誤りを判定
し、これを矯正することが出来る。

【０１６４】図１９は、図１８の回路のタイミングチャ
ート図である。１９０５は、第一及び第二の受信信号７
０１、７０２の中心電位を示している。また比較入力電
位１８５０は、前記中心電位１９０５にオフセットを付
加したオフセット電位となる。１０６は、前記比較入力
電位１８５０を第一又は第二の受信信号（７０１又は７
０２）と比較した場合のコンパレータ１８２０の出力を
示している。この様にコンパレータ１８２０に比較入力
電位１８５０を入力する事により、受信信号が正規の振
幅を持たないようなノイズの場合に、コンパレータ出力
であるデジタル信号１０６が反応しないようにする事が
できるため、耐ノイズ性を高めることができる。

【０１６５】また１９０６は、第一及び第二の受信信号
７０１、７０２を比較して得られる理想的なコンパレー
タ出力であるデジタル信号を示している。ここでコンパ
レータ出力１０６は、比較入力電位１８５０と比較した
出力である為、前記理想的なコンパレータ出力１９０６
に対しパルス幅が小さくなる。しかし、本実施の形態の
データ受信装置１２０１のデコード部１２０３の性能
は、デジタル信号１０６のパルス幅が小さくなる事には
影響されない。前記デコード部１２０３は、コンパレー
タ出力のデジタル信号１０６から、デジタル信号再生信
号１６０４を生成し、該デジタル信号再生信号１６０４
をサンプリングする為である。

【０１６６】従って、データ受信部１２０２では、小振
幅のノイズに対する耐ノイズ性の向上したデジタル信号
１０６を、簡単な構成で生成することができる。

【０１６７】（第五の実施の形態）第五の実施の形態と
して、所与の期間に渡ってリンクが確保されていないこ
との検出に、リンクインテグリティテスト機能を利用す
るデータ受信装置について説明する。リンクインテグリ
ティテスト機能とは、規格で定義されている物理層に固
有のリンク検出機能である。

【０１６８】前記規格によればリンクインテグリティテ
スト機能において、リンクが正常に確保されている場合
にはＬｉｎｋ Ｉｎｔｅｇｒｉｔｙ Ｔｅｓｔ Ｆｕｎ
ｃｔｉｏｎ Ｓｔａｔｅ Ｄｉａｇｒａｍが’ＬＩＮＫ
ＴＥＳＴ ＰＡＳＳ’状態（以下リンク状態という）
に在り、それ以外の場合は、リンクフェールであること
を示す状態に在る。前記規格によれば、リンク状態以外
の状態は複数定義されているが、ここではこれら複数の
状態をリンクフェール状態として扱う。

【０１６９】第五の実施の形態のデータ受信装置は、前
記第四の実施の形態のデータ受信装置において、前記リ
ンク検出部５１０におけるリンクテストパルスの検出
に、リンクインテグリティテストの結果を使用すること
で実現する。即ち、前記リンクインテグリティテストを
データ受信部１２０１の出力であるデジタル信号１０６
を用いて行い、その結果、リンクフェール状態であれば
否定のリンク信号５１１を出力し、リンク状態であれば
肯定のリンク信号５１１を出力するよう構成すればよ
い。

【０１７０】この様に本発明ではリンクインテグリティ
テスト機能を利用することにより、データがきていない
場合の極性の判定を簡単な構成で行うことが出来るデー
タ受信装置を提供することができる。

【０１７１】（第六の実施の形態）また、本発明のデー
タ受信装置を各種の電子機器に用いることにより、差動
対の２つの信号の信号線と、電子機器に設けられた該信
号を受信する２つ端子の物理的な接続が逆転しても、極
性が正しくなるよう自動的に調整する電子機器を提供す
ることが出来る。

【０１７２】図２０は、本発明のデータ受信装置をイー
サネットのＳｗｉｔｃｈ ＨｕｂとＰＣカードに使用す
る例を示した図である。図２０は、ＰＣ本体に装着され
ているＰＣカード２０１２がケーブル２０１６を介して
Ｓｗｉｔｃｈ Ｈｕｂ２０１０の一の端子に接続されて
いる様子を示している。

【０１７３】図２１は前記ＰＣカード２０１２の機能ブ
ロック図である。本ＰＣカード２０１２は、パルストラ
ンス２１０４、２１０６、フィルタ２１０８、２１１
０、データ送信装置２１１２、データ受信装置２１１
４、コントロール部２１１６、メモリ２１１８を含む。
前記データ受信装置２１１４には、本発明のデータ受信
装置が用いられている。

【０１７４】本ＰＣカード２０１２は、ネットワーク２
１０２からの受信信号を受ける。パルストランス２１０
６及びフィルタ２１１０は該受信号から、ＲＺ（Ｒｅｔ
ｕｒｎ ｔｏ Ｚｅｒｏ）の信号２１２２（差動信号）
を生成する。データ受信装置２１１４は、該ＲＺの信号
２１２２を受け、ＮＲＺのデータ２１２４に復号する。
コントロール部２１１６は、該ＮＲＺのデータ２１２４
を受け、メモリ２１１８及び外部のＰＣバス２１２０に
出力する。

【０１７５】その他、本発明のデータ受信装置は差動信
号を受信する通信機器に適用可能である。

【０１７６】なお本発明のデータ受信装置は、上記実施
の形態一〜六で説明したものに限らず、種々の変形実施
が可能である。

【０１７７】例えば、第四の実施の形態で説明したデー
タ受信部及びデコード部の構成を第一の実施の形態〜第
三の実施の形態に適用することも可能である。

【０１７８】また、第五の実施の形態で説明したリンク
インテグリティテスト機能を第三の実施の形態に適用す
ることも可能である。

【０１７９】

【図面の簡単な説明】

【図１】第一の実施の形態のデータ受信装置の機能ブロ
ック図である。

【図２】第一の実施の形態のデータ受信装置が受信する
パケットの先頭付近の区間の差動信号及び、差動信号に
基づき生成されるデコード用のデジタル信号を示した図
である。

【図３】同図（Ａ）（Ｂ）は、データ送信装置とデータ
受信装置における差動信号線の接続関係を示した図であ
る。

【図４】第一の実施の形態の極性判定部の状態遷移の一
例の図である。

【図５】第一の実施の形態の極性判定部において最初の
連続ビットに基づき極性指示信号を出力する部分の回路
構成の一例を示した図である。

【図６】データ受信部の極性の認識の矯正を行う回路の
具体例である。

【図７】第二の実施の形態のデータ受信装置の極性判定
部の状態遷移の一例の図である。

【図８】第二の実施の形態のデータ受信装置の極性判定
部において、最初の連続ビットに基づき極性指示信号を
出力する部分の回路構成の一例を示した図である。

【図９】第三の実施の形態のデータ受信装置の機能ブロ
ック図である。

【図１０】第三の実施の形態のデータ受信装置が受信す
るリンクテストパルスと該リンクテストパルスによって
生成されるデコード用のデジタル信号の一例を示した図
である。

【図１１】第三の実施の形態のデータ受信装置の極性判
定部の状態遷移の一例の図である。

【図１２】第三の実施の形態のデータ受信装置の極性判
定部において、最初の連続ビット及びリンク信号の否定
時間に基づき極性指示信号を出力する部分の回路構成の
一例を示した図である。

【図１３】第四の実施の形態のデータ受信装置の機能ブ
ロック図である。

【図１４】第四の実施の形態のデータ受信装置の極性判
定部の状態遷移の一例の図である。

【図１５】第四の実施の形態のデータ受信装置の極性判
定部において、リンク信号の否定時間に基づき極性指示
信号を出力する部分の回路構成の一例を示した図であ
る。

【図１６】デコード部の機能ブロック図である。

【図１７】デコード部におけるタイミングチャート図で
ある。

【図１８】第五の実施の形態のデータ受信装置の、デー
タ受信部の回路図の一例である。

【図１９】図１８の回路のタイミングチャート図であ
る。

【図２０】本発明のデータ受信装置をイーサネットのＳ
ｗｉｔｃｈ ＨｕｂとＰＣカードに使用する例を示した
図である。

【図２１】ＰＣカードの機能ブロック図である。

【符号の説明】

１０１ 第一の実施の形態のデータ受信装置 １０２ データ受信部 １０３ デコード部 １０４ 極性判定部 １０５ａ、１０５ｂ 差動信号 １０６ デジタル信号 １０７ ビット同期信号 １０８ シリアルバイナリデータ １０９ 極性指示信号 １１０ 極性認識矯正部 ５０１ 第三の実施の形態のデータ受信装置 ５０４ 極性判定部 ５１０ リンク検出部 ５１１ リンク信号 １２０１ データ受信装置 １２０２ データ受信部 １２０３ デコード部 １２０４ 極性判定部 １２１０ 極性認識矯正部

Claims (17)

【特許請求の範囲】
1. 【請求項１】 パケット化されたデータを正極性の信号
   と負極性の信号からなる差動信号の形式で受信するデー
   タ受信装置であって、 前記差動信号に基づきデジタル信号を生成するデータ受
   信手段と、 前記デジタル信号に基づき、ビット同期信号とシリアル
   バイナリデータを生成するデコード手段と、 前記デコード手段により出力される前記シリアルバイナ
   リデータを前記ビット同期信号によってサンプリング
   し、サンプリングされたデータに基づき、前記データ受
   信手段が前記差動信号の極性を正しく認識しているか否
   かを判定する極性判定手段とを含み、 前記極性判定手段は、 受信したパケットにおいて、最初に出現する同一のデー
   タのならびが’００’であることを検出した場合、前記
   差動信号の極性を誤って認識していると判定し、 前記データ受信手段は、 前記差動信号の極性を誤って認識していると、前記極性
   判定手段により判定された場合には、極性が正しく認識
   されるよう矯正する手段を含むことを特徴とするデータ
   受信装置。
2. 【請求項２】 パケット化されたデータを正極性の信号
   と負極性の信号からなる差動信号の形式で受信するデー
   タ受信装置であって、 前記差動信号に基づきデジタル信号を生成するデータ受
   信手段と、 前記デジタル信号に基づき、ビット同期信号とシリアル
   バイナリデータを生成するデコード手段と、 前記デコード手段により出力される前記シリアルバイナ
   リデータを前記ビット同期信号によってサンプリング
   し、サンプリングされたデータに基づき、前記データ受
   信手段が前記差動信号の極性を正しく認識しているか否
   かを判定する極性判定手段とを含み、 前記極性判定手段は、 連続して受信したｎ回のパケットにおいて、最初に出現
   する同一のデータのならびが’００’であることを検出
   した場合、前記差動信号の極性を誤って認識していると
   判定し、 前記データ受信手段は、 前記差動信号の極性を誤って認識していると、前記極性
   判定手段により判定された場合には、極性が正しく認識
   されるよう矯正する手段を含むことを特徴とするデータ
   受信装置。
3. 【請求項３】 パケット化されたデータを正極性の信号
   と負極性の信号からなる差動信号の形式で受信するデー
   タ受信装置であって、 前記差動信号に基づきデジタル信号を生成するデータ受
   信手段と、 前記デジタル信号に基づき、ビット同期信号とシリアル
   バイナリデータを生成するデコード手段と、 前記データ受信手段が生成したデジタル信号に基づき、
   所与の規格によって定義されている物理層に固有のリン
   クが確保されているか否かを検出するリンク検出手段
   と、 前記デコード手段により出力される前記シリアルバイナ
   リデータを前記ビット同期信号によってサンプリング
   し、サンプリングされたデータ及び前記リンク検出手段
   の検出結果に基づき、前記データ受信手段が前記差動信
   号の極性を正しく認識しているか否かを判定する極性判
   定手段とを含み、 前記極性判定手段は、 連続して受信したｎ回のパケットにおいて、最初に出現
   する同一のデータのならびが’００’であることを検出
   した場合及び前記リンク検出手段の検出結果に基づき所
   与の期間に渡ってリンクが確保されていないことを検出
   した場合の少なくとも一方の場合、前記差動信号の極性
   を誤って認識していると判定し、 前記データ受信手段は、 前記差動信号の極性を誤って認識していると、前記極性
   判定手段により判定された場合には、極性が正しく認識
   されるよう矯正する手段を含むことを特徴とするデータ
   受信装置。
4. 【請求項４】 請求項３において、 前記リンク検出手段は、 所与の規格によって定義されているリンクインテグリテ
   ィをテストすることで、リンクフェール状態を検出する
   手段を含み、 前記極性判定手段は、 連続して受信したｎ回のパケットにおいて、最初に出現
   する同一のデータのならびが’００’であることを検出
   した場合及び前記リンクフェール状態が所与の期間に渡
   って継続していることを検出した場合の少なくとも一方
   の場合、前記差動信号の極性を誤って認識していると判
   定することを特徴とするデータ受信装置。
5. 【請求項５】 請求項２〜４のいずれかにおいて、 前記極性判定手段は、 連続して受信したｎ回のパケットにおいて、最初に出現
   する同一のデータのならびが’００’であることを検出
   した場合、それより後の極性の判定を省略することを特
   徴とするデータ受信装置。
6. 【請求項６】 請求項１〜５のいずれかにおいて、 前記極性判定手段は、 連続して受信したｎ回のパケットにおいて、最初に出現
   する同一のデータのならびが’１１’であることを検出
   した場合、それ以降極性の判定を省略することを特徴と
   するデータ受信装置。
7. 【請求項７】 請求項１〜６のいずれかにおいて、 前記デコード手段は、 前記デジタル信号の変化点に基づき、前記ビット同期信
   号と前記シリアルバイナリデータを生成することを特徴
   とするデータ受信装置。
8. 【請求項８】 請求項７において、 データ受信手段は、 前記差動信号に基づき比較入力用電位を生成し、該比較
   入力用電位と前記差動信号を構成する正極性の信号と負
   極性の信号のいずれか一方の電位とに基づき前記デジタ
   ル信号を生成することを特徴とするデータ受信装置。
9. 【請求項９】 パケット化されたデータを正極性の信号
   と負極性の信号からなる差動信号の形式で受信するデー
   タ受信装置であって、 前記差動信号に基づきデジタル信号を生成するデータ受
   信手段と、 前記デジタル信号の変化点に基づき、ビット同期信号と
   シリアルバイナリデータを生成するデコード手段と、 前記データ受信手段が生成したデジタル信号に基づき、
   所与の規格によって定義されている物理層に固有のリン
   クが確保されているか否かを検出するリンク検出手段
   と、 前記リンク検出手段の検出結果に基づき、前記データ受
   信手段が前記差動信号の極性を正しく認識しているか否
   かを判定する極性判定手段とを含み、 前記極性判定手段は、 前記リンク検出手段の検出結果に基づき所与の期間に渡
   ってリンクが確保されていないことを検出した場合、前
   記差動信号の極性を誤って認識していると判定し、 前記データ受信手段は、 前記差動信号の極性を誤って認識していると、前記極性
   判定手段により判定された場合には、極性が正しく認識
   されるよう矯正する手段を含むことを特徴とするデータ
   受信装置。
10. 【請求項１０】 請求項９において、 前記データ受信手段は、 前記差動信号に基づき比較入力用電位を生成し、該比較
    入力用電位と前記差動信号を構成する正極性の信号と負
    極性の信号のいずれか一方の電位とに基づき前記デジタ
    ル信号を生成することを特徴とするデータ受信装置。
11. 【請求項１１】 請求項９又は１０のいずれかにおい
    て、 前記リンク検出手段は、 所与の規格によって定義されているリンクインテグリテ
    ィをテストすることで、リンクフェール状態を検出する
    手段を含み、 前記極性判定手段は、 前記リンクフェール状態が所与の期間に渡って継続して
    いることを検出した場合、前記差動信号の極性を誤って
    認識していると判定することを特徴とするデータ受信装
    置。
12. 【請求項１２】 請求項１〜１１のいずれかにおいて、 前記極性判定手段は、 前記差動信号の極性を正しく認識しているか否かの判定
    に基づき、第一、第二のいずれかの状態をもつ極性指示
    信号を出力し、 前記データ受信手段は、 前記差動信号を第一、第二の端子で受信し、 前記極性指示信号が第一の状態にあるときは前記第一の
    端子の受信信号を正極性とし前記第二の端子の受信信号
    を負極性としてデジタル信号を生成し、第二の状態にあ
    るときは前記第一の端子の受信信号を負極性とし前記第
    二の端子の受信信号を正極性としてデジタル信号を生成
    することを特徴とするデータ受信装置。
13. 【請求項１３】 パケット化されたデータを正極性の信
    号と負極性の信号からなる差動信号の形式で受信し、処
    理を行う電子機器であって、 前記差動信号に基づきビット同期信号とシリアルバイナ
    リデータを生成する請求項１〜請求項１２のいずれかに
    記載されたデータ受信装置と、 該データ受信装置により生成された前記ビット同期信号
    と前記シリアルバイナリデータに基づいて処理を行う処
    理手段とを含むことを特徴とする電子機器。
14. 【請求項１４】 パケット化されたデータを正極性の信
    号と負極性の信号からなる差動信号の形式で受信するデ
    ータ受信方法であって、 前記差動信号に基づきデジタル信号を生成するデータ受
    信ステップと、 前記デジタル信号に基づき、ビット同期信号とシリアル
    バイナリデータを生成するデコードステップと、 前記デコードステップにより出力される前記シリアルバ
    イナリデータを前記ビット同期信号によってサンプリン
    グし、サンプリングされたデータに基づき、前記データ
    受信ステップが前記差動信号の極性を正しく認識してい
    るか否かを判定する極性判定ステップとを含み、 前記極性判定ステップは、 受信したパケットにおいて、最初に出現する同一のデー
    タのならびが’００’であることを検出した場合、前記
    差動信号の極性を誤って認識していると判定し、 前記データ受信ステップは、 前記差動信号の極性を誤って認識していると、前記極性
    判定ステップにより判定された場合には、極性が正しく
    認識されるよう矯正するステップを含むことを特徴とす
    るデータ受信方法。
15. 【請求項１５】 パケット化されたデータを正極性の信
    号と負極性の信号からなる差動信号の形式で受信するデ
    ータ受信方法であって、 前記差動信号に基づきデジタル信号を生成するデータ受
    信ステップと、 前記デジタル信号に基づき、ビット同期信号とシリアル
    バイナリデータを生成するデコードステップと、 前記デコードステップにより出力される前記シリアルバ
    イナリデータを前記ビット同期信号によってサンプリン
    グし、サンプリングされたデータに基づき、前記データ
    受信ステップが前記差動信号の極性を正しく認識してい
    るか否かを判定する極性判定ステップとを含み、 前記極性判定ステップは、 連続して受信したｎ回のパケットにおいて、最初に出現
    する同一のデータのならびが’００’であることを検出
    した場合、前記差動信号の極性を誤って認識していると
    判定し、 前記データ受信ステップは、 前記差動信号の極性を誤って認識していると、前記極性
    判定ステップにより判定された場合には、極性が正しく
    認識されるよう矯正するステップを含むことを特徴とす
    るデータ受信方法。
16. 【請求項１６】 パケット化されたデータを正極性の信
    号と負極性の信号からなる差動信号の形式で受信するデ
    ータ受信方法であって、 前記差動信号に基づきデジタル信号を生成するデータ受
    信ステップと、 前記デジタル信号に基づき、ビット同期信号とシリアル
    バイナリデータを生成するデコードステップと、 前記データ受信ステップが生成したデジタル信号に基づ
    き、所与の規格によって定義されている物理層に固有の
    リンクが確保されているか否かを検出するリンク検出ス
    テップと、 前記デコードステップにより出力される前記シリアルバ
    イナリデータを前記ビット同期信号によってサンプリン
    グし、サンプリングされたデータ及び前記リンク検出ス
    テップの検出結果に基づき、前記データ受信ステップが
    前記差動信号の極性を正しく認識しているか否かを判定
    する極性判定ステップとを含み、 前記極性判定ステップは、 連続して受信したｎ回のパケットにおいて、最初に出現
    する同一のデータのならびが’００’であることを検出
    した場合及び前記リンク検出ステップの検出結果に基づ
    き所与の期間に渡ってリンクが確保されていないことを
    検出した場合の少なくとも一方の場合、前記差動信号の
    極性を誤って認識していると判定し、 前記データ受信ステップは、 前記差動信号の極性を誤って認識していると、前記極性
    判定ステップにより判定された場合には、極性が正しく
    認識されるよう矯正するステップを含むことを特徴とす
    るデータ受信方法。
17. 【請求項１７】 パケット化されたデータを正極性の信
    号と負極性の信号からなる差動信号の形式で受信するデ
    ータ受信方法であって、 前記差動信号に基づきデジタル信号を生成するデータ受
    信ステップと、 前記デジタル信号の変化点に基づき、ビット同期信号と
    シリアルバイナリデータを生成するデコードステップ
    と、 前記データ受信ステップが生成したデジタル信号に基づ
    き、所与の規格によって定義されている物理層に固有の
    リンクが確保されているか否かを検出するリンク検出ス
    テップと、 前記リンク検出ステップの検出結果に基づき、前記デー
    タ受信ステップが前記差動信号の極性を正しく認識して
    いるか否かを判定する極性判定ステップとを含み、 前記極性判定ステップは、 前記リンク検出ステップの検出結果に基づき所与の期間
    に渡ってリンクが確保されていないことを検出した場
    合、前記差動信号の極性を誤って認識していると判定
    し、 前記データ受信ステップは、 前記差動信号の極性を誤って認識していると、前記極性
    判定ステップにより判定された場合には、極性が正しく
    認識されるよう矯正するステップを含むことを特徴とす
    るデータ受信方法。