JPH0926662A - 露光用基板 - Google Patents
露光用基板Info
- Publication number
- JPH0926662A JPH0926662A JP17696795A JP17696795A JPH0926662A JP H0926662 A JPH0926662 A JP H0926662A JP 17696795 A JP17696795 A JP 17696795A JP 17696795 A JP17696795 A JP 17696795A JP H0926662 A JPH0926662 A JP H0926662A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- chip data
- reticle
- dimension
- data area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 チップデータ領域に寸法測定用マーク、或い
は測定箇所を特定する位置特定用マークを形成し、これ
らのマークをレティクルの周辺領域に形成した位置検出
用マークにより容易に特定し、オペレータにかかる負担
や検査工程のための時間を低減し、製造コストを減少さ
せる。 【構成】 レティクル１１のチップデータ領域１２に、
寸法測定用マーク２１或いは測定箇所を特定する位置特
定用マーク４２を形成し、さらにチップデータ領域１２
の周辺部１３に寸法測定用マーク２１或いは位置特定用
マーク４２を容易に特定するための位置検出用マーク２
２を形成する。
は測定箇所を特定する位置特定用マークを形成し、これ
らのマークをレティクルの周辺領域に形成した位置検出
用マークにより容易に特定し、オペレータにかかる負担
や検査工程のための時間を低減し、製造コストを減少さ
せる。 【構成】 レティクル１１のチップデータ領域１２に、
寸法測定用マーク２１或いは測定箇所を特定する位置特
定用マーク４２を形成し、さらにチップデータ領域１２
の周辺部１３に寸法測定用マーク２１或いは位置特定用
マーク４２を容易に特定するための位置検出用マーク２
２を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板に所定のパ
ターンを露光する際に縮小投影露光装置に原画として用
いられる露光用基板に関する。
ターンを露光する際に縮小投影露光装置に原画として用
いられる露光用基板に関する。
【０００２】
【従来の技術】半導体基板に所望のトランジスタパター
ンや、配線パターン等を形成する工程においては、半導
体基板上にフォトレジスト等の感光剤を形成し、この感
光剤に縮小投影露光装置から特定のパターンを転写する
露光工程が行われる。この露光工程では、パターンの原
画として特定のチップデータが形成された露光用基板
（以下、レティクルと称する。）が用いられ、そのレテ
ィクル上から所定の波長の露光光を照射することによ
り、そのデータに応じたパターンを半導体基板上のフォ
トレジストに転写している。
ンや、配線パターン等を形成する工程においては、半導
体基板上にフォトレジスト等の感光剤を形成し、この感
光剤に縮小投影露光装置から特定のパターンを転写する
露光工程が行われる。この露光工程では、パターンの原
画として特定のチップデータが形成された露光用基板
（以下、レティクルと称する。）が用いられ、そのレテ
ィクル上から所定の波長の露光光を照射することによ
り、そのデータに応じたパターンを半導体基板上のフォ
トレジストに転写している。
【０００３】このレティクルは、ガラス等透光性を有す
る基板上に紫外線を遮断する金属や酸化物等の薄膜を形
成し、フォトリソグラフィー法等によりパターンをエッ
チングすることにより薄膜を除去し、計算機処理された
パターンを形成している。従ってレティクルに形成され
ているパターンが、半導体基板に形成されるパターンに
対応するため、レティクルの製造の際には、パターンの
微細化に伴って特に精度が要求されるようになってい
る。
る基板上に紫外線を遮断する金属や酸化物等の薄膜を形
成し、フォトリソグラフィー法等によりパターンをエッ
チングすることにより薄膜を除去し、計算機処理された
パターンを形成している。従ってレティクルに形成され
ているパターンが、半導体基板に形成されるパターンに
対応するため、レティクルの製造の際には、パターンの
微細化に伴って特に精度が要求されるようになってい
る。
【０００４】従来より用いられているレティクルとして
は、図５や図６の概略図に示すものが挙げられる。尚、
図５、図６共に、実際のチップデータの詳細について
は、説明のため省略している。
は、図５や図６の概略図に示すものが挙げられる。尚、
図５、図６共に、実際のチップデータの詳細について
は、説明のため省略している。
【０００５】例えば図５に示すレティクル１１１は、半
導体基板に同時に複数のパターンを転写する際に用いら
れるものであり、一枚のレティクル上には複数のチップ
データ１１２が形成されている。また近年の半導体基板
の大型化や高集積化によるチップサイズの大型化に伴っ
て、図６に示すレティクルのように、一枚のレティクル
上には一枚或いは二枚程度のチップに対応した、一つ或
いは二つ程度のチップデータ１２１が形成されたレティ
クルが用いられるようになっている。
導体基板に同時に複数のパターンを転写する際に用いら
れるものであり、一枚のレティクル上には複数のチップ
データ１１２が形成されている。また近年の半導体基板
の大型化や高集積化によるチップサイズの大型化に伴っ
て、図６に示すレティクルのように、一枚のレティクル
上には一枚或いは二枚程度のチップに対応した、一つ或
いは二つ程度のチップデータ１２１が形成されたレティ
クルが用いられるようになっている。
【０００６】図５、図６に示すようなレティクルに所定
のパターンを形成した工程の後には、そのレティクルに
形成したパターンが、設計通りの寸法に仕上がっている
か、また規格通りの値に納まっているかどうかの検査工
程が行われる。
のパターンを形成した工程の後には、そのレティクルに
形成したパターンが、設計通りの寸法に仕上がっている
か、また規格通りの値に納まっているかどうかの検査工
程が行われる。
【０００７】この検査工程は、図５に示すようなレティ
クル１１１においては、あらかじめ各々のチップデータ
１１２の間のスクライブ領域１１３に、図７の拡大図に
示すような寸法測定用マーク１１４を複数個形成してお
き、オペレータが顕微鏡等を用い、その寸法測定用マー
ク１１４の寸法を測定し評価することによって、チップ
データが正確に形成されているかどうかの判断を行って
いる。
クル１１１においては、あらかじめ各々のチップデータ
１１２の間のスクライブ領域１１３に、図７の拡大図に
示すような寸法測定用マーク１１４を複数個形成してお
き、オペレータが顕微鏡等を用い、その寸法測定用マー
ク１１４の寸法を測定し評価することによって、チップ
データが正確に形成されているかどうかの判断を行って
いる。
【０００８】また図６に示すようなレティクル１２１に
おいては、その中心部にはチップデータ１２２が形成さ
れているため、レティクルの周辺領域１２３にのみ図７
の拡大図に示すような複数の寸法測定用マーク１１４を
形成しておき、これを図５に示すレティクルにおける寸
法測定と同様の方法で測定し、その判断を行っている。
しかし上記のように、近年の半導体素子の微細化によっ
てレティクルの規格も厳しくなっており、従来のように
レティクルの周辺領域のみの寸法測定用マークによる判
断のみでは、この規格を十分に満足する検査工程を行う
ことが困難になりつつあり、またレティクルを精度よく
製造することが困難になりつつある。すなわち、レティ
クル１２１の周辺領域に形成されている寸法測定用マー
ク１２４が正確に形成されていると判断されても、レテ
ィクル１２１の中心部においてはチップデータに誤差が
生じている場合がある。
おいては、その中心部にはチップデータ１２２が形成さ
れているため、レティクルの周辺領域１２３にのみ図７
の拡大図に示すような複数の寸法測定用マーク１１４を
形成しておき、これを図５に示すレティクルにおける寸
法測定と同様の方法で測定し、その判断を行っている。
しかし上記のように、近年の半導体素子の微細化によっ
てレティクルの規格も厳しくなっており、従来のように
レティクルの周辺領域のみの寸法測定用マークによる判
断のみでは、この規格を十分に満足する検査工程を行う
ことが困難になりつつあり、またレティクルを精度よく
製造することが困難になりつつある。すなわち、レティ
クル１２１の周辺領域に形成されている寸法測定用マー
ク１２４が正確に形成されていると判断されても、レテ
ィクル１２１の中心部においてはチップデータに誤差が
生じている場合がある。
【０００９】この問題点を解決するために、従来ではチ
ップデータの内、中心部と周辺部のそれぞれに予め寸法
を測定する箇所を決めておき、この決められた箇所を特
定し、その箇所の寸法を測定し、この値が設計通りかど
うかを設計図等と照らし合わせて評価することによっ
て、チップデータが正確に形成されているかどうかの判
断を行っている。
ップデータの内、中心部と周辺部のそれぞれに予め寸法
を測定する箇所を決めておき、この決められた箇所を特
定し、その箇所の寸法を測定し、この値が設計通りかど
うかを設計図等と照らし合わせて評価することによっ
て、チップデータが正確に形成されているかどうかの判
断を行っている。
【００１０】しかしながらこのような評価の方法では、
次に述べるような問題点がある。すなわちチップデータ
の内、予め寸法測定の箇所を特定しておいても、実際に
パターンが形成されたレティクル上でこの箇所を特定す
るのには、多大な時間を要する。また寸法を測定する箇
所が特定できたとしても、その箇所の寸法が幾らであれ
ば、規格を満たすのかを判断するための資料等を準備し
なければならず、手間がかかる。特にロジック製品等の
ようにパターンに規則性が少ないものはその測定箇所は
特定し難く、評価のために時間を要するため特に問題で
ある。
次に述べるような問題点がある。すなわちチップデータ
の内、予め寸法測定の箇所を特定しておいても、実際に
パターンが形成されたレティクル上でこの箇所を特定す
るのには、多大な時間を要する。また寸法を測定する箇
所が特定できたとしても、その箇所の寸法が幾らであれ
ば、規格を満たすのかを判断するための資料等を準備し
なければならず、手間がかかる。特にロジック製品等の
ようにパターンに規則性が少ないものはその測定箇所は
特定し難く、評価のために時間を要するため特に問題で
ある。
【００１１】
【発明が解決しようとする課題】上記のように近年の半
導体基板の大型化やチップサイズの大型化に伴って、一
枚のレティクル上には一枚、或いは二枚程度のチップに
対応した一つ或いは二つ程度のチップデータが形成され
たレティクルが、用いられるようになってきた。よって
レティクルの検査工程においては、そのレティクルが正
確に形成されているかどうかを判断することが困難とな
りつつあり、その結果、レティクルを精度よく製造する
ことが困難となりつつある。
導体基板の大型化やチップサイズの大型化に伴って、一
枚のレティクル上には一枚、或いは二枚程度のチップに
対応した一つ或いは二つ程度のチップデータが形成され
たレティクルが、用いられるようになってきた。よって
レティクルの検査工程においては、そのレティクルが正
確に形成されているかどうかを判断することが困難とな
りつつあり、その結果、レティクルを精度よく製造する
ことが困難となりつつある。
【００１２】このため従来では、チップデータの内、予
め寸法を測定する箇所を特定しておき、その箇所の寸法
を測定することによって、レティクルの評価を行ってい
る。しかし実際にチップデータが形成されたレティクル
上でこの箇所を特定するのには、多大な時間を要し、ま
た寸法をする箇所が特定できたとしても、その箇所の寸
法が幾らであれば、規格を満たすのかを判断するための
資料等を準備しなければならず、手間がかかるという問
題点を有する。
め寸法を測定する箇所を特定しておき、その箇所の寸法
を測定することによって、レティクルの評価を行ってい
る。しかし実際にチップデータが形成されたレティクル
上でこの箇所を特定するのには、多大な時間を要し、ま
た寸法をする箇所が特定できたとしても、その箇所の寸
法が幾らであれば、規格を満たすのかを判断するための
資料等を準備しなければならず、手間がかかるという問
題点を有する。
【００１３】以上のように従来のレティクルの評価方法
においては、オペレータに係る負担や検査工程のための
時間が増加し、このため半導体製品の製造コストも上昇
するという問題点を有している。
においては、オペレータに係る負担や検査工程のための
時間が増加し、このため半導体製品の製造コストも上昇
するという問題点を有している。
【００１４】
【課題を解決するための手段】上記の問題点を解決する
ため、本発明においては以下のような手段を用いる。す
なわち本発明の第一は、チップデータが形成されたチッ
プデータ領域と、このチップデータ領域の周辺領域とを
有する露光用基板において、前記チップデータ領域に形
成された寸法測定用マークと、この寸法測定用マークの
前記露光用基板のＸ方向またはＹ方向の延長線上の前記
周辺領域に形成された位置検出用マークとを有すること
を特徴とする。
ため、本発明においては以下のような手段を用いる。す
なわち本発明の第一は、チップデータが形成されたチッ
プデータ領域と、このチップデータ領域の周辺領域とを
有する露光用基板において、前記チップデータ領域に形
成された寸法測定用マークと、この寸法測定用マークの
前記露光用基板のＸ方向またはＹ方向の延長線上の前記
周辺領域に形成された位置検出用マークとを有すること
を特徴とする。
【００１５】また本発明の第二は、チップデータが形成
されたチップデータ領域と、このチップデータ領域の周
辺領域とを有する露光用基板において、前記チップデー
タ領域に形成され前記チップデータの一部を指し示す位
置特定用マークと、この位置特定用マークの前記露光用
基板のＸ方向またはＹ方向の延長線上の前記周辺領域に
形成された位置検出用マークとを有することを特徴とす
る。
されたチップデータ領域と、このチップデータ領域の周
辺領域とを有する露光用基板において、前記チップデー
タ領域に形成され前記チップデータの一部を指し示す位
置特定用マークと、この位置特定用マークの前記露光用
基板のＸ方向またはＹ方向の延長線上の前記周辺領域に
形成された位置検出用マークとを有することを特徴とす
る。
【００１６】
【作用】本発明においてはチップデータ領域に、寸法測
定用マーク或いは測定箇所を特定する位置特定用マーク
を形成し、これらのマークをレティクルの周辺領域に形
成した位置検出用マークにより、容易に特定することが
できるため、チップデータが正確に形成されたかどうか
の評価、判断も容易に行うことができる。さらに、これ
らのマークの周辺に、例えば本来有るべき寸法の数値を
示した情報マークを形成しておくことにより、さらにこ
の評価、判断が容易になる。従って検査工程に係るオペ
レータに係る負担や検査工程のための時間を低減し、従
って半導体製品の製造コストを減少させることができ
る。
定用マーク或いは測定箇所を特定する位置特定用マーク
を形成し、これらのマークをレティクルの周辺領域に形
成した位置検出用マークにより、容易に特定することが
できるため、チップデータが正確に形成されたかどうか
の評価、判断も容易に行うことができる。さらに、これ
らのマークの周辺に、例えば本来有るべき寸法の数値を
示した情報マークを形成しておくことにより、さらにこ
の評価、判断が容易になる。従って検査工程に係るオペ
レータに係る負担や検査工程のための時間を低減し、従
って半導体製品の製造コストを減少させることができ
る。
【００１７】
【実施例】本発明の実施例について図面を参照して説明
する。第１図において、図中１１は本発明の第一実施例
におけるレティクルの模式図であり、図示せぬ半導体基
板に転写するパターンが形成されるチップデータ領域１
２と、レティクル１１の周辺領域１３を有している。
尚、実際のチップデータについては説明のため省略して
示している。パターンは１２、１３の領域に形成するこ
とが可能である。また周辺領域１３には、周辺領域の寸
法を測定評価する寸法測定用マーク１４を有する。以上
の構成は、従来のレティクルと同様の構成である。
する。第１図において、図中１１は本発明の第一実施例
におけるレティクルの模式図であり、図示せぬ半導体基
板に転写するパターンが形成されるチップデータ領域１
２と、レティクル１１の周辺領域１３を有している。
尚、実際のチップデータについては説明のため省略して
示している。パターンは１２、１３の領域に形成するこ
とが可能である。また周辺領域１３には、周辺領域の寸
法を測定評価する寸法測定用マーク１４を有する。以上
の構成は、従来のレティクルと同様の構成である。
【００１８】本発明では上記の構成の他、チップデータ
領域１２内部に形成する寸法測定用マーク２１と、この
寸法測定用マーク２１の形成箇所を特定するために、レ
ティクルの周辺領域１３に形成された位置検出用マーク
２２を有する。
領域１２内部に形成する寸法測定用マーク２１と、この
寸法測定用マーク２１の形成箇所を特定するために、レ
ティクルの周辺領域１３に形成された位置検出用マーク
２２を有する。
【００１９】このチップデータ領域１２に形成する寸法
測定用マーク２１は、チップデータ領域の内、パターン
が形成されていない領域で、さらにこのレティクルを用
いて製造したトランジスタ等の素子の動作特性に影響の
ない領域に形成する。すなわち、チップデータ領域１２
内には、半導体基板に配線層や拡散層等を形成するため
の図示せぬチップデータが形成されているが、チップデ
ータ領域１２内の全面にこれらのパターンが形成されて
いるわけではなく、パターンが形成されていない領域も
存在する。本発明による寸法測定用マーク２１は、この
ようにパターンが形成されていない領域を利用し、この
領域に形成する。
測定用マーク２１は、チップデータ領域の内、パターン
が形成されていない領域で、さらにこのレティクルを用
いて製造したトランジスタ等の素子の動作特性に影響の
ない領域に形成する。すなわち、チップデータ領域１２
内には、半導体基板に配線層や拡散層等を形成するため
の図示せぬチップデータが形成されているが、チップデ
ータ領域１２内の全面にこれらのパターンが形成されて
いるわけではなく、パターンが形成されていない領域も
存在する。本発明による寸法測定用マーク２１は、この
ようにパターンが形成されていない領域を利用し、この
領域に形成する。
【００２０】尚、一例としてこの寸法測定用マーク２１
の拡大図を図２（ａ）に示す。寸法測定用マーク２１
は、各辺が同一の幅を有するパターンとして形成するこ
とにより、容易に寸法測定を行い評価することが可能と
なる。また寸法測定用マークであると即座に認識できる
ような形状としてもよい。勿論、従来のように複数のチ
ップデータを形成した際に、そのスクライブ領域に形成
した図７に示すようなマークと同様に形成してもよい。
の拡大図を図２（ａ）に示す。寸法測定用マーク２１
は、各辺が同一の幅を有するパターンとして形成するこ
とにより、容易に寸法測定を行い評価することが可能と
なる。また寸法測定用マークであると即座に認識できる
ような形状としてもよい。勿論、従来のように複数のチ
ップデータを形成した際に、そのスクライブ領域に形成
した図７に示すようなマークと同様に形成してもよい。
【００２１】さらにこの寸法測定用マーク２１の周辺の
領域には、図３に示すように、この寸法測定用マーク２
１の本来あるべき寸法の数値自体の情報マーク２３を形
成してもよい。例えば寸法測定用マーク２１の測定対象
となる辺の幅を3.0 μｍと設計して形成した場合、その
周辺の領域に、図示するようなマークを形成しておくこ
とにより、寸法測定用マーク２１の寸法を測定した時点
で、実際に形成された寸法と設計した際の寸法を即座に
比較することができ、よってチップデータが正確に形成
されたかどうかを即座に判断することができる。
領域には、図３に示すように、この寸法測定用マーク２
１の本来あるべき寸法の数値自体の情報マーク２３を形
成してもよい。例えば寸法測定用マーク２１の測定対象
となる辺の幅を3.0 μｍと設計して形成した場合、その
周辺の領域に、図示するようなマークを形成しておくこ
とにより、寸法測定用マーク２１の寸法を測定した時点
で、実際に形成された寸法と設計した際の寸法を即座に
比較することができ、よってチップデータが正確に形成
されたかどうかを即座に判断することができる。
【００２２】またレティクル１１の周辺領域１３に形成
された位置検出用マーク２２は、寸法測定用マーク１１
を容易に探し出すためのマークとして形成する。従っ
て、寸法測定用マーク２１のＸ方向の延長線上の周辺領
域、またはＹ方向の延長線上の周辺領域、またはＸ方向
及びＹ方向両方の延長線上の周辺領域に形成する。
された位置検出用マーク２２は、寸法測定用マーク１１
を容易に探し出すためのマークとして形成する。従っ
て、寸法測定用マーク２１のＸ方向の延長線上の周辺領
域、またはＹ方向の延長線上の周辺領域、またはＸ方向
及びＹ方向両方の延長線上の周辺領域に形成する。
【００２３】寸法測定の際には、まず周辺領域１３に形
成された位置検出用マーク２２を特定し、この位置検出
用マーク２２から図１において破線で示すように、Ｘ方
向或いはＹ方向に、顕微鏡等の測定装置をスキャンさせ
ることにより、容易に寸法測定用マーク２１を特定する
ことができる。この位置検出用マーク２２の形状として
は、寸法測定用マーク２１を容易に特定するために、そ
のＸ方向或いはＹ方向の延長線が容易にイメージできる
ように、矢印形状や三角形状、凸形状等のものが望まし
い。一例としてこの位置検出用マークの拡大図を図２
（ｂ）に示す。
成された位置検出用マーク２２を特定し、この位置検出
用マーク２２から図１において破線で示すように、Ｘ方
向或いはＹ方向に、顕微鏡等の測定装置をスキャンさせ
ることにより、容易に寸法測定用マーク２１を特定する
ことができる。この位置検出用マーク２２の形状として
は、寸法測定用マーク２１を容易に特定するために、そ
のＸ方向或いはＹ方向の延長線が容易にイメージできる
ように、矢印形状や三角形状、凸形状等のものが望まし
い。一例としてこの位置検出用マークの拡大図を図２
（ｂ）に示す。
【００２４】またこの位置検出用マーク２２の周辺に
も、上記のように図３に示す情報マーク２３に、寸法測
定用マーク２２の本来あるべき寸法の数値自体のマーク
を形成してもよい。さらにこの情報マーク２３には、寸
法の値を形成するにとどまらず、測定の順番等の情報を
表すマークとして形成してもよい。これらの情報マーク
２３を、寸法測定用マーク２１或いは位置検出用マーク
２２の周辺に形成しておくことにより、測定手順や測定
結果の整理、チップデータが正確に形成されているかど
うかの評価を、即座に判断することが可能となる。
も、上記のように図３に示す情報マーク２３に、寸法測
定用マーク２２の本来あるべき寸法の数値自体のマーク
を形成してもよい。さらにこの情報マーク２３には、寸
法の値を形成するにとどまらず、測定の順番等の情報を
表すマークとして形成してもよい。これらの情報マーク
２３を、寸法測定用マーク２１或いは位置検出用マーク
２２の周辺に形成しておくことにより、測定手順や測定
結果の整理、チップデータが正確に形成されているかど
うかの評価を、即座に判断することが可能となる。
【００２５】次に本発明の第二実施例について、図４
（ａ）、（ｂ）の概略図を参照して説明する。尚、図１
と同一の構成については同一の符号を記してあり、本実
施例の説明に直接関係のない構成については説明を省略
している。
（ａ）、（ｂ）の概略図を参照して説明する。尚、図１
と同一の構成については同一の符号を記してあり、本実
施例の説明に直接関係のない構成については説明を省略
している。
【００２６】第二実施例においては、チップデータ領域
に、第一実施例で示した寸法測定用マークを形成するた
めの領域が十分ない場合、或いはチップデータの内、特
に寸法の精度が要求されるパターンについて、直接その
パターンの寸法を測定しようとする場合には有効であ
る。すなわちチップデータ自体の寸法を測定することに
より、そのパターンが正確に形成されているかどうかを
評価するものである。
に、第一実施例で示した寸法測定用マークを形成するた
めの領域が十分ない場合、或いはチップデータの内、特
に寸法の精度が要求されるパターンについて、直接その
パターンの寸法を測定しようとする場合には有効であ
る。すなわちチップデータ自体の寸法を測定することに
より、そのパターンが正確に形成されているかどうかを
評価するものである。
【００２７】この場合、図４（ｂ）（図４（ｂ）は図４
（ａ）における丸印付近の拡大図である。）に示すよう
に、測定を行う対象であるトランジスタのゲート電極等
のパターン３１の測定箇所を特定するための位置特定用
マーク３２を、寸法測定を行う対象であるパターン３１
の近傍に、そのパターン３１を指し示すように形成す
る。また、この位置特定用マーク３２を特定するために
第一実施例と同様に、チップデータ領域の周辺部に位置
検出用マーク２２を形成する。勿論、図３で示すような
情報マーク２３を位置特定用マーク２２の周辺に形成し
てもよい。
（ａ）における丸印付近の拡大図である。）に示すよう
に、測定を行う対象であるトランジスタのゲート電極等
のパターン３１の測定箇所を特定するための位置特定用
マーク３２を、寸法測定を行う対象であるパターン３１
の近傍に、そのパターン３１を指し示すように形成す
る。また、この位置特定用マーク３２を特定するために
第一実施例と同様に、チップデータ領域の周辺部に位置
検出用マーク２２を形成する。勿論、図３で示すような
情報マーク２３を位置特定用マーク２２の周辺に形成し
てもよい。
【００２８】よって実際のパターン３１の測定の際に
は、レティクル１１の周辺領域１３に形成された位置検
出用マーク２１を特定し、顕微鏡等の測定装置をＸ方向
或いはＹ方向にスキャンさせることにより容易に位置特
定用マーク３２を検出することができ、測定対象である
パターン３１を特定することができる。
は、レティクル１１の周辺領域１３に形成された位置検
出用マーク２１を特定し、顕微鏡等の測定装置をＸ方向
或いはＹ方向にスキャンさせることにより容易に位置特
定用マーク３２を検出することができ、測定対象である
パターン３１を特定することができる。
【００２９】以上のように本発明では、レティクルに形
成されるチップデータが大型化した場合、パターンが形
成されていない領域に、寸法測定用マーク或いは位置特
定用マークを形成する。さらにその寸法測定用マークま
たは位置特定用マークを容易に検出するために、チップ
データ領域の周辺部に位置検出用マークを用いる。レテ
ィクルの検査工程においては、まずレティクルの周辺領
域に形成されている寸法測定用マークを測定する他に、
位置検出用マークからチップデータ領域の中心部に形成
されている寸法測定用マークまたは位置特定用マークを
検出し、特定の部分の寸法測定を行い、そのレティクル
が正確に形成されたかどうかの評価、判断を行う。
成されるチップデータが大型化した場合、パターンが形
成されていない領域に、寸法測定用マーク或いは位置特
定用マークを形成する。さらにその寸法測定用マークま
たは位置特定用マークを容易に検出するために、チップ
データ領域の周辺部に位置検出用マークを用いる。レテ
ィクルの検査工程においては、まずレティクルの周辺領
域に形成されている寸法測定用マークを測定する他に、
位置検出用マークからチップデータ領域の中心部に形成
されている寸法測定用マークまたは位置特定用マークを
検出し、特定の部分の寸法測定を行い、そのレティクル
が正確に形成されたかどうかの評価、判断を行う。
【００３０】よって、従来のレティクルに比較してチッ
プデータ領域に、寸法測定用マーク或いは測定箇所を特
定する位置特定用マークを形成し、これらのマークをレ
ティクルの周辺領域に形成した位置検出用マークによ
り、容易に特定することができるため、チップデータが
正確に形成されたかどうかの評価、判断を容易に行うこ
とができる。さらに、これらのマークの周辺に、例えば
本来有るべき寸法の数値を示した情報マークを形成して
おくことにより、さらにこの評価、判断が容易になる。
プデータ領域に、寸法測定用マーク或いは測定箇所を特
定する位置特定用マークを形成し、これらのマークをレ
ティクルの周辺領域に形成した位置検出用マークによ
り、容易に特定することができるため、チップデータが
正確に形成されたかどうかの評価、判断を容易に行うこ
とができる。さらに、これらのマークの周辺に、例えば
本来有るべき寸法の数値を示した情報マークを形成して
おくことにより、さらにこの評価、判断が容易になる。
【００３１】従って検査工程に係るオペレータに係る負
担や検査工程のための時間を低減することができ、よっ
て半導体製品の製造コストを減少させることができる。
また本発明の二次的な効果として、レティクルの検査工
程のために形成した各マークは、露光工程によって半導
体基板にも形成されることになる。この半導体基板上に
形成された各マークを、半導体基板がレティクルのチッ
プデータ通りに形成されたかを検査するためのマークと
して使用することもできる。
担や検査工程のための時間を低減することができ、よっ
て半導体製品の製造コストを減少させることができる。
また本発明の二次的な効果として、レティクルの検査工
程のために形成した各マークは、露光工程によって半導
体基板にも形成されることになる。この半導体基板上に
形成された各マークを、半導体基板がレティクルのチッ
プデータ通りに形成されたかを検査するためのマークと
して使用することもできる。
【００３２】
【発明の効果】本発明によれば、従来のレティクルに比
較してレティクル内部のチップデータが正確に形成され
ているかどうかの判断が容易にでき、オペレータに係る
負担や検査工程のための時間を低減することができ、よ
って半導体製品の製造コストを減少させることができ
る。
較してレティクル内部のチップデータが正確に形成され
ているかどうかの判断が容易にでき、オペレータに係る
負担や検査工程のための時間を低減することができ、よ
って半導体製品の製造コストを減少させることができ
る。
【図1 】本発明の第一実施例を説明する概略図。
【図２】本発明の第一実施例の詳細を説明する拡大図。
【図３】本発明の第一実施例の詳細を説明する拡大図。
【図４】本発明の第二実施例を説明する概略図。
【図５】従来の一例を説明する概略図。
【図６】従来の一例を説明する概略図。
【図７】従来の一例の詳細を説明する拡大図。
１１、１１１、１２１ レティクル １２ チップデータ領域 １３、１２３ 周辺領域 １４、２１、１１４、１２４ 寸法測定用マーク ２２ 位置検出用マーク ２３ 情報マーク ３１ ゲート電極等のパターン ３２ 位置特定用マーク １１２、１２２ チップデータ １１３ スクライブ領域
Claims (7)
- 【請求項１】 チップデータ領域に形成された第一マー
クと、 前記第一マークに対応して前記チップデータ領域の周辺
領域に形成された第二マークと有することを特徴とする
露光用基板。 - 【請求項２】 前記第一マークは前記チップデータ領域
に形成されたチップデータの評価を行うために形成され
た寸法測定用マークであることを特徴とする請求項１記
載の露光用基板。 - 【請求項３】 前記第一マークは前記チップデータ領域
に形成されたチップデータの一部を指し示す位置特定用
マークであることを特徴とする請求項１記載の露光用基
板。 - 【請求項４】 前記第二マークは前記第一マークの前記
露光用基板のＸ方向またはＹ方向の延長線上に形成され
ていることを特徴とする請求項１記載の露光用基板。 - 【請求項５】 前記第一マークまたは第二マーク周辺に
文字情報が記載された情報マークを有することを特徴と
する請求項１記載の露光用基板。 - 【請求項６】 チップデータが形成されたチップデータ
領域と、このチップデータ領域の周辺領域とを有する露
光用基板において、 前記チップデータ領域に形成された寸法測定用マーク
と、この寸法測定用マークの前記露光用基板のＸ方向ま
たはＹ方向の延長線上の前記周辺領域に形成された位置
検出用マークとを有することを特徴とする露光用基板。 - 【請求項７】 チップデータが形成されたチップデータ
領域と、このチップデータ領域の周辺領域とを有する露
光用基板において、 前記チップデータ領域に形成され前記チップデータの一
部を指し示す位置特定用マークと、この位置特定用マー
クの前記露光用基板のＸ方向またはＹ方向の延長線上の
前記周辺領域に形成された位置検出用マークとを有する
ことを特徴とする露光用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17696795A JPH0926662A (ja) | 1995-07-13 | 1995-07-13 | 露光用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17696795A JPH0926662A (ja) | 1995-07-13 | 1995-07-13 | 露光用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0926662A true JPH0926662A (ja) | 1997-01-28 |
Family
ID=16022847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17696795A Pending JPH0926662A (ja) | 1995-07-13 | 1995-07-13 | 露光用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0926662A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002182368A (ja) * | 2000-12-18 | 2002-06-26 | Mitsubishi Electric Corp | フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法 |
| JP2003037041A (ja) * | 2001-07-23 | 2003-02-07 | Fujitsu Ltd | パターン検出方法、パターン検査方法およびパターン修正、加工方法 |
-
1995
- 1995-07-13 JP JP17696795A patent/JPH0926662A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002182368A (ja) * | 2000-12-18 | 2002-06-26 | Mitsubishi Electric Corp | フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法 |
| JP2003037041A (ja) * | 2001-07-23 | 2003-02-07 | Fujitsu Ltd | パターン検出方法、パターン検査方法およびパターン修正、加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5017514A (en) | Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern | |
| CN111426701B (zh) | 一种晶圆缺陷检测方法及其装置 | |
| JP2754609B2 (ja) | 半導体装置の製造方法 | |
| CN117111398B (zh) | 光罩制程偏差的监控方法及监控系统 | |
| CN101174581A (zh) | 最佳化一集成电路临界尺寸的方法与光罩 | |
| US7939224B2 (en) | Mask with registration marks and method of fabricating integrated circuits | |
| EP1398672B1 (en) | Exposure method and exposure apparatus | |
| JP2001281161A (ja) | 欠陥検査装置及び検査方法 | |
| JPH0926662A (ja) | 露光用基板 | |
| CN1208692C (zh) | 微影制程的焦距检测方法 | |
| JPH09211840A (ja) | レチクルの検査方法及び検査装置並びにパターンの検査方法及び検査装置 | |
| US6379848B1 (en) | Reticle for use in photolithography and methods for inspecting and making same | |
| JPH09129690A (ja) | 半導体素子の工程欠陥検査方法 | |
| TWI743792B (zh) | 半導體製程用游標尺及使用其進行的微影製程檢測方法 | |
| JP2006100619A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20050164096A1 (en) | Monitor for variation of critical dimensions (CDs) of reticles | |
| JP3776176B2 (ja) | フォトリソグラフィー工程におけるデフォーカス検出方法 | |
| JPH0933213A (ja) | 位置誤差計測方法および半導体装置の製造方法 | |
| KR960011264B1 (ko) | 반도체 소자의 접촉창 형태 확인 방법 | |
| CN116243555B (zh) | 光罩检测标识位置设置方法及带有具有检测标识的光罩 | |
| CN102944971B (zh) | 掩膜版及光刻材料的曝光检测方法 | |
| US7387965B2 (en) | Reference pattern for creating a defect recognition level, method of fabricating the same and method of inspecting defects using the same | |
| JP2726411B2 (ja) | パターン描画方法 | |
| JP4023983B2 (ja) | パターン寸法検査方法及び画像認識補助パターン | |
| KR100375290B1 (ko) | 웨이퍼 패턴 오차의 요인 해석 방법 및 사진 제판용마스크의 제조 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020326 |