JPH09266692A - 駆動装置 - Google Patents
駆動装置Info
- Publication number
- JPH09266692A JPH09266692A JP8074050A JP7405096A JPH09266692A JP H09266692 A JPH09266692 A JP H09266692A JP 8074050 A JP8074050 A JP 8074050A JP 7405096 A JP7405096 A JP 7405096A JP H09266692 A JPH09266692 A JP H09266692A
- Authority
- JP
- Japan
- Prior art keywords
- drive
- phase
- mosfets
- mosfet
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】
【課題】 高精度で低コスト化された駆動装置を提供す
る。 【解決手段】 電源端子１に接続された第１及び第２Ｍ
ＯＳＦＥＴ５１，５２と接地端子２にセンス抵抗５５を
介して接続された第３及び第４ＭＯＳＦＥＴ５３，５４
とを有する出力バッファＨブリッジ回路５０に流れる駆
動電流は、駆動相判定回路６１から出力される駆動電流
制御信号を第１及び第２演算増幅器６２，６３の正相入
力に入力すると共にセンス抵抗５５の両端に発生する電
圧をその逆相入力に帰還して第１演算増幅器６２の出力
を第３ＭＯＳＦＥＴ５３のゲート又は第２演算増幅器６
３の出力を第４ＭＯＳＦＥＴ５４のゲートに印加して制
御される。従来に比較して、演算増幅器が複数段構造で
はないので系は安定しており発振対策用の回路を外付け
する必要がなく、素子数も削減されているので低コスト
化と共に精度の高い電流制御を実現できる。
る。 【解決手段】 電源端子１に接続された第１及び第２Ｍ
ＯＳＦＥＴ５１，５２と接地端子２にセンス抵抗５５を
介して接続された第３及び第４ＭＯＳＦＥＴ５３，５４
とを有する出力バッファＨブリッジ回路５０に流れる駆
動電流は、駆動相判定回路６１から出力される駆動電流
制御信号を第１及び第２演算増幅器６２，６３の正相入
力に入力すると共にセンス抵抗５５の両端に発生する電
圧をその逆相入力に帰還して第１演算増幅器６２の出力
を第３ＭＯＳＦＥＴ５３のゲート又は第２演算増幅器６
３の出力を第４ＭＯＳＦＥＴ５４のゲートに印加して制
御される。従来に比較して、演算増幅器が複数段構造で
はないので系は安定しており発振対策用の回路を外付け
する必要がなく、素子数も削減されているので低コスト
化と共に精度の高い電流制御を実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は駆動装置に関し、特
にモータの駆動電流を微細に制御するリニア制御型の駆
動装置に関する。
にモータの駆動電流を微細に制御するリニア制御型の駆
動装置に関する。
【０００２】
【従来の技術】従来のモータ駆動装置は、図３に示すよ
うに４個のＭＯＳＦＥＴ１１〜１４とセンス抵抗１５と
を有する出力バッファＨブリッジ回路１０と、演算増幅
器２１，２２と第１基準電圧源２３と抵抗２４〜２９と
を有する駆動電流制御回路２０と、演算増幅器３１，３
２と利得切替スイッチ３３と第２基準電圧源３４と位相
調整回路３５と抵抗３６〜４１とを有する利得制御回路
３０とで構成されている。出力バッファＨブリッジ回路
１０のＰチャネル型の第１及び第２ＭＯＳＦＥＴ１１，
１２はソースが共通接続されて電源端子１に接続されて
いる。Ｎチャネル型の第３及び第４ＭＯＳＦＥＴ１３，
１４はソースが共通接続されて接地端子２に接続されて
いる。ＭＯＳＦＥＴ１１，１３のドレインは共通接続さ
れ出力端子３に接続されている。ＭＯＳＦＥＴ１２，１
４のドレインは共通接続されセンス抵抗１５を介して出
力端子４に接続されている。出力端子３と４との間に外
部のモータＭが負荷５として接続される。
うに４個のＭＯＳＦＥＴ１１〜１４とセンス抵抗１５と
を有する出力バッファＨブリッジ回路１０と、演算増幅
器２１，２２と第１基準電圧源２３と抵抗２４〜２９と
を有する駆動電流制御回路２０と、演算増幅器３１，３
２と利得切替スイッチ３３と第２基準電圧源３４と位相
調整回路３５と抵抗３６〜４１とを有する利得制御回路
３０とで構成されている。出力バッファＨブリッジ回路
１０のＰチャネル型の第１及び第２ＭＯＳＦＥＴ１１，
１２はソースが共通接続されて電源端子１に接続されて
いる。Ｎチャネル型の第３及び第４ＭＯＳＦＥＴ１３，
１４はソースが共通接続されて接地端子２に接続されて
いる。ＭＯＳＦＥＴ１１，１３のドレインは共通接続さ
れ出力端子３に接続されている。ＭＯＳＦＥＴ１２，１
４のドレインは共通接続されセンス抵抗１５を介して出
力端子４に接続されている。出力端子３と４との間に外
部のモータＭが負荷５として接続される。
【０００３】駆動電流制御回路２０の第１演算増幅器２
１にＭＯＳＦＥＴ１１，１３が出力バッファとして接続
され、第２演算増幅器２２にＭＯＳＦＥＴ１２，１４が
出力バッファとして接続されている。演算増幅器２１の
逆相入力及び演算増幅器２２の正相入力と接地端子２と
の間に帰還抵抗２５，２９をそれぞれ介して第１基準電
圧源２３が共通に接続されている。演算増幅器２１の逆
相入力と出力間との間と演算増幅器２２の正相入力と出
力との間とに帰還抵抗２６，２８がそれぞれ接続されて
いる。演算増幅器２１の正相入力及び演算増幅器２２の
逆相入力にインピーダンス整合用抵抗２４，２７の一端
がそれぞれ接続されている。利得制御回路３０の第２基
準電圧源３４及び利得調整用抵抗３６，３７，３８は直
列接続され、その直列回路の一端（利得調整用抵抗３８
側）がセンス抵抗１５の一端に接続され、その直列回路
の他端（第２基準電圧源３４側）が接地端子２に接続さ
れている。利得調整用抵抗３９，４０，４１は直列接続
され、その直列回路の一端（利得調整用抵抗４１側）が
センス抵抗１５の他端に接続され、その直列回路の他端
（利得調整用抵抗３９側）が駆動制御用端子６に接続さ
れている。演算増幅器３１の正相入力が利得調整用抵抗
３９，４０の接続点に、その逆相入力が利得調整用抵抗
３６，３７の接続点に接続され、演算増幅器３２の正相
入力が利得調整用抵抗４０，４１の接続点に，その逆相
入力が利得調整用抵抗３７，３８の接続点に接続されて
いる。演算増幅器３１，３２の出力は利得切替スイッチ
３３の２入力側に接続され、この利得切替スイッチ３３
の出力側は抵抗２４を介して演算増幅器２１の正相入力
と抵抗２７を介して演算増幅器２２の逆相入力に接続さ
れている。利得切替スイッチ３３の制御入力側は利得切
替信号が入力される利得制御用端子７へ接続されてい
る。演算増幅器３２の正相及び逆相入力と切替スイッチ
７の出力側との間に位相調整回路３５が接続されてい
る。
１にＭＯＳＦＥＴ１１，１３が出力バッファとして接続
され、第２演算増幅器２２にＭＯＳＦＥＴ１２，１４が
出力バッファとして接続されている。演算増幅器２１の
逆相入力及び演算増幅器２２の正相入力と接地端子２と
の間に帰還抵抗２５，２９をそれぞれ介して第１基準電
圧源２３が共通に接続されている。演算増幅器２１の逆
相入力と出力間との間と演算増幅器２２の正相入力と出
力との間とに帰還抵抗２６，２８がそれぞれ接続されて
いる。演算増幅器２１の正相入力及び演算増幅器２２の
逆相入力にインピーダンス整合用抵抗２４，２７の一端
がそれぞれ接続されている。利得制御回路３０の第２基
準電圧源３４及び利得調整用抵抗３６，３７，３８は直
列接続され、その直列回路の一端（利得調整用抵抗３８
側）がセンス抵抗１５の一端に接続され、その直列回路
の他端（第２基準電圧源３４側）が接地端子２に接続さ
れている。利得調整用抵抗３９，４０，４１は直列接続
され、その直列回路の一端（利得調整用抵抗４１側）が
センス抵抗１５の他端に接続され、その直列回路の他端
（利得調整用抵抗３９側）が駆動制御用端子６に接続さ
れている。演算増幅器３１の正相入力が利得調整用抵抗
３９，４０の接続点に、その逆相入力が利得調整用抵抗
３６，３７の接続点に接続され、演算増幅器３２の正相
入力が利得調整用抵抗４０，４１の接続点に，その逆相
入力が利得調整用抵抗３７，３８の接続点に接続されて
いる。演算増幅器３１，３２の出力は利得切替スイッチ
３３の２入力側に接続され、この利得切替スイッチ３３
の出力側は抵抗２４を介して演算増幅器２１の正相入力
と抵抗２７を介して演算増幅器２２の逆相入力に接続さ
れている。利得切替スイッチ３３の制御入力側は利得切
替信号が入力される利得制御用端子７へ接続されてい
る。演算増幅器３２の正相及び逆相入力と切替スイッチ
７の出力側との間に位相調整回路３５が接続されてい
る。
【０００４】次に、上記のモータ駆動装置の動作を説明
する。負荷５を流れる駆動電流を制御する動作は、セン
ス抵抗１５の両端に発生する電圧を駆動制御用端子６へ
の駆動制御信号の電圧と第２基準電圧源３４の電圧との
差に比例するように決定することにより行なう。負荷５
を流れる駆動電流の倍率調整である利得制御は、抵抗３
６〜４１の抵抗値と、切替スイッチ３３により演算増幅
器３１，３２のどちらを選択するかとにより倍率が決定
されて行なわれる。以上説明したように負荷５を流れる
駆動電流の制御はセンス抵抗１５の両端に発生する電圧
を演算増幅器３１，３２に帰還し、その結果に基づき演
算増幅器２１，２２を駆動することにより行なわれる
する。負荷５を流れる駆動電流を制御する動作は、セン
ス抵抗１５の両端に発生する電圧を駆動制御用端子６へ
の駆動制御信号の電圧と第２基準電圧源３４の電圧との
差に比例するように決定することにより行なう。負荷５
を流れる駆動電流の倍率調整である利得制御は、抵抗３
６〜４１の抵抗値と、切替スイッチ３３により演算増幅
器３１，３２のどちらを選択するかとにより倍率が決定
されて行なわれる。以上説明したように負荷５を流れる
駆動電流の制御はセンス抵抗１５の両端に発生する電圧
を演算増幅器３１，３２に帰還し、その結果に基づき演
算増幅器２１，２２を駆動することにより行なわれる
【０００５】
【発明が解決しようとする課題】ところで、上記の従来
のモータ駆動装置は、負荷５を流れる駆動電流の制御が
センス抵抗１５の両端に発生する電圧を演算増幅器３
１，３２に帰還し、その結果に基づき演算増幅器２１，
２２を駆動することにより行なわれるので、駆動制御信
号による負荷の制御は、演算増幅器を２段経由した帰還
系で行なわれるためこれらの演算増幅器の周波数特性よ
り発振しやすい制御系となっている。そのため、周波数
特性設計を十分に行なう必要があり、特に演算増幅器２
１，２２の演算増幅器３１，３２に対する周波数特性に
注意する必要があり、位相調整回路３５を設けて発振防
止を行なっており、素子数が増加し複雑な制御系となり
高コスト化が問題とされていた。また、２段の演算増幅
器や多数の抵抗で構成されているため、演算増幅器の駆
動電流オフセットや抵抗の精度等の影響を受けやすく、
駆動電流の制御精度を上げることが困難であった。本発
明は上記問題点に鑑みてなされたものであり、出力バッ
ファＨブリッジ回路の制御系に各駆動相に対して１段の
みの演算増幅器を使用して素子数を増加することなく発
振しにくい制御系とすることにより低コスト化を実現す
ると共に、制御の高精度化を図ることを目的とする。
のモータ駆動装置は、負荷５を流れる駆動電流の制御が
センス抵抗１５の両端に発生する電圧を演算増幅器３
１，３２に帰還し、その結果に基づき演算増幅器２１，
２２を駆動することにより行なわれるので、駆動制御信
号による負荷の制御は、演算増幅器を２段経由した帰還
系で行なわれるためこれらの演算増幅器の周波数特性よ
り発振しやすい制御系となっている。そのため、周波数
特性設計を十分に行なう必要があり、特に演算増幅器２
１，２２の演算増幅器３１，３２に対する周波数特性に
注意する必要があり、位相調整回路３５を設けて発振防
止を行なっており、素子数が増加し複雑な制御系となり
高コスト化が問題とされていた。また、２段の演算増幅
器や多数の抵抗で構成されているため、演算増幅器の駆
動電流オフセットや抵抗の精度等の影響を受けやすく、
駆動電流の制御精度を上げることが困難であった。本発
明は上記問題点に鑑みてなされたものであり、出力バッ
ファＨブリッジ回路の制御系に各駆動相に対して１段の
みの演算増幅器を使用して素子数を増加することなく発
振しにくい制御系とすることにより低コスト化を実現す
ると共に、制御の高精度化を図ることを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記課題を解
決するために提案されたもので、電源端子に接続された
第１及び第２ＭＯＳＦＥＴと接地端子にセンス抵抗を介
して接続された第３及び第４ＭＯＳＦＥＴとを有し、第
１及び第４ＭＯＳＦＥＴで第１駆動相と第２及び第３Ｍ
ＯＳＦＥＴで第２駆動相とを形成し、第１又は第２駆動
相を駆動して負荷に駆動電流を流す出力バッファＨブリ
ッジ回路と、駆動電流を制御する駆動電流制御回路とを
含む駆動装置において、駆動電流制御回路は第３及び第
４ＭＯＳＦＥＴの各ゲートに出力がそれぞれ接続される
第１及び第２演算増幅器を有し、この第１及び第２演算
増幅器の各逆相入力に前記センス抵抗に発生する電圧を
帰還し、その各正相入力に駆動電流制御信号を入力し、
その駆動電流制御信号の電圧に基づいて駆動電流を制御
する駆動装置を提供する。上記の駆動装置は、駆動電流
の倍率調整を第１及び第２演算増幅器の各逆相入力と接
地端子との間に直列接続したスイッチ手段及び第１利得
調整用抵抗と、第３及び第４ＭＯＳＦＥＴとセンス抵抗
との接続点と逆相入力との間に接続した第２利得調整用
抵抗とを有する利得制御回路を含むことにより可能とし
ている。上記においてスイッチ手段として具体的にはＭ
ＯＳＦＥＴを用いる。また、上記の駆動装置は、第１又
は第２ＭＯＳＦＥＴをオン状態にすると共にオン状態に
しない第１又は第２ＭＯＳＦＥＴと同一駆動相の第３又
は第４ＭＯＳＦＥＴをオフ状態にする駆動相判定信号と
駆動電流制御信号とを出力する駆動相判定回路を含む。
上記駆動装置は、駆動相の設定を第１及び第２ＭＯＳＦ
ＥＴのゲートに駆動相判定信号を入力して第１又は第２
ＭＯＳＦＥＴをオン状態にすると共に、第１及び第２演
算増幅器の各イネーブル端子に駆動相判定信号を入力し
てオン状態にしない第１又は第２ＭＯＳＦＥＴと同一駆
動相の第３又は第４ＭＯＳＦＥＴをオフ状態にすること
により可能としている。具体的には、駆動相判定信号を
第２ＭＯＳＦＥＴのゲート及び第２演算増幅器のイネー
ブル端子に直接入力すると共に、第１ＭＯＳＦＥＴのゲ
ート及び第１演算増幅器のイネーブル端子にインバータ
を介して入力することにより可能としている。上記駆動
装置は、第１及び第２ＭＯＳＦＥＴが二重拡散型のＰチ
ャネル型ＭＯＳＦＥＴで構成され、第３及び第４ＭＯＳ
ＦＥＴが二重拡散型のＮチャネル型ＭＯＳＦＥＴで構成
されている。また、上記駆動装置は、第１〜第４ＭＯＳ
ＦＥＴが二重拡散型のＮチャネルＭＯＳＦＥＴで構成さ
れ、第１及び第２ＭＯＳＦＥＴのゲートが昇圧回路によ
り昇圧された駆動相判定信号により駆動するものであっ
てもよい。上記の駆動装置の駆動相判定回路は具体的に
は、正相入力に入力される駆動制御信号と逆相入力に印
加される基準電源電圧とで比較処理され駆動相判定信号
が出力される比較器と、入力される駆動制御信号に基づ
き駆動電流制御信号が出力される全波整流回路とを含
む。また、本発明は、電源端子に接続された第１及び第
２ＭＯＳＦＥＴと接地端子にセンス抵抗を介して接続さ
れた第３及び第４ＭＯＳＦＥＴとを有し、第１及び第４
ＭＯＳＦＥＴで第１駆動相と第２及び第３ＭＯＳＦＥＴ
で第２駆動相とを形成し、第１又は第２駆動相を駆動し
て負荷に駆動電流を流す出力バッファＨブリッジ回路
と、駆動電流を制御する駆動電流制御回路と、駆動電流
の利得を制御する利得制御回路とを含む駆動装置におい
て、駆動電流制御回路は、駆動制御用端子からの駆動制
御信号に基づき、第１又は第２ＭＯＳＦＥＴをオン状態
にすると共にオン状態にしない第１又は第２ＭＯＳＦＥ
Ｔと同一駆動相の第３又は第４ＭＯＳＦＥＴをオフ状態
にする駆動相判定信号と駆動電流を制御する駆動電流制
御信号とを出力する駆動相判定回路と、センス抵抗の両
端に発生する電圧を検出して駆動電流制御信号と比較し
前記第３及び第４ＭＯＳＦＥＴのゲートをそれぞれ制御
する第１及び第２演算増幅器とを有し、利得制御回路は
第１及び第２演算増幅器の逆相入力と接地との間に接続
した第１利得調整用抵抗及び第５ＭＯＳＦＥＴの直列回
路と、第３及び第４ＭＯＳＦＥＴとセンス抵抗との接続
点と第１及び第２演算増幅器の逆相入力との間に接続し
た第２利得調整用抵抗とを有している駆動装置を提供す
る。
決するために提案されたもので、電源端子に接続された
第１及び第２ＭＯＳＦＥＴと接地端子にセンス抵抗を介
して接続された第３及び第４ＭＯＳＦＥＴとを有し、第
１及び第４ＭＯＳＦＥＴで第１駆動相と第２及び第３Ｍ
ＯＳＦＥＴで第２駆動相とを形成し、第１又は第２駆動
相を駆動して負荷に駆動電流を流す出力バッファＨブリ
ッジ回路と、駆動電流を制御する駆動電流制御回路とを
含む駆動装置において、駆動電流制御回路は第３及び第
４ＭＯＳＦＥＴの各ゲートに出力がそれぞれ接続される
第１及び第２演算増幅器を有し、この第１及び第２演算
増幅器の各逆相入力に前記センス抵抗に発生する電圧を
帰還し、その各正相入力に駆動電流制御信号を入力し、
その駆動電流制御信号の電圧に基づいて駆動電流を制御
する駆動装置を提供する。上記の駆動装置は、駆動電流
の倍率調整を第１及び第２演算増幅器の各逆相入力と接
地端子との間に直列接続したスイッチ手段及び第１利得
調整用抵抗と、第３及び第４ＭＯＳＦＥＴとセンス抵抗
との接続点と逆相入力との間に接続した第２利得調整用
抵抗とを有する利得制御回路を含むことにより可能とし
ている。上記においてスイッチ手段として具体的にはＭ
ＯＳＦＥＴを用いる。また、上記の駆動装置は、第１又
は第２ＭＯＳＦＥＴをオン状態にすると共にオン状態に
しない第１又は第２ＭＯＳＦＥＴと同一駆動相の第３又
は第４ＭＯＳＦＥＴをオフ状態にする駆動相判定信号と
駆動電流制御信号とを出力する駆動相判定回路を含む。
上記駆動装置は、駆動相の設定を第１及び第２ＭＯＳＦ
ＥＴのゲートに駆動相判定信号を入力して第１又は第２
ＭＯＳＦＥＴをオン状態にすると共に、第１及び第２演
算増幅器の各イネーブル端子に駆動相判定信号を入力し
てオン状態にしない第１又は第２ＭＯＳＦＥＴと同一駆
動相の第３又は第４ＭＯＳＦＥＴをオフ状態にすること
により可能としている。具体的には、駆動相判定信号を
第２ＭＯＳＦＥＴのゲート及び第２演算増幅器のイネー
ブル端子に直接入力すると共に、第１ＭＯＳＦＥＴのゲ
ート及び第１演算増幅器のイネーブル端子にインバータ
を介して入力することにより可能としている。上記駆動
装置は、第１及び第２ＭＯＳＦＥＴが二重拡散型のＰチ
ャネル型ＭＯＳＦＥＴで構成され、第３及び第４ＭＯＳ
ＦＥＴが二重拡散型のＮチャネル型ＭＯＳＦＥＴで構成
されている。また、上記駆動装置は、第１〜第４ＭＯＳ
ＦＥＴが二重拡散型のＮチャネルＭＯＳＦＥＴで構成さ
れ、第１及び第２ＭＯＳＦＥＴのゲートが昇圧回路によ
り昇圧された駆動相判定信号により駆動するものであっ
てもよい。上記の駆動装置の駆動相判定回路は具体的に
は、正相入力に入力される駆動制御信号と逆相入力に印
加される基準電源電圧とで比較処理され駆動相判定信号
が出力される比較器と、入力される駆動制御信号に基づ
き駆動電流制御信号が出力される全波整流回路とを含
む。また、本発明は、電源端子に接続された第１及び第
２ＭＯＳＦＥＴと接地端子にセンス抵抗を介して接続さ
れた第３及び第４ＭＯＳＦＥＴとを有し、第１及び第４
ＭＯＳＦＥＴで第１駆動相と第２及び第３ＭＯＳＦＥＴ
で第２駆動相とを形成し、第１又は第２駆動相を駆動し
て負荷に駆動電流を流す出力バッファＨブリッジ回路
と、駆動電流を制御する駆動電流制御回路と、駆動電流
の利得を制御する利得制御回路とを含む駆動装置におい
て、駆動電流制御回路は、駆動制御用端子からの駆動制
御信号に基づき、第１又は第２ＭＯＳＦＥＴをオン状態
にすると共にオン状態にしない第１又は第２ＭＯＳＦＥ
Ｔと同一駆動相の第３又は第４ＭＯＳＦＥＴをオフ状態
にする駆動相判定信号と駆動電流を制御する駆動電流制
御信号とを出力する駆動相判定回路と、センス抵抗の両
端に発生する電圧を検出して駆動電流制御信号と比較し
前記第３及び第４ＭＯＳＦＥＴのゲートをそれぞれ制御
する第１及び第２演算増幅器とを有し、利得制御回路は
第１及び第２演算増幅器の逆相入力と接地との間に接続
した第１利得調整用抵抗及び第５ＭＯＳＦＥＴの直列回
路と、第３及び第４ＭＯＳＦＥＴとセンス抵抗との接続
点と第１及び第２演算増幅器の逆相入力との間に接続し
た第２利得調整用抵抗とを有している駆動装置を提供す
る。
【０００７】
【発明の実施の形態】以下、本発明のモータ駆動装置の
第１の実施例について図１及び図４を参照して説明す
る。図１に示すように、本発明のモータ駆動装置は、第
１〜第４ＭＯＳＦＥＴ５１〜５４とセンス抵抗５５とを
有する出力バッファＨブリッジ回路５０と、駆動相判定
回路６１と演算増幅器６２，６３とインバータ６４とを
有する駆動電流制御回路６０と、スイッチ手段である第
５ＭＯＳＦＥＴ７１と第１及び第２利得調整用抵抗７
２，７３とを有する利得制御回路７０とで構成されてい
る。出力バッファＨブリッジ回路５０において、Ｐチャ
ネル型の第１及び第２ＭＯＳＦＥＴ５１，５２は、ソー
スが共通接続されて電源端子１に接続されている。Ｎチ
ャンネル型の第３及び第４ＭＯＳＦＥＴ５３，５４は、
ソースが共通接続されてセンス抵抗５５を介して接地端
子２に接続されている。ＭＯＳＦＥＴ５１，５３のドレ
インが共通接続され出力端子３に接続され、ＭＯＳＦＥ
Ｔ５２，５４のドレインが共通接続され出力端子４に接
続されている。出力端子３と４との間に外部のモータＭ
が負荷５として接続される。
第１の実施例について図１及び図４を参照して説明す
る。図１に示すように、本発明のモータ駆動装置は、第
１〜第４ＭＯＳＦＥＴ５１〜５４とセンス抵抗５５とを
有する出力バッファＨブリッジ回路５０と、駆動相判定
回路６１と演算増幅器６２，６３とインバータ６４とを
有する駆動電流制御回路６０と、スイッチ手段である第
５ＭＯＳＦＥＴ７１と第１及び第２利得調整用抵抗７
２，７３とを有する利得制御回路７０とで構成されてい
る。出力バッファＨブリッジ回路５０において、Ｐチャ
ネル型の第１及び第２ＭＯＳＦＥＴ５１，５２は、ソー
スが共通接続されて電源端子１に接続されている。Ｎチ
ャンネル型の第３及び第４ＭＯＳＦＥＴ５３，５４は、
ソースが共通接続されてセンス抵抗５５を介して接地端
子２に接続されている。ＭＯＳＦＥＴ５１，５３のドレ
インが共通接続され出力端子３に接続され、ＭＯＳＦＥ
Ｔ５２，５４のドレインが共通接続され出力端子４に接
続されている。出力端子３と４との間に外部のモータＭ
が負荷５として接続される。
【０００８】駆動電流制御回路６０において、駆動相判
定回路６１の入力は駆動制御用端子６に接続されてい
る。この駆動相判定回路６１は、例えば図４に示すよう
に、基準電圧源６５と比較器６６と全波整流回路６７と
を含み、比較器６６の正相入力に駆動制御信号が入力さ
れ、逆相入力に基準電圧源６５が接続され、比較器６６
から駆動相判定信号が出力されると共に、全波整流回路
６７にも駆動制御信号が入力され、全波整流回路６７か
ら駆動電流制御信号が出力される。駆動相判定回路６１
の駆動電流制御信号出力は演算増幅器６２，６３の正相
入力に接続されている。演算増幅器６２，６３の出力は
ＭＯＳＦＥＴ５３，５４のゲートにそれぞれ接続されて
いる。駆動相判定回路６１の駆動相判定信号出力はＭＯ
ＳＦＥＴ５２のゲート及び演算増幅器６３の第２イネー
ブル端子６３ａに直接接続されると共に、ＭＯＳＦＥＴ
５１のゲート及び演算増幅器６２の第１イネーブル端子
６２ａにインバータ６４を介して接続されている。利得
制御回路７０において、Ｎチャネル型のＭＯＳＦＥＴ７
１と利得調整用抵抗７２が直列接続され、演算増幅器６
２，６３の逆相入力と接地端子２との間に接続されてい
る。ＭＯＳＦＥＴ７１のゲートには利得切替信号が入力
される利得制御用端子７が接続されている。演算増幅器
６２，６３の逆相入力とＭＯＳＦＥＴ５３，５４のソー
スの共通接続点との間には利得調整用抵抗７３が接続さ
れている。上述の駆動装置は半導体集積回路で構成さ
れ、４個のＭＯＳＦＥＴ５１〜５４は二重拡散型で構成
されている。
定回路６１の入力は駆動制御用端子６に接続されてい
る。この駆動相判定回路６１は、例えば図４に示すよう
に、基準電圧源６５と比較器６６と全波整流回路６７と
を含み、比較器６６の正相入力に駆動制御信号が入力さ
れ、逆相入力に基準電圧源６５が接続され、比較器６６
から駆動相判定信号が出力されると共に、全波整流回路
６７にも駆動制御信号が入力され、全波整流回路６７か
ら駆動電流制御信号が出力される。駆動相判定回路６１
の駆動電流制御信号出力は演算増幅器６２，６３の正相
入力に接続されている。演算増幅器６２，６３の出力は
ＭＯＳＦＥＴ５３，５４のゲートにそれぞれ接続されて
いる。駆動相判定回路６１の駆動相判定信号出力はＭＯ
ＳＦＥＴ５２のゲート及び演算増幅器６３の第２イネー
ブル端子６３ａに直接接続されると共に、ＭＯＳＦＥＴ
５１のゲート及び演算増幅器６２の第１イネーブル端子
６２ａにインバータ６４を介して接続されている。利得
制御回路７０において、Ｎチャネル型のＭＯＳＦＥＴ７
１と利得調整用抵抗７２が直列接続され、演算増幅器６
２，６３の逆相入力と接地端子２との間に接続されてい
る。ＭＯＳＦＥＴ７１のゲートには利得切替信号が入力
される利得制御用端子７が接続されている。演算増幅器
６２，６３の逆相入力とＭＯＳＦＥＴ５３，５４のソー
スの共通接続点との間には利得調整用抵抗７３が接続さ
れている。上述の駆動装置は半導体集積回路で構成さ
れ、４個のＭＯＳＦＥＴ５１〜５４は二重拡散型で構成
されている。
【０００９】次に、上記モータ駆動装置の動作を説明す
る。駆動相の設定は次のように行なわれる。駆動相判定
回路６１の比較器６６の正相に入力された駆動制御信号
は比較器６６の逆相に接続された基準電圧源６５の電圧
と比較処理され駆動相判定信号としてインバータ６４を
介してＭＯＳＦＥＴ５１のゲート及び直接にＭＯＳＦＥ
Ｔ５２のゲートに出力され、ＭＯＳＦＥＴ５１又は５２
のいずれかがオン状態となる。そのとき同時に駆動相判
定信号はインバータ６４を介して演算増幅器６２のイネ
ーブル端子６２ａ及び直接に演算増幅器６３のイネーブ
ル端子６３ａに出力され、例えばＭＯＳＦＥＴ５１がオ
ン状態となる場合は、演算増幅器６２の出力がロウレベ
ルに固定されＭＯＳＦＥＴ５３がオフ状態となり、ＭＯ
ＳＦＥＴ５１ ，５４が負荷５を駆動する第１駆動相と
して設定される。また、逆にＭＯＳＦＥＴ５２がオン状
態となる場合は、演算増幅器６３の出力がロウレベルに
固定されＭＯＳＦＥＴ５４がオフ状態となり、ＭＯＳＦ
ＥＴ５２ ，５３が負荷５を駆動する第２駆動相として
設定される。
る。駆動相の設定は次のように行なわれる。駆動相判定
回路６１の比較器６６の正相に入力された駆動制御信号
は比較器６６の逆相に接続された基準電圧源６５の電圧
と比較処理され駆動相判定信号としてインバータ６４を
介してＭＯＳＦＥＴ５１のゲート及び直接にＭＯＳＦＥ
Ｔ５２のゲートに出力され、ＭＯＳＦＥＴ５１又は５２
のいずれかがオン状態となる。そのとき同時に駆動相判
定信号はインバータ６４を介して演算増幅器６２のイネ
ーブル端子６２ａ及び直接に演算増幅器６３のイネーブ
ル端子６３ａに出力され、例えばＭＯＳＦＥＴ５１がオ
ン状態となる場合は、演算増幅器６２の出力がロウレベ
ルに固定されＭＯＳＦＥＴ５３がオフ状態となり、ＭＯ
ＳＦＥＴ５１ ，５４が負荷５を駆動する第１駆動相と
して設定される。また、逆にＭＯＳＦＥＴ５２がオン状
態となる場合は、演算増幅器６３の出力がロウレベルに
固定されＭＯＳＦＥＴ５４がオフ状態となり、ＭＯＳＦ
ＥＴ５２ ，５３が負荷５を駆動する第２駆動相として
設定される。
【００１０】駆動電流の設定は次のように行なわれる。
駆動相判定回路６１の全波整流回路６７に入力された駆
動制御信号は全波整流され駆動電流制御信号として演算
増幅器６２，６３の正相入力へ電圧Ｖ１で出力される。
そのときＭＯＳＦＥＴ７１のゲートに利得制御用端子７
から利得切替信号がロウレベルで入力されＭＯＳＦＥＴ
７１がオフ状態のとき、演算増幅器６２，６３の逆相入
力の電位Ｖ２はＭＯＳＦＥＴ５３，５４とセンス抵抗５
５との接続点Ｐ1 の電位Ｖ３と等しくなる。演算増幅器
６２，６３の正相入力と逆相入力は同電位であるので、
Ｖ３＝Ｖ１となる。従って、負荷５に流れる電流ＩM
は、センス抵抗５５（抵抗値をＲs とする）に流れる電
流と等しく、ＩM ＝Ｖ３／Ｒs ＝Ｖ１／Ｒs となる。ま
た、ＭＯＳＦＥＴ７１のゲートに利得切替信号がハイレ
ベルで入力されＭＯＳＦＥＴ７１がオン状態のとき、Ｍ
ＯＳＦＥＴ７１のオン抵抗が利得調整用抵抗７２，７３
（抵抗値をＲ１，Ｒ２とする）に対して無視できれば、
演算増幅器６２，６３の逆相入力の電位Ｖ２はＭＯＳＦ
ＥＴ５３，５４とセンス抵抗５５との接続点Ｐ1 の電位
Ｖ３のＲ１／（Ｒ１＋Ｒ２）倍となる。演算増幅器６
２，６３の正相入力と逆相入力は同電位であるので、Ｖ
３×Ｒ１／（Ｒ１＋Ｒ２）＝Ｖ１となる。従って、負荷
５に流れる電流ＩM は、Ｒ１＋Ｒ２≫Ｒs とすると、セ
ンス抵抗５５に流れる電流と等しく、 ＩM ＝Ｖ３／ＲS ＝（Ｖ１／Ｒs）× （Ｒ１＋Ｒ２）／Ｒ１ となり、ＭＯＳＦＥＴ７１がオフ状態のときに対して
（Ｒ１＋Ｒ２）／Ｒ１倍に倍率調整して駆動電流を制御
することができる。このとき上記の電流ＩM が流れるよ
うにＭＯＳＦＥＴ５３及び５４のゲートは演算増幅器６
２，６３の出力により制御されるが、結果的には上記の
式で示されるように演算増幅器６２，６３の増幅度に関
係なく、駆動電流制御信号の電圧Ｖ１とセンス抵抗５５
又はセンス抵抗５５及び利得調整用抵抗７２，７３とに
より決まり、リニアな電流制御が可能である。
駆動相判定回路６１の全波整流回路６７に入力された駆
動制御信号は全波整流され駆動電流制御信号として演算
増幅器６２，６３の正相入力へ電圧Ｖ１で出力される。
そのときＭＯＳＦＥＴ７１のゲートに利得制御用端子７
から利得切替信号がロウレベルで入力されＭＯＳＦＥＴ
７１がオフ状態のとき、演算増幅器６２，６３の逆相入
力の電位Ｖ２はＭＯＳＦＥＴ５３，５４とセンス抵抗５
５との接続点Ｐ1 の電位Ｖ３と等しくなる。演算増幅器
６２，６３の正相入力と逆相入力は同電位であるので、
Ｖ３＝Ｖ１となる。従って、負荷５に流れる電流ＩM
は、センス抵抗５５（抵抗値をＲs とする）に流れる電
流と等しく、ＩM ＝Ｖ３／Ｒs ＝Ｖ１／Ｒs となる。ま
た、ＭＯＳＦＥＴ７１のゲートに利得切替信号がハイレ
ベルで入力されＭＯＳＦＥＴ７１がオン状態のとき、Ｍ
ＯＳＦＥＴ７１のオン抵抗が利得調整用抵抗７２，７３
（抵抗値をＲ１，Ｒ２とする）に対して無視できれば、
演算増幅器６２，６３の逆相入力の電位Ｖ２はＭＯＳＦ
ＥＴ５３，５４とセンス抵抗５５との接続点Ｐ1 の電位
Ｖ３のＲ１／（Ｒ１＋Ｒ２）倍となる。演算増幅器６
２，６３の正相入力と逆相入力は同電位であるので、Ｖ
３×Ｒ１／（Ｒ１＋Ｒ２）＝Ｖ１となる。従って、負荷
５に流れる電流ＩM は、Ｒ１＋Ｒ２≫Ｒs とすると、セ
ンス抵抗５５に流れる電流と等しく、 ＩM ＝Ｖ３／ＲS ＝（Ｖ１／Ｒs）× （Ｒ１＋Ｒ２）／Ｒ１ となり、ＭＯＳＦＥＴ７１がオフ状態のときに対して
（Ｒ１＋Ｒ２）／Ｒ１倍に倍率調整して駆動電流を制御
することができる。このとき上記の電流ＩM が流れるよ
うにＭＯＳＦＥＴ５３及び５４のゲートは演算増幅器６
２，６３の出力により制御されるが、結果的には上記の
式で示されるように演算増幅器６２，６３の増幅度に関
係なく、駆動電流制御信号の電圧Ｖ１とセンス抵抗５５
又はセンス抵抗５５及び利得調整用抵抗７２，７３とに
より決まり、リニアな電流制御が可能である。
【００１１】以上説明したように、駆動制御信号の電圧
を変化させることにより負荷に流れる駆動電流をリニア
に制御できる。また利得制御も演算増幅器６２，６３の
入力の制御により簡単に行なうことができる。このよう
に制御系は各駆動相において演算増幅器を１段のみ使用
することにより実現でき、多段演算増幅器構造の発振し
やすい制御系のように、発振対策を外部的に行なう必要
がなく、素子数が削減でき、コスト削減と共に回路の簡
素化により制御精度が向上する。
を変化させることにより負荷に流れる駆動電流をリニア
に制御できる。また利得制御も演算増幅器６２，６３の
入力の制御により簡単に行なうことができる。このよう
に制御系は各駆動相において演算増幅器を１段のみ使用
することにより実現でき、多段演算増幅器構造の発振し
やすい制御系のように、発振対策を外部的に行なう必要
がなく、素子数が削減でき、コスト削減と共に回路の簡
素化により制御精度が向上する。
【００１２】続いて、本発明のモータ駆動装置の第２の
実施例について図２を参照して説明する。尚、図１に示
す回路と同一部分は同一符号を付したのでその説明を省
略する。図２に示すように、本発明のモータ駆動装置
は、図１とは一部異なる出力バッファＨブリッジ回路８
０及び駆動電流制御回路９０と、図１と同一の利得制御
回路７０とで構成されている。出力バッファＨブリッジ
回路８０は、図１の出力バッファＨブリッジ回路５０に
おいて一対のＰチャネルＭＯＳＦＥＴ５１，５２が一対
のＮチャネルＭＯＳＦＥＴ８１，８２である点以外は同
一である。即ち、４個のＭＯＳＦＥＴがすべてＮチャネ
ル型で二重拡散型のＭＯＳＦＥＴで構成されている。駆
動電流制御回路９０は、上記のＭＯＳＦＥＴ８１，８２
のゲートに入力される信号レベルが出力抵抗を低減させ
るために出力バッファＨブリッジ回路８０の電源端子１
からの電圧より十分昇圧された電圧レベルを必要とする
ため、図１の駆動電流制御回路６０において駆動相判定
回路６１とインバータ６４との間にレベルシフタ９１を
設け、このレベルシフタ９１とインバータ６４とに電源
端子１に接続された昇圧回路９２を接続している点以外
は同一である。尚、動作については、駆動相判定回路６
１からの駆動相判定信号をレベルシフタ９１により電源
端子１からの電圧より十分昇圧された電圧レベルにする
以外は第１の実施例と同様であるので説明を省略する。
以上説明したように、第１の実施例と同様に、駆動電流
を制御でき、素子数が削減でき、コスト削減と共に回路
の簡素化により制御精度が向上する。
実施例について図２を参照して説明する。尚、図１に示
す回路と同一部分は同一符号を付したのでその説明を省
略する。図２に示すように、本発明のモータ駆動装置
は、図１とは一部異なる出力バッファＨブリッジ回路８
０及び駆動電流制御回路９０と、図１と同一の利得制御
回路７０とで構成されている。出力バッファＨブリッジ
回路８０は、図１の出力バッファＨブリッジ回路５０に
おいて一対のＰチャネルＭＯＳＦＥＴ５１，５２が一対
のＮチャネルＭＯＳＦＥＴ８１，８２である点以外は同
一である。即ち、４個のＭＯＳＦＥＴがすべてＮチャネ
ル型で二重拡散型のＭＯＳＦＥＴで構成されている。駆
動電流制御回路９０は、上記のＭＯＳＦＥＴ８１，８２
のゲートに入力される信号レベルが出力抵抗を低減させ
るために出力バッファＨブリッジ回路８０の電源端子１
からの電圧より十分昇圧された電圧レベルを必要とする
ため、図１の駆動電流制御回路６０において駆動相判定
回路６１とインバータ６４との間にレベルシフタ９１を
設け、このレベルシフタ９１とインバータ６４とに電源
端子１に接続された昇圧回路９２を接続している点以外
は同一である。尚、動作については、駆動相判定回路６
１からの駆動相判定信号をレベルシフタ９１により電源
端子１からの電圧より十分昇圧された電圧レベルにする
以外は第１の実施例と同様であるので説明を省略する。
以上説明したように、第１の実施例と同様に、駆動電流
を制御でき、素子数が削減でき、コスト削減と共に回路
の簡素化により制御精度が向上する。
【００１３】
【発明の効果】本発明によれば、出力バッファＨブリッ
ジ回路を流れる駆動電流の制御を各駆動相において１個
の演算増幅器とセンス抵抗のみで行なうことができるた
め、発振対策用位相調整を外部的に行なう必要がなく、
素子数が削減でき、コストが削減できると共に制御精度
が向上する。
ジ回路を流れる駆動電流の制御を各駆動相において１個
の演算増幅器とセンス抵抗のみで行なうことができるた
め、発振対策用位相調整を外部的に行なう必要がなく、
素子数が削減でき、コストが削減できると共に制御精度
が向上する。
【図１】 本発明の第１の実施例を示す回路図
【図２】 本発明の第２の実施例を示す回路図
【図３】 従来のモータ駆動装置の回路図
【図４】 図１及び図２の回路に使用される駆動相判定
回路の回路図
回路の回路図
５０ 出力バッファＨブリッジ回路 ５１ 第１ＭＯＳＦＥＴ ５２ 第２ＭＯＳＦＥＴ ５３ 第３ＭＯＳＦＥＴ ５４ 第４ＭＯＳＦＥＴ ５５ センス抵抗 ６０ 駆動電流制御回路 ６１ 駆動相判定回路 ６２ 第１演算増幅器 ６３ 第２演算増幅器 ６４ インバータ ６５ 基準電圧源 ６６ 比較器 ６７ 全波整流回路 ７０ 利得制御回路 ７１ 第５ＭＯＳＦＥＴ ７２ 第１利得調整用抵抗 ７３ 第２利得調整用抵抗 ８０ 出力バッファＨ回路 ８１ 第１ＭＯＳＦＥＴ ８２ 第２ＭＯＳＦＥＴ ９０ 駆動電流制御回路 ９２ 昇圧回路
Claims (10)
- 【請求項１】第１及び第２ＭＯＳＦＥＴと接地端子にセ
ンス抵抗を介して接続された第３及び第４ＭＯＳＦＥＴ
とを有し、前記第１及び第４ＭＯＳＦＥＴで第１駆動相
と前記第２及び第３ＭＯＳＦＥＴで第２駆動相とを形成
し、前記第１又は第２駆動相を駆動して負荷に駆動電流
を流す出力バッファＨブリッジ回路と、前記駆動電流を
制御する駆動電流制御回路とを含む駆動装置であって、
前記駆動電流制御回路は前記第３及び第４ＭＯＳＦＥＴ
の各ゲートに出力がそれぞれ接続される第１及び第２演
算増幅器を有し、この第１及び第２演算増幅器の各逆相
入力に前記センス抵抗に発生する電圧を帰還し、それら
の各正相入力に駆動電流制御信号を入力し、その駆動電
流制御信号の電圧に基づいて駆動電流を制御する駆動装
置。 - 【請求項２】前記第１及び第２演算増幅器の各逆相入力
と接地端子との間に直列接続したスイッチ手段及び第１
利得調整用抵抗と、前記第３及び第４ＭＯＳＦＥＴとセ
ンス抵抗との接続点と前記逆相入力との間に接続した第
２利得調整用抵抗とを有する利得制御回路を含む請求項
１記載の駆動装置。 - 【請求項３】前記スイッチ手段が第５ＭＯＳＦＥＴであ
ることを特徴とする請求項２記載の駆動装置。 - 【請求項４】前記駆動電流制御回路が、駆動制御用端子
からの駆動制御信号に基づき、前記第１又は第２ＭＯＳ
ＦＥＴをオン状態にすると共にオン状態にしない前記第
１又は第２ＭＯＳＦＥＴと同一駆動相の前記第３又は第
４ＭＯＳＦＥＴをオフ状態にする駆動相判定信号と前記
駆動電流制御信号とを出力する駆動相判定回路を含む請
求項１記載の駆動装置。 - 【請求項５】前記第１及び第２ＭＯＳＦＥＴのゲートに
前記駆動相判定信号を入力して第１又は第２ＭＯＳＦＥ
Ｔをオン状態にすると共に、前記第１及び第２演算増幅
器の各イネーブル端子に前記駆動相判定信号を入力して
オン状態にしない前記第１又は第２ＭＯＳＦＥＴと同一
駆動相の前記第３又は第４ＭＯＳＦＥＴをオフ状態にす
る請求項４記載の駆動装置。 - 【請求項６】前記駆動相判定信号が前記第２ＭＯＳＦＥ
Ｔのゲート及び第２演算増幅器のイネーブル端子に直接
入力されると共に、前記第１ＭＯＳＦＥＴのゲート及び
第１演算増幅器のイネーブル端子にインバータを介して
入力される請求項５記載の駆動装置。 - 【請求項７】前記第１及び第２ＭＯＳＦＥＴが二重拡散
型のＰチャネル型ＭＯＳＦＥＴで構成され、前記第３及
び第４ＭＯＳＦＥＴが二重拡散型のＮチャネル型ＭＯＳ
ＦＥＴで構成されている請求項１記載の駆動装置。 - 【請求項８】前記第１〜第４ＭＯＳＦＥＴが二重拡散型
のＮチャネルＭＯＳＦＥＴで構成され、前記第１及び第
２ＭＯＳＦＥＴのゲートが昇圧回路により昇圧された駆
動相判定信号により駆動する請求項４記載の駆動装置。 - 【請求項９】前記駆動相判定回路が、正相入力に入力さ
れる前記駆動制御信号と逆相入力に印加される基準電源
電圧とで比較処理され前記駆動相判定信号が出力される
比較器と、入力される前記駆動制御信号に基づき前記駆
動電流制御信号が出力される全波整流回路とを含む請求
項４記載の駆動装置。 - 【請求項１０】電源端子に接続された第１及び第２ＭＯ
ＳＦＥＴと接地端子にセンス抵抗を介して接続された第
３及び第４ＭＯＳＦＥＴとを有し、前記第１及び第４Ｍ
ＯＳＦＥＴで第１駆動相と前記第２及び第３ＭＯＳＦＥ
Ｔで第２駆動相とを形成し、前記第１又は第２駆動相を
駆動して負荷に駆動電流を流す出力バッファＨブリッジ
回路と、前記駆動電流を制御する駆動電流制御回路と、
前記駆動電流の利得を制御する利得制御回路とを含む駆
動装置であって、 前記駆動電流制御回路は、駆動制御用端子からの駆動制
御信号に基づき、前記第１又は第２ＭＯＳＦＥＴをオン
状態にすると共にオン状態にしない前記第１又は第２Ｍ
ＯＳＦＥＴと同一駆動相の前記第３又は第４ＭＯＳＦＥ
Ｔをオフ状態にする駆動相判定信号と前記駆動電流を制
御する駆動電流制御信号とを出力する駆動相判定回路
と、前記センス抵抗の両端に発生する電圧を検出して前
記駆動電流制御信号と比較し前記第３及び第４ＭＯＳＦ
ＥＴのゲートをそれぞれ制御する第１及び第２演算増幅
器とを有し、 前記利得制御回路は前記第１及び第２演算増幅器の逆相
入力と接地との間に接続した第１利得調整用抵抗及び第
５ＭＯＳＦＥＴの直列回路と、前記第３及び第４ＭＯＳ
ＦＥＴとセンス抵抗との接続点と前記第１及び第２演算
増幅器の逆相入力との間に接続した第２利得調整用抵抗
とを有している駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07405096A JP3568068B2 (ja) | 1996-03-28 | 1996-03-28 | 駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07405096A JP3568068B2 (ja) | 1996-03-28 | 1996-03-28 | 駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09266692A true JPH09266692A (ja) | 1997-10-07 |
| JP3568068B2 JP3568068B2 (ja) | 2004-09-22 |
Family
ID=13535979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07405096A Expired - Fee Related JP3568068B2 (ja) | 1996-03-28 | 1996-03-28 | 駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3568068B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102751942A (zh) * | 2012-07-06 | 2012-10-24 | 上海华兴数字科技有限公司 | 一种电机驱动输出的电路及油门控制机构及挖掘机 |
| CN110690882A (zh) * | 2018-07-05 | 2020-01-14 | 郑州宇通客车股份有限公司 | 一种电机驱动电路及其开关管驱动电路 |
| CN113422512A (zh) * | 2021-06-11 | 2021-09-21 | 英麦科（厦门）微电子科技有限公司 | 一种四开关控制电路 |
| CN113852278A (zh) * | 2021-09-04 | 2021-12-28 | 深圳市普德新星电源技术有限公司 | 一种宽范围输出的精准电压调节电路 |
| CN115378416A (zh) * | 2022-09-09 | 2022-11-22 | 清智汽车科技(苏州)有限公司 | 适用于汽车的低边驱动电路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113541480A (zh) * | 2021-09-15 | 2021-10-22 | 武汉市聚芯微电子有限责任公司 | 稳压型功率调节电路、功率调节装置及电子装置 |
-
1996
- 1996-03-28 JP JP07405096A patent/JP3568068B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102751942A (zh) * | 2012-07-06 | 2012-10-24 | 上海华兴数字科技有限公司 | 一种电机驱动输出的电路及油门控制机构及挖掘机 |
| CN110690882A (zh) * | 2018-07-05 | 2020-01-14 | 郑州宇通客车股份有限公司 | 一种电机驱动电路及其开关管驱动电路 |
| CN110690882B (zh) * | 2018-07-05 | 2025-06-06 | 宇通客车股份有限公司 | 一种电机驱动电路及其开关管驱动电路 |
| CN113422512A (zh) * | 2021-06-11 | 2021-09-21 | 英麦科（厦门）微电子科技有限公司 | 一种四开关控制电路 |
| CN113422512B (zh) * | 2021-06-11 | 2024-05-07 | 拓尔微电子股份有限公司 | 一种四开关控制电路 |
| CN113852278A (zh) * | 2021-09-04 | 2021-12-28 | 深圳市普德新星电源技术有限公司 | 一种宽范围输出的精准电压调节电路 |
| CN113852278B (zh) * | 2021-09-04 | 2022-10-28 | 深圳市普德新星电源技术有限公司 | 一种宽范围输出的精准电压调节电路 |
| CN115378416A (zh) * | 2022-09-09 | 2022-11-22 | 清智汽车科技(苏州)有限公司 | 适用于汽车的低边驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3568068B2 (ja) | 2004-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0792013B1 (en) | Operational amplification circuit | |
| US6281753B1 (en) | MOSFET single-pair differential amplifier having an adaptive biasing scheme for rail-to-rail input capability | |
| EP0688097B1 (en) | Operational amplifiers and current detector circuits | |
| US7999617B2 (en) | Amplifier circuit | |
| JPH07163177A (ja) | モータ制御装置とモータ制御方法 | |
| JPH11150471A (ja) | 差動増幅回路 | |
| JP3568068B2 (ja) | 駆動装置 | |
| JPH04286408A (ja) | 増幅回路 | |
| US5126603A (en) | Circuit utilizes N-channel mos transistors having reduced area dimension for effectively detecting output current of a H-bridge circuit | |
| EP0883930A1 (en) | Current mode analog signal multiplexor | |
| US6278322B1 (en) | Transconductance amplifier and automatic gain control device using it | |
| JP4266811B2 (ja) | 定電圧回路 | |
| US5519357A (en) | Biasing arrangement for a quasi-complementary output stage | |
| US20070188227A1 (en) | Amplifier | |
| US6392484B1 (en) | Amplifier with combined pulsed energy output and linear type output | |
| JP3406427B2 (ja) | Ｄ級電力増幅器 | |
| US6175277B1 (en) | Bias network for CMOS power devices | |
| JPH06214527A (ja) | 出力回路 | |
| JPH05167364A (ja) | 半導体回路 | |
| JP2906564B2 (ja) | Ｐｗｍ増幅器 | |
| US7382192B2 (en) | Bias current compensation circuit for a differential input stage | |
| US20020011875A1 (en) | Cmos buffer for driving a large capacitive load | |
| US6967530B2 (en) | Circuit and semiconductor device for reducing the generation of shock noise of a power amplifier outputting amplified audio signals | |
| US12431850B2 (en) | Differential driver having input signal-controlled common-mode reference | |
| US20260098879A1 (en) | Current sense amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040610 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |