JPH0926877A - 読取りおよび／または書込みポートのバンドワイドが狭いレジスタ・ファイルを有するコンピュータ・プロセッサ - Google Patents
読取りおよび／または書込みポートのバンドワイドが狭いレジスタ・ファイルを有するコンピュータ・プロセッサInfo
- Publication number
- JPH0926877A JPH0926877A JP8099598A JP9959896A JPH0926877A JP H0926877 A JPH0926877 A JP H0926877A JP 8099598 A JP8099598 A JP 8099598A JP 9959896 A JP9959896 A JP 9959896A JP H0926877 A JPH0926877 A JP H0926877A
- Authority
- JP
- Japan
- Prior art keywords
- register
- registers
- instructions
- cycle
- register file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30141—Implementation provisions of register files, e.g. ports
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30138—Extension of register space, e.g. register cache
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/383—Operand prefetching
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【課題】 必要なメモリを小さくしたプロセッサを得
る。 【解決手段】 プロセッサはレジスタのレジスタファイ
ルと、（ｚ）本のパイプラインを有している実行ユニッ
トにサイクルごとにプログラムの命令を（ｉ）個まで発
行できるディスパッチ・ユニットとを含んでいる。命令
の中にはレジスタ・ファイルのレジスタのうちのいくつ
かをソース・オペランドとして指定し、レジスタ・ファ
イルのレジスタの一部を宛先レジスタとして示すものを
含むプロセッサに関する。プロセッサはレジスタ・ファ
イルのレジスタを格納する、サイクルごとに最大（Ｎ）
個のレジスタ値（ただし、Ｎはサイクル中にアクセスす
る必要があるレジスタ値の最大値未満である）を受け入
れるように構成された（Ｎ）個のアクセス・ポートを有
しているメモリを含んでいる。
る。 【解決手段】 プロセッサはレジスタのレジスタファイ
ルと、（ｚ）本のパイプラインを有している実行ユニッ
トにサイクルごとにプログラムの命令を（ｉ）個まで発
行できるディスパッチ・ユニットとを含んでいる。命令
の中にはレジスタ・ファイルのレジスタのうちのいくつ
かをソース・オペランドとして指定し、レジスタ・ファ
イルのレジスタの一部を宛先レジスタとして示すものを
含むプロセッサに関する。プロセッサはレジスタ・ファ
イルのレジスタを格納する、サイクルごとに最大（Ｎ）
個のレジスタ値（ただし、Ｎはサイクル中にアクセスす
る必要があるレジスタ値の最大値未満である）を受け入
れるように構成された（Ｎ）個のアクセス・ポートを有
しているメモリを含んでいる。
Description
【０００１】
【発明の属する技術分野】本発明はコンピュータに関
し、詳細にいえば、１サイクル中にレジスタ・ファイル
からアクセスされるのに必要な読取りおよび／または書
込みポートの最大数よりも少ない数の読取りおよび／ま
たは書込みポートを備えたレジスタ・ファイルを有する
プロセッサに関する。
し、詳細にいえば、１サイクル中にレジスタ・ファイル
からアクセスされるのに必要な読取りおよび／または書
込みポートの最大数よりも少ない数の読取りおよび／ま
たは書込みポートを備えたレジスタ・ファイルを有する
プロセッサに関する。
【０００２】
【従来の技術】初期のプロセッサは単一段の実行ユニッ
トを含んでいた。命令はプログラムの順序で、一度に１
つずつ実行ユニットに送られる。実行のために命令が必
要とする任意のレジスタ値が、命令が実行ユニットに入
る直前に、レジスタ・ファイルによって供給される。実
行後、命令の結果がレジスタ・ファイルに再度格納さ
れ、プログラムの次の命令に対して上記のステップが繰
り返される。最新のプロセッサはパイプライン化されて
おり、またスーパースカラである。パイプライン・プロ
セッサにおいては、多数の段が互いに結合されて、パイ
プラインを形成している。パイプラインの各段は特定の
操作を行う。命令が順次パイプラインの第１段に入り、
各クロック・サイクル（以下「サイクル」と呼ぶ）で、
命令がある段から次の段に渡される。命令がパイプライ
ンを通って行くにつれて、各段の特定の操作が命令に対
して行われる。パイプラインの最後の段において、命令
の実行が完了する。パイプライン・プロセッサが複数の
命令を同時に行えるため、プロセッサのスループットが
改善される。スーパースカラ・プロセッサは複数のパイ
プラインを含んでおり、これによってプロセッサのスル
ープットがさらに改善される。プロセッサのスカラ度と
はプロセッサのパイプラインの数をいう。
トを含んでいた。命令はプログラムの順序で、一度に１
つずつ実行ユニットに送られる。実行のために命令が必
要とする任意のレジスタ値が、命令が実行ユニットに入
る直前に、レジスタ・ファイルによって供給される。実
行後、命令の結果がレジスタ・ファイルに再度格納さ
れ、プログラムの次の命令に対して上記のステップが繰
り返される。最新のプロセッサはパイプライン化されて
おり、またスーパースカラである。パイプライン・プロ
セッサにおいては、多数の段が互いに結合されて、パイ
プラインを形成している。パイプラインの各段は特定の
操作を行う。命令が順次パイプラインの第１段に入り、
各クロック・サイクル（以下「サイクル」と呼ぶ）で、
命令がある段から次の段に渡される。命令がパイプライ
ンを通って行くにつれて、各段の特定の操作が命令に対
して行われる。パイプラインの最後の段において、命令
の実行が完了する。パイプライン・プロセッサが複数の
命令を同時に行えるため、プロセッサのスループットが
改善される。スーパースカラ・プロセッサは複数のパイ
プラインを含んでおり、これによってプロセッサのスル
ープットがさらに改善される。プロセッサのスカラ度と
はプロセッサのパイプラインの数をいう。
【０００３】図１を参照すると、従来の技術によるパイ
プライン・プロセッサが示されている。プロセッサ１０
は他の要素に加えて、命令（Ｉ）キャッシュ１２、命令
プリフェッチ・ユニット１４、命令バッファ１６、ディ
スパッチ・ユニット１８、実行ユニット２０、レジスタ
・スコアボード・ユニット２２、およびメモり階層２４
を含んでいる。実行ユニットは１つまたは複数のパイプ
ライン２６ａないし２６ｚを含んでいる。メモリ階層２
４は上から下へ向かって、レジスタ・ファイル（ＲＦ）
２８、データ・キャッシュ３０、命令キャッシュ１２、
メイン・メモリ３２、ディスク記憶装置３４、および典
型的な外部メモリ（図示せず）を含んでいる。メイン・
メモリ３２およびディスク記憶装置３４は通常、データ
とプログラムの命令の両方を格納している。
プライン・プロセッサが示されている。プロセッサ１０
は他の要素に加えて、命令（Ｉ）キャッシュ１２、命令
プリフェッチ・ユニット１４、命令バッファ１６、ディ
スパッチ・ユニット１８、実行ユニット２０、レジスタ
・スコアボード・ユニット２２、およびメモり階層２４
を含んでいる。実行ユニットは１つまたは複数のパイプ
ライン２６ａないし２６ｚを含んでいる。メモリ階層２
４は上から下へ向かって、レジスタ・ファイル（ＲＦ）
２８、データ・キャッシュ３０、命令キャッシュ１２、
メイン・メモリ３２、ディスク記憶装置３４、および典
型的な外部メモリ（図示せず）を含んでいる。メイン・
メモリ３２およびディスク記憶装置３４は通常、データ
とプログラムの命令の両方を格納している。
【０００４】レジスタ・ファイル２８の特性はプロセッ
サ１０に対して開発された命令セットによって決定され
る。換言すると、命令セットがプログラマ利用可能なレ
ジスタ・ファイル２８内のレジスタのタイプおよびサイ
ズを規定する。たとえば、Ｓｕｎ Ｍｉｃｒｏｓｙｓｔ
ｅｍｓ， Ｉｎｃ．（カリフォルニア州Ｍｏｕｎｔａｉ
ｎ Ｖｉｅｗ）とＳＰＡＲＣ Ｉｎｔｅｒｎａｔｉｏｎ
ａｌ（カリフォルニア州Ｍｅｎｌｏ Ｐａｒｋ）が共同
で開発したＳＰＡＲＣ命令セットＶ９は最大５２０個の
レジスタを有する整数レジスタ・ファイルと、３２個ま
でのレジスタを有している個別の浮動小数点レジスタ・
ファイルを規定しており、各レジスタは６４ビット幅で
ある。（単純化するため、図１が「包括的な」レジスタ
・ファイル２８を示しており、個々の整数および浮動小
数点レジスタ・ファイルを示していないことに留意され
たい。）
サ１０に対して開発された命令セットによって決定され
る。換言すると、命令セットがプログラマ利用可能なレ
ジスタ・ファイル２８内のレジスタのタイプおよびサイ
ズを規定する。たとえば、Ｓｕｎ Ｍｉｃｒｏｓｙｓｔ
ｅｍｓ， Ｉｎｃ．（カリフォルニア州Ｍｏｕｎｔａｉ
ｎ Ｖｉｅｗ）とＳＰＡＲＣ Ｉｎｔｅｒｎａｔｉｏｎ
ａｌ（カリフォルニア州Ｍｅｎｌｏ Ｐａｒｋ）が共同
で開発したＳＰＡＲＣ命令セットＶ９は最大５２０個の
レジスタを有する整数レジスタ・ファイルと、３２個ま
でのレジスタを有している個別の浮動小数点レジスタ・
ファイルを規定しており、各レジスタは６４ビット幅で
ある。（単純化するため、図１が「包括的な」レジスタ
・ファイル２８を示しており、個々の整数および浮動小
数点レジスタ・ファイルを示していないことに留意され
たい。）
【０００５】すべての命令セットで、命令の中にはレジ
スタをソース・レジスタあるいは宛先レジスタのいずれ
かとして指定するものがある。ソース・レジスタは実行
対象の命令が必要とするソース値を含んでいる。宛先レ
ジスタは命令が実行された後の結果値を格納するために
使用される。命令セットの他の命令はソース・レジスタ
も宛先レジスタも指定しないことがある。表１はソース
・レジスタを指定する命令、宛先レジスタを指定する命
令、およびレジスタを指定しない命令のいくつかの例を
示す。
スタをソース・レジスタあるいは宛先レジスタのいずれ
かとして指定するものがある。ソース・レジスタは実行
対象の命令が必要とするソース値を含んでいる。宛先レ
ジスタは命令が実行された後の結果値を格納するために
使用される。命令セットの他の命令はソース・レジスタ
も宛先レジスタも指定しないことがある。表１はソース
・レジスタを指定する命令、宛先レジスタを指定する命
令、およびレジスタを指定しない命令のいくつかの例を
示す。
【０００６】
【表１】
【０００７】プロセッサ１０はサイクル当たり最大
（ｉ）個までの命令を発行するように設計されている。
作動中に、プロセッサ１０によって実行されるプログラ
ムの命令は命令キャッシュ１２にロードされる。プリフ
ェッチ１４は命令キャッシュ１２から命令を取り出し、
これらをプログラムの順序で命令バッファ１６に置く。
ディスパッチ・ユニット１８は各サイクルで命令バッフ
ァ１６内の次の（ｉ）個の命令を発行しようと試みる。
しかしながら、サイクルごとにディスパッチされる命令
の実際の数は２つの要因、すなわち（１）リソースの依
存度および（２）レジスタ依存度によって決定される。
（ｚ）個の命令の間のリソース依存度およびレジスタ依
存度を次いでチェックして、以下の手順で同時に解決す
る。
（ｉ）個までの命令を発行するように設計されている。
作動中に、プロセッサ１０によって実行されるプログラ
ムの命令は命令キャッシュ１２にロードされる。プリフ
ェッチ１４は命令キャッシュ１２から命令を取り出し、
これらをプログラムの順序で命令バッファ１６に置く。
ディスパッチ・ユニット１８は各サイクルで命令バッフ
ァ１６内の次の（ｉ）個の命令を発行しようと試みる。
しかしながら、サイクルごとにディスパッチされる命令
の実際の数は２つの要因、すなわち（１）リソースの依
存度および（２）レジスタ依存度によって決定される。
（ｚ）個の命令の間のリソース依存度およびレジスタ依
存度を次いでチェックして、以下の手順で同時に解決す
る。
【０００８】１．リソース依存度を解決する際に、ディ
スパッチ・ユニット１８は実行ユニット２０のパイプラ
イン２６ａないし２６ｚで利用可能なリソースを、命令
バッファ１６内の次の９ｉ０の命令のうちの命令と比較
する。たとえば、次の（ｉ）個の命令が３個の整数命令
を含んでおり、実行ユニット２０で利用可能な整数パイ
プライン２６が２つだけである場合、整数命令のうちの
１つは現行サイクルでディスパッチすることができな
い。実際には、ディスパッチ・ユニット１８がディスパ
ッチが考えられる次の（ｉ）個の命令に「リソース・ラ
イン」を引き、リソース・ラインよりも下の命令だけを
ディスパッチの対象とする。リソース・ラインよりも上
の命令は以降のサイクルでのディスパッチの対象とな
る。
スパッチ・ユニット１８は実行ユニット２０のパイプラ
イン２６ａないし２６ｚで利用可能なリソースを、命令
バッファ１６内の次の９ｉ０の命令のうちの命令と比較
する。たとえば、次の（ｉ）個の命令が３個の整数命令
を含んでおり、実行ユニット２０で利用可能な整数パイ
プライン２６が２つだけである場合、整数命令のうちの
１つは現行サイクルでディスパッチすることができな
い。実際には、ディスパッチ・ユニット１８がディスパ
ッチが考えられる次の（ｉ）個の命令に「リソース・ラ
イン」を引き、リソース・ラインよりも下の命令だけを
ディスパッチの対象とする。リソース・ラインよりも上
の命令は以降のサイクルでのディスパッチの対象とな
る。
【０００９】２．レジスタ依存度を解決する際に、ディ
スパッチ・ユニット１８はディスパッチ対象の次の
（ｉ）個の命令のうちリソース・ラインよりも下の命令
が必要とするソース・レジスタをアサートする。次い
で、必要なレジスタをレジスタ・スコアボード２２にあ
るものと比較する。レジスタ・スコアボードはパイプラ
イン２６ａないし２６ｚで再計算されるすべてのレジス
タ値の現行レコードを維持している。パイプライン２６
の１つにある古い命令によって現在再計算されているレ
ジスタ値を命令が必要とする場合、命令は依存している
といわれる。依存命令がレジスタ値を必要とする前に、
レジスタ値が実行ユニット２０で利用可能となった場
合、命令は遅延なしにディスパッチされる。これに対
し、依存命令のディスパッチの用意ができたときに、必
要なレジスタ値がまだ利用できない場合、ディスパッチ
・ユニット１８はその命令のディスパッチを遅延ないし
「ストール」させる。競合しているレジスタ値が利用可
能となったとき、ストールしていた命令がディスパッチ
され、レジスタ値はレジスタ値を再計算したばかりのパ
イプライン２６から、レジスタ値を必要とするパイプラ
インへバイパスされる。
スパッチ・ユニット１８はディスパッチ対象の次の
（ｉ）個の命令のうちリソース・ラインよりも下の命令
が必要とするソース・レジスタをアサートする。次い
で、必要なレジスタをレジスタ・スコアボード２２にあ
るものと比較する。レジスタ・スコアボードはパイプラ
イン２６ａないし２６ｚで再計算されるすべてのレジス
タ値の現行レコードを維持している。パイプライン２６
の１つにある古い命令によって現在再計算されているレ
ジスタ値を命令が必要とする場合、命令は依存している
といわれる。依存命令がレジスタ値を必要とする前に、
レジスタ値が実行ユニット２０で利用可能となった場
合、命令は遅延なしにディスパッチされる。これに対
し、依存命令のディスパッチの用意ができたときに、必
要なレジスタ値がまだ利用できない場合、ディスパッチ
・ユニット１８はその命令のディスパッチを遅延ないし
「ストール」させる。競合しているレジスタ値が利用可
能となったとき、ストールしていた命令がディスパッチ
され、レジスタ値はレジスタ値を再計算したばかりのパ
イプライン２６から、レジスタ値を必要とするパイプラ
インへバイパスされる。
【００１０】リソース・ラインよりも下の命令にレジス
タ競合がない場合、すなわち、必要なレジスタ値が再計
算されていない場合、レジスタ値はレジスタ・ファイル
２８から直接得られる。ディスパッチ・ユニット１８は
リソース依存度およびレジスタ依存度を解決するにあた
り、所与のサイクルでプロセッサ１０が実行できる命令
よりも少ない命令を発行する。それにもかかわらず、プ
ログラムの命令の適切な実行を維持するのにこの操作が
必要である。さらに、プロセッサの中には命令を順不同
で発行することによってストールを回避できるものもあ
る。命令が実行された後、再計算されたレジスタ値はレ
ジスタ・ファイル２８に格納される。実行された命令の
宛先レジスタに収められている実行された命令の結果
は、パイプライン２６ａないし２６ｚから抜ける。結果
がレジスタ・ファイル２８に格納されるので、実行ユニ
ット２０で再計算されていない最新のレジスタ値がより
新しい命令に利用可能である。
タ競合がない場合、すなわち、必要なレジスタ値が再計
算されていない場合、レジスタ値はレジスタ・ファイル
２８から直接得られる。ディスパッチ・ユニット１８は
リソース依存度およびレジスタ依存度を解決するにあた
り、所与のサイクルでプロセッサ１０が実行できる命令
よりも少ない命令を発行する。それにもかかわらず、プ
ログラムの命令の適切な実行を維持するのにこの操作が
必要である。さらに、プロセッサの中には命令を順不同
で発行することによってストールを回避できるものもあ
る。命令が実行された後、再計算されたレジスタ値はレ
ジスタ・ファイル２８に格納される。実行された命令の
宛先レジスタに収められている実行された命令の結果
は、パイプライン２６ａないし２６ｚから抜ける。結果
がレジスタ・ファイル２８に格納されるので、実行ユニ
ット２０で再計算されていない最新のレジスタ値がより
新しい命令に利用可能である。
【００１１】Ｓｕｎ ＭｉｃｒｏｓｙｓｔｅｍｓのＵｌ
ｔｒａＳＰＡＲＣTM、ＭｏｔｏｌｏｒａおよびＩＢＭの
ＰｏｗｅｒＰＣ、Ｄｉｇｉｔａｌ Ｅｑｕｉｐｍｅｎｔ
ＣｏｒｐｏｒａｔｉｏｎのＡｌｐｈａTMなどの最新の
マイクロプロセッサはさまざまな点で類似している。こ
れらのプロセッサの各々はサイクルごとに４（ｉ＝４）
個までの命令を発行することができ、それぞれのレジス
タ・ファイル２８を実現するためにオンチップ・スタテ
ィック・ランダム・アクセス・メモリ（ＳＲＡＭ）アレ
イを使用している。しかしながら、サイクルごとに４個
の命令（ｉ＝４）をディスパッチするのに必要なアクセ
ス・ポートの最大数は、プロセッサごとに異なってい
る。読取りおよび書込みポートの最大バンドワイドがど
のようなものであるかを決定する要因としては、（１）
プロセッサの実行ユニット２０内のパイプライン２６の
数およびタイプ、（２）命令セットの命令のタイプなら
びにソース・レジスタおよび宛先レジスタの要件などが
ある。
ｔｒａＳＰＡＲＣTM、ＭｏｔｏｌｏｒａおよびＩＢＭの
ＰｏｗｅｒＰＣ、Ｄｉｇｉｔａｌ Ｅｑｕｉｐｍｅｎｔ
ＣｏｒｐｏｒａｔｉｏｎのＡｌｐｈａTMなどの最新の
マイクロプロセッサはさまざまな点で類似している。こ
れらのプロセッサの各々はサイクルごとに４（ｉ＝４）
個までの命令を発行することができ、それぞれのレジス
タ・ファイル２８を実現するためにオンチップ・スタテ
ィック・ランダム・アクセス・メモリ（ＳＲＡＭ）アレ
イを使用している。しかしながら、サイクルごとに４個
の命令（ｉ＝４）をディスパッチするのに必要なアクセ
ス・ポートの最大数は、プロセッサごとに異なってい
る。読取りおよび書込みポートの最大バンドワイドがど
のようなものであるかを決定する要因としては、（１）
プロセッサの実行ユニット２０内のパイプライン２６の
数およびタイプ、（２）命令セットの命令のタイプなら
びにソース・レジスタおよび宛先レジスタの要件などが
ある。
【００１２】本出願人が知る限り、ＵｌｔｒａＳＰＡＲ
Ｃ、ＰｏｗｅｒＰＣ、Ａｌｐｈａおよびその他の従来技
術のプロセッサはすべて、整数および浮動小数点レジス
タ・ファイル２８の双方とも、「最悪」のサイクルの際
に必要とされるであろうレジスタ読取りおよび書込みポ
ートの最大数と等しい数の読取りおよび書込みポートを
備えている。本明細書でいう最悪サイクルとは、ソース
・レジスタ値および／または宛先レジスタ値の可能な最
大数を必要とするサイクルである。
Ｃ、ＰｏｗｅｒＰＣ、Ａｌｐｈａおよびその他の従来技
術のプロセッサはすべて、整数および浮動小数点レジス
タ・ファイル２８の双方とも、「最悪」のサイクルの際
に必要とされるであろうレジスタ読取りおよび書込みポ
ートの最大数と等しい数の読取りおよび書込みポートを
備えている。本明細書でいう最悪サイクルとは、ソース
・レジスタ値および／または宛先レジスタ値の可能な最
大数を必要とするサイクルである。
【００１３】最悪サイクルを説明するために、Ｕｌｔｒ
ａＳＰＡＲＣおよびＶ９命令セットを示す。Ｕｌｔｒａ
ＳＰＡＲＣプロセッサは９本のパイプラインを含んでい
る。９本のパイプラインは２つの整数ユニット、１つの
ロード／ストア・ユニット、２つのグラフィックス・ユ
ニット、１つのブランチ・ユニット、１つの加算浮動小
数点ユニット（ＦＰＵ）、１つの乗算ＦＰＵ、１つの除
算ＦＰＵ、および１つの平方根ＦＰＵを含んでいる。Ｖ
９命令セットは２つまでのソース・レジスタ・オペラン
ドおよび１つの宛先オペランドを必要とする整数命令を
定義している。ロード／ストア命令は１つ、２つまたは
３つのいずれかのソース・オペランドを指定できる。浮
動小数点命令は２つまでのソース・オペランドと１つの
宛先レジスタを指定できる。
ａＳＰＡＲＣおよびＶ９命令セットを示す。Ｕｌｔｒａ
ＳＰＡＲＣプロセッサは９本のパイプラインを含んでい
る。９本のパイプラインは２つの整数ユニット、１つの
ロード／ストア・ユニット、２つのグラフィックス・ユ
ニット、１つのブランチ・ユニット、１つの加算浮動小
数点ユニット（ＦＰＵ）、１つの乗算ＦＰＵ、１つの除
算ＦＰＵ、および１つの平方根ＦＰＵを含んでいる。Ｖ
９命令セットは２つまでのソース・レジスタ・オペラン
ドおよび１つの宛先オペランドを必要とする整数命令を
定義している。ロード／ストア命令は１つ、２つまたは
３つのいずれかのソース・オペランドを指定できる。浮
動小数点命令は２つまでのソース・オペランドと１つの
宛先レジスタを指定できる。
【００１４】この例において、４個の命令（ｉ＝４）が
ディスパッチ対象であるサイクルを考える。４個の命令
は各々が２つのソース・オペランドを必要とする３つの
整数演算、および３つのソース・オペランドを必要とす
る１つのロード／ストア演算を含んでいる。Ｕｌｔｒａ
ＳＰＡＲＣプロセッサが有している整数ユニットが２つ
だけであるから、２つのもっとも古い整数命令とロード
／ストア命令をこのサイクルでディスパッチできるだけ
である。第３の整数命令をディスパッチするのにリソー
スを利用できないのであるから、その命令は後のサイク
ルまでストールさせられる。これらの条件のもとでは、
ＵｌｔｒａＳＰＡＲＣの整数レジスタ・ファイル２８に
は、合計７つのレジスタ読取りポートと３つのレジスタ
書込みポートが必要である。ディスパッチされた命令の
他に考えられる組合せで、レジスタ・ファイル２８にお
いてもっと大きい読取りポート・バンドワイドを必要と
するものがないので、命令の上記のセットは最悪の例を
表すものである。本明細書で例を挙げないが、Ｕｌｔｒ
ａＳＰＡＲＣの浮動小数点レジスタ・ファイル２８は５
つの読取りポートと３つの書込みポートを必要とする。
ＰｏｗｅｒＰＣ、Ａｌｐｈａチップおよび他の周知のプ
ロセッサの読取りおよび書込みポートの数は、最悪のサ
イクルに対するバンドワイド要件をまず決定し、最悪の
サイクルでレジスタ・ファイル２８にアクセスするため
に十分なバンドワイドを与えることによって、同様な態
様で決定される。
ディスパッチ対象であるサイクルを考える。４個の命令
は各々が２つのソース・オペランドを必要とする３つの
整数演算、および３つのソース・オペランドを必要とす
る１つのロード／ストア演算を含んでいる。Ｕｌｔｒａ
ＳＰＡＲＣプロセッサが有している整数ユニットが２つ
だけであるから、２つのもっとも古い整数命令とロード
／ストア命令をこのサイクルでディスパッチできるだけ
である。第３の整数命令をディスパッチするのにリソー
スを利用できないのであるから、その命令は後のサイク
ルまでストールさせられる。これらの条件のもとでは、
ＵｌｔｒａＳＰＡＲＣの整数レジスタ・ファイル２８に
は、合計７つのレジスタ読取りポートと３つのレジスタ
書込みポートが必要である。ディスパッチされた命令の
他に考えられる組合せで、レジスタ・ファイル２８にお
いてもっと大きい読取りポート・バンドワイドを必要と
するものがないので、命令の上記のセットは最悪の例を
表すものである。本明細書で例を挙げないが、Ｕｌｔｒ
ａＳＰＡＲＣの浮動小数点レジスタ・ファイル２８は５
つの読取りポートと３つの書込みポートを必要とする。
ＰｏｗｅｒＰＣ、Ａｌｐｈａチップおよび他の周知のプ
ロセッサの読取りおよび書込みポートの数は、最悪のサ
イクルに対するバンドワイド要件をまず決定し、最悪の
サイクルでレジスタ・ファイル２８にアクセスするため
に十分なバンドワイドを与えることによって、同様な態
様で決定される。
【００１５】図２を参照すると、レジスタ・ファイル２
８のレジスタ値を格納するのに通常使用されるＳＲＡＭ
メモリ・アレイのブロック図が示されている。メモリ・
アレイ４０は（ｍ）本の行を含んでいる。各行Ｒ0ない
しＲm-1はレジスタ・ファイル２８のレジスタに対応し
ている。各行Ｒは（ｎ）個のメモリ・セル４２0 ないし
４２n-1 を含んでいる。（ｎ）はプロセッサ１０が使用
するワード・サイズの幅に等しい。上述のプロセッサに
おいて、ワード・サイズはプロセッサにより（ｎ＝３
２）ビットまたは（ｎ＝６４）ビットのいずれかであ
る。メモリ・アレイ４０は行デコーダ４４も含んでい
る。複数本（ｘ）のワード・ラインが行デコーダ４４と
各行Ｒ0ないしＲm-1との間にそれぞれ結合されている。
メモリ・アレイ４０は通常、メモリセル４２の各列に関
連づけられ、メモリ・アレイ４０の高さだけ延びている
複数本（ｙ）のディファレンシャル・ビット・ライン４
８を含んでいる。（複数本（ｘ）のワード・ライン４６
と複数本（ｙ）のディファレンシャル・ビット・ライン
とは、明確にするためにそれぞれ単独のラインとして示
されていることに留意されたい。）たとえば、上述のＵ
ｌｔｒａＳＰＡＲＣの整数レジスタ・ファイルにおいて
は、アレイの各行Ｒ0ないしＲm-1に対して、７本の読取
りワード・ラインと３本の書込みワード・ライン、すな
わち合計１０本（Ｘ＝１０）のワード・ライン４６が必
要である。さらに、７本のディファレンシャル読取りビ
ット・ラインと３本のディファレンシャル書込みビット
・ライン、すなわち合計２０本（ｙ＝２０）のビット・
ラインが各メモリ・セル４２に必要である。
８のレジスタ値を格納するのに通常使用されるＳＲＡＭ
メモリ・アレイのブロック図が示されている。メモリ・
アレイ４０は（ｍ）本の行を含んでいる。各行Ｒ0ない
しＲm-1はレジスタ・ファイル２８のレジスタに対応し
ている。各行Ｒは（ｎ）個のメモリ・セル４２0 ないし
４２n-1 を含んでいる。（ｎ）はプロセッサ１０が使用
するワード・サイズの幅に等しい。上述のプロセッサに
おいて、ワード・サイズはプロセッサにより（ｎ＝３
２）ビットまたは（ｎ＝６４）ビットのいずれかであ
る。メモリ・アレイ４０は行デコーダ４４も含んでい
る。複数本（ｘ）のワード・ラインが行デコーダ４４と
各行Ｒ0ないしＲm-1との間にそれぞれ結合されている。
メモリ・アレイ４０は通常、メモリセル４２の各列に関
連づけられ、メモリ・アレイ４０の高さだけ延びている
複数本（ｙ）のディファレンシャル・ビット・ライン４
８を含んでいる。（複数本（ｘ）のワード・ライン４６
と複数本（ｙ）のディファレンシャル・ビット・ライン
とは、明確にするためにそれぞれ単独のラインとして示
されていることに留意されたい。）たとえば、上述のＵ
ｌｔｒａＳＰＡＲＣの整数レジスタ・ファイルにおいて
は、アレイの各行Ｒ0ないしＲm-1に対して、７本の読取
りワード・ラインと３本の書込みワード・ライン、すな
わち合計１０本（Ｘ＝１０）のワード・ライン４６が必
要である。さらに、７本のディファレンシャル読取りビ
ット・ラインと３本のディファレンシャル書込みビット
・ライン、すなわち合計２０本（ｙ＝２０）のビット・
ラインが各メモリ・セル４２に必要である。
【００１６】
【発明が解決しようとする課題】上述したＳＲＡＭメモ
リ・アレイはさまざまな問題を引き起こす。アレイ内の
各セル４２の場合、ワード・ライン／ディファレンシャ
ル・ビット・ライン対の各組合せに対して、２つのパス
・トランジスタが必要である。結果として、各メモリ・
セルに関連したワード・ライン、ビット・ライン、およ
びパス・トランジスタの数のため、各メモリ・セルのサ
イズないしピッチは比較的大きくなる。個々のセルのピ
ッチが大きいことは、メモリ・アレイの全体的なサイズ
が大きくなり、プロセッサ・ダイの面積で大きな割合を
占めることを意味する。このことはプロセッサの製造歩
留まりに悪影響を及ぼし、製造コストを引き上げる。メ
モリ・アレイの比較的大きなサイズはいくつかの理由
で、レジスタ・ファイル２８のレジスタ値にアクセスす
るのに必要な平均時間に悪影響を及ぼす。アレイの全体
的なサイズが大きいことによる長いワード・ラインおよ
びビット・ラインは、平均アクセス時間を長くする。各
セルに関連したパス・トランジスタ、ワード・ライン、
およびビット・ラインの数は各セルでの容量性負荷を大
きくする傾向がある。各セルにおける容量性負荷の増加
は各セルに格納されている有限の電荷が、適切なディフ
ァレンシャル・ビット・ライン対を駆動することをさら
に困難とする。上記の問題はすべてプロセッサ１０のス
カラ度を高くすると悪化する。たとえば、５個の命令を
発行するプロセッサ（ｉ＝５）の場合、さらに付加的な
読取りワード・ライン、書込みワード・ライン、および
ディファレンシャル書込みビット・ライン対が必要とな
り、上記の問題を増加させる。
リ・アレイはさまざまな問題を引き起こす。アレイ内の
各セル４２の場合、ワード・ライン／ディファレンシャ
ル・ビット・ライン対の各組合せに対して、２つのパス
・トランジスタが必要である。結果として、各メモリ・
セルに関連したワード・ライン、ビット・ライン、およ
びパス・トランジスタの数のため、各メモリ・セルのサ
イズないしピッチは比較的大きくなる。個々のセルのピ
ッチが大きいことは、メモリ・アレイの全体的なサイズ
が大きくなり、プロセッサ・ダイの面積で大きな割合を
占めることを意味する。このことはプロセッサの製造歩
留まりに悪影響を及ぼし、製造コストを引き上げる。メ
モリ・アレイの比較的大きなサイズはいくつかの理由
で、レジスタ・ファイル２８のレジスタ値にアクセスす
るのに必要な平均時間に悪影響を及ぼす。アレイの全体
的なサイズが大きいことによる長いワード・ラインおよ
びビット・ラインは、平均アクセス時間を長くする。各
セルに関連したパス・トランジスタ、ワード・ライン、
およびビット・ラインの数は各セルでの容量性負荷を大
きくする傾向がある。各セルにおける容量性負荷の増加
は各セルに格納されている有限の電荷が、適切なディフ
ァレンシャル・ビット・ライン対を駆動することをさら
に困難とする。上記の問題はすべてプロセッサ１０のス
カラ度を高くすると悪化する。たとえば、５個の命令を
発行するプロセッサ（ｉ＝５）の場合、さらに付加的な
読取りワード・ライン、書込みワード・ライン、および
ディファレンシャル書込みビット・ライン対が必要とな
り、上記の問題を増加させる。
【００１７】いくつかの設計の傾向がプロセッサ業界で
よく見られる。すなわち、高いスカラ度、サイクル時間
の短縮、大きいレジスタ・ファイル、および広いワード
幅である。複雑な読み書き回路、比較的大きいサイズ、
および比較的アクセス速度の遅いＳＲＡＭメモリ・アレ
イ４０でのレジスタ・ファイル２８の実施形態は、これ
らの属性の各々におけるパフォーマンスの改善にかなり
の障害となる。事実、本出願人は上述のようなＳＲＡＭ
メモリ・アレイ４０が、次世代のプロセッサにおいて、
スカラ度の進歩、ワード・サイズの増加、レジスタ・フ
ァイルのサイズの増加、および／またはサイクル時間の
短縮を妨げたり、さらには阻止したりする設計障害とな
ると考えている。したがって、レジスタ値にアクセスす
る改善された装置および方法が必要である。
よく見られる。すなわち、高いスカラ度、サイクル時間
の短縮、大きいレジスタ・ファイル、および広いワード
幅である。複雑な読み書き回路、比較的大きいサイズ、
および比較的アクセス速度の遅いＳＲＡＭメモリ・アレ
イ４０でのレジスタ・ファイル２８の実施形態は、これ
らの属性の各々におけるパフォーマンスの改善にかなり
の障害となる。事実、本出願人は上述のようなＳＲＡＭ
メモリ・アレイ４０が、次世代のプロセッサにおいて、
スカラ度の進歩、ワード・サイズの増加、レジスタ・フ
ァイルのサイズの増加、および／またはサイクル時間の
短縮を妨げたり、さらには阻止したりする設計障害とな
ると考えている。したがって、レジスタ値にアクセスす
る改善された装置および方法が必要である。
【００１８】
【課題を解決するための手段】本発明はレジスタのレジ
スタ・ファイルと、サイクルごとのプログラムの（ｉ）
個の命令を（ｚ）本のパイプラインを有する実行ユニッ
トに発行することのできるディスパッチ・ユニットとを
有するプロセッサにかかわり、そのプロセッサは、命令
のあるものがレジスタ・ファイルのレジスタのいくつか
をソース・オペランドとして指定し、かつレジスタ・フ
ァイルのレジスタのいくつかを宛先レジスタとして指定
する。プロセッサは、レジスタファイルのレジスタを格
納するとともに、サイクルごとに（Ｎ）個までのレジス
タにアクセスするように構成された（Ｎ）個のアクセス
・ポート（ただし、（Ｎ）はサイクル中にアクセスする
必要のあるレジスタ値の最大数未満である）を有してい
るメモリも含んでいる。最悪のサイクルとは、ソース・
レジスタ値および／または宛先レジスタ値の最大数が必
要とされるサイクルと定義される。
スタ・ファイルと、サイクルごとのプログラムの（ｉ）
個の命令を（ｚ）本のパイプラインを有する実行ユニッ
トに発行することのできるディスパッチ・ユニットとを
有するプロセッサにかかわり、そのプロセッサは、命令
のあるものがレジスタ・ファイルのレジスタのいくつか
をソース・オペランドとして指定し、かつレジスタ・フ
ァイルのレジスタのいくつかを宛先レジスタとして指定
する。プロセッサは、レジスタファイルのレジスタを格
納するとともに、サイクルごとに（Ｎ）個までのレジス
タにアクセスするように構成された（Ｎ）個のアクセス
・ポート（ただし、（Ｎ）はサイクル中にアクセスする
必要のあるレジスタ値の最大数未満である）を有してい
るメモリも含んでいる。最悪のサイクルとは、ソース・
レジスタ値および／または宛先レジスタ値の最大数が必
要とされるサイクルと定義される。
【００１９】デコード／ディスパッチ・ユニットは、命
令バッファ内に待ち行列化されたプログラムの命令を実
行ユニットの（ｚ）本のパイプラインにディスパッチす
るように構成されている。このデコード／ディスパッチ
・ユニットは、あるサイクルにおけるディスパッチ対象
の命令のグループが必要とするレジスタ値の数がレジス
タ・ファイルを含んでいるメモリの読取りポートのバン
ドワイド（Ｎ）よりも大きくなるという問題（すなわ
ち、ボトルネック状態）を軽減するのを助ける２つの機
能を果たす。第１の処置で、デコード／ディスパッチ・
ユニットは、プログラムの順序での命令の発行を並べ換
え、ボトルネック状態を回避する。第２の処置で、デコ
ード／ディスパッチ・ユニットは、ボトルネック状態が
特定されている以降のサイクルで必要とされるレジスタ
値をプリフェッチし、格納する。ボトルネック状態を引
き起こすサイクルで命令が発行された場合、プリフェッ
チされ、格納されているレジスタ値が実行ユニットに与
えられる。レジスタ値をプリフェッチすることによっ
て、ボトルネック状態を回避できることがある。いずれ
の処置もボトルネック状態の解消に効果がない場合、ボ
トルネックのあるサイクル内の1つまたは複数の命令が
ストールされる。
令バッファ内に待ち行列化されたプログラムの命令を実
行ユニットの（ｚ）本のパイプラインにディスパッチす
るように構成されている。このデコード／ディスパッチ
・ユニットは、あるサイクルにおけるディスパッチ対象
の命令のグループが必要とするレジスタ値の数がレジス
タ・ファイルを含んでいるメモリの読取りポートのバン
ドワイド（Ｎ）よりも大きくなるという問題（すなわ
ち、ボトルネック状態）を軽減するのを助ける２つの機
能を果たす。第１の処置で、デコード／ディスパッチ・
ユニットは、プログラムの順序での命令の発行を並べ換
え、ボトルネック状態を回避する。第２の処置で、デコ
ード／ディスパッチ・ユニットは、ボトルネック状態が
特定されている以降のサイクルで必要とされるレジスタ
値をプリフェッチし、格納する。ボトルネック状態を引
き起こすサイクルで命令が発行された場合、プリフェッ
チされ、格納されているレジスタ値が実行ユニットに与
えられる。レジスタ値をプリフェッチすることによっ
て、ボトルネック状態を回避できることがある。いずれ
の処置もボトルネック状態の解消に効果がない場合、ボ
トルネックのあるサイクル内の1つまたは複数の命令が
ストールされる。
【００２０】レジスタ・ファイルにアクセスするために
使用される読取りポートの数（Ｎ）は設計上の選択の問
題である。レジスタ・ファイルを含んでいるメモリに対
する読取りポートの数を減らすことによって、従来の技
術で論じられている書込み問題の多くが軽減される。例
えば、レジスタ・ファイルへの読取りポートの数が少な
い場合、各セルと関連するワード・ライン、ビット・ラ
インおよびパス・トランジスタが少ないため、メモリ・
アレイ内の各セルのピッチを小さくすることができる。
さらに、デコーダやドライバなどの必要な周辺回路の量
が少なくなる。これらの要因のすべてによって、メモリ
・アレイ全体のサイズを小さくできるようになり、これ
はメモリの平均アクセス時間を短縮することを助け、ま
た製造歩留まりを上げるのを助ける。従来技術のレジス
タ・ファイルの問題の多くは、したがって、レジスタ・
ファイルへの読取りポートの数を減らすことによってか
なり解消することができる。
使用される読取りポートの数（Ｎ）は設計上の選択の問
題である。レジスタ・ファイルを含んでいるメモリに対
する読取りポートの数を減らすことによって、従来の技
術で論じられている書込み問題の多くが軽減される。例
えば、レジスタ・ファイルへの読取りポートの数が少な
い場合、各セルと関連するワード・ライン、ビット・ラ
インおよびパス・トランジスタが少ないため、メモリ・
アレイ内の各セルのピッチを小さくすることができる。
さらに、デコーダやドライバなどの必要な周辺回路の量
が少なくなる。これらの要因のすべてによって、メモリ
・アレイ全体のサイズを小さくできるようになり、これ
はメモリの平均アクセス時間を短縮することを助け、ま
た製造歩留まりを上げるのを助ける。従来技術のレジス
タ・ファイルの問題の多くは、したがって、レジスタ・
ファイルへの読取りポートの数を減らすことによってか
なり解消することができる。
【００２１】本発明のシステムの目的、特徴および利点
は以下の説明から明らかとなろう。
は以下の説明から明らかとなろう。
【００２２】
【発明の実施の形態】図３を参照すると、本発明による
プロセッサのブロック図が示されている。プロセッサ５
０は命令（Ｉ）キャッシュ１２、プリフェッチ・ユニッ
ト１４、命令バッファ１６、デコード／ディスパッチ・
ユニット１８、（ｚ）本のパイプライン２６ａないし２
６ｚを含んでいる実行ユニット２０、レジスタ・スコア
ボード・ユニット２２、およびメモり階層（図示せず）
の上に配置されたレジスタ・ファイル２８を含んでい
る。図１に挙げたものと同一または類似した機能を果た
す同様な要素は、図３において同じ参照符号で示されて
おり、したがって、本明細書で詳細には説明しない。プ
ロセッサ５０はバイパス論理回路５２、マルチプレクサ
（ＭＵＸ）回路５４、スケジューラ５６、および複数個
の記憶要素５８も含んでいる。
プロセッサのブロック図が示されている。プロセッサ５
０は命令（Ｉ）キャッシュ１２、プリフェッチ・ユニッ
ト１４、命令バッファ１６、デコード／ディスパッチ・
ユニット１８、（ｚ）本のパイプライン２６ａないし２
６ｚを含んでいる実行ユニット２０、レジスタ・スコア
ボード・ユニット２２、およびメモり階層（図示せず）
の上に配置されたレジスタ・ファイル２８を含んでい
る。図１に挙げたものと同一または類似した機能を果た
す同様な要素は、図３において同じ参照符号で示されて
おり、したがって、本明細書で詳細には説明しない。プ
ロセッサ５０はバイパス論理回路５２、マルチプレクサ
（ＭＵＸ）回路５４、スケジューラ５６、および複数個
の記憶要素５８も含んでいる。
【００２３】各サイクルにおいて、デコード／ディスパ
ッチ・ユニット１８は、命令バッファ１６内の次の
（ｉ）個の命令のうちの次のサイクルでディスパッチさ
れることになっている命令をアサートする。スケジュー
ラ５６はデコード／ディスパッチ・ユニット１８の指示
により、必要なレジスタ値をレジスタ・ファイル２８か
ら取り出し、取り出したレジスタ値をＭＵＸ５４のデー
タ入力７０に与える。ＭＵＸ５４はスケジューラ５６か
らの選択入力７２に応じて、取り出したレジスタ値をデ
ータ・ライン７４ａないし７４ｚのそれぞれを介して、
パイプライン２６ａないし２６ｚのうちの適切なもの、
あるいはメモり・ロケーション５８のうちの１つに送
る。命令はデコード／ディスパッチ・ユニット１８によ
って、入力ライン６８ａないし６８ｚのそれぞれを介し
て、パイプライン２６ａないし２６ｚにディスパッチさ
れる。
ッチ・ユニット１８は、命令バッファ１６内の次の
（ｉ）個の命令のうちの次のサイクルでディスパッチさ
れることになっている命令をアサートする。スケジュー
ラ５６はデコード／ディスパッチ・ユニット１８の指示
により、必要なレジスタ値をレジスタ・ファイル２８か
ら取り出し、取り出したレジスタ値をＭＵＸ５４のデー
タ入力７０に与える。ＭＵＸ５４はスケジューラ５６か
らの選択入力７２に応じて、取り出したレジスタ値をデ
ータ・ライン７４ａないし７４ｚのそれぞれを介して、
パイプライン２６ａないし２６ｚのうちの適切なもの、
あるいはメモり・ロケーション５８のうちの１つに送
る。命令はデコード／ディスパッチ・ユニット１８によ
って、入力ライン６８ａないし６８ｚのそれぞれを介し
て、パイプライン２６ａないし２６ｚにディスパッチさ
れる。
【００２４】パイプライン２６ａないし２６ｚの各段で
レジスタ値が再計算された場合に、レジスタ値を受け取
るようにバイパス論理回路５２が結合されている。矢印
６０はバイパス論理５２への再計算されたレジスタ値の
流れを表している。デコード／ディスパッチ・ユニット
１８およびスコアボード２２の指示によって、バイパス
論理回路５２は、必要に応じ、再計算されたレジスタ値
をパイプライン２６ａないし２６ｚに戻す。矢印６２お
よび矢印６４はそれぞれ、バイパス論理５２から実行ユ
ニット２０内のパイプライン２６への再計算されたレジ
スタ値の流れを表す。
レジスタ値が再計算された場合に、レジスタ値を受け取
るようにバイパス論理回路５２が結合されている。矢印
６０はバイパス論理５２への再計算されたレジスタ値の
流れを表している。デコード／ディスパッチ・ユニット
１８およびスコアボード２２の指示によって、バイパス
論理回路５２は、必要に応じ、再計算されたレジスタ値
をパイプライン２６ａないし２６ｚに戻す。矢印６２お
よび矢印６４はそれぞれ、バイパス論理５２から実行ユ
ニット２０内のパイプライン２６への再計算されたレジ
スタ値の流れを表す。
【００２５】プロセッサ５０は従来技術のプロセッサ１
０と大幅に異なっている。レジスタ・ファイル２８は少
ない数（Ｎ）の読取りポートを有している。（Ｎ）はサ
イクル中にレジスタ・ファイル２８を形成するために必
要なソース・レジスタ値の考えられる最大数よりも小さ
い数である。レジスタ・ファイル２８への読取りポート
の数を必要な最大値（Ｘ）および幅よりも小さくするこ
とによって、従来の技術で検討した配線およびトランジ
スタのカウントの問題の多くが軽減される。たとえば、
読取りポートの数を少なくすると、メモリの各セルに関
連したワード・ライン、ビット・ラインおよびパス・ト
ランジスタの数が少なくなるため、各セルのピッチを小
さくすることができる。さらに、デコーダおよびドライ
バなどの必要な周辺回路の量が少なくなる。これらの要
因のすべてによって、レジスタ・ファイル２８を含んで
いるメモリ・アレイ全体のサイズを小さくすることが可
能となり、これはメモリの平均アクセス時間を短縮する
のを助け、また製造歩留まりを上げるのを助ける。
０と大幅に異なっている。レジスタ・ファイル２８は少
ない数（Ｎ）の読取りポートを有している。（Ｎ）はサ
イクル中にレジスタ・ファイル２８を形成するために必
要なソース・レジスタ値の考えられる最大数よりも小さ
い数である。レジスタ・ファイル２８への読取りポート
の数を必要な最大値（Ｘ）および幅よりも小さくするこ
とによって、従来の技術で検討した配線およびトランジ
スタのカウントの問題の多くが軽減される。たとえば、
読取りポートの数を少なくすると、メモリの各セルに関
連したワード・ライン、ビット・ラインおよびパス・ト
ランジスタの数が少なくなるため、各セルのピッチを小
さくすることができる。さらに、デコーダおよびドライ
バなどの必要な周辺回路の量が少なくなる。これらの要
因のすべてによって、レジスタ・ファイル２８を含んで
いるメモリ・アレイ全体のサイズを小さくすることが可
能となり、これはメモリの平均アクセス時間を短縮する
のを助け、また製造歩留まりを上げるのを助ける。
【００２６】レジスタ・ファイル２８の読取りポートの
バンドワイドを狭くすることに関連する欠点は、ポート
の数を所与のサイクルでディスパッチの対象となる命令
のグループに十分なものとできないことがあることであ
る。２個の命令（ｉ＝２）を発行するプロセッサでは、
たとえば、２個の命令があるサイクルで発行されるよう
にスケジュールされており、両方の命令が２つのレジス
タ値を必要としている場合、合計４つのソース・レジス
タ値がレジスタ・ファイル２８に必要となる。レジスタ
・ファイル２８が有している読取りポートが２つだけの
場合（Ｎ＝２）、必要なレジスタ値の数がレジスタ・フ
ァイル２４に利用可能な読取りポートの数を超えている
ため、ボトルネック状態がこのサイクルに存在する。ボ
トルネック状態は何とか補正されていない場合、第２の
命令をストールさせ、その後のサイクルで発行するよう
にする。
バンドワイドを狭くすることに関連する欠点は、ポート
の数を所与のサイクルでディスパッチの対象となる命令
のグループに十分なものとできないことがあることであ
る。２個の命令（ｉ＝２）を発行するプロセッサでは、
たとえば、２個の命令があるサイクルで発行されるよう
にスケジュールされており、両方の命令が２つのレジス
タ値を必要としている場合、合計４つのソース・レジス
タ値がレジスタ・ファイル２８に必要となる。レジスタ
・ファイル２８が有している読取りポートが２つだけの
場合（Ｎ＝２）、必要なレジスタ値の数がレジスタ・フ
ァイル２４に利用可能な読取りポートの数を超えている
ため、ボトルネック状態がこのサイクルに存在する。ボ
トルネック状態は何とか補正されていない場合、第２の
命令をストールさせ、その後のサイクルで発行するよう
にする。
【００２７】デコード／ディスパッチ・ユニット１８は
レジスタ・ファイル２８を含んでいるメモリにおける読
取りポート・ボトルネック状態を軽減するのを助ける２
つの処置を行うようにプログラムされている。第１の処
置において、デコード／ディスパッチ・ユニット１８
は、プログラムの順序での命令の発行を並べ換え、ボト
ルネック状態を回避することを試みることができる。第
２の処置において、デコード／ディスパッチ・ユニット
１８は、ボトルネックを引き起こす命令のディスパッチ
に先立って、ボトルネック状態を有するものとして特定
されている以降のサイクルで必要とされるレジスタ値を
プリフェッチし、格納する。第２の処置を実施するため
に、各サイクルのレジスタ値の要件をアサートする。
（Ｎ）未満のレジスタ値に現行サイクル中にレジスタ・
ファイル２８によってアクセスしようとする場合には、
読取りポートのバンドワイドに「ギャップ」が存在する
といわれる。次に、デコード／ディスパッチ・ユニット
１８は命令バッファ１６内の他の命令を調べ、ボトルネ
ック状態が発生する以降のサイクルを特定する。このよ
うなサイクルが特定された場合、デコード／ディスパッ
チ・ユニット１８はスケジューラ５６に指示して、現行
サイクルのギャップ中に以降のサイクルに必要とされる
レジスタ値をプリフェッチする。プリフェッチされたレ
ジスタ値はメモリ・ロケーション５８に一時的に格納さ
れる。以降のサイクルの命令が発行された場合、メモリ
・ロケーション５８に格納されているレジスタ値が、プ
リフェッチされたレジスタ値を必要とする命令を実行す
る適正なパイプライン２６に与えられる。レジスタ値を
プリフェッチすることによって、これを行わなければボ
トルネック状態を有することになるサイクルを回避する
ことができる。
レジスタ・ファイル２８を含んでいるメモリにおける読
取りポート・ボトルネック状態を軽減するのを助ける２
つの処置を行うようにプログラムされている。第１の処
置において、デコード／ディスパッチ・ユニット１８
は、プログラムの順序での命令の発行を並べ換え、ボト
ルネック状態を回避することを試みることができる。第
２の処置において、デコード／ディスパッチ・ユニット
１８は、ボトルネックを引き起こす命令のディスパッチ
に先立って、ボトルネック状態を有するものとして特定
されている以降のサイクルで必要とされるレジスタ値を
プリフェッチし、格納する。第２の処置を実施するため
に、各サイクルのレジスタ値の要件をアサートする。
（Ｎ）未満のレジスタ値に現行サイクル中にレジスタ・
ファイル２８によってアクセスしようとする場合には、
読取りポートのバンドワイドに「ギャップ」が存在する
といわれる。次に、デコード／ディスパッチ・ユニット
１８は命令バッファ１６内の他の命令を調べ、ボトルネ
ック状態が発生する以降のサイクルを特定する。このよ
うなサイクルが特定された場合、デコード／ディスパッ
チ・ユニット１８はスケジューラ５６に指示して、現行
サイクルのギャップ中に以降のサイクルに必要とされる
レジスタ値をプリフェッチする。プリフェッチされたレ
ジスタ値はメモリ・ロケーション５８に一時的に格納さ
れる。以降のサイクルの命令が発行された場合、メモリ
・ロケーション５８に格納されているレジスタ値が、プ
リフェッチされたレジスタ値を必要とする命令を実行す
る適正なパイプライン２６に与えられる。レジスタ値を
プリフェッチすることによって、これを行わなければボ
トルネック状態を有することになるサイクルを回避する
ことができる。
【００２８】本発明の動作はいくつかの例を使用するこ
とによって説明するのがもっともよいであろう。２個の
命令（ｉ＝２）の発行、すなわち２つの読取りポート
（Ｎ＝２）を備えたレジスタ・ファイルを有する２つの
スカラ・プロセッサを考える。以下の命令のストリング
に依存する下記の３つの実施例は、レジスタ・ファイル
２８の読取りポートにおけるボトルネック状態が作動中
にどのように解消されるかを説明するものである。
とによって説明するのがもっともよいであろう。２個の
命令（ｉ＝２）の発行、すなわち２つの読取りポート
（Ｎ＝２）を備えたレジスタ・ファイルを有する２つの
スカラ・プロセッサを考える。以下の命令のストリング
に依存する下記の３つの実施例は、レジスタ・ファイル
２８の読取りポートにおけるボトルネック状態が作動中
にどのように解消されるかを説明するものである。
【００２９】
【表２】
【００３０】実施例１：第１のサイクルにおいて、デコ
ード／ディスパッチ・ユニット１８は最初の２個の命令
Ｉ１およびＩ２のディスパッチを考慮する。同時に、命
令Ｉ１およびＩ２はソース操作として必要とされる４つ
のレジスタ値（Ｒ１、Ｒ２、Ｒ４およびＲ５）を定義す
る。４つのレジスタに対する最新の値がレジスタ・ファ
イル２８にあるものと想定すると、これら両方の命令が
発行された場合、ボトルネック状態がレジスタ・ファイ
ル２８の読取りポートに存在することとなる。これに応
じて、パイプライン２６ａおよび２６ｂの状態によっ
て、デコード／ディスパッチ・ユニット１８はいくつか
の可能性を考慮する。両方のパイプライン２６ａおよび
パイプライン２６ｂがディスパッチに利用できる場合、
デコード／ディスパッチ・ユニット１８はスケジューラ
５６に指示して、レジスタ値Ｒ１およびＲ２を取り出
し、第１の命令Ｉ１を発行する。次いで、第２の命令の
ディスパッチを以降のサイクルで考慮する。一方、デコ
ード／ディスパッチ・ユニット１８はリソース依存度チ
ェックを行った後、第１のパイプライン２６ａがストー
ルされており、新しい命令を受け入れられないことを認
識し、次いで、スケジューラ５６に指示して、レジスタ
値Ｒ４およびＲ５を取り出し、第２の命令Ｉ２をパイプ
ライン２６ｂに発行する。第２の命令Ｉ２のディスパッ
チを第１の命令Ｉ１の前にシフトし、プログラムの順序
外にすることによって、命令のストールが回避される。
これらの状況のもとで、第２の命令Ｉ２を発行できるの
が、第１の命令Ｉ１に依存していないときだけであるこ
とに留意すべきである。
ード／ディスパッチ・ユニット１８は最初の２個の命令
Ｉ１およびＩ２のディスパッチを考慮する。同時に、命
令Ｉ１およびＩ２はソース操作として必要とされる４つ
のレジスタ値（Ｒ１、Ｒ２、Ｒ４およびＲ５）を定義す
る。４つのレジスタに対する最新の値がレジスタ・ファ
イル２８にあるものと想定すると、これら両方の命令が
発行された場合、ボトルネック状態がレジスタ・ファイ
ル２８の読取りポートに存在することとなる。これに応
じて、パイプライン２６ａおよび２６ｂの状態によっ
て、デコード／ディスパッチ・ユニット１８はいくつか
の可能性を考慮する。両方のパイプライン２６ａおよび
パイプライン２６ｂがディスパッチに利用できる場合、
デコード／ディスパッチ・ユニット１８はスケジューラ
５６に指示して、レジスタ値Ｒ１およびＲ２を取り出
し、第１の命令Ｉ１を発行する。次いで、第２の命令の
ディスパッチを以降のサイクルで考慮する。一方、デコ
ード／ディスパッチ・ユニット１８はリソース依存度チ
ェックを行った後、第１のパイプライン２６ａがストー
ルされており、新しい命令を受け入れられないことを認
識し、次いで、スケジューラ５６に指示して、レジスタ
値Ｒ４およびＲ５を取り出し、第２の命令Ｉ２をパイプ
ライン２６ｂに発行する。第２の命令Ｉ２のディスパッ
チを第１の命令Ｉ１の前にシフトし、プログラムの順序
外にすることによって、命令のストールが回避される。
これらの状況のもとで、第２の命令Ｉ２を発行できるの
が、第１の命令Ｉ１に依存していないときだけであるこ
とに留意すべきである。
【００３１】さらに他の可能性として、デコード／ディ
スパッチ・ユニット１８が命令Ｉ２および１３を発行で
きることがある。条件付きブランチである命令Ｉ３がソ
ース・レジスタ値を何ら必要としないため、２個の命令
のレジスタ要件が２（Ｎ＝２）を超えることはない。し
たがって、命令Ｉ２および１３が両方とも命令Ｉ１に依
存していなければ、これらを命令Ｉ１以前に発行するこ
とができる。
スパッチ・ユニット１８が命令Ｉ２および１３を発行で
きることがある。条件付きブランチである命令Ｉ３がソ
ース・レジスタ値を何ら必要としないため、２個の命令
のレジスタ要件が２（Ｎ＝２）を超えることはない。し
たがって、命令Ｉ２および１３が両方とも命令Ｉ１に依
存していなければ、これらを命令Ｉ１以前に発行するこ
とができる。
【００３２】実施例２：第２の命令Ｉ２だけが第１のサ
イクルで発行され、第１の命令がストールされると想定
した場合、デコード／ディスパッチ・ユニット１８は第
２のサイクルでの第１の命令Ｉ１および第３の命令Ｉ３
のディスパッチを考慮する。第３の命令Ｉ３が条件付き
ブランチで、ソース・オペランド・レジスタ値を何ら必
要としないものであるから、レジスタ・ファイル２８の
読取りポートにおけるボトルネック状態は第２のサイク
ルで存在しなくなる。したがって、デコード／ディスパ
ッチ・ユニット１８はスケジューラ５６に指示して、第
１の命令Ｉ１のレジスタ値Ｒ１およびＲ２を取り出す。
同時に、第１の命令Ｉ１と第３の命令Ｉ３が第２のサイ
クルでディスパッチされる。第１の命令Ｉ１が第１のサ
イクルでディスパッチされ、第２の命令Ｉ２ではない場
合、デコード／ディスパッチ・ユニット１８はレジスタ
値Ｒ４、Ｒ５を取り出して、第２のサイクルで第２の命
令Ｉ２および第３の命令Ｉ３をディスパッチすることに
留意すべきである。
イクルで発行され、第１の命令がストールされると想定
した場合、デコード／ディスパッチ・ユニット１８は第
２のサイクルでの第１の命令Ｉ１および第３の命令Ｉ３
のディスパッチを考慮する。第３の命令Ｉ３が条件付き
ブランチで、ソース・オペランド・レジスタ値を何ら必
要としないものであるから、レジスタ・ファイル２８の
読取りポートにおけるボトルネック状態は第２のサイク
ルで存在しなくなる。したがって、デコード／ディスパ
ッチ・ユニット１８はスケジューラ５６に指示して、第
１の命令Ｉ１のレジスタ値Ｒ１およびＲ２を取り出す。
同時に、第１の命令Ｉ１と第３の命令Ｉ３が第２のサイ
クルでディスパッチされる。第１の命令Ｉ１が第１のサ
イクルでディスパッチされ、第２の命令Ｉ２ではない場
合、デコード／ディスパッチ・ユニット１８はレジスタ
値Ｒ４、Ｒ５を取り出して、第２のサイクルで第２の命
令Ｉ２および第３の命令Ｉ３をディスパッチすることに
留意すべきである。
【００３３】実施例３：第３のサイクルにおいて、デコ
ード／ディスパッチ・ユニット１８は第４の命令Ｉ４お
よび第５の命令Ｉ５のディスパッチを考慮する。第４の
命令Ｉ４はレジスタ値を何ら必要としないブランチ命令
であり、第５の命令Ｉ５はソース・レジスタ値Ｒ７を１
つだけ必要とする移動命令である。２個の命令が必要と
する命令が１つのレジスタ値Ｒ７だけであるから、この
サイクル中で読取りポートがレジスタ・ファイル２８を
使用する際には「ギャップ」が存在する。ギャップが特
定された場合、デコード／ディスパッチ・ユニット１８
は命令バッファ１６に待ち行列化されている命令を調べ
る。第４のサイクルで発行される命令を調べると、命令
Ｉ６および１７を発行するのに３つのレジスタ値Ｒ１
１、Ｒ１２およびＲ１４が必要であることがわかる。３
つのレジスタ値が必要であるから、ボトルネック状態が
第４のサイクルに存在することになる。この状況におい
て、デコード／ディスパッチ・ユニット１８はスケジュ
ーラ５６に指示して、レジスタ値Ｒ７を取り出し、第３
のサイクルでレジスタ値Ｒ１１をプリフェッチし、命令
Ｉ４および命令Ｉ５を第３のサイクルで発行する。レジ
スタ値Ｒ７は命令Ｉ５を実行しようとしている実行ユニ
ット２０のパイプライン２６に与えられる。レジスタ値
Ｒ１１は、しかしながら、記憶要素５８の１つに格納さ
れる。第４のサイクルにおいて、レジスタ値Ｒ１２およ
びレジスタ値Ｒ１４が取り出され、命令Ｉ６および命令
Ｉ７がディスパッチされる。レジスタ値Ｒ１１をプリフ
ェッチし、格納することによって、３つのレジスタ値Ｒ
１１、Ｒ１２およびＲ１４が第４のサイクルで命令Ｉ６
および１７で利用可能となる。したがって、ボトルネッ
ク問題がレジスタ・ファイル２８の読取りポートで回避
され、考えられる最大数の命令（ｉ＝２）が第４のサイ
クルで発行される。
ード／ディスパッチ・ユニット１８は第４の命令Ｉ４お
よび第５の命令Ｉ５のディスパッチを考慮する。第４の
命令Ｉ４はレジスタ値を何ら必要としないブランチ命令
であり、第５の命令Ｉ５はソース・レジスタ値Ｒ７を１
つだけ必要とする移動命令である。２個の命令が必要と
する命令が１つのレジスタ値Ｒ７だけであるから、この
サイクル中で読取りポートがレジスタ・ファイル２８を
使用する際には「ギャップ」が存在する。ギャップが特
定された場合、デコード／ディスパッチ・ユニット１８
は命令バッファ１６に待ち行列化されている命令を調べ
る。第４のサイクルで発行される命令を調べると、命令
Ｉ６および１７を発行するのに３つのレジスタ値Ｒ１
１、Ｒ１２およびＲ１４が必要であることがわかる。３
つのレジスタ値が必要であるから、ボトルネック状態が
第４のサイクルに存在することになる。この状況におい
て、デコード／ディスパッチ・ユニット１８はスケジュ
ーラ５６に指示して、レジスタ値Ｒ７を取り出し、第３
のサイクルでレジスタ値Ｒ１１をプリフェッチし、命令
Ｉ４および命令Ｉ５を第３のサイクルで発行する。レジ
スタ値Ｒ７は命令Ｉ５を実行しようとしている実行ユニ
ット２０のパイプライン２６に与えられる。レジスタ値
Ｒ１１は、しかしながら、記憶要素５８の１つに格納さ
れる。第４のサイクルにおいて、レジスタ値Ｒ１２およ
びレジスタ値Ｒ１４が取り出され、命令Ｉ６および命令
Ｉ７がディスパッチされる。レジスタ値Ｒ１１をプリフ
ェッチし、格納することによって、３つのレジスタ値Ｒ
１１、Ｒ１２およびＲ１４が第４のサイクルで命令Ｉ６
および１７で利用可能となる。したがって、ボトルネッ
ク問題がレジスタ・ファイル２８の読取りポートで回避
され、考えられる最大数の命令（ｉ＝２）が第４のサイ
クルで発行される。
【００３４】各パイプライン２６の段数を（Ｎ）に対す
る値を選択する際に考慮しなければならない。各パイプ
ライン２６に多くの段を有しているマルチパイプライン
・プロセッサにおいては、比較的大きい数のレジスタ値
を任意の時点で実行ユニット２０に収めることができ
る。空間的および時間的ローカリティの原理に基づい
て、パイプライン２６のレジスタ値はレジスタ・ファイ
ル２８に収められているレジスタ値よりも、発行されよ
うとしている命令に関与する度合いが高くなる。したが
って、レジスタ値がこのようなプロセッサのレジスタ・
ファイル２８からよりも、バイパス操作で得られる可能
性が高い。所与のプログラムの命令の大多数に関して、
２つのソース・レジスタ値が必要ないことを認識するこ
とも重要である。これとは対照的に、プログラムの命令
の比較的大きな割合を通常ロード／ストア命令、ブラン
チ命令、移動命令、あるいはノー・オペレーションなど
のいずれかが占めており、これらはすべて０または１い
ずれかのレジスタ値オペランドを必要とする。バイパス
操作間であり、かつ大きな割合の命令が通常２つのソー
ス・オペランドを必要としないことにより、レジスタ・
ファイル２８の読取りポートのバンドワイド（Ｎ）の幅
が所与のサイクルにおいて十分なものでないという状況
は、あまり普通のことではない。それ故、比較的多くの
サイクルに対して、レジスタ・ファイル２８の狭くされ
た読取りポートのバンドワイドが問題を起こすことはな
い。しかしながら、ボトルネック状態が存在している場
合、上述の２つの処置がほとんどの場合に、問題を修正
するのを助ける。
る値を選択する際に考慮しなければならない。各パイプ
ライン２６に多くの段を有しているマルチパイプライン
・プロセッサにおいては、比較的大きい数のレジスタ値
を任意の時点で実行ユニット２０に収めることができ
る。空間的および時間的ローカリティの原理に基づい
て、パイプライン２６のレジスタ値はレジスタ・ファイ
ル２８に収められているレジスタ値よりも、発行されよ
うとしている命令に関与する度合いが高くなる。したが
って、レジスタ値がこのようなプロセッサのレジスタ・
ファイル２８からよりも、バイパス操作で得られる可能
性が高い。所与のプログラムの命令の大多数に関して、
２つのソース・レジスタ値が必要ないことを認識するこ
とも重要である。これとは対照的に、プログラムの命令
の比較的大きな割合を通常ロード／ストア命令、ブラン
チ命令、移動命令、あるいはノー・オペレーションなど
のいずれかが占めており、これらはすべて０または１い
ずれかのレジスタ値オペランドを必要とする。バイパス
操作間であり、かつ大きな割合の命令が通常２つのソー
ス・オペランドを必要としないことにより、レジスタ・
ファイル２８の読取りポートのバンドワイド（Ｎ）の幅
が所与のサイクルにおいて十分なものでないという状況
は、あまり普通のことではない。それ故、比較的多くの
サイクルに対して、レジスタ・ファイル２８の狭くされ
た読取りポートのバンドワイドが問題を起こすことはな
い。しかしながら、ボトルネック状態が存在している場
合、上述の２つの処置がほとんどの場合に、問題を修正
するのを助ける。
【００３５】図４Ａを参照すると、本発明の動作を説明
する流れ図が示されている。命令バッファ１６内の命令
は、まずデコード／ディスパッチ・ユニット１８によっ
て解析され、次のサイクルでのディスパッチ対象の命令
がアサートされる（ボックス１０２）。その後、リソー
ス・チェックを行って、次のサイクルでのディスパッチ
対象命令を実行するのにリソースが利用できるかどうか
を判断する（ボックス１０４）。リソースが利用できな
い命令はストールする（楕円１０５）。リソースが利用
できるほかのすべての命令に対して、命令を実行するの
に必要なソース・レジスタ値がアサートされる（ボック
ス１０６）。次に、バイパス操作に利用可能な必要なレ
ジスタ値が取得される（ボックス１０８）。その後、ボ
トルネック状態がこのサイクルでレジスタ・ファイル２
８の読取りポートに存在しているかどうかを判定するチ
ェックが行われる（ボックス１０９）。ボトルネック状
態が存在していない場合には、命令がディスパッチされ
る（楕円１１０）。ボトルネック状態が存在している場
合には、上述の２つの処置のうち１つが問題を軽減する
ために試みられる。まず、実行に必要なプリフェッチさ
れたレジスタ値を取得する（ボックス１１２）。レジス
タ値のプリフェッチがボトルネックを軽減した場合に
は、命令がディスパッチされる（楕円１１３）。レジス
タ値がプリフェッチされない場合、あるいはレジスタ値
がプリフェッチされたが、ボトルネック状態が依然存在
している場合には、命令をプログラムの順序から並べ換
えて、ボトルネック状態を回避できるかどうかを判定す
る（ボックス１１４）。命令の並べ替えがボトルネック
を軽減した場合には、命令がディスパッチされる（楕円
１１５）。上述の２つの処置がボトルネックを軽減しな
い場合には、1つまたは複数のディスパッチ対象の命令
がストールする（ボックス１１６）。上記のプロセスは
プロセッサ５０内でのプログラムの実行中の各サイクル
で繰り返される。
する流れ図が示されている。命令バッファ１６内の命令
は、まずデコード／ディスパッチ・ユニット１８によっ
て解析され、次のサイクルでのディスパッチ対象の命令
がアサートされる（ボックス１０２）。その後、リソー
ス・チェックを行って、次のサイクルでのディスパッチ
対象命令を実行するのにリソースが利用できるかどうか
を判断する（ボックス１０４）。リソースが利用できな
い命令はストールする（楕円１０５）。リソースが利用
できるほかのすべての命令に対して、命令を実行するの
に必要なソース・レジスタ値がアサートされる（ボック
ス１０６）。次に、バイパス操作に利用可能な必要なレ
ジスタ値が取得される（ボックス１０８）。その後、ボ
トルネック状態がこのサイクルでレジスタ・ファイル２
８の読取りポートに存在しているかどうかを判定するチ
ェックが行われる（ボックス１０９）。ボトルネック状
態が存在していない場合には、命令がディスパッチされ
る（楕円１１０）。ボトルネック状態が存在している場
合には、上述の２つの処置のうち１つが問題を軽減する
ために試みられる。まず、実行に必要なプリフェッチさ
れたレジスタ値を取得する（ボックス１１２）。レジス
タ値のプリフェッチがボトルネックを軽減した場合に
は、命令がディスパッチされる（楕円１１３）。レジス
タ値がプリフェッチされない場合、あるいはレジスタ値
がプリフェッチされたが、ボトルネック状態が依然存在
している場合には、命令をプログラムの順序から並べ換
えて、ボトルネック状態を回避できるかどうかを判定す
る（ボックス１１４）。命令の並べ替えがボトルネック
を軽減した場合には、命令がディスパッチされる（楕円
１１５）。上述の２つの処置がボトルネックを軽減しな
い場合には、1つまたは複数のディスパッチ対象の命令
がストールする（ボックス１１６）。上記のプロセスは
プロセッサ５０内でのプログラムの実行中の各サイクル
で繰り返される。
【００３６】図４Ｂを参照すると、レジスタ値のプリフ
ェッチに関連するステップを説明する流れ図１２０が示
されている。まず、現行サイクル内の読取りポートのギ
ャップを特定する（ボックス１２２）。ギャップが特定
された場合、ボトルネックの問題が存在する可能性のあ
る以降のサイクルが特定される（ボックス１２４）。最
後のステップにおいて、必要なレジスタ値がギャップ内
でプリフェッチされ、格納される（ボックス１２６）。
このプロセスもプロセッサ５０内でのプログラムの実行
中の各サイクルで繰り返される。
ェッチに関連するステップを説明する流れ図１２０が示
されている。まず、現行サイクル内の読取りポートのギ
ャップを特定する（ボックス１２２）。ギャップが特定
された場合、ボトルネックの問題が存在する可能性のあ
る以降のサイクルが特定される（ボックス１２４）。最
後のステップにおいて、必要なレジスタ値がギャップ内
でプリフェッチされ、格納される（ボックス１２６）。
このプロセスもプロセッサ５０内でのプログラムの実行
中の各サイクルで繰り返される。
【００３７】上記の発明を特定の実施の形態に関して詳
細に説明してきたが、本発明に対するいくつかの変更お
よび改変が本発明の精神を逸脱することなく行えること
が明らかであろう。本発明はあらゆるスカラ・プロセッ
サで実施できる。さらに、本発明を複数発行プロセッサ
で実施することもできる。たとえば、４個の命令を発行
するプロセッサ（ｉ＝４）においては、読取りポート・
レジスタ・バンドワイドは２（Ｎ＝２）、５（Ｎ＝
５）、または６（Ｎ＝６）である。５個の命令を発行す
るプロセッサ（ｉ＝５）または６個の命令を発行するプ
ロセッサ（ｉ＝６）においては、読取りポート・レジス
タ・バンドワイドは２（Ｎ＝２）、５（Ｎ＝５）、６
（Ｎ＝６）または８（Ｎ＝８）である。本出願人は１サ
イクルでのディスパッチ対象命令の数が現在の最新プロ
セッサよりもかなり多い超長命令ワード（ＶＬＩＷ）プ
ロセッサまたは類似のプロセッサに、本発明が特に適用
できるものであると確信している。読取りおよび書込み
ポートの狭いバンドワイドは、整数レジスタ・ファイル
および浮動小数点レジスタ・ファイル両方を格納するメ
モリにも適用できる。最後に、本明細書で詳細に説明し
ないが、本発明の原理をレジスタ・ファイル２８に関連
する書込みポートの数を減らすためにも使用できる。た
とえば、（ｉ）発行プロセッサにおいては、書込みポー
トの数は１（Ｍ＝１）ないし最悪ケースで必要な書込み
ポートの最大数マイナス１の範囲でかまわない。本明細
書が例示的なものにすぎず、本発明の真の範囲および精
神は首記の特許請求の範囲に示されるものである。
細に説明してきたが、本発明に対するいくつかの変更お
よび改変が本発明の精神を逸脱することなく行えること
が明らかであろう。本発明はあらゆるスカラ・プロセッ
サで実施できる。さらに、本発明を複数発行プロセッサ
で実施することもできる。たとえば、４個の命令を発行
するプロセッサ（ｉ＝４）においては、読取りポート・
レジスタ・バンドワイドは２（Ｎ＝２）、５（Ｎ＝
５）、または６（Ｎ＝６）である。５個の命令を発行す
るプロセッサ（ｉ＝５）または６個の命令を発行するプ
ロセッサ（ｉ＝６）においては、読取りポート・レジス
タ・バンドワイドは２（Ｎ＝２）、５（Ｎ＝５）、６
（Ｎ＝６）または８（Ｎ＝８）である。本出願人は１サ
イクルでのディスパッチ対象命令の数が現在の最新プロ
セッサよりもかなり多い超長命令ワード（ＶＬＩＷ）プ
ロセッサまたは類似のプロセッサに、本発明が特に適用
できるものであると確信している。読取りおよび書込み
ポートの狭いバンドワイドは、整数レジスタ・ファイル
および浮動小数点レジスタ・ファイル両方を格納するメ
モリにも適用できる。最後に、本明細書で詳細に説明し
ないが、本発明の原理をレジスタ・ファイル２８に関連
する書込みポートの数を減らすためにも使用できる。た
とえば、（ｉ）発行プロセッサにおいては、書込みポー
トの数は１（Ｍ＝１）ないし最悪ケースで必要な書込み
ポートの最大数マイナス１の範囲でかまわない。本明細
書が例示的なものにすぎず、本発明の真の範囲および精
神は首記の特許請求の範囲に示されるものである。
【図１】 従来技術によるコンピュータのブロック図で
ある。
ある。
【図２】 従来技術のコンピュータ・システムのレジス
タ・ファイルに使用されるＳＲＡＭアレイのブロック図
である。
タ・ファイルに使用されるＳＲＡＭアレイのブロック図
である。
【図３】 本発明による読取りバンドワイドが狭いレジ
スタ・ファイルを有するコンピュータのブロック図であ
る。
スタ・ファイルを有するコンピュータのブロック図であ
る。
【図４】 本発明によるコンピュータの作動ステップを
示す流れ図である。
示す流れ図である。
１２ 命令（Ｉ）キャッシュ １４ プリフェッチ・ユニット １６ 命令バッファ １８ デコード／ディスパッチ・ユニット ２０ 実行ユニット ２６ａ−２６ｚ パイプライン ２８ レジスタ・ファイル ５２ バイパス論理回路 ５４ マルチプレクサ（ＭＵＸ）回路 ５６ スケジューラ ５８ 記憶要素 ７０ データ入力 ７２ 選択入力
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ニール・ウィルヘルム アメリカ合衆国 94025 カリフォルニア 州・メンロ パーク・プロスペクト スト リート・2110
Claims (11)
- 【請求項１】 レジスタのレジスタ・ファイルと、
（ｚ）本のパイプラインを有している実行ユニットにサ
イクルごとにプログラムの命令を（ｉ）個まで発行でき
るディスパッチ・ユニットとを含んでおり、前記命令の
中にはレジスタ・ファイルのレジスタのうちのいくつか
をソース・オペランドとして指定し、レジスタ・ファイ
ルのレジスタのうちのいくつかを宛先レジスタとして指
定するものがあり、所与の命令セットのために１サイク
ル中にアクセスする必要のあるレジスタ値の最大数
（Ｘ）を有しているプロセッサであって、 サイクルごとに最大（Ｎ）個のレジスタ（ただし、
（Ｎ）は（Ｘ）未満である）を受け入れるように構成さ
れた（Ｎ）個のアクセス・ポートを有するとともに、レ
ジスタ・ファイルのレジスタを格納するメモリを備えて
いるプロセッサ。 - 【請求項２】 実行ユニットへディスパッチされるプロ
グラム命令を待ち行列化するように構成されている命令
バッファと、次のサイクルでのディスパッチ用の待ち行
列内の次の（ｉ）個の命令のディスパッチを考慮するよ
うに構成されたディスパッチ・ユニットとをさらに含ん
でおり、前記ディスパッチ・ユニットがさらに次のサイ
クルでレジスタ・ファイルを格納するメモリからの次の
（ｉ）個の命令が必要とするレジスタ値をアサートする
ように構成されており、かつ次の（ｉ）個の命令をディ
スパッチする場合に、レジスタ・ファイルを格納するメ
モリのアクセス・ポートにボトルネック状態が存在する
かどうかを判断するように構成されていることを特徴と
する請求項１に記載のプロセッサ。 - 【請求項３】 プロセッサの実行ユニットの（ｚ）本の
パイプラインからの再計算されたレジスタ値を受けるバ
イパス論理回路をさらに有し、前記ディスパッチ・ユニ
ットが、その再計算されたレジスタ値の選択されたもの
がディスパッチを考慮する次の（ｉ）命令のいずれかに
利用できるように、再計算されたレジスタ値のいずれか
を実行ユニットの（ｚ）本のパイプラインへ戻すよう前
記バイパス論理回路に命令することを特徴とする請求項
２記載のプロセッサ。 - 【請求項４】 レジスタのレジスタ・ファイルと、
（ｚ）本のパイプラインを有している実行ユニットにサ
イクルごとにプログラムの命令を（ｉ）個まで発行でき
るディスパッチ・ユニットとを含んでおり、前記命令の
中にはレジスタ・ファイルのレジスタのうちのいくつか
をソース・オペランドとして指定し、レジスタ・ファイ
ルのレジスタのうちのいくつかを宛先レジスタとして指
定するものがあり、所与の命令セットのためにサイクル
中にアクセスする必要のあるレジスタ値の最大数（Ｘ）
を有しているプロセッサを構成させる方法であって、 サイクルごとに最大（Ｎ）個のレジスタ（ただし、
（Ｎ）は（Ｘ）未満である）を受け入れるように構成さ
れた（Ｎ）個のアクセス・ポートを有するとともにレジ
スタ・ファイルのレジスタを格納するメモリを設けるス
テップを備えている方法。 - 【請求項５】 実行ユニットへディスパッチされるプロ
グラム命令を待ち行列化するように構成されている命令
バッファを設けるステップと、次のサイクルでのディス
パッチ用の待ち行列内の次の（ｉ）個の命令のディスパ
ッチを考慮するように構成されたディスパッチ・ユニッ
トを設けるステップとをさらに含んでおり、ディスパッ
チ・ユニットがさらに次のサイクルでレジスタ・ファイ
ルを格納するメモリからの次の（ｉ）個の命令が必要と
するレジスタ値をアサートするように構成されており、
かつ次の（ｉ）個の命令をディスパッチする場合に、レ
ジスタ・ファイルを格納するメモリのアクセス・ポート
にボトルネック状態が存在するかどうかを判断するよう
に構成されていることを特徴とする請求項４に記載の方
法。 - 【請求項６】 レジスタのレジスタ・ファイルと、
（ｚ）本のパイプラインを有している実行ユニットにサ
イクルごとにプログラムの命令を（ｉ）個まで発行でき
るディスパッチ・ユニットとを含んでおり、命令の中に
はレジスタ・ファイルのレジスタのうちのいくつかをソ
ース・オペランドとして指定し、レジスタ・ファイルの
レジスタのうちのいくつかを宛先レジスタとして指定す
るものがあり、所与の命令セットに関するサイクル中に
アクセスする必要のあるレジスタ値の最大数（Ｘ）を有
しているプロセッサを操作する方法において、 サイクルごとに最大（Ｎ）個のレジスタ（ただし、
（Ｎ）は（Ｘ）未満である）を受け入れるように構成さ
れた（Ｎ）個のアクセス・ポートを有しているととも
に、レジスタ・ファイルのレジスタを格納するメモリに
アクセスするステップを備えている方法。 - 【請求項７】 第１のサイクルでのディスパッチが考慮
されている（ｉ）個の命令が必要とするレジスタ値をア
サートするステップをさらに含んでいることを特徴とす
る請求項６に記載の方法。 - 【請求項８】 第１のサイクルでのディスパッチが考慮
されている（ｉ）個の命令が必要とするレジスタ値のう
ちのいずれがバイパス操作によって得られるかを判定す
るステップをさらに含んでいることを特徴とする請求項
６に記載の方法。 - 【請求項９】 第１のサイクルで必要とされるレジスタ
値の数がレジスタ・ファイルのレジスタを格納するメモ
リのレジスタ読取りポート（Ｎ）を超えるかどうかをア
サートするステップをさらに含んでいることを特徴とす
る、請求項５に記載の方法。 - 【請求項１０】 第１のサイクルで必要とされるレジス
タ値の数がレジスタ・ファイルのレジスタを格納するメ
モリのレジスタ読取りポート（Ｎ）を超えている状況
で、プログラムの順序外で命令を発行するステップをさ
らに含んでいることを特徴とする請求項９に記載の方
法。 - 【請求項１１】 第１のサイクルで必要とされるレジス
タ値の数がレジスタ・ファイルのレジスタを格納するメ
モリのレジスタ読取りポート（Ｎ）を超える状況におい
て、レジスタ値をプリフェッチするステップをさらに含
んでいることを特徴とする請求項９に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/414,873 US5761475A (en) | 1994-12-15 | 1995-03-31 | Computer processor having a register file with reduced read and/or write port bandwidth |
| US08/414873 | 1995-03-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0926877A true JPH0926877A (ja) | 1997-01-28 |
Family
ID=23643356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8099598A Withdrawn JPH0926877A (ja) | 1995-03-31 | 1996-03-29 | 読取りおよび／または書込みポートのバンドワイドが狭いレジスタ・ファイルを有するコンピュータ・プロセッサ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5761475A (ja) |
| EP (1) | EP0735463A3 (ja) |
| JP (1) | JPH0926877A (ja) |
| KR (1) | KR960035259A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010128582A1 (ja) * | 2009-05-08 | 2010-11-11 | パナソニック株式会社 | プロセッサ |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3400458B2 (ja) * | 1995-03-06 | 2003-04-28 | 株式会社 日立製作所 | 情報処理装置 |
| US5913054A (en) * | 1996-12-16 | 1999-06-15 | International Business Machines Corporation | Method and system for processing a multiple-register instruction that permit multiple data words to be written in a single processor cycle |
| WO1998032070A1 (en) * | 1997-01-17 | 1998-07-23 | Picturetel Corporation | Pseudo-random number generator exploiting processors having instruction-level parallelism and the use thereof for encryption |
| US5872986A (en) * | 1997-09-30 | 1999-02-16 | Intel Corporation | Pre-arbitrated bypassing in a speculative execution microprocessor |
| US6304954B1 (en) * | 1998-04-20 | 2001-10-16 | Rise Technology Company | Executing multiple instructions in multi-pipelined processor by dynamically switching memory ports of fewer number than the pipeline |
| US7616200B1 (en) | 1998-06-12 | 2009-11-10 | 3Dlabs Inc. Ltd. | System for reducing aliasing on a display device |
| US6518971B1 (en) | 1998-07-17 | 2003-02-11 | 3Dlabs Inc. Ltd. | Graphics processing system with multiple strip breakers |
| US6459453B1 (en) | 1998-07-17 | 2002-10-01 | 3Dlabs Inc. Ltd. | System for displaying a television signal on a computer monitor |
| US6181355B1 (en) | 1998-07-17 | 2001-01-30 | 3Dlabs Inc. Ltd. | Graphics processing with transcendental function generator |
| WO2000004495A1 (en) | 1998-07-17 | 2000-01-27 | Intergraph Corporation | System for processing vertices from a graphics request stream |
| US6577316B2 (en) | 1998-07-17 | 2003-06-10 | 3Dlabs, Inc., Ltd | Wide instruction word graphics processor |
| US7518616B1 (en) | 1998-07-17 | 2009-04-14 | 3Dlabs, Inc. Ltd. | Graphics processor with texture memory allocation system |
| WO2000004482A2 (en) | 1998-07-17 | 2000-01-27 | Intergraph Corporation | Multi-processor graphics accelerator |
| US6480913B1 (en) | 1998-07-17 | 2002-11-12 | 3Dlabs Inc. Led. | Data sequencer with MUX select input for converting input data stream and to specific output data stream using two exclusive-or logic gates and counter |
| US6157393A (en) * | 1998-07-17 | 2000-12-05 | Intergraph Corporation | Apparatus and method of directing graphical data to a display device |
| US6304953B1 (en) * | 1998-07-31 | 2001-10-16 | Intel Corporation | Computer processor with instruction-specific schedulers |
| US6343348B1 (en) | 1998-12-03 | 2002-01-29 | Sun Microsystems, Inc. | Apparatus and method for optimizing die utilization and speed performance by register file splitting |
| US6615338B1 (en) | 1998-12-03 | 2003-09-02 | Sun Microsystems, Inc. | Clustered architecture in a VLIW processor |
| US7117342B2 (en) * | 1998-12-03 | 2006-10-03 | Sun Microsystems, Inc. | Implicitly derived register specifiers in a processor |
| US7114056B2 (en) | 1998-12-03 | 2006-09-26 | Sun Microsystems, Inc. | Local and global register partitioning in a VLIW processor |
| US6279100B1 (en) | 1998-12-03 | 2001-08-21 | Sun Microsystems, Inc. | Local stall control method and structure in a microprocessor |
| US6718457B2 (en) | 1998-12-03 | 2004-04-06 | Sun Microsystems, Inc. | Multiple-thread processor for threaded software applications |
| US6205543B1 (en) | 1998-12-03 | 2001-03-20 | Sun Microsystems, Inc. | Efficient handling of a large register file for context switching |
| US6674440B1 (en) | 1999-04-05 | 2004-01-06 | 3Dlabs, Inc., Inc. Ltd. | Graphics processor for stereoscopically displaying a graphical image |
| US6625634B1 (en) | 1999-10-01 | 2003-09-23 | Sun Microsystems, Inc. | Efficient implementation of multiprecision arithmetic |
| US6320813B1 (en) | 2000-03-02 | 2001-11-20 | Sun Microsystems, Inc. | Decoding of a register file |
| US6704855B1 (en) * | 2000-06-02 | 2004-03-09 | International Business Machines Corporation | Method and apparatus for reducing encoding needs and ports to shared resources in a processor |
| DE10043003A1 (de) * | 2000-09-01 | 2002-03-14 | Infineon Technologies Ag | Programmgesteuerte Einheit |
| US20040268098A1 (en) * | 2003-06-30 | 2004-12-30 | Yoav Almog | Exploiting parallelism across VLIW traces |
| US9558042B2 (en) * | 2004-03-13 | 2017-01-31 | Iii Holdings 12, Llc | System and method providing object messages in a compute environment |
| US20070266388A1 (en) | 2004-06-18 | 2007-11-15 | Cluster Resources, Inc. | System and method for providing advanced reservations in a compute environment |
| US8271980B2 (en) | 2004-11-08 | 2012-09-18 | Adaptive Computing Enterprises, Inc. | System and method of providing system jobs within a compute environment |
| US8863143B2 (en) | 2006-03-16 | 2014-10-14 | Adaptive Computing Enterprises, Inc. | System and method for managing a hybrid compute environment |
| US8631130B2 (en) | 2005-03-16 | 2014-01-14 | Adaptive Computing Enterprises, Inc. | Reserving resources in an on-demand compute environment from a local compute environment |
| US9231886B2 (en) | 2005-03-16 | 2016-01-05 | Adaptive Computing Enterprises, Inc. | Simple integration of an on-demand compute environment |
| CA2603577A1 (en) | 2005-04-07 | 2006-10-12 | Cluster Resources, Inc. | On-demand access to compute resources |
| US20090019238A1 (en) * | 2007-07-10 | 2009-01-15 | Brian David Allison | Memory Controller Read Queue Dynamic Optimization of Command Selection |
| US7761669B2 (en) * | 2007-07-10 | 2010-07-20 | International Business Machines Corporation | Memory controller granular read queue dynamic optimization of command selection |
| US11720290B2 (en) | 2009-10-30 | 2023-08-08 | Iii Holdings 2, Llc | Memcached server functionality in a cluster of data processing nodes |
| US20130339689A1 (en) * | 2011-12-29 | 2013-12-19 | Srikanth T. Srinivasan | Later stage read port reduction |
| US9632783B2 (en) * | 2014-10-03 | 2017-04-25 | Qualcomm Incorporated | Operand conflict resolution for reduced port general purpose register |
| US10514911B2 (en) | 2014-11-26 | 2019-12-24 | International Business Machines Corporation | Structure for microprocessor including arithmetic logic units and an efficiency logic unit |
| KR101993028B1 (ko) * | 2015-02-05 | 2019-06-26 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 |
| WO2022082046A1 (en) * | 2020-10-15 | 2022-04-21 | The Regents Of The University Of California | Breathing operand windows to exploit bypassing in graphics processing units |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH081599B2 (ja) * | 1988-02-24 | 1996-01-10 | 三菱電機株式会社 | データ処理装置 |
| US5293500A (en) * | 1989-02-10 | 1994-03-08 | Mitsubishi Denki K.K. | Parallel processing method and apparatus |
| US5129067A (en) * | 1989-06-06 | 1992-07-07 | Advanced Micro Devices, Inc. | Multiple instruction decoder for minimizing register port requirements |
| US5222240A (en) * | 1990-02-14 | 1993-06-22 | Intel Corporation | Method and apparatus for delaying writing back the results of instructions to a processor |
| JP2911278B2 (ja) * | 1990-11-30 | 1999-06-23 | 松下電器産業株式会社 | プロセッサ |
| US5287467A (en) * | 1991-04-18 | 1994-02-15 | International Business Machines Corporation | Pipeline for removing and concurrently executing two or more branch instructions in synchronization with other instructions executing in the execution unit |
| JP2539974B2 (ja) * | 1991-11-20 | 1996-10-02 | 富士通株式会社 | 情報処理装置におけるレジスタの読出制御方式 |
| JPH05165639A (ja) * | 1991-12-13 | 1993-07-02 | Fujitsu Ltd | 並列処理装置におけるレジスタ読み出し方法およびレジスタ読み出し装置 |
| JP3202108B2 (ja) * | 1992-09-16 | 2001-08-27 | 富士通株式会社 | パイプライン処理を用いたプロセッサ |
| JP3644959B2 (ja) * | 1992-09-29 | 2005-05-11 | セイコーエプソン株式会社 | マイクロプロセッサシステム |
| DE69325785T2 (de) * | 1992-12-29 | 2000-02-17 | Koninklijke Philips Electronics N.V., Eindhoven | Verbesserte Architektur für Prozessor mit sehr langem Befehlswort |
-
1995
- 1995-03-31 US US08/414,873 patent/US5761475A/en not_active Expired - Lifetime
-
1996
- 1996-03-14 EP EP96301745A patent/EP0735463A3/en not_active Withdrawn
- 1996-03-29 JP JP8099598A patent/JPH0926877A/ja not_active Withdrawn
- 1996-03-30 KR KR1019960009907A patent/KR960035259A/ko not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010128582A1 (ja) * | 2009-05-08 | 2010-11-11 | パナソニック株式会社 | プロセッサ |
| JP2010262542A (ja) * | 2009-05-08 | 2010-11-18 | Panasonic Corp | プロセッサ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5761475A (en) | 1998-06-02 |
| EP0735463A3 (en) | 2001-02-07 |
| KR960035259A (ko) | 1996-10-24 |
| EP0735463A2 (en) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0926877A (ja) | 読取りおよび／または書込みポートのバンドワイドが狭いレジスタ・ファイルを有するコンピュータ・プロセッサ | |
| US11163582B1 (en) | Microprocessor with pipeline control for executing of instruction at a preset future time | |
| US11204770B2 (en) | Microprocessor having self-resetting register scoreboard | |
| JP3955305B2 (ja) | 縮小命令セット・コンピュータ・マイクロプロセッサーの構造 | |
| US7028170B2 (en) | Processing architecture having a compare capability | |
| US5546597A (en) | Ready selection of data dependent instructions using multi-cycle cams in a processor performing out-of-order instruction execution | |
| US5615385A (en) | Method and apparatus for zero extension and bit shifting to preserve register parameters in a microprocessor utilizing register renaming | |
| US5701430A (en) | Cross-cache-line compounding algorithm for scism processors | |
| JP2010532063A (ja) | 条件命令を無条件命令および選択命令へと拡張する方法およびシステム | |
| US20090063735A1 (en) | Method and Apparatus for Operating an Age Queue for Memory Request Operations in a Processor of an Information Handling System | |
| WO1996012228A1 (en) | Redundant mapping tables | |
| WO2007092528A2 (en) | Thread optimized multiprocessor architecture | |
| US6397326B1 (en) | Method and circuit for preloading prediction circuits in microprocessors | |
| US6202139B1 (en) | Pipelined data cache with multiple ports and processor with load/store unit selecting only load or store operations for concurrent processing | |
| US5909587A (en) | Multi-chip superscalar microprocessor module | |
| US9886278B2 (en) | Computing architecture and method for processing data | |
| US20060259747A1 (en) | Long instruction word processing with instruction extensions | |
| US5924120A (en) | Method and apparatus for maximizing utilization of an internal processor bus in the context of external transactions running at speeds fractionally greater than internal transaction times | |
| US5727177A (en) | Reorder buffer circuit accommodating special instructions operating on odd-width results | |
| US6851033B2 (en) | Memory access prediction in a data processing apparatus | |
| US20100325631A1 (en) | Method and apparatus for increasing load bandwidth | |
| US7302553B2 (en) | Apparatus, system and method for quickly determining an oldest instruction in a non-moving instruction queue | |
| JP3756410B2 (ja) | 述語データを提供するシステム | |
| CN1124546C (zh) | 一种超标量处理器及在该超标量处理器中完成指令的方法 | |
| US8006042B2 (en) | Floating point bypass retry |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040901 |