JPH0926983A - 論理シミュレーション装置 - Google Patents

論理シミュレーション装置

Info

Publication number
JPH0926983A
JPH0926983A JP7174911A JP17491195A JPH0926983A JP H0926983 A JPH0926983 A JP H0926983A JP 7174911 A JP7174911 A JP 7174911A JP 17491195 A JP17491195 A JP 17491195A JP H0926983 A JPH0926983 A JP H0926983A
Authority
JP
Japan
Prior art keywords
power consumption
cell
time
simulation
calculated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7174911A
Other languages
English (en)
Inventor
Hirohisa Sakai
寛久 境井
Noriko Miyamoto
典子 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp, Mitsubishi Electric Semiconductor Systems Corp filed Critical Renesas Design Corp
Priority to JP7174911A priority Critical patent/JPH0926983A/ja
Publication of JPH0926983A publication Critical patent/JPH0926983A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 遅延時間の消費電力への依存性を考慮する。 【構成】 シミュレーション時刻が更新されるごとに、
対象回路を構成する各セルの入力ピンに信号変化（イベ
ント）があるか否かをステップＳ１で判定する。そし
て、イベントが発生するセルに対してのみ、ステップＳ
２でそのセルの消費電力を算出し、ステップＳ３、Ｓ４
で、消費電力に依存する遅延時間を算出する。ステップ
Ｓ５で遅延時間後のシミュレーション時刻をテーブルに
書き込む。ステップＳ８では、テーブルに書き込まれた
時刻の中で、現在のシミュレーション時刻に一致するも
のがあれば、シミュレーション結果を出力する。また、
ステップＳ９では、消費電力を表示装置の画面上にリア
ルタイムで出力する。 【効果】 消費電力への依存性を反映した遅延時間を取
り入れた論理シミュレーションが実現する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、論理シミュレー
ション装置に関し、特に、消費電力に依存する遅延時間
を取り入れた論理シミュレーションを実現するための改
良に関する。
【０００２】
【従来の技術】ＬＳＩ（大規模集積回路）などの回路設
計において、シミュレーション、すなわち計算機上に対
象とする回路（対象回路）のモデルを構築し、その動作
を模擬（シミュレート）する技術が、実機組立前の設計
検証の有力な手段として利用されている。デジタル回路
を対象とする論理シミュレーションは、このシミュレー
ション技術の代表的なものである。
【０００３】論理シミュレーションでは、対象回路を
「セル」と称される所定の論理演算機能をもった構成単
位の組み合わせとして把握し、このセルのレベルでシミ
ュレーションを実行する。例えば、論理ゲート素子、そ
の集合体、ＡＬＵ（算術論理演算ユニット）、カウンタ
などがセルとして扱われる。
【０００４】図１０は、従来の論理シミュレーション装
置の構成を示すブロック図である。この装置は、接続情
報部１、遅延計算部２、シミュレーション部３、およ
び、出力・表示部４を備えている。なお、図１０には信
号の流れを矢印で示している。
【０００５】接続情報部１には接続情報１１が付与され
る。接続情報１１は、回路図で表現される対象回路のセ
ルの種類とそれらの接続に関するデータである。接続情
報部１は、この接続情報１１を読み取ることによって、
接続情報部１内に備わる所定のテーブルに格納する。テ
ーブルは、ＲＡＭなどの半導体記憶装置で構成されてお
り、遅延計算部２およびシミュレーション部３は、この
テーブルを参照しつつ演算を実行する。
【０００６】遅延計算部２には、環境条件情報１３、す
なわち、電源電圧、温度等のセルの動作環境に関するデ
ータおよび各セルを構成するデバイスの製造工程におけ
るばらつきに関するデータであるプロセス条件が入力さ
れる。遅延計算部２には、さらに、遅延時間計算用情報
１２、すなわち、各セルの内部遅延時間、入力容量、出
力容量等の各セルの遅延時間の計算のもとになる情報が
入力される。遅延計算部２は、これらのデータと接続情
報部１のテーブルに書き込まれた接続情報とを参照しつ
つ、各セルの遅延時間を算出する。そして、この遅延時
間は、遅延計算部２に備わるテーブルに格納される。
【０００７】シミュレーション部３には、論理演算機能
情報１５、すなわち、各セルの論理演算機能に関するデ
ータが入力される。シミュレーション部３には、さら
に、接続情報１１で規定される対象回路に計算機上で仮
想的に入力される入力信号の時系列的な組である入力テ
ストパターン１４が付与される。シミュレーション部３
は、接続情報部１のテーブルに格納される接続情報１
１、遅延計算部２のテーブルに格納される遅延時間、論
理演算機能情報１５、および入力テストパターン１４に
もとづいて論理シミュレーションを実行する。
【０００８】すなわち、この装置では、セルの遅延時間
を考慮した論理シミュレーションが行われる。そして、
シミュレーションの結果、すなわち、時間の進行にとも
なって変化する各セルの出力端子の信号値などが、出力
・表示部４に出力あるいは表示される。出力・表示部４
は、例えばプリンタなどの出力装置、あるいはＣＲＴな
どの表示装置を備えている。
【０００９】
【発明が解決しようとする課題】図１０の装置に例示さ
れるように、遅延時間を考慮したシミュレーションを実
行する従来の論理シミュレーション装置では、各セルの
遅延時間は、電源電圧、温度、プロセス条件をも考慮し
て算出される。しかしながら、この温度は固定値であっ
て、各セルの消費電力すなわち損失熱にともなう温度上
昇による遅延時間の変化については、考慮がなされてい
なかった。
【００１０】この発明は、従来の装置における上記した
問題点を解消するためになされたもので、消費電力への
依存性が考慮された遅延時間を取り入れた論理シミュレ
ーションを可能にする論理シミュレーション装置を提供
することを目的とする。
【００１１】
【課題を解決するための手段】第１の発明の装置は、対
象回路の論理シミュレーションを、当該対象回路を構成
する各セルの遅延時間を取り入れて実行する論理シミュ
レーション装置において、前記各セルの消費電力を算出
し、当該消費電力がもたらす前記各セルの温度変化への
依存性を反映するように前記遅延時間を算出することを
特徴とする。
【００１２】第２の発明の装置は、第１の発明の論理シ
ミュレーション装置において、各セルに対して、その入
力ピンに入力される信号に変化が発生するごとに、前記
消費電力を算出することを特徴とする。
【００１３】第３の発明の装置は、第１の発明の論理シ
ミュレーション装置において、表示装置の画面上に前記
対象回路の回路図を表示するとともに、当該回路図内に
前記各セルの前記消費電力を表示し、しかも、シミュレ
ーション時刻の進行にともなって前記消費電力が新たに
算出される度に更新することによって、リアルタイムで
前記消費電力を表示することを特徴とする。
【００１４】第４の発明の装置は、第３の発明の論理シ
ミュレーション装置において、前記回路図内の前記各セ
ルを表示する部分を前記消費電力の大きさに対応する複
数種類の色で着色表示することによって、前記消費電力
を表示することを特徴とする。
【００１５】
【作用】第１の発明の装置では、各セルの遅延時間を取
り入れた論理シミュレーションを実行するに際して、各
セルの消費電力による温度変化への依存性を考慮した遅
延時間が算出されるので、精度の良いシミュレーション
が実現する。
【００１６】第２の発明の装置では、各セルの消費電力
の算出が、入力ピンへの入力信号の変化が発生するご
と、すなわち、消費電力の値に変化が現れる時期ごとに
行われるので、不必要に演算量を増やすことなく消費電
力の算出が行われる。
【００１７】第３の発明の装置では、対象回路の回路図
が画面上に表示されるとともに、各セルの消費電力がリ
アルタイムで表示されるので、消費電力の変化に関する
知見が容易に得られる。
【００１８】第４の発明の装置では、各セルを表示する
部分を消費電力の大きさに対応する複数種類の色で着色
表示するので、消費電力の変化の目視による把握が一層
容易である。
【００１９】
【発明の実施の形態】
＜１．装置の構成と動作の概略＞図２は実施形態の論理
シミュレーション装置の構成を示すブロック図である。
なお、以下の図において、図１０に示した従来装置と同
一部分については、同一符号を付してその詳細な説明を
略する。この実施形態の装置では、シミュレーション部
１０が、入力されるセルの消費電力計算用情報１６にも
とづいて各セルの消費電力を算出するとともに、この消
費電力を考慮して遅延時間を算出する点が、従来装置と
は特徴的に異なっている。
【００２０】また、出力・表示部１７が例えばＣＲＴ等
の表示装置を備えており、この表示装置が各セルの消費
電力を色または数値等でシミュレーションの進行にとも
なってリアルタイムで表示する点が、さらに特徴的に異
なっている。消費電力計算用情報１６としては、各セル
の入力信号の値ごとの消費電力に関するデータが準備さ
れる。
【００２１】図３は対象回路の一例を示す回路図であ
る。セルＣ１〜Ｃ３のそれぞれは論理ゲート素子であ
り、セルＣ４は論理ゲート素子Ｃ５〜Ｃ７の集合体であ
る。図３の回路図に例示される対象回路の構成に関する
データ、すなわち各セルＣ１〜Ｃ４の種類、およびそれ
らの間の接続に関するデータは、接続情報１１として接
続情報部１へ入力される。接続情報部１および遅延計算
部２の動作は、従来装置におけると同様である。
【００２２】図１は、シミュレーション部１０の動作の
流れを示すフローチャートであり、図４は、図３の対象
回路を例とした論理シミュレーションの進行にともなう
対象回路の各部の値（「０」または「１」の値）の時間
に沿った変化を示すタイミングチャートである。以下
に、これらの図を参照しつつ、図３の対象回路を例とし
て実施形態の装置の動作を説明する。
【００２３】図４の上方には、シミュレーション部１０
に入力される入力テストパターン１４の一例が示されて
いる。図４に示されるように、入力テストパターン１４
は、図３の対象回路への入力信号Ｄ1〜Ｄ4の時系列の形
で付与される。シミュレーション部１０は、入力テスト
パターン１４が変化する時間間隔に比べてはるかに小さ
い時間幅（単位時間）で一段階ずつシミュレーション時
刻を進めつつ、シミュレーションを実行する。
【００２４】図１に示すように、シミュレーション部１
０の動作が開始されると、まず、ステップＳ１におい
て、対象回路の中の一つのセルを探し出し、そのセルの
入力ピン（入力端子）にイベント、すなわち信号値の変
化があるか否かが判断される。もしも、信号値に変化が
あれば、処理はステップＳ２へと移行する。
【００２５】ステップＳ２では、入力ピンにイベントが
見いだされたそのセルについて、消費電力が算出され
る。消費電力は、消費電力計算用情報１６と入力ピンの
信号値とにもとづいて算出される。その計算手順の詳細
については後述する。
【００２６】つづくステップＳ３では、消費電力に依存
する遅延係数が、ステップＳ２で得られた消費電力の値
とにもとづいて算出される。そして、つぎのステップＳ
４では、消費電力に依存する遅延時間が、遅延計算部２
のテーブルに格納される遅延時間の値と、ステップＳ３
で得られた遅延係数とにもとづいて算出される。これら
のステップＳ３、Ｓ４における計算の手順の詳細につい
ても後述する。
【００２７】つぎに、ステップＳ５では、遅延時間にも
とづいてスケジューリングが行われる。すなわち、現在
のシミュレーション時刻から遅延時間後の時刻が算出さ
れるとともに、シミュレーション部１０が備えるテーブ
ルに格納される。
【００２８】つぎに、ステップＳ６において、対象回路
内に他のセルが残っているか否かが判定される。他のセ
ルが残っておれば、処理はステップＳ１へと戻って、残
りのセルの一つについて、ステップＳ１以降の処理が反
復される。あるセルにおいて、すべての入力ピンにイベ
ントがなければ、処理はステップＳ１からステップＳ６
へと飛躍し、ステップＳ２〜Ｓ５の処理は省かれる。こ
のようにして、入力端子にイベントが発生した対象回路
内のすべてのセルについて、順次、ステップＳ１〜Ｓ５
の処理が行われる。
【００２９】つぎに、処理はステップＳ７へと移行し、
シミュレーション時刻が単位時間分進められる。すなわ
ち、シミュレーション時刻が一段階更新される。そし
て、つづくステップＳ８において、スケジューリングさ
れた時刻の中で、更新されたシミュレーション時刻に一
致するものがあれば、シミュレーション結果が出力・表
示部１７へと出力される。出力・表示部１７へ出力され
たシミュレーション結果は、例えば出力・表示部１７が
備えるプリンタによってプリント出力される。出力・表
示部１７からは、例えば、各セルの出力信号の値および
消費電力の値が、現在のシミュレーション時刻の値とと
もに出力される。
【００３０】つぎに、ステップＳ９において、ステップ
Ｓ２で算出された消費電力の値が、出力・表示部１７へ
と出力される。出力された消費電力の値は、出力・表示
部１７が備えるＣＲＴ等の表示装置にリアルタイムで表
示される。後述するように、消費電力はＣＲＴに映し出
された対象回路の回路図上に、色または数値、あるいは
双方で表示される。
【００３１】つぎに、処理はステップＳ１０へと移行
し、シミュレーション時刻が、あらかじめ設定されるシ
ミュレーション終了時刻に達しているか否かが判定され
る。終了時刻に達していなければ、処理はステップＳ１
へと戻り、達しておればすべての処理を終了する。
【００３２】図４のタイミングチャートにおいて、シミ
ュレーション時刻が、例えば時刻ｔ1にあるときには、
対象回路を構成するセルＣ１〜Ｃ４の中で、唯一入力ピ
ンに信号の変化が発生するセルＣ１に対して、ステップ
Ｓ２〜ステップＳ５の処理が実行される。セルＣ１で
は、時刻ｔ1において、入力ピンＩ11に信号値の変化が
発生している。
【００３３】ステップＳ２の処理によって、セルＣ１に
おける前回のイベント発生時点すなわち時刻ｔ0から、
現在時刻ｔ1までの期間での消費電力が算出される。そ
うして、ステップＳ３〜ステップＳ４の処理によって、
セルＣ１の出力ピンＥ1の出力の遅延時間Ｔ1が、ステッ
プＳ２で算出された消費電力を考慮した上で算出され
る。そして、ステップＳ５において、時刻ｔ1から遅延
時間Ｔ1後の時刻ｔ2がスケジューリングされる。
【００３４】その後、シミュレーション時刻が一段階ず
つ更新され、やがて時刻ｔ2に達すると、時刻ｔ1におい
てスケジューリングされた時刻と現在時刻ｔ2とが一致
する。このため、時刻ｔ2では、ステップＳ８において
シミュレーション結果が出力される。図４のタイミング
チャートには、対象回路のいずれかのセルにイベントが
発生する時刻ｔ0〜ｔ13、および算出される遅延時間Ｔ1
〜Ｔ6が例示されている。
【００３５】以上のように、この論理シミュレーション
装置では、遅延時間を取り入れたシミュレーションが実
行され、しかも算出される遅延時間にはその消費電力依
存性が考慮されている。このため、対象回路の挙動を従
来装置に比べて高い精度で模擬することが可能である。
【００３６】また、消費電力の算出は、各セルにイベン
トが発生するごとに行われる。すなわち、消費電力の値
に変化が発生するごとに行われるので、消費電力の算出
が無駄のない少ない演算量で行われる。
【００３７】＜２．遅延時間算出の詳細＞つぎに、ステ
ップＳ２〜ステップＳ４で実行される消費電力および遅
延時間の算出の手順の一例について詳細に説明する。図
５は、最も一般化されたセルの回路図であり、一般にｎ
（ｎ≧１）個の入力ピンＩ1〜Ｉnおよびｍ（ｍ≧１）個
の出力ピンＯ1〜Ｏmを備えている。まず、最も簡単な、
ｎ＝１の場合、すなわち、セルの入力端子が１個である
場合について説明する。
【００３８】この簡単なセルにおいて、入力ピンＩ1の
信号値は、論理シミュレーションの進行にともなって、
図６のタイミングチャートに示すように時間とともに推
移する。図６において、Δｔ0、Δｔ1、Δｔ2は、それ
ぞれ入力ピンＩ1へ入力される信号の値が、Ｓ０、Ｓ
１、Ｓ２である期間の長さを表している。各期間Δ
ｔ0、Δｔ1、Δｔ2における消費電力Ｐ０、Ｐ１、Ｐ２
は、それぞれ、入力ピンＩ1への入力信号がＳ０からＳ
１へ、Ｓ１からＳ２へ、Ｓ２からつぎの信号値へと変化
するシミュレーション時刻において算出される。
【００３９】これらのＰ０〜Ｐ２は、Ｐ０＝ｆ（０，Δ
ｔ0，CELL１，Ｉ1）、Ｐ１＝ｆ（Ｐ０，Δｔ1，CELL
１，Ｉ1）、および、Ｐ２＝ｆ（Ｐ１，Δｔ2，CELL１，
Ｉ1）、で与えられる。ここでｆ（）は、各セルの特性
を考慮して適切に定義された関数であり、消費電力計算
用情報１６によって付与される。関数ｆ（）は、一般に
はセルごとに異なる関数であり、このことを反映して、
セルを識別する変数（第３番目の独立変数）に依存した
形で与えられている。ここでは、図５のセルCELL１の消
費電力Ｐnを算出するために、第３番目の独立変数に
は、「CELL１」が入力されている。第４番目の独立変数
Ｉ1は、入力ピンＩ1の信号変化の有無を表現する２値変
数である。
【００４０】一般に、第ｎ回目のイベント発生時点にお
いて、前回（第ｎ−１回）のイベント発生時から今回
（第ｎ回）のイベント発生時までの期間Δｔn-1におけ
る消費電力Ｐnは、Ｐn＝ｆ（Ｐn-1，Δｔn-1，CELL１，
Ｉ1）、で与えられる。消費電力Ｐnが、前回のイベント
時に算出された消費電力Ｐn-1に依存しているのは、関
数ｆ（）を、消費電力Ｐn-1と、消費電力Ｐn-1からの変
動分ΔＰとの和の形式で与えているためである。すなわ
ち、Ｐn＝Ｐn-1＋ΔＰ、で消費電力Ｐnが与えられる。
【００４１】消費電力Ｐnを、このように前回の値とそ
れからの変動分の和の形式で与えるのではなく、直接に
与えることも可能である。その場合には、消費電力Ｐn
は消費電力Ｐn-1には依存しない。
【００４２】図５のセルにおいて入力ピンが１個に限定
されない一般の場合には、消費電力Ｐnは、Ｐn＝ｆ（Ｐ
n-1，Δｔn-1，CELL１，Ｓｐｉｎ）、で与えられる。こ
こで、独立変数Ｓｐｉｎは、各入力ピンごとに入力信号
に変化があったか否かを表現する２値変数の組である。
すなわち、各入力ピンＩ1〜Ｉnごとに、入力信号の変化
があったか否かを１または０で表現するフラグを格納す
るテーブルが、シミュレーション部１０には準備されて
おり、このフラグを参照しつつ消費電力Ｐnの算出が行
われる。
【００４３】以上の手順によって、セルの入力ピンにイ
ベントが発生するたびに、セルの消費電力Ｐnが算出さ
れる（ステップＳ２）。セルの遅延係数Ｐcoefは、算出
された消費電力Ｐnを用いて、Ｐcoef＝ｇ（Ｐn，CELL
１）、にもとづいて算出される（ステップＳ３）。ここ
で、ｇ（）は、消費電力Ｐnとセルを識別する変数とに
依存する関数であり、各セルの熱的特性すなわち消費電
力と温度上昇との関係、遅延時間の温度依存性を考慮し
て適切に定義される。
【００４４】例えば入力ピンＩ1の入力信号に変化があ
った後に、それにともなって出力ピンＯ1の出力信号に
変化が現れるまでには、図７に例示するように、一般に
遅延時間Ｔだけの遅れが生じる。消費電力を考慮しない
遅延時間Ｔについては、遅延計算部２で既に算出され、
テーブルに格納されている。ステップＳ４では、消費電
力を考慮しない遅延時間ＴとステップＳ３で算出された
遅延係数Ｐcoefとを用いて、消費電力に依存する遅延時
間Ｔｐが、Ｔｐ＝Ｔ・Ｐcoef、にもとづいて算出され
る。
【００４５】以上の手順によって、消費電力に起因する
セルの温度変化を考慮した遅延時間Ｔｐが算出される。
【００４６】＜３．遅延時間表示の詳細＞つぎに、ステ
ップＳ９における消費電力出力処理について説明する。
図８に示すように、出力・表示部１７には、各セルごと
に消費電力の値を格納する消費電力テーブルが備わって
いる。新たに算出された消費電力がステップＳ９におい
てシミュレーション部１０から出力されるごとに、テー
ブル内の消費電力の値が書き換えられる。すなわち、消
費電力テーブルは、各セルごとの消費電力の値を、シミ
ュレーションの進行にともなってリアルタイムで保持す
る。
【００４７】出力・表示部１７には、さらに、表示装置
の画面上に色分けを行うための色指定テーブルが備わっ
ている。図９は、色指定テーブルの一例を示す構造図で
ある。色指定テーブルでは、消費電力の値を複数段階に
区分し、各段階ごとに表示すべき色が指定されている。
例えば、消費電力Ｐの値が、Ｐｂ≦Ｐ＜Ｐｃの範囲にあ
るときには、緑色が割り当てられる。
【００４８】出力・表示部１７は、シミュレーションが
進行する間、図３に例示する対象回路の回路図を表示装
置の画面上に常時表示する。そして、消費電力テーブル
に保持される各セルＣ１〜Ｃ４の消費電力の値に対応し
た色を色指定テーブルから選択し、各セルＣ１〜Ｃ４の
回路記号すなわち各セルＣ１〜Ｃ４を表示する部分を、
選択された色でそれぞれ着色表示する。同時に、各セル
Ｃ１〜Ｃ４の消費電力の値を、各セルＣ１〜Ｃ４内に数
値で表示する。
【００４９】シミュレーションの進行にともなって、消
費電力テーブルの内容がリアルタイムで更新されるため
に、消費電力に対応した画面上の着色表示、および数値
表示は、リアルタイムで各セルの消費電力を表現する。
なお、複数の論理ゲート素子で構成される上位のセルＣ
４に関する表示は、セルＣ４の消費電力に対応する一つ
の表示とする代わりに、その下位のセルＣ５〜Ｃ７ごと
に個別に行ってもよい。
【００５０】以上のように、この論理シミュレーション
装置では、画面上の回路図内に各セルの消費電力がリア
ルタイムで表示される。このため、この論理シミュレー
ション装置を操作ないし利用するオペレータは、対象回
路の消費電力の推移を容易に把握することができる。特
に、消費電力の大きさが着色で表示されることによっ
て、目視による把握が一層容易化されている。
【００５１】
【発明の効果】第１の発明の装置では、遅延時間を考慮
した論理シミュレーションを実行するに際して、各セル
の消費電力による温度変化への依存性を考慮した遅延時
間が算出されるので、従来装置にない精度の高いシミュ
レーションが実現する。
【００５２】第２の発明の装置では、各セルの消費電力
の算出が、入力ピンへの入力信号の変化が発生するごと
に行われるので、消費電力の算出が適切な演算量で無駄
なく行われる。
【００５３】第３の発明の装置では、対象回路の回路図
が画面上に表示されるとともに、各セルの消費電力がリ
アルタイムで表示されるので、オペレータは消費電力の
変化に関する知見を容易に得ることができる。
【００５４】第４の発明の装置では、各セルを表示する
部分を消費電力の大きさに対応する複数種類の色で着色
表示するので、消費電力の変化の目視による把握が一層
容易である。
【図面の簡単な説明】
【図１】 実施形態のシミュレーション部の動作を示す
フローチャートである。
【図２】 実施形態の装置の構成を示すブロック図であ
る。
【図３】 対象回路の一例を示す回路図である。
【図４】 図３の回路を対象回路としたときのタイミン
グチャートである。
【図５】 一般化されたセルの回路図である。
【図６】 図５のセルを対象回路としたときのタイミン
グチャートである。
【図７】 図５のセルを対象回路としたときのタイミン
グチャートである。
【図８】 消費電力テーブルの構造を示す図である。
【図９】 色指定テーブルの構造を示す図である。
【図１０】 従来の装置の構成を示すブロック図であ
る。
【符号の説明】
Ｃ１〜Ｃ７ セル、Ｉ11，Ｉ12，Ｉ21，Ｉ22，Ｉ3，Ｉ
41，Ｉ42，Ｉ43，Ｉ1〜ｉn 入力ピン。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 対象回路の論理シミュレーションを、当
    該対象回路を構成する各セルの遅延時間を取り入れて実
    行する論理シミュレーション装置において、 前記各セルの消費電力を算出し、当該消費電力がもたら
    す前記各セルの温度変化への依存性を反映するように前
    記遅延時間を算出することを特徴とする論理シミュレー
    ション装置。
  2. 【請求項２】 請求項１に記載の論理シミュレーション
    装置において、 各セルに対して、その入力ピンに入力される信号に変化
    が発生するごとに、前記消費電力を算出することを特徴
    とする論理シミュレーション装置。
  3. 【請求項３】 請求項１に記載の論理シミュレーション
    装置において、 表示装置の画面上に前記対象回路の回路図を表示すると
    ともに、当該回路図内に前記各セルの前記消費電力を表
    示し、しかも、シミュレーション時刻の進行にともなっ
    て前記消費電力が新たに算出される度に更新することに
    よって、リアルタイムで前記消費電力を表示することを
    特徴とする論理シミュレーション装置。
  4. 【請求項４】 請求項３に記載の論理シミュレーション
    装置において、 前記回路図内の前記各セルを表示する部分を前記消費電
    力の大きさに対応する複数種類の色で着色表示すること
    によって、前記消費電力を表示することを特徴とする論
    理シミュレーション装置。
JP7174911A 1995-07-11 1995-07-11 論理シミュレーション装置 Pending JPH0926983A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7174911A JPH0926983A (ja) 1995-07-11 1995-07-11 論理シミュレーション装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7174911A JPH0926983A (ja) 1995-07-11 1995-07-11 論理シミュレーション装置

Publications (1)

Publication Number Publication Date
JPH0926983A true JPH0926983A (ja) 1997-01-28

Family

ID=15986860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7174911A Pending JPH0926983A (ja) 1995-07-11 1995-07-11 論理シミュレーション装置

Country Status (1)

Country Link
JP (1) JPH0926983A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8423937B2 (en) 2009-08-05 2013-04-16 Fujitsu Semiconductor Limited Support program, design support device, and design support method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8423937B2 (en) 2009-08-05 2013-04-16 Fujitsu Semiconductor Limited Support program, design support device, and design support method

Similar Documents

Publication Publication Date Title
US7024636B2 (en) Chip management system
US5016204A (en) Expert system for performing diagnostic and redesign operations incorporating multiple levels of simulation detail
US6675139B1 (en) Floor plan-based power bus analysis and design tool for integrated circuits
EP0614152A2 (en) System for optimal electronic debugging and verification employing scheduled cutover of alternative logic simulations
US5907698A (en) Method and apparatus for characterizing static and dynamic operation of an architectural system
US20100223041A1 (en) Mixed-domain analog/rf simulation
JP2010218252A (ja) 統計的タイミング解析用セルライブラリ作成装置、統計的タイミング解析装置、統計的タイミング解析用セルライブラリ作成方法および統計的タイミング解析方法
US4628471A (en) Digital system simulation method and apparatus having two signal-level modes of operation
WO2020053991A1 (ja) 製造システム設計支援装置
CN115756373A (zh) 一种显示验证方法、仿真平台、装置、介质和设备
JPH0926983A (ja) 論理シミュレーション装置
CN117648900A (zh) 一种统计眼图的仿真方法、装置、设备及存储介质
JPH1116795A (ja) 半導体特性シミユレーシヨン装置及びその方法
US20040019510A1 (en) Production management system, program, information storage medium and method of production control
JPH1011116A (ja) データ処理装置、シミュレーション方法、及び記録媒体
JPH0756976A (ja) 論理回路のシミュレーション装置
JP3654941B2 (ja) 論理シミュレーション方法及び論理シミュレータ
JPH10124539A (ja) シミュレーション方法、およびライブラリデータベース
JP2968758B2 (ja) 論理シミュレーションのパターンデータ表示方法
JPH1078985A (ja) 原価積み上げシミュレーションシステム
JPH04305740A (ja) 処理状況表示方法
JP4673689B2 (ja) 論理合成方法及び論理合成装置
JPS59117660A (ja) シミユレ−シヨン状態復元処理方式
JP2000259686A (ja) ゲート遅延計算方法、ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体
JPH09259170A (ja) 集積回路用セルの波形情報ライブラリ作成装置