JPH09270645A - 低雑音増幅器 - Google Patents
低雑音増幅器Info
- Publication number
- JPH09270645A JPH09270645A JP9000391A JP39197A JPH09270645A JP H09270645 A JPH09270645 A JP H09270645A JP 9000391 A JP9000391 A JP 9000391A JP 39197 A JP39197 A JP 39197A JP H09270645 A JPH09270645 A JP H09270645A
- Authority
- JP
- Japan
- Prior art keywords
- matching means
- common
- transistor
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/226—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with junction-FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
- H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 雑音及び入力電力の同時整合が可能な低雑音
増幅器を提供する。 【解決手段】 入力端の入力整合手段と、出力端の出力
整合手段と、前記入力整合手段と前記出力整合手段との
間に直列接続された共通ソーストランジスタ及び共通ゲ
ートトランジスタと、前記共通ソーストランジスタのソ
ースと接地点との間に接続された第１のインダクタと、
前記共通ソーストランジスタ及び共通ゲートトランジス
タの共通節点と前記共通ゲートトランジスタの出力端と
の間に接続された第２インダクタとから構成されること
により、Γopt とＧmax ポイントをさらに近くして雑音
及び入力利得の同時整合を行ない、性能改善を図る。
増幅器を提供する。 【解決手段】 入力端の入力整合手段と、出力端の出力
整合手段と、前記入力整合手段と前記出力整合手段との
間に直列接続された共通ソーストランジスタ及び共通ゲ
ートトランジスタと、前記共通ソーストランジスタのソ
ースと接地点との間に接続された第１のインダクタと、
前記共通ソーストランジスタ及び共通ゲートトランジス
タの共通節点と前記共通ゲートトランジスタの出力端と
の間に接続された第２インダクタとから構成されること
により、Γopt とＧmax ポイントをさらに近くして雑音
及び入力利得の同時整合を行ない、性能改善を図る。
Description
【０００１】
【発明の属する技術分野】本発明は低雑音増幅器に係
り、特に整合特性の改善された低雑音増幅器に関する。
り、特に整合特性の改善された低雑音増幅器に関する。
【０００２】
【従来の技術】図１５は従来の典型的な低雑音増幅器の
回路図である。この低雑音増幅器は、入出力整合回路１
０，１４及びアクティブ素子１２により構成される。
回路図である。この低雑音増幅器は、入出力整合回路１
０，１４及びアクティブ素子１２により構成される。
【０００３】図１５に示した低雑音増幅器の雑音値は次
の式で表現される。
の式で表現される。
【０００４】
【数１】 上記式１においてはＮＦmin は最小雑音値、Ｒn は正規
化された雑音抵抗、Γopt は最適雑音整合ソース反射係
数、Γs はソース反射係数である。式１の値はＮ
Ｆmin ，Ｒn 及びΓopt による。これらの量は雑音パラ
メータと知られており、実験的に決定できる。また、Ｎ
ＦはΓs の関数である。ＮＦmin を得るためにはΓs が
Γopt と同一でなければならない。この整合過程を雑音
整合と称する。
化された雑音抵抗、Γopt は最適雑音整合ソース反射係
数、Γs はソース反射係数である。式１の値はＮ
Ｆmin ，Ｒn 及びΓopt による。これらの量は雑音パラ
メータと知られており、実験的に決定できる。また、Ｎ
ＦはΓs の関数である。ＮＦmin を得るためにはΓs が
Γopt と同一でなければならない。この整合過程を雑音
整合と称する。
【０００５】次に、超高周波増幅器の電力利得を考え
る。超高周波増幅器には幾つかの利得の定義がある。超
高周波において必要なアクティブ素子１２の有限Ｓ12を
考慮する際、超高周波増幅器５の入力整合回路の設計に
有用な電力利得の概念は、回路で利用できる電力に対す
るソースで利用できる電力の比である有効電力利得ＧA
である。これは次の式で表現される。
る。超高周波増幅器には幾つかの利得の定義がある。超
高周波において必要なアクティブ素子１２の有限Ｓ12を
考慮する際、超高周波増幅器５の入力整合回路の設計に
有用な電力利得の概念は、回路で利用できる電力に対す
るソースで利用できる電力の比である有効電力利得ＧA
である。これは次の式で表現される。
【０００６】
【数２】 ここで、ＧA は負荷反射係数ΓL の関数ではなく、Γs
とアクティブ素子１２とのＳパラメータの関数になって
おり、Γs 及びＧA が最大になるようにする過程を入力
電力整合と言う。
とアクティブ素子１２とのＳパラメータの関数になって
おり、Γs 及びＧA が最大になるようにする過程を入力
電力整合と言う。
【０００７】低雑音増幅器の出力整合回路１４は、次の
式により定義される動作電力利得の概念に従う。
式により定義される動作電力利得の概念に従う。
【０００８】
【数３】 ＧP はΓS の関数ではなく、ΓL とアクティブ素子１２
とのＳパラメータの関数になっており、ΓL およびＧP
が最大になるようにする過程を出力電力整合と呼び、一
般の整合技法が適用できる。
とのＳパラメータの関数になっており、ΓL およびＧP
が最大になるようにする過程を出力電力整合と呼び、一
般の整合技法が適用できる。
【０００９】次に、超高周波増幅器の安定性を考察す
る。無条件に安定性を得るための必要充分条件が次の式
により与えられる。
る。無条件に安定性を得るための必要充分条件が次の式
により与えられる。
【００１０】
【数４】 ここで、Δ＝Ｓ21Ｓ22−Ｓ12Ｓ21である。
【００１１】アクティブ素子の安定性ファクターＫが１
より大きいときに、入出力電力の整合が得られる。
より大きいときに、入出力電力の整合が得られる。
【００１２】しかしながら、アクティブ素子のＫが１よ
り小さいときには、否定整合がない。これは電力整合ポ
イントが不安定な領域に置かれるためであり、超高周波
増幅器においては極めて日常的な例である。そこで、電
力整合のために安定性の過程が要求される。部分的に安
定なあるいは不安定なアクティブ素子は、入力（または
出力）にローディングまたは帰還技術を用いることによ
り安定化できる。
り小さいときには、否定整合がない。これは電力整合ポ
イントが不安定な領域に置かれるためであり、超高周波
増幅器においては極めて日常的な例である。そこで、電
力整合のために安定性の過程が要求される。部分的に安
定なあるいは不安定なアクティブ素子は、入力（または
出力）にローディングまたは帰還技術を用いることによ
り安定化できる。
【００１３】しかしながら、付加的な安定化回路は雑音
性能が相当に減殺される。ここで、超高周波低雑音増幅
器の設計に際しては、安定化回路の追加により望ましく
ない振動が生じることのないよう選択に注意すべきであ
る。
性能が相当に減殺される。ここで、超高周波低雑音増幅
器の設計に際しては、安定化回路の追加により望ましく
ない振動が生じることのないよう選択に注意すべきであ
る。
【００１４】共通ソース単一ゲートの電界効果トランジ
スタ（または共通ゲートのバイポーラ接合トランジス
タ）により低雑音増幅器を設計する際に、ＮＦmin を達
成するための雑音整合が高入力電圧正常波率（Voltage
Standing Wave Ratio;ＶＳＷＲ）から得られることは公
知であり、その逆の場合も成り立つ。これは最適雑音整
合ソースの反射係数Γopt と最大利用可能な電力利得整
合ソースの反射係数Ｇma x とが極めて異なるからであ
る。従って、雑音整合を得ると入力電力の整合が得られ
ず、逆に入力電力を整合させれば雑音整合ができにくく
なる。このため、ＮＦと電力利得及び入力ＶＳＷＲとを
折衷させることが求められる。
スタ（または共通ゲートのバイポーラ接合トランジス
タ）により低雑音増幅器を設計する際に、ＮＦmin を達
成するための雑音整合が高入力電圧正常波率（Voltage
Standing Wave Ratio;ＶＳＷＲ）から得られることは公
知であり、その逆の場合も成り立つ。これは最適雑音整
合ソースの反射係数Γopt と最大利用可能な電力利得整
合ソースの反射係数Ｇma x とが極めて異なるからであ
る。従って、雑音整合を得ると入力電力の整合が得られ
ず、逆に入力電力を整合させれば雑音整合ができにくく
なる。このため、ＮＦと電力利得及び入力ＶＳＷＲとを
折衷させることが求められる。
【００１５】この点、Γopt とＧmax とを一致させる
と、ＮＦmin 、最大電力利得及び低入力ＶＳＷＲを同時
に達成できる。これを雑音及び入力電力の同時整合と呼
ぶ。
と、ＮＦmin 、最大電力利得及び低入力ＶＳＷＲを同時
に達成できる。これを雑音及び入力電力の同時整合と呼
ぶ。
【００１６】
【発明が解決しようとする課題】本発明はΓopt とＧ
max を一致させることにより雑音及び入力電力の同時整
合を行うことが可能な低雑音増幅器を提供することを目
的とする。
max を一致させることにより雑音及び入力電力の同時整
合を行うことが可能な低雑音増幅器を提供することを目
的とする。
【００１７】
【課題を解決するための手段】上記目的を達成するべ
く、本発明に係る低雑音増幅器の１つは、入力端の入力
整合手段と、出力端の出力整合手段と、前記入力整合手
段と前記出力整合手段との間に直列接続された共通ソー
ストランジスタ及び共通ゲートトランジスタと、前記入
力整合手段と前記出力整合手段との間に接続された帰還
抵抗とを有することを特徴とする。
く、本発明に係る低雑音増幅器の１つは、入力端の入力
整合手段と、出力端の出力整合手段と、前記入力整合手
段と前記出力整合手段との間に直列接続された共通ソー
ストランジスタ及び共通ゲートトランジスタと、前記入
力整合手段と前記出力整合手段との間に接続された帰還
抵抗とを有することを特徴とする。
【００１８】本発明に係る別の低雑音増幅器は、入力端
の入力整合手段と、出力端の出力整合手段と、前記入力
整合手段と前記出力整合手段との間に接続された共通ゲ
ートトランジスタと、前記入力整合手段と前記出力整合
手段との間に接続された帰還インダクタとを有すること
を特徴とする。
の入力整合手段と、出力端の出力整合手段と、前記入力
整合手段と前記出力整合手段との間に接続された共通ゲ
ートトランジスタと、前記入力整合手段と前記出力整合
手段との間に接続された帰還インダクタとを有すること
を特徴とする。
【００１９】本発明に係る別の低雑音増幅器は、入力端
の入力整合手段と、出力端の出力整合手段と、前記入力
整合手段と前記出力整合手段との間に直列接続された共
通ソーストランジスタ及び共通ゲートトランジスタと、
前記入力整合手段と前記出力整合手段との間に接続され
た帰還抵抗と、前記共通ソーストランジスタ及び共通ゲ
ートトランジスタの共通節点と前記共通ゲートトランジ
スタの出力端との間に接続されたインダクタとを有する
ことを特徴とする。
の入力整合手段と、出力端の出力整合手段と、前記入力
整合手段と前記出力整合手段との間に直列接続された共
通ソーストランジスタ及び共通ゲートトランジスタと、
前記入力整合手段と前記出力整合手段との間に接続され
た帰還抵抗と、前記共通ソーストランジスタ及び共通ゲ
ートトランジスタの共通節点と前記共通ゲートトランジ
スタの出力端との間に接続されたインダクタとを有する
ことを特徴とする。
【００２０】本発明に係る別の低雑音増幅器は、入力端
の入力整合手段と、出力端の出力整合手段と、前記入力
整合手段と前記出力整合手段との間に直列接続された共
通ソーストランジスタ及び共通ゲートトランジスタと、
前記共通ソーストランジスタのソースと接地点との間に
接続されたインダクタと、前記共通ゲートトランジスタ
の出力端と接地点との間に接続された抵抗とを有するこ
とを特徴とする。
の入力整合手段と、出力端の出力整合手段と、前記入力
整合手段と前記出力整合手段との間に直列接続された共
通ソーストランジスタ及び共通ゲートトランジスタと、
前記共通ソーストランジスタのソースと接地点との間に
接続されたインダクタと、前記共通ゲートトランジスタ
の出力端と接地点との間に接続された抵抗とを有するこ
とを特徴とする。
【００２１】本発明に係る別の低雑音増幅器は、入力端
の入力整合手段と、出力端の出力整合手段と、前記入力
整合手段と前記出力整合手段との間に直列接続された共
通ソーストランジスタ及び共通ゲートトランジスタと、
前記共通ソーストランジスタのソースと接地点との間に
接続された第１のインダクタと、前記共通ソーストラン
ジスタ及び共通ゲートトランジスタの共通節点と前記共
通ゲートトランジスタの出力端との間に接続された第２
のインダクタとを有することを特徴とする。
の入力整合手段と、出力端の出力整合手段と、前記入力
整合手段と前記出力整合手段との間に直列接続された共
通ソーストランジスタ及び共通ゲートトランジスタと、
前記共通ソーストランジスタのソースと接地点との間に
接続された第１のインダクタと、前記共通ソーストラン
ジスタ及び共通ゲートトランジスタの共通節点と前記共
通ゲートトランジスタの出力端との間に接続された第２
のインダクタとを有することを特徴とする。
【００２２】本発明に係る別の低雑音増幅器は、入力端
の入力整合手段と、出力端の出力整合手段と、前記入力
整合手段と前記出力整合手段との間に直列接続された共
通エミッタトランジスタ及び共通ベーストランジスタ
と、前記共通エミッタトランジスタのエミッタと接地点
との間に接続された第１のインダクタと、前記共通エミ
ッタトランジスタ及び共通ベーストランジスタの共通節
点と前記共通ベーストランジスタの出力端との間に接続
された第２のインダクタとを有することを特徴とする。
の入力整合手段と、出力端の出力整合手段と、前記入力
整合手段と前記出力整合手段との間に直列接続された共
通エミッタトランジスタ及び共通ベーストランジスタ
と、前記共通エミッタトランジスタのエミッタと接地点
との間に接続された第１のインダクタと、前記共通エミ
ッタトランジスタ及び共通ベーストランジスタの共通節
点と前記共通ベーストランジスタの出力端との間に接続
された第２のインダクタとを有することを特徴とする。
【００２３】本発明に係る別の低雑音増幅器は、入力端
の入力整合手段と、出力端の出力整合手段と、前記入力
整合手段と前記出力整合手段との間に直列接続された共
通エミッタトランジスタ及び共通ベーストランジスタ
と、前記共通エミッタトランジスタのエミッタと接地点
との間に接続されたインダクタと、前記共通ベーストラ
ンジスタの出力端と接地点との間に接続された抵抗とを
有することを特徴とする。
の入力整合手段と、出力端の出力整合手段と、前記入力
整合手段と前記出力整合手段との間に直列接続された共
通エミッタトランジスタ及び共通ベーストランジスタ
と、前記共通エミッタトランジスタのエミッタと接地点
との間に接続されたインダクタと、前記共通ベーストラ
ンジスタの出力端と接地点との間に接続された抵抗とを
有することを特徴とする。
【００２４】
【発明の実施の形態】以下に添付図面に基づき本発明の
低雑音増幅器の実施の形態を説明する。
低雑音増幅器の実施の形態を説明する。
【００２５】図１は本発明の第１の実施の形態に係る低
雑音増幅器のアクティブ素子の回路図である。
雑音増幅器のアクティブ素子の回路図である。
【００２６】この低雑音増幅器は信号入力端と出力端と
の間にカスコード（cascode)接続されたトランジスタＭ
１，Ｍ２と、信号入力端と出力端との間に接続された帰
還抵抗Ｒ１とにより構成されている。この構造をカスコ
ード抵抗並列帰還構造（CasCode resistive Parallel F
eedback;ＣＣＰＦ）と呼ぶ。この構造は高利得、広帯域
といったカスコード構造の利点や、良好な線形性、良好
な安定性及びパラメータ変化に対する不感性といった抵
抗並列帰還構造の利点を利用できる。また、帰還抵抗を
選択することにより雑音及び入力端の電力整合を行え
る。１．５ＫΩの帰還抵抗によるΓopt （最適雑音整合
ソース反射係数）及びＧmax （最大利用可能な電力利得
整合ソース反射係数）ポイントを図２のスミス図表（Sm
ith chart)に示す。
の間にカスコード（cascode)接続されたトランジスタＭ
１，Ｍ２と、信号入力端と出力端との間に接続された帰
還抵抗Ｒ１とにより構成されている。この構造をカスコ
ード抵抗並列帰還構造（CasCode resistive Parallel F
eedback;ＣＣＰＦ）と呼ぶ。この構造は高利得、広帯域
といったカスコード構造の利点や、良好な線形性、良好
な安定性及びパラメータ変化に対する不感性といった抵
抗並列帰還構造の利点を利用できる。また、帰還抵抗を
選択することにより雑音及び入力端の電力整合を行え
る。１．５ＫΩの帰還抵抗によるΓopt （最適雑音整合
ソース反射係数）及びＧmax （最大利用可能な電力利得
整合ソース反射係数）ポイントを図２のスミス図表（Sm
ith chart)に示す。
【００２７】図２には４．５ＧＨｚにおけるカスコード
抵抗並列帰還の帰還抵抗によるΓop t 、Ｇmax 及びＳ11
のポイントが示されている。同図において、実線の円は
インピーダンス曲線を示し、点線の円はアドミタンス曲
線を示す。横軸の値はインピーダンス及びアドミタンス
の実数値を示し、円周辺の値は虚数値を示す。
抵抗並列帰還の帰還抵抗によるΓop t 、Ｇmax 及びＳ11
のポイントが示されている。同図において、実線の円は
インピーダンス曲線を示し、点線の円はアドミタンス曲
線を示す。横軸の値はインピーダンス及びアドミタンス
の実数値を示し、円周辺の値は虚数値を示す。
【００２８】図３は本発明の第２の実施の形態に係る低
雑音増幅器のアクティブ素子の回路図である。この低雑
音増幅器は、信号入力端と出力端との間に接続されたト
ランジスタＭ３と、信号入力端と出力端との間に接続さ
れたインダクタＬ１とにより構成される。この構造は共
通ゲート誘導並列帰還（Common Gate inductive Parall
el Feedback;ＣＧＰＦ）構造と呼ばれる。ＣＧがＣＳよ
り大きいＮＦmin を有し、また小利得、低安定性を有す
ることが公知であるように、低雑音増幅器には不向きで
ある。しかしながら、誘導並列帰還構造は無条件的な安
定性を与えることでＮＦmin をさらに小さくし、利得を
より大きくできる。誘導並列帰還の役割はＣds（ドレー
ンソース間のキャパシタンス）を取り除くことである。
また、図４に示すように、Ｇmax がΓopt に遥かに近く
なるようにすることができる。要求されるインダクタン
スはＬfb＝１／（ω2 Ｃds）（ωは角周波数）とするこ
とで概略の値が得られる。そこで、この技術は周波数が
増大し、素子の面積が増加するほどさらに実用性を増
す。
雑音増幅器のアクティブ素子の回路図である。この低雑
音増幅器は、信号入力端と出力端との間に接続されたト
ランジスタＭ３と、信号入力端と出力端との間に接続さ
れたインダクタＬ１とにより構成される。この構造は共
通ゲート誘導並列帰還（Common Gate inductive Parall
el Feedback;ＣＧＰＦ）構造と呼ばれる。ＣＧがＣＳよ
り大きいＮＦmin を有し、また小利得、低安定性を有す
ることが公知であるように、低雑音増幅器には不向きで
ある。しかしながら、誘導並列帰還構造は無条件的な安
定性を与えることでＮＦmin をさらに小さくし、利得を
より大きくできる。誘導並列帰還の役割はＣds（ドレー
ンソース間のキャパシタンス）を取り除くことである。
また、図４に示すように、Ｇmax がΓopt に遥かに近く
なるようにすることができる。要求されるインダクタン
スはＬfb＝１／（ω2 Ｃds）（ωは角周波数）とするこ
とで概略の値が得られる。そこで、この技術は周波数が
増大し、素子の面積が増加するほどさらに実用性を増
す。
【００２９】図４は６ＧＨｚにおけるΓopt 及びＧmax
のインピーダンス／アドミタンスマッピング、及びＣＧ
ＰＦの帰還インダクタによるΓopt 、Ｇmax 及びＳ11の
ポイントを示す。図４において、実線の円はインピーダ
ンス曲線を示し、横軸の値はインピーダンス値の実数値
を示し、円周辺の値は虚数値を示す。四角はＧmax の値
を示し、＋はΓopt の値を示す。図４からＧmax とΓ
opt のポイントはインダクタＬの値が７．５の処で最も
近くなることがわかる。
のインピーダンス／アドミタンスマッピング、及びＣＧ
ＰＦの帰還インダクタによるΓopt 、Ｇmax 及びＳ11の
ポイントを示す。図４において、実線の円はインピーダ
ンス曲線を示し、横軸の値はインピーダンス値の実数値
を示し、円周辺の値は虚数値を示す。四角はＧmax の値
を示し、＋はΓopt の値を示す。図４からＧmax とΓ
opt のポイントはインダクタＬの値が７．５の処で最も
近くなることがわかる。
【００３０】図５は本発明の第３の実施の形態に係る低
雑音増幅器のアクティブ素子の回路図である。この低雑
音増幅器は入力端と出力端との間にカスコードに接続さ
れたトランジスタＭ４，Ｍ５、入力端と出力端との間に
接続された抵抗Ｒ２、及びトランジスタＭ５に並列に接
続されたインダクタＬ２により構成される。図５に示す
構造はＣＧＰＦ及びＣＣＰＦの利点を併有しており、共
通ゲート誘導並列帰還を有するカスコード抵抗並列帰還
構造（ＣＣＰＦ＋ＣＧＰＦ）と呼ぶ。この構造はより高
い周波数（Ｘバンド）で一層有用となる。ＣＧＰＦは周
波数の増加につれて増大するＣＧ端から雑音寄与を急激
に低減させるからである。
雑音増幅器のアクティブ素子の回路図である。この低雑
音増幅器は入力端と出力端との間にカスコードに接続さ
れたトランジスタＭ４，Ｍ５、入力端と出力端との間に
接続された抵抗Ｒ２、及びトランジスタＭ５に並列に接
続されたインダクタＬ２により構成される。図５に示す
構造はＣＧＰＦ及びＣＣＰＦの利点を併有しており、共
通ゲート誘導並列帰還を有するカスコード抵抗並列帰還
構造（ＣＣＰＦ＋ＣＧＰＦ）と呼ぶ。この構造はより高
い周波数（Ｘバンド）で一層有用となる。ＣＧＰＦは周
波数の増加につれて増大するＣＧ端から雑音寄与を急激
に低減させるからである。
【００３１】図６は１２ＧＨｚにおける１．８５ｎＨ局
部帰還インダクタンス及び１．８ＫΩ広域帰還抵抗によ
る所定雑音値の円、ＣＣＰＦ＋ＣＧＰＦのＧmax 及びΓ
optのポイントを示す。図６において、実線の円はイン
ピーダンス曲線を示し、横軸の値はインピーダンスの実
数値を示し、円周辺の値は虚数値を示す。四角はＧma x
の値を、＋はΓopt の値、Γopt を中心とした円は雑音
値を示す。
部帰還インダクタンス及び１．８ＫΩ広域帰還抵抗によ
る所定雑音値の円、ＣＣＰＦ＋ＣＧＰＦのＧmax 及びΓ
optのポイントを示す。図６において、実線の円はイン
ピーダンス曲線を示し、横軸の値はインピーダンスの実
数値を示し、円周辺の値は虚数値を示す。四角はＧma x
の値を、＋はΓopt の値、Γopt を中心とした円は雑音
値を示す。
【００３２】図７は本発明の第４の実施の形態に係る低
雑音増幅器のアクティブ素子の回路図である。この低雑
音増幅器は入力端と出力端との間にカスコード接続され
たトランジスタＭ６，Ｍ７、トランジスタＭ６のソース
と接地点との間に接続されたインダクタＬ３、及び出力
端と接地点との間に接続された抵抗Ｒ３により構成され
ている。この構造をカスコード誘導直列帰還構造（ＣＣ
ＳＦ）と呼ぶ。Ｇmaxの代わりにΓopt 及びＳ11の同時
マッチングを行うことが誘導直列帰還及び共通ソース
（ＣＳ）を用い、適宜な負荷を用いることにより可能で
あることが報告されている。しかしながら、利得は直列
帰還及び負荷インピーダンスのため相当小さく、出力Ｖ
ＳＷＲが不良にならざるを得ない。
雑音増幅器のアクティブ素子の回路図である。この低雑
音増幅器は入力端と出力端との間にカスコード接続され
たトランジスタＭ６，Ｍ７、トランジスタＭ６のソース
と接地点との間に接続されたインダクタＬ３、及び出力
端と接地点との間に接続された抵抗Ｒ３により構成され
ている。この構造をカスコード誘導直列帰還構造（ＣＣ
ＳＦ）と呼ぶ。Ｇmaxの代わりにΓopt 及びＳ11の同時
マッチングを行うことが誘導直列帰還及び共通ソース
（ＣＳ）を用い、適宜な負荷を用いることにより可能で
あることが報告されている。しかしながら、利得は直列
帰還及び負荷インピーダンスのため相当小さく、出力Ｖ
ＳＷＲが不良にならざるを得ない。
【００３３】また、周波数の増加につれＧmax ポイント
がＳ12によりＳ11とは遥かに相違した値となる。カスコ
ードはかかる問題を解決しうる。カスコードの利得はＣ
Ｓの利得より遥かに大きく、出力負荷はカスコードの遥
かに小さいＳ12により入力マッチングに影響が及ばない
ことによる。
がＳ12によりＳ11とは遥かに相違した値となる。カスコ
ードはかかる問題を解決しうる。カスコードの利得はＣ
Ｓの利得より遥かに大きく、出力負荷はカスコードの遥
かに小さいＳ12により入力マッチングに影響が及ばない
ことによる。
【００３４】図８は６ＧＨｚにおけるＣＧＳＦの帰還イ
ンダクタによるΓopt 、Ｇmax 及びＳ11のポイントを示
す。図８において、実線の円はインピーダンス曲線を示
し、横軸の値はインピーダンスの実数値を示し、円周辺
の値は虚数値を示す。四角はＧmax の値、＋はΓopt の
値を示す。図８から雑音及び入力電力の同時整合が０．
８ｎＨ直列帰還で生じることがわかる。
ンダクタによるΓopt 、Ｇmax 及びＳ11のポイントを示
す。図８において、実線の円はインピーダンス曲線を示
し、横軸の値はインピーダンスの実数値を示し、円周辺
の値は虚数値を示す。四角はＧmax の値、＋はΓopt の
値を示す。図８から雑音及び入力電力の同時整合が０．
８ｎＨ直列帰還で生じることがわかる。
【００３５】図９は本発明の第５の実施の形態に係る低
雑音増幅器のアクティブ素子の回路図である。この低雑
音増幅器は、入力端と出力端との間にカスコード接続さ
れたトランジスタＭ８，Ｍ９、トランジスタＭ８のソー
スと接地点との間に接続されたインダクタＬ４、及びト
ランジスタＭ９に並列に接続されたインダクタＬ５によ
り構成されている。この構造は共通ソース誘導直列帰還
及び共通ゲート誘導並列帰還の結合でり、ＣＳＳＬ＋Ｃ
ＧＰＦと呼ぶ。この構造は共通ソース誘導直列帰還及び
共通ゲート誘導並列帰還の利点を併有する。つまり、雑
音及び入力電力の同時整合が誘導直列帰還により得ら
れ、共通ゲート（ＣＧ）端から加えられた雑音の最小化
及び良好な安定性が誘導並列帰還により得られる。
雑音増幅器のアクティブ素子の回路図である。この低雑
音増幅器は、入力端と出力端との間にカスコード接続さ
れたトランジスタＭ８，Ｍ９、トランジスタＭ８のソー
スと接地点との間に接続されたインダクタＬ４、及びト
ランジスタＭ９に並列に接続されたインダクタＬ５によ
り構成されている。この構造は共通ソース誘導直列帰還
及び共通ゲート誘導並列帰還の結合でり、ＣＳＳＬ＋Ｃ
ＧＰＦと呼ぶ。この構造は共通ソース誘導直列帰還及び
共通ゲート誘導並列帰還の利点を併有する。つまり、雑
音及び入力電力の同時整合が誘導直列帰還により得ら
れ、共通ゲート（ＣＧ）端から加えられた雑音の最小化
及び良好な安定性が誘導並列帰還により得られる。
【００３６】図１０は６ＧＨｚにおけるＣＳＳＬ＋ＣＧ
ＰＬの共通ゲート端の短絡帰還インダクタンスによるΓ
opt 、Ｇmax 及びＳ11のポイントを示す。図１０におい
て、実線の円はインピーダンス曲線を示し、横軸の値は
インピーダンスの実数値を示し、円周辺の値は虚数値を
示す。四角はＧmax の値、＋はΓopt の値を示す。図１
０から、２ｎＨ−６ｎＨでＧmax とΓopt のポイントが
最も近くなることがわかる。
ＰＬの共通ゲート端の短絡帰還インダクタンスによるΓ
opt 、Ｇmax 及びＳ11のポイントを示す。図１０におい
て、実線の円はインピーダンス曲線を示し、横軸の値は
インピーダンスの実数値を示し、円周辺の値は虚数値を
示す。四角はＧmax の値、＋はΓopt の値を示す。図１
０から、２ｎＨ−６ｎＨでＧmax とΓopt のポイントが
最も近くなることがわかる。
【００３７】図１１はＣＣＰＦをバイポーラトランジス
タで構成した例で、図１２はＣＣＳＦをバイポーラトラ
ンジスタで構成した例であり、そして図１３は上記第５
実施形態のＮＭＯＳトランジスタをバイポーラトランジ
スタにした例を示す。
タで構成した例で、図１２はＣＣＳＦをバイポーラトラ
ンジスタで構成した例であり、そして図１３は上記第５
実施形態のＮＭＯＳトランジスタをバイポーラトランジ
スタにした例を示す。
【００３８】前述した本発明の低雑音増幅器のアクティ
ブ素子を従来の共通ソース（ＣＳ）構造（図１６）、共
通ソース抵抗負荷（ＣＳＲＬ）構造（図１７）、共通ソ
ース誘導直列帰還（ＣＳＳＬ）構造（図１８）、共通ソ
ース誘導直列帰還及び負荷抵抗（ＣＳＳＦ）構造（図１
９）、共通ゲート（ＣＧ）構造（図２０）、並びにカス
コード構造（図２１）とした場合の性能を２（Ｂ＝ｆT
／ｆ＝１２）、６（Ｂ＝ｆT ／ｆ＝４）及び１２（Ｂ＝
ｆT ／ｆ＝２）ＧＨｚで比較した結果を表１〜３に示
す。選択された素子はＧａＡｓ ＭＥＳＦＥＴの場合２
４ＧＨｚのｆT を持ち、シリコンｎｐｎバイポーラトラ
ンジスタの場合には１０ＧＨｚのｆT を持つ。また表１
〜３の各構造に対する安定性ファクタＫ、最大有効電力
利得（ＭＡＧ）、最小雑音値（ＮＦmin ）及び最小雑音
測定値Ｍmin 、並びに入力雑音整合され、出力利得整合
された時の入力電圧正常波率（ＶＳＷＲ）を示す。これ
らの値はイソーフシミューレタ(EESOF's LibraTM）を使
用することにより得られた。表１〜３から分かるよう
に、Ｋが１より大きいほど、ＭＡＧが大きいほど、ＮＦ
min が小さいほど、Ｍmin が小さいほど、そしてＶＳＷ
Ｒが１に近いほど良好な性能を有する低雑音増幅器が得
られる。
ブ素子を従来の共通ソース（ＣＳ）構造（図１６）、共
通ソース抵抗負荷（ＣＳＲＬ）構造（図１７）、共通ソ
ース誘導直列帰還（ＣＳＳＬ）構造（図１８）、共通ソ
ース誘導直列帰還及び負荷抵抗（ＣＳＳＦ）構造（図１
９）、共通ゲート（ＣＧ）構造（図２０）、並びにカス
コード構造（図２１）とした場合の性能を２（Ｂ＝ｆT
／ｆ＝１２）、６（Ｂ＝ｆT ／ｆ＝４）及び１２（Ｂ＝
ｆT ／ｆ＝２）ＧＨｚで比較した結果を表１〜３に示
す。選択された素子はＧａＡｓ ＭＥＳＦＥＴの場合２
４ＧＨｚのｆT を持ち、シリコンｎｐｎバイポーラトラ
ンジスタの場合には１０ＧＨｚのｆT を持つ。また表１
〜３の各構造に対する安定性ファクタＫ、最大有効電力
利得（ＭＡＧ）、最小雑音値（ＮＦmin ）及び最小雑音
測定値Ｍmin 、並びに入力雑音整合され、出力利得整合
された時の入力電圧正常波率（ＶＳＷＲ）を示す。これ
らの値はイソーフシミューレタ(EESOF's LibraTM）を使
用することにより得られた。表１〜３から分かるよう
に、Ｋが１より大きいほど、ＭＡＧが大きいほど、ＮＦ
min が小さいほど、Ｍmin が小さいほど、そしてＶＳＷ
Ｒが１に近いほど良好な性能を有する低雑音増幅器が得
られる。
【００３９】
【表１】
【表２】
【表３】
【表４】 上記の表において、図２に示したＣＣＰＦのＮＦ
min （最小ノイズ特性）は、ドレインノードで安定化抵
抗と共にＣＳ構造のような単純な回路構造と比較して見
ればやや増加している。これは高周波（Ｃ及びＸバン
ド）では帰還抵抗及びＣＧ（共通ゲート）から雑音が追
加され、低周波（Ｌバンド）では帰還抵抗から雑音が追
加されるためである。この点、ＣＣＰＦのＮＦmin を減
少するため、遥かに大きい整合抵抗を使用し或いはＣＳ
及びＣＧ端間の端整合を考慮してＣＧ端から追加される
雑音を減らす等すべきであり、図１３及び図１５に示し
た構造が適用できる。
min （最小ノイズ特性）は、ドレインノードで安定化抵
抗と共にＣＳ構造のような単純な回路構造と比較して見
ればやや増加している。これは高周波（Ｃ及びＸバン
ド）では帰還抵抗及びＣＧ（共通ゲート）から雑音が追
加され、低周波（Ｌバンド）では帰還抵抗から雑音が追
加されるためである。この点、ＣＣＰＦのＮＦmin を減
少するため、遥かに大きい整合抵抗を使用し或いはＣＳ
及びＣＧ端間の端整合を考慮してＣＧ端から追加される
雑音を減らす等すべきであり、図１３及び図１５に示し
た構造が適用できる。
【００４０】ＣＧがＣＳよりＮＦmin が大きく、小利得
を有し、安定性が良くないことは公知である。しかしな
がら、誘導並列帰還構造は無条件的な安定性と共にＮＦ
minをより小さく、また利得をより大きくする。誘導並
列帰還の役割はＣds（ドレイン−ソース間のキャパシタ
ンス）を取り除くことである。しかも、図４に示すよう
に、Ｇmax がΓopt に遥かに近くなる。要求されるイン
ダクタンスはＬfb＝ω2 Ｃds）（ωは角周波数）とする
ことで概略の値が得られる。図３に示す構造は周波数が
増し、素子のゲート幅が増大するほどさらに実用的とな
る。ＣＧＰＦの正規化されたノイズ抵抗はＣＳより小さ
い。これはＣＧＰＦの一定のノイズ特性の円の半径がさ
らに大きくなることを意味し、ＣＧＰＦが同時的にノイ
ズ、入力パワーマッチング及び無条件的な安定性（表１
〜３参照）と共により良好な雑音測定性能を供する。比
較的大きいＣds変動に対するこの構造の製造可能性が関
鍵であり、出力電力整合は大きい出力インピーダンスに
よりかえって難しい。
を有し、安定性が良くないことは公知である。しかしな
がら、誘導並列帰還構造は無条件的な安定性と共にＮＦ
minをより小さく、また利得をより大きくする。誘導並
列帰還の役割はＣds（ドレイン−ソース間のキャパシタ
ンス）を取り除くことである。しかも、図４に示すよう
に、Ｇmax がΓopt に遥かに近くなる。要求されるイン
ダクタンスはＬfb＝ω2 Ｃds）（ωは角周波数）とする
ことで概略の値が得られる。図３に示す構造は周波数が
増し、素子のゲート幅が増大するほどさらに実用的とな
る。ＣＧＰＦの正規化されたノイズ抵抗はＣＳより小さ
い。これはＣＧＰＦの一定のノイズ特性の円の半径がさ
らに大きくなることを意味し、ＣＧＰＦが同時的にノイ
ズ、入力パワーマッチング及び無条件的な安定性（表１
〜３参照）と共により良好な雑音測定性能を供する。比
較的大きいＣds変動に対するこの構造の製造可能性が関
鍵であり、出力電力整合は大きい出力インピーダンスに
よりかえって難しい。
【００４１】ＣＧ端のＮＦmin の減少の他にも、局部誘
導並列帰還は表３に示す通り同時マッチングのために遥
かに大きな帰還抵抗を使用できる。ＣＣＰＦ＋ＣＧＰＦ
のＭmin （最小雑音測定）は１２ＧＨｚでＣＣＰＦのＭ
min との比較では遥かに低い。
導並列帰還は表３に示す通り同時マッチングのために遥
かに大きな帰還抵抗を使用できる。ＣＣＰＦ＋ＣＧＰＦ
のＭmin （最小雑音測定）は１２ＧＨｚでＣＣＰＦのＭ
min との比較では遥かに低い。
【００４２】２から６ＧＨｚにおけるＣＣＳＦとＣＣＰ
ＦのＭmin はＣＳＳＦと共にＣＳＳＦのＭmin よりさら
に小さいが、１２ＧＨｚではそうでない。これはＣＧ端
から追加された雑音が周波数の増加につれさらに大きく
なることによる。これを減少するための構造を図９に示
す。この構造でのＭmin は全ての超高周波範囲で極めて
良好である。しかしながら、この構造では２つのインダ
クタが要求され、チップサイズがかなり増加する。
ＦのＭmin はＣＳＳＦと共にＣＳＳＦのＭmin よりさら
に小さいが、１２ＧＨｚではそうでない。これはＣＧ端
から追加された雑音が周波数の増加につれさらに大きく
なることによる。これを減少するための構造を図９に示
す。この構造でのＭmin は全ての超高周波範囲で極めて
良好である。しかしながら、この構造では２つのインダ
クタが要求され、チップサイズがかなり増加する。
【００４３】つまり、各構造が低雑音周波数のアクティ
ブ素子として充分利用できるが、それぞれに多少の短所
を有する。
ブ素子として充分利用できるが、それぞれに多少の短所
を有する。
【００４４】それで、どの種類の構造が与えられた周波
数バンド、すなわちＬ（２ＧＨｚ）、Ｃ（６ＧＨｚ）及
びＸ（１２ＧＨｚ）について最適であるかを調べて見
る。
数バンド、すなわちＬ（２ＧＨｚ）、Ｃ（６ＧＨｚ）及
びＸ（１２ＧＨｚ）について最適であるかを調べて見
る。
【００４５】まず、Ｌバンドについて表１において、２
より小さいＶＳＷＲ特性を有しながら最も小さいＭmin
を有する構造はＣＧＰＦである。しかし、この構造にお
いて要求されるインダクタンスは７５ｎＨであり、その
値が大きすぎてモノリシック形への適用が難しい。第２
の小さいＭmin を有する候補としてはＣＳＳＬ＋ＣＧＰ
Ｆ及びＣＣＳＦがあり、これらは類似したノイズ測定性
能を示す。帯域、線形性、安定性及びパラメータ変化に
対する不感性を考えれば、それらがたとえやや大きいＮ
Ｆmin を有するとしても、ＣＣＰＦ及びＣＣＰＦ＋ＣＧ
ＰＦは良好な技術である。全体的に、０．５μｍＭＥＳ
ＦＥＴが使われる時、ＣＣＳＦ及びＣＳＳＬ＋ＣＧＰＦ
は２ＧＨｚで最善の選択と見なされる。ｎｐｎ ＢＪＴ
を用いたＬＮＡについて、ＣＣＰＦのＭmin はほぼ他の
ものと同じである。ＮＦmin の増加がＣＥ端のさらに大
きい利得とさらに大きい帰還抵抗により相殺されるから
である。またΓopt 及びＧmax のポイントが図１１に示
す通り５０Ωに近い。ＣＣＰＦはシリコンｎｐｎ ＢＪ
Ｔを用いたＬバンドへの応用に最も良好と言える（表４
参照）。
より小さいＶＳＷＲ特性を有しながら最も小さいＭmin
を有する構造はＣＧＰＦである。しかし、この構造にお
いて要求されるインダクタンスは７５ｎＨであり、その
値が大きすぎてモノリシック形への適用が難しい。第２
の小さいＭmin を有する候補としてはＣＳＳＬ＋ＣＧＰ
Ｆ及びＣＣＳＦがあり、これらは類似したノイズ測定性
能を示す。帯域、線形性、安定性及びパラメータ変化に
対する不感性を考えれば、それらがたとえやや大きいＮ
Ｆmin を有するとしても、ＣＣＰＦ及びＣＣＰＦ＋ＣＧ
ＰＦは良好な技術である。全体的に、０．５μｍＭＥＳ
ＦＥＴが使われる時、ＣＣＳＦ及びＣＳＳＬ＋ＣＧＰＦ
は２ＧＨｚで最善の選択と見なされる。ｎｐｎ ＢＪＴ
を用いたＬＮＡについて、ＣＣＰＦのＭmin はほぼ他の
ものと同じである。ＮＦmin の増加がＣＥ端のさらに大
きい利得とさらに大きい帰還抵抗により相殺されるから
である。またΓopt 及びＧmax のポイントが図１１に示
す通り５０Ωに近い。ＣＣＰＦはシリコンｎｐｎ ＢＪ
Ｔを用いたＬバンドへの応用に最も良好と言える（表４
参照）。
【００４６】次いで、Ｃバンド及びＸバンドについて、
表２及び表３において２より小さいＶＳＷＲ特性を有し
ながら最も低いＭmin を有する構造としてＣＧＰＦがあ
る。要求されるインダクタンス値は６及び１２ＧＨｚに
おいてそれぞれ７．５ｎＨ及び１．８５ｎＨであり、モ
ノリシック形に適用できる。ＣＳＳＬ＋ＣＧＰＦ、ＣＣ
ＳＦ、ＣＣＰＦ及びＣＣＰＦ＋ＣＧＰＦは無条件的な安
定性及び製造可能性と極めて良好なノイズ測定結果を示
す。特に、Ｘバンドにおいてカスコード構造を用いるも
ののうち、ＣＣＰＦ＋ＣＧＰＦ及びＣＳＳＬ＋ＣＧＰＦ
はノイズ測定においてＣＣＳＦ及びＣＣＰＦより良好な
性能を示す。これは共通ゲート誘導並列帰還がさらに高
い周波数でノイズ測定性能の増加に大切な役割を果たす
ことを意味する。つまり、Ｃdsの値と帰還インダクタン
スに対する適宜な統一性が保たれれば、ＣＧＰＦが６及
び１２ＧＨｚにおいて雑音及び入力電力の同時整合及び
無条件的な安定性と最良な雑音測定性能を有する構造と
言える。ＣＧＰＦの他、ＣＳＳＬ＋ＣＧＰＦは６ＧＨｚ
で最も良好であり、ＣＣＰＦ＋ＣＧＰＦ及びＣＳＳＬ＋
ＣＧＰＦは１２ＧＨｚで最も良好である。これは、雑音
性能がＣＣＰＦ＋ＣＧＰＦ及びＣＳＳＬ＋ＣＧＰＦの双
方において帰還インダクタンスの変化に鋭敏でなく、Ｃ
ＧＰＦでは鋭敏であることによる。
表２及び表３において２より小さいＶＳＷＲ特性を有し
ながら最も低いＭmin を有する構造としてＣＧＰＦがあ
る。要求されるインダクタンス値は６及び１２ＧＨｚに
おいてそれぞれ７．５ｎＨ及び１．８５ｎＨであり、モ
ノリシック形に適用できる。ＣＳＳＬ＋ＣＧＰＦ、ＣＣ
ＳＦ、ＣＣＰＦ及びＣＣＰＦ＋ＣＧＰＦは無条件的な安
定性及び製造可能性と極めて良好なノイズ測定結果を示
す。特に、Ｘバンドにおいてカスコード構造を用いるも
ののうち、ＣＣＰＦ＋ＣＧＰＦ及びＣＳＳＬ＋ＣＧＰＦ
はノイズ測定においてＣＣＳＦ及びＣＣＰＦより良好な
性能を示す。これは共通ゲート誘導並列帰還がさらに高
い周波数でノイズ測定性能の増加に大切な役割を果たす
ことを意味する。つまり、Ｃdsの値と帰還インダクタン
スに対する適宜な統一性が保たれれば、ＣＧＰＦが６及
び１２ＧＨｚにおいて雑音及び入力電力の同時整合及び
無条件的な安定性と最良な雑音測定性能を有する構造と
言える。ＣＧＰＦの他、ＣＳＳＬ＋ＣＧＰＦは６ＧＨｚ
で最も良好であり、ＣＣＰＦ＋ＣＧＰＦ及びＣＳＳＬ＋
ＣＧＰＦは１２ＧＨｚで最も良好である。これは、雑音
性能がＣＣＰＦ＋ＣＧＰＦ及びＣＳＳＬ＋ＣＧＰＦの双
方において帰還インダクタンスの変化に鋭敏でなく、Ｃ
ＧＰＦでは鋭敏であることによる。
【００４７】
【発明の効果】以上の説明により明らかな如く、本発明
の低雑音増幅器は従来の低雑音増幅器よりΓopt とＧ
max ポイントをさらに近くして、雑音及び入力利得の同
時整合がなされるようにする上で性能が改善される。
の低雑音増幅器は従来の低雑音増幅器よりΓopt とＧ
max ポイントをさらに近くして、雑音及び入力利得の同
時整合がなされるようにする上で性能が改善される。
【図１】本発明の第１の実施の形態に係る低雑音増幅器
のアクティブ素子の回路図である。
のアクティブ素子の回路図である。
【図２】４．５ＧＨｚにおけるカスコード抵抗並列帰還
の帰還抵抗によるΓopt 、Ｇma x 、及びＳ11のポイント
を示すスミス図表である。
の帰還抵抗によるΓopt 、Ｇma x 、及びＳ11のポイント
を示すスミス図表である。
【図３】本発明の第２の実施の形態に係る低雑音増幅器
のアクティブ素子の回路図である。
のアクティブ素子の回路図である。
【図４】６ＧＨｚにおけるＣＧＰＦの帰還インピーダン
スによるΓopt 、Ｇmax 、及びＳ11のポイントを示すス
ミス図表である。
スによるΓopt 、Ｇmax 、及びＳ11のポイントを示すス
ミス図表である。
【図５】本発明の第３の実施の形態に係る低雑音増幅器
のアクティブ素子の回路図である。
のアクティブ素子の回路図である。
【図６】１２ＧＨｚにおける１．８５ｎＨ局部帰還イン
ピーダンス及び１．８Ω広域帰還抵抗による所定雑音値
の円、ＣＣＰＦ＋ＣＧＰＦのＧmax 及びΓopt ポイント
を示すスミス図表である。
ピーダンス及び１．８Ω広域帰還抵抗による所定雑音値
の円、ＣＣＰＦ＋ＣＧＰＦのＧmax 及びΓopt ポイント
を示すスミス図表である。
【図７】本発明の第４の実施の形態に係る低雑音増幅器
のアクティブ素子の回路図である。
のアクティブ素子の回路図である。
【図８】６ＧＨｚにおけるＣＧＳＦの帰還インダクタに
よるΓopt 、Ｇmax 、及びＳ11のポイントを示すスミス
図表である。
よるΓopt 、Ｇmax 、及びＳ11のポイントを示すスミス
図表である。
【図９】本発明の第５の実施の形態に係る低雑音増幅器
のアクティブ素子の回路図である。
のアクティブ素子の回路図である。
【図１０】６ＧＨｚにおけるＣＳＳＬ＋ＣＧＰＬの共通
ゲート端の短絡帰還インダクタンスによるΓopt 、Ｇ
max 、及びＳ11のポイントを示すスミス図表である。
ゲート端の短絡帰還インダクタンスによるΓopt 、Ｇ
max 、及びＳ11のポイントを示すスミス図表である。
【図１１】本発明の第６の実施の形態に係る低雑音増幅
器のアクティブ素子の回路図である。
器のアクティブ素子の回路図である。
【図１２】本発明の第７の実施の形態に係る低雑音増幅
器のアクティブ素子の回路図である。
器のアクティブ素子の回路図である。
【図１３】本発明の第８の実施の形態に係る低雑音増幅
器のアクティブ素子の回路図である。
器のアクティブ素子の回路図である。
【図１４】１ＧＨｚにおける４ＫΩ帰還抵抗及び１．７
ＫΩ負荷抵抗によるＣＣＰＦの所定雑音値の円及びＧ
max ポイントを示すスミス図表である。
ＫΩ負荷抵抗によるＣＣＰＦの所定雑音値の円及びＧ
max ポイントを示すスミス図表である。
【図１５】従来の典型的な低雑音増幅器の回路図であ
る。
る。
【図１６】従来の低雑音増幅器の構成を示す回路図であ
る。
る。
【図１７】従来の低雑音増幅器の構成を示す回路図であ
る。
る。
【図１８】従来の低雑音増幅器の構成を示す回路図であ
る。
る。
【図１９】従来の低雑音増幅器の構成を示す回路図であ
る。
る。
【図２０】従来の低雑音増幅器の構成を示す回路図であ
る。
る。
【図２１】従来の低雑音増幅器の構成を示す回路図であ
る。
る。
Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５ インダクタ Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７、Ｍ８、Ｍ
９ トランジスタ Ｒ１ 帰還抵抗 Ｒ２、Ｒ３ 抵抗
９ トランジスタ Ｒ１ 帰還抵抗 Ｒ２、Ｒ３ 抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 貴 魯 大韓民国大田広域市儒城区魚隠洞ハンビッ トアパートメント135棟1303号
Claims (8)
- 【請求項１】 入力端の入力整合手段と、出力端の出力
整合手段と、 前記入力整合手段と前記出力整合手段との間に直列接続
された共通ソーストランジスタ及び共通ゲートトランジ
スタと、 前記入力整合手段と前記出力整合手段との間に接続され
た帰還抵抗とを有することを特徴とする低雑音増幅器。 - 【請求項２】 入力端の入力整合手段と、出力端の出力
整合手段と、 前記入力整合手段と前記出力整合手段との間に接続され
た共通ゲートトランジスタと、 前記入力整合手段と前記出力整合手段との間に接続され
た帰還インダクタとを有することを特徴とする低雑音増
幅器。 - 【請求項３】 入力端の入力整合手段と、出力端の出力
整合手段と、 前記入力整合手段と前記出力整合手段との間に直列接続
された共通ソーストランジスタ及び共通ゲートトランジ
スタと、 前記入力整合手段と前記出力整合手段との間に接続され
た帰還抵抗と、 前記共通ソーストランジスタ及び共通ゲートトランジス
タの共通節点と前記共通ゲートトランジスタの出力端と
の間に接続されたインダクタとを有することを特徴とす
る低雑音増幅器。 - 【請求項４】 入力端の入力整合手段と、出力端の出力
整合手段と、 前記入力整合手段と前記出力整合手段との間に直列接続
された共通ソーストランジスタ及び共通ゲートトランジ
スタと、 前記共通ソーストランジスタのソースと接地点との間に
接続されたインダクタと、 前記共通ゲートトランジスタの出力端と接地点との間に
接続された抵抗とを有することを特徴とする低雑音増幅
器。 - 【請求項５】 入力端の入力整合手段と、出力端の出力
整合手段と、 前記入力整合手段と前記出力整合手段との間に直列接続
された共通ソーストランジスタ及び共通ゲートトランジ
スタと、 前記共通ソーストランジスタのソースと接地点との間に
接続された第１のインダクタと、 前記共通ソーストランジスタ及び共通ゲートトランジス
タの共通節点と前記共通ゲートトランジスタの出力端と
の間に接続された第２のインダクタとを有することを特
徴とする低雑音増幅器。 - 【請求項６】 入力端の入力整合手段と、出力端の出力
整合手段と、 前記入力整合手段と前記出力整合手段との間に直列接続
された共通エミッタトランジスタ及び共通ベーストラン
ジスタと、 前記入力整合手段と前記出力整合手段との間に接続され
た帰還抵抗とを有することを特徴とする低雑音増幅器。 - 【請求項７】 入力端の入力整合手段と、出力端の出力
整合手段と、 前記入力整合手段と前記出力整合手段との間に直列接続
された共通エミッタトランジスタ及び共通ベーストラン
ジスタと、 前記共通エミッタトランジスタのエミッタと接地点との
間に接続された第１のインダクタと、 前記共通エミッタトランジスタ及び共通ベーストランジ
スタの共通節点と前記共通ベーストランジスタの出力端
との間に接続された第２のインダクタとを有することを
特徴とする低雑音増幅器。 - 【請求項８】 入力端の入力整合手段と、出力端の出力
整合手段と、 前記入力整合手段と前記出力整合手段との間に直列接続
された共通エミッタトランジスタ及び共通ベーストラン
ジスタと、 前記共通エミッタトランジスタのエミッタと接地点との
間に接続されたインダクタと、 前記共通ベーストランジスタの出力端と接地点との間に
接続された抵抗とを有することを特徴とする低雑音増幅
器。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19960008865 | 1996-03-28 | ||
| KR1996-19694 | 1996-06-03 | ||
| KR1996-8865 | 1996-06-03 | ||
| KR1019960019694A KR0157206B1 (ko) | 1996-03-28 | 1996-06-03 | 저잡음 증폭기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09270645A true JPH09270645A (ja) | 1997-10-14 |
| JP3592873B2 JP3592873B2 (ja) | 2004-11-24 |
Family
ID=26631714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00039197A Expired - Fee Related JP3592873B2 (ja) | 1996-03-28 | 1997-01-06 | 低雑音増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5926069A (ja) |
| JP (1) | JP3592873B2 (ja) |
| KR (1) | KR0157206B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366172B1 (en) | 1998-07-07 | 2002-04-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor amplifier circuit and system |
| WO2006109731A1 (ja) * | 2005-04-08 | 2006-10-19 | Matsushita Electric Industrial Co., Ltd. | 高周波増幅器、および送受信システム |
| JP2009038550A (ja) * | 2007-08-01 | 2009-02-19 | Mitsubishi Electric Corp | 高周波増幅器 |
| JP2015095708A (ja) * | 2013-11-11 | 2015-05-18 | 株式会社村田製作所 | 電力増幅モジュール |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121842A (en) * | 1997-05-21 | 2000-09-19 | Raytheon Company | Cascode amplifier |
| JP3164151B2 (ja) * | 1998-07-06 | 2001-05-08 | 日本電気株式会社 | 電力増幅器 |
| KR20000041721A (ko) * | 1998-12-23 | 2000-07-15 | 윤종용 | 캐스코드 구조의 저잡음 증폭 집적회로 |
| US6259323B1 (en) | 1999-12-17 | 2001-07-10 | Nokia Mobile Phones Ltd. | Gain control for low noise amplifier |
| US6407640B1 (en) * | 2000-09-22 | 2002-06-18 | Qualcomm, Incorporated | Two-stage LNA with good linearity |
| US7157972B2 (en) * | 2002-12-20 | 2007-01-02 | California Institute Of Technology | Common gate with resistive feed-through low noise amplifier |
| US7126426B2 (en) * | 2003-09-09 | 2006-10-24 | Cree, Inc. | Cascode amplifier structures including wide bandgap field effect transistor with field plates |
| US20070146078A1 (en) * | 2005-12-28 | 2007-06-28 | Christoph Bromberger | Selective amplifier |
| US8536950B2 (en) * | 2009-08-03 | 2013-09-17 | Qualcomm Incorporated | Multi-stage impedance matching |
| US8102205B2 (en) | 2009-08-04 | 2012-01-24 | Qualcomm, Incorporated | Amplifier module with multiple operating modes |
| JP2013074590A (ja) * | 2011-09-29 | 2013-04-22 | Renesas Electronics Corp | 増幅器 |
| US20180062582A1 (en) * | 2016-08-29 | 2018-03-01 | Skyworks Solutions, Inc. | Low-noise amplifier having inter-stage filter |
| CN109525203B (zh) * | 2018-11-30 | 2024-03-22 | 南京米乐为微电子科技有限公司 | 一种基于GaAs pHEMT工艺的中频放大器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU197708A1 (ru) * | 1966-03-23 | 1973-01-08 | ВСЕСОЮЗНАЯ IШ.-уул -•'УУк''ГГ<(.?>&'?3! tHihl^it-Abfr:'.- EUi.'tiБ^'-|€:ЛИО^ТКА (ТЕРЛ10 | |
| US4112386A (en) * | 1977-02-14 | 1978-09-05 | Jerrold Electronics Corp. | Modular radio frequency amplifier having a gain variable by external passive component selection |
| US4342967A (en) * | 1980-05-01 | 1982-08-03 | Gte Laboratories Incorporated | High voltage, high frequency amplifier |
| US4658220A (en) * | 1985-09-06 | 1987-04-14 | Texas Instruments Incorporated | Dual-gate, field-effect transistor low noise amplifier |
| US5015968A (en) * | 1990-07-27 | 1991-05-14 | Pacific Monolithics | Feedback cascode amplifier |
-
1996
- 1996-06-03 KR KR1019960019694A patent/KR0157206B1/ko not_active Expired - Lifetime
-
1997
- 1997-01-06 JP JP00039197A patent/JP3592873B2/ja not_active Expired - Fee Related
- 1997-03-24 US US08/822,851 patent/US5926069A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366172B1 (en) | 1998-07-07 | 2002-04-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor amplifier circuit and system |
| WO2006109731A1 (ja) * | 2005-04-08 | 2006-10-19 | Matsushita Electric Industrial Co., Ltd. | 高周波増幅器、および送受信システム |
| JPWO2006109731A1 (ja) * | 2005-04-08 | 2008-11-20 | 松下電器産業株式会社 | 高周波増幅器、および送受信システム |
| JP2009038550A (ja) * | 2007-08-01 | 2009-02-19 | Mitsubishi Electric Corp | 高周波増幅器 |
| JP2015095708A (ja) * | 2013-11-11 | 2015-05-18 | 株式会社村田製作所 | 電力増幅モジュール |
| US9559654B2 (en) | 2013-11-11 | 2017-01-31 | Murata Manufacturing Co., Ltd. | Power amplification module |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0157206B1 (ko) | 1999-02-18 |
| KR970068131A (ko) | 1997-10-13 |
| US5926069A (en) | 1999-07-20 |
| JP3592873B2 (ja) | 2004-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09270645A (ja) | 低雑音増幅器 | |
| JP4121844B2 (ja) | 利得可変型増幅器 | |
| US7109793B2 (en) | High frequency differential circuit, differential amplifier, differential mixer, differential oscillator, and radio circuit using same | |
| US7633344B2 (en) | Low noise amplifier and differential amplifier | |
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| US6392492B1 (en) | High linearity cascode low noise amplifier | |
| US20010002803A1 (en) | Distributed amplifier with improved flatness of frequency characteristic | |
| US6028496A (en) | Active inductor | |
| CN101515784A (zh) | 放大器、衰减模块以及用来衰减射频信号之方法 | |
| US8004363B2 (en) | Wideband low-noise amplifier | |
| US6930554B2 (en) | Variable gain low noise amplifier and method | |
| KR100830812B1 (ko) | 고주파 증폭기 회로 | |
| JP5543790B2 (ja) | 電子回路 | |
| CN112865712B (zh) | 一种低噪声放大器 | |
| US11469715B2 (en) | Power amplifier circuit | |
| JPH04238407A (ja) | 可変利得増幅器 | |
| US5304948A (en) | RF amplifier with linear gain control | |
| CN107733380B (zh) | 偏置电路及其构成的射频功率放大器 | |
| US6982603B2 (en) | Radio-frequency power amplification circuit having stabilization circuit | |
| JPH06125224A (ja) | 分布増幅器 | |
| JP3922950B2 (ja) | 周波数変換回路 | |
| CN113659940A (zh) | 一种单端输入的伪差分超宽带晶体管放大器 | |
| JP3517780B2 (ja) | 能動終端回路およびこれを用いた分布増幅器 | |
| JP3589437B2 (ja) | 電力増幅器 | |
| KR20050041556A (ko) | 저잡음 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040826 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |