JPH09270687A

JPH09270687A - 非可制御スイッチング手段

Info

Publication number: JPH09270687A
Application number: JP5539197A
Authority: JP
Inventors: Toshiyasu Suzuki; 利康鈴木
Original assignee: Individual
Current assignee: Individual
Priority date: 1996-02-01
Filing date: 1997-02-03
Publication date: 1997-10-14
Anticipated expiration: 2017-02-03
Also published as: JP3730354B2

Abstract

(57)【要約】【目的】逆電圧に対して導通せず、入力インピーダン
スの低い可制御スイッチング手段も電圧検出用に使用で
きて、オペ・アンプを使わず、逆耐電圧を高くもできる
ようにすることである。【構成】例えば、直流電源（１）のマイナス端子にノ
ーマリィ．オフのＮ・ＭＯＳ（２）のソースとＮＰＮ
（３）のエミッタを接続し、そのゲートとそのコレクタ
を接続し、そのベースからそのドレインに向かってダイ
オード（４）を接続し、直流電源（１）のプラス端子と
前記ベース、前記ゲートそれぞれの間に抵抗を１つずつ
接続したことを特徴としている。このことによって、前
記ソースから前記ドレインへ向かう方向を順方向とする
非可制御スイッチング手段を構成することができ、上記
目的を達成できる。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は可制御スイッチング手段を使って
構成した非可制御スイッチング手段に関する。尚、普通
の非可制御スイッチング手段にはダイオード、ＰＮ接
合、２端子のセレン整流器、２極真空管、そのコレクタ
とベースを接続したバイポーラ・トランジスタなどが有
る。

【０００２】

【背景技術】可制御スイッチング手段を使って構成した
従来の非可制御スイッチング手段を図２、図３に示す。
これらではトランジスタ２のソースからドレインへ向か
う方向が順方向であり、通常のトランジスタ動作の場合
と逆になる。図２の非可制御スイッチング手段の場合ト
ランジスタ７のオン・オフしきい値電圧（この非可制御
スイッチング手段にとっては逆電圧）を基にトランジス
タ２のソース・ドレイン間電圧を検出し、そのソース・
ドレイン間電圧が「トランジスタ７のオン・オフしきい
値電圧（マイナス電圧）より絶対値が大きい逆電圧」か
ら「トランジスタ７のオン・オフしきい値電圧より絶対
値が小さい逆電圧」になると、トランジスタ７はターン
・オフし、トランジスタ２はオン制御される。その結
果、トランジスタ７のオン・オフしきい値電圧より絶対
値が小さいマイナスの逆電圧、あるいは、電圧ゼロ、あ
るいは、プラスの順電圧がそのソース・ドレイン間に印
加されると、トランジスタ２のチャネル抵抗はゼロに近
い値になる。その順方向電流（ソースからドレインへ向
かう電流）とそのチャネル抵抗値の積がトランジスタ２
の内蔵ダイオードの順電圧より小さい限り、その順方向
電流はそのチャネルを流れ、その内蔵ダイオードには流
れない。先行技術：特開昭６３−１９０５５９号、特開平１−１
１７６６０号、特開平２−２１１０６２号、特開平２−
２１９４６７号、特開平２−２２８２５９号

【０００３】しかしながら、図２の非可制御スイッチン
グ手段は構成が簡単であるが、前述した様に『前記オン
・オフしきい値電圧より絶対値が小さい逆電圧に対して
導通してしまう』という問題点が図２の非可制御スイッ
チング手段に有る。（第１の問題点）

【０００４】また、トランジスタ７の代わりに例えばＮ
ＰＮ型トランジスタやノーマリィ・オフのＳＩＴ又はＧ
ＴＢＴ（接地した溝形電極を持つバイポーラ型ＦＥＴ）
等を使うと、その入力側のＰＮ接合（例：ベース・エミ
ッタ間ＰＮ接合、ゲート・ソース間ＰＮ接合。）が逆方
向電流を通してしまう。つまり、『入力インピーダンス
の低い可制御スイッチング手段を電圧検出用に使うこと
ができない』という問題点が図２の非可制御スイッチン
グ手段に有る。（第２の問題点）

【０００５】一方、図３の非可制御スイッチング手段で
はトランジスタ２のソース・ドレイン間の順電圧、逆電
圧をオペ・アンプ８で検出するので、その非可制御スイ
ッチング手段は電圧ゼロを境にしてオン、オフし、しか
も、その入力インピーダンスが高いため、その動作は理
想的になると期待されるが、Ｗ構成部品が多く、構成が
複雑で、コストの高いオペ・アンプを使わなければなら
ない』という問題点が図３の非可制御スイッチング手段
に有る。（第３の問題点）

【０００６】また、図２、図３どちらの非可制御スイッ
チング手段もトランジスタの入力部で電圧検出するため
『逆耐電圧を高くすることができない』という問題点が
図２、図３どちらの非可制御スイッチング手段にも有
る。（第４の問題点）

【０００７】

【発明の目的】そこで、本発明は逆電圧に対して導通せ
ず、入力インピーダンスの低い可制御スイッチング手段
も電圧検出用に使用できて、オペ・アンプを使わずに済
み、逆耐電圧を高くもできる非可制御スイッチング手段
を提供することを目的とする。

【０００８】

【発明の開示】即ち、本発明は、自己ターン・オフ機能
を持つ第１の可制御スイッチング手段の制御端子と両主
端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１
ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端
子ｍｔ１ａが対を成し、ノーマリィ・オフで、自己ター
ン・オフ機能を持つ第２の可制御スイッチング手段の制
御端子と両主端子を制御端子ｃｔ２、主端子ｍｔ２ａ、
主端子ｍｔ２ｂと呼び、その駆動信号入力用に制御端子
ｃｔ２と主端子ｍｔ２ａが対を成すとしたときに、制御
端子ｃｔ２・主端子ｍｔ２ａ間を順バイアスする順バイ
アス手段を設け、その通流電流によって生じる電圧降下
の大きさが制御端子ｃｔ２・主端子ｍｔ２ａ間のオン・
オフしきい値電圧の大きさと同じである一方向性の電圧
降下手段を制御端子ｃｔ２と主端子ｍｔ２ａのうち一方
にその逆バイアス方向に接続し、他方と前記電圧降下手
段の開放端の間と主端子ｍｔ１ａ・主端子ｍｔ１ｂ間
を、前記電圧降下手段の方向と前記第１の可制御スイッ
チング手段を導通させる方向を揃えて並列接続し、前記
第２の可制御スイッチング手段のオン、オフに従って前
記第１の可制御スイッチング手段を正反対にオン、オフ
駆動する駆動手段を設けた非可制御スイッチング手段で
ある。

【０００９】このことによって、前記第２の可制御スイ
ッチング手段、順バイアス手段および前記電圧降下手段
が構成する電圧検出手段が主端子ｍｔ１ａ・主端子ｍｔ
１ｂ間電圧を検出し、その電圧が順電圧であれば前記第
２の可制御スイッチング手段が前記駆動手段を通じて前
記第１の可制御スイッチング手段をオン状態にし、その
電圧が逆電圧であれば前記第２の可制御スイッチング手
段が前記駆動手段を通じて前記第１の可制御スイッチン
グ手段をオフ状態にする。その結果、逆電圧に対して導
通しないし、オペ・アンプを使わずに済む。（第１、第
３の効果）また、前記電圧降下手段が逆電圧を引き受けるので、電
圧検出用に使う前記第２の可制御スイッチング手段の入
力インピーダンスが低くても構わない。（第２の効果）さらに、逆電圧を引き受ける前記電圧降下手段の逆耐電
圧と非導通方向の主端子ｍｔ１ａ・主端子ｍｔ１ｂ間耐
電圧を高くすれば、全体の逆耐電圧をいくらでも高くす
ることができる。
（第４の効果）

【００１０】

【発明を実施するための最良の形態】本発明をより詳細
に説明するために以下添付図面に従ってこれを説明す
る。図１の実施例ではそれぞれが前述した各構成要素に
以下の通り相当する。ａ）トランジスタ２、３が前述した第１、第２の可制御
スイッチング手段に。ｂ）トランジスタ２のゲート端子、ソース端子、ドレイ
ン端子が前述した制御端子ｃｔ１、主端子ｍｔ１ａ、主
端子ｍｔ１ｂに。ｃ）トランジスタ３のベース端子、エミッタ端子、コレ
クタ端子が前述した制御端子ｃｔ２、主端子ｍｔ２ａ、
主端子ｍｔ２ｂに。ｄ）直流電源１と抵抗５が前述した順バイアス手段に。ｅ）ダイオード４が前述した電圧降下手段に。ｆ）トランジスタ３と抵抗６が前述した駆動手段に。

【００１１】トランジスタ３のエミッタ接合（ベース・
エミッタ間ＰＮ接合）とダイオード４の両順電圧は同じ
である。その動作は次の通りである。逆電圧（端子ｔ１
側がプラスの時）がこの非可制御スイッチング手段に印
加されると、ダイオード４はオフで、トランジスタ３は
オンだから、トランジスタ２はオフのままである。一
方、順電圧（ソース側がプラスの時）がこの非可制御ス
イッチング手段に印加されると、ダイオード４はオン
で、トランジスタ３のベース順バイアス電流をバイパス
するため、トランジスタ３はオフとなり、トランジスタ
２はオンとなる。

【００１２】尚、上記バイバス電流は直流電源１から抵
抗５、ダイオード４、端子ｔ１、端子ｔ１・端子ｔ２間
に接続される接続体（図示せず。）及び端子ｔ２を経て
流れる。また、その順方向電流（ソースからドレインへ
向かう電流）とそのチャネル抵抗値の積がトランジスタ
２の内蔵ダイオードの順電圧の大きさより小さい限り、
その順方向電流はその内蔵ダイオードではなくそのチャ
ネルを流れるから、内蔵ダイオードのオン、オフに伴う
問題は無い。一方、その順方向電流とそのチャネル抵抗
値の積がトランジスタ２の内蔵ダイオードの順電圧の大
きさと同じか大きい場合、その順方向電流は内蔵ダイオ
ードとチャネルの両方に流れるけれども、チャネルがそ
の順電圧の増大を弱める。さらに、そのソースとバック
ゲート間に逆電圧を印加しっ放しにしても構わない。そ
れから、もし、ダイオード４が高逆耐電圧で、トランジ
スタ３のエミッタ接合の順電圧よりダイオード４の順電
圧の方が大きい時は抵抗５とそのアノードの接続点とト
ランジスタ３のベースの間にダイオードの様な定電圧手
段など又は抵抗などの電圧降下手段を挿入接続する。こ
の場合この電圧降下手段とトランジスタ３が前述した第
２の可制御スイッチング手段に相当し、「その電圧降下
手段の、ベースと反対側の端子」が前述した制御端子ｃ
ｔ２に相当する。そして、トランジスタ３の代わりに後
述する図４、図５、図１２の各実施例の様に電界効果型
のトランジスタ１０７又は７を使う場合そのオン・オフ
しきい値電圧に見合う電圧降下を得るためにダイオード
４の代わりに「そのドレインとゲートを接続した電界効
果型のトランジスタ１０４」もしくは「複数個のダイオ
ード４を直列接続したもの」もしくは「ダイオード４と
ツェナー・ダイオードを逆向きに直列接続したもの」等
を用いる必要がある。

【００１３】図４、図５の各実施例では電界効果型のト
ランジスタ１０７、１０４を前述した第２の可制御スイ
ッチング手段と電圧降下手段としてそれぞれ使用してい
る。図５の実施例では直流電源以外は全部ＭＯＳ・ＦＥ
Ｔで構成されているので、ＩＣ化するのに都合が良い。
パワーＭＯＳ・ＦＥＴのソース・バックゲート間にも逆
バイアス電圧を印加した実施例（派生実施例）も可能で
ある。

【００１４】図６〜図９の各実施例はターン・オンを速
くするためその駆動手段を改良したもので、各トランジ
スタ１９のベースに各図の様にツェナー・ダイオード２
０等を接続すれば、オン制御時にゲート電圧がゲート順
バイアス電圧に達すると無駄な電流がゲート・ソース間
のツェナー・ダイオード等に流れずに済む。この場合ゲ
ート・ソース間ツェナー・ダイオードのツェナー電圧は
ゲート順バイアス電圧より大きく、ゲート・ソース間耐
圧より小さく設定される。図９の実施例はさらにオフ制
御時にゲート逆バイアス電圧を印加してターン・オフを
速めている。図９の実施例においてトランジスタ２のバ
ックゲートを直流電源１３のマイナス端子に接続し直し
た実施例（派生実施例）も可能である。

【００１５】図１０〜図１１の各実施例ではダイオード
４がトランジスタ２のソース側に接続されている。トラ
ンジスタ２のターン・オフを速めるためにゲート・ソー
ス間抵抗の代わりにＰＮＰトランジスタのベース・エミ
ッタ間にダイオードを逆並列接続し、そのコレクタ・ベ
ース間に抵抗を接続したものを後述する図１６の実施例
と同様にゲート・ソース間に接続した実施例（派生実施
例）も可能である。

【００１６】図１２の実施例ではトランジスタ７のオン
・オフしきい値電圧と複数個のダイオード４の総順電圧
の和は等しい。図１３の実施例ではコレクタとエミッタ
の動作が入れ換わっており、逆電圧がトランジスタ２１
にとって順方向電圧となり、トランジスタ２１に高耐電
圧型を使えるため容易に全体の逆耐電圧を高くできる。
図１４、図１５の各実施例では逆電圧がトランジスタ９
のエミッタ接合（ベース・エミッタ間ＰＮ接合）を逆バ
イアスしてそれをオフ制御する。図１５の実施例におい
てダイオード１１が有ればトランジスタ１０のコレクタ
電位を上げられるので、トランジスタ９のオン電圧を小
さくできる。図１６の実施例ではトランジスタ１２にノ
ーマリィ・オンのＳＩＴを用いている。図１７の実施例
ではトランジスタ２のドレイン・ソース間にダイオード
４、ツェナー・ダイオード１４、トランジスタ３のエミ
ッタ接合及び直流電源１３が電圧検出手段として直列接
続されており、ダイオード４以外の３つは同じ方向で、
ダイオード４の順電圧と３つの電圧降下又は電圧上昇の
総和は等しい。

【００１７】図１８に図１の実施例を２つ使用した整流
回路を示す。コンデンサ３８が充分に充電されるまで各
内蔵ダイオードの整流作用を利用しており、その間は各
順電圧は大きい。同様に図４〜図１７の実施例を２つ
（同じ２つでも違う２つでも良い。）使用した整流回路
（派生実施例）も可能である。（参考：特開昭５５−１
０９１７３〜４号、特開昭５８−１７５９７２号、特開
昭５８−１７５９７５）

【００１８】図１９に図８の実施例と「電圧極性もしく
は電圧方向に関して図８の実施例と相補関係にある実施
例」をクランプ・ダイオードの様に用いた共振型ＤＣ−
ＤＣコンバータ回路を示す。制御回路１６を図２０〜図
２３に４例示す。図中１５はブリッジ接続型整流回路、
１００は電圧検出回路（例：シュミット・トリガー回
路。）である。一番最初の起動はサイリスタ１７とツェ
ナー・ダイオード１８等が構成する起動手段が行い、そ
の後制御回路１６が動作停止と起動を繰り返しながら出
力電圧を制御する。コンデンサ３８が充分に充電される
前、コンデンサ３８がブリッジ接続型整流回路１５と変
圧器３１を介してトランジスタ２２、２３の両ゲート・
ソース間を短絡して一番最初の起動をし難くするのを
「図２０〜図２３の制御回路１６中のトランジスタ２４
等が構成する起動援助手段」が阻止する。そして、トラ
ンジスタ４９とダイオード５９、６０が電圧ゼロ・スイ
ッチング手段を形成する。尚、図１９の回路中に有る非
可制御スイッチング手段の各実施例は入力側の電源コン
デンサ３７から直接電圧供給されているが、定電圧回路
を介して供給されても良い。また、ブリッジ接続型整流
回路１５の各ダイオードの代わりに本発明の非可制御ス
イッチング手段を１つずつ用いた派生実施例もまた可能
である。（参考：実開平７−２７２９３号、特願平７−
３０４９４７号）

【００１９】図２４に図１９の主回路を利用した点火回
路の１例を示す。（参考：特開昭６３−３０２２１７
号、特開平２−１６０９号、特開平２−１４６２６５
号）

【００２０】本実施例を用いたＳＲ（Ｓｗｉｔｃｈｅｄ
Ｒｅｌｕｃｔａｎｃｅ）モーター等のモーター駆動回
路の一部を示す。この回路をモーター駆動回路に限らず
他の駆動回路に用いることもできる。また、図中のコイ
ルに別のコイルを磁気結合して変圧器を構成した電力変
換装置もまた可能である。

【００２１】最後に以下の事を補足する。ａ）各実施例あるいはそれから派生する各派生実施例に
おいて各可制御スイッチング手段をそれと相補関係にあ
る可制御スイッチング手段（例：Ｎチャネル型ＭＯＳ・
ＦＥＴに対してＰチャネル型ＭＯＳ・ＦＥＴ。）で１つ
ずつ置き換え、電圧極性もしくは電圧方向のある各構成
要素（例：直流電源、ダイオード。）の向きを逆にした
「元の実施例に対して電圧極性もしくは電圧方向に関し
て対称的な関係にある実施例」もまた可能である。ｂ）本発明の非可制御スイッチング手段を普通のダイオ
ードと同じ様に扱えるので、これを１つ又は複数個使っ
て検波回路、ブリッジ接続型整流回路、センター・タッ
プ型整流回路、倍電圧型整流回路などを形成することが
できる。整流回路の場合、図１８の実施例の様に出力用
の電源コンデンサ３８をその駆動用電源にしても構わな
い。ｃ）一方向性の電圧降下手段には他に「コレクタとベー
スを接続したバイポーラ・トランジスタ」、「ダイオー
ドと定電圧手段の直列回路」などがある。

【００２２】ｄ）前述した第１の可制御スイッチング手
段としてバイポーラ・トランジスタ等の代わりにＧＴＢ
Ｔ、ＧＴＯサイリスタ、「ノーマリィ・オフのＭＯＳ・
ＦＥＴ、ＳＩＴ、ＩＧＢＴ、ＳＩサイリスタ」、接合型
ＦＥＴ、「ノーマリィ・オンのＭＯＳ・ＦＥＴ、ＳＩ
Ｔ、ＩＧＢＴ、ＳＩサイリスタ」等、ノーマリィ・オ
フ、ノーマリィ・オンの関係無く自己ターン・オフ機能
（＝自己消弧機能）を持つ可制御スイッチング手段なら
何でも使用することができる。ｅ）前述した第２の可制御スイッチング手段としてバイ
ポーラ・トランジスタ等の代わりにＧＴＢＴ、ＧＴＯサ
イリスタ、「ノーマリィ・オフのＭＯＳ・ＦＥＴ、ＳＩ
Ｔ、ＩＧＢＴ、ＳＩサイリスタ」等、ノーマリィ・オフ
で自己ターン・オフ機能を持つ可制御スイッチング手段
なら何でも用いることができる。

【００２３】ｆ）第１又は第２の可制御スイッチング手
段に例えば４端子のＧＴＯサイリスタの様に制御端子を
複数個持つ可制御スイッチング手段を使用する場合その
うちの１つを使い、残りを使わずに利用することは当然
できる。ｇ）本発明の非可制御スイッチング手段を特願平２−９
６５７９号の第１図（ｄ）の電力変換回路や第１６図の
点火回路などの各回路における各ダイオードの代わりに
１つずつ使用することもできる。ｈ）本発明の非可制御スイッチング手段を特願昭６２−
５０４７０８号、特開平４−１１７０２５号、特開平７
−３１９４６４号それぞれに開示されている各回路にお
ける各ダイオードの代わりに１つずつ使用することもで
きる。

【００２４】

【先行技術】ａ）特開昭６３−１９０５５９号ｂ）特開平１−１１７６６０号ｃ）特開平２−２１１０６２号ｄ）特開平２−２１９４６７号ｅ）特開平２−２２８２５９号

【００２５】

【関連技術】ａ）特公昭４６−３０７２９号ｂ）特公昭５８−４０９１５号ｃ）特公昭５９−３４０６６号ｄ）特開昭５５−６６２８１〜３号ｅ）特開昭５５−１０９１７３〜４号ｆ）特開昭５７−１１９６７４号ｇ）特開昭５８−４０９１５号ｈ）特開昭５８−１７５９７５号ｉ）特開昭６０−１４１１７３号ｊ）特開昭６１−１８５０７４号ｋ）特開昭６２−７３７４号ｌ）特開昭６３−３６５５号ｍ）特開昭６３−４３５６７号ｎ）特開昭６３−６４５７２号ｏ）特開昭６３−１９０５６０〜１号ｐ）特開平２−１０１９６３号ｑ）特開平２−２１９４６８号ｒ）実開昭５５−１１７１９０号ｓ）実開昭５６−１７１５８６号

【図面の簡単な説明】

【図１】本発明の１実施例を示す回路図である。

【図２〜図３】各図は従来の非可制御スイッチング手段
を１つずつ示す回路図である。

【図４〜図１７】各図は本発明の実施例を１つずつ示す
回路図である。

【図１８】本発明の実施例を用いた整流回路を示す回路
図である。

【図１９】実施例を用いた共振型ＤＣ−ＤＣコンバータ
回路の１例を示す回路図である。

【図２０〜図２３】各図は図１９の共振型ＤＣ−ＤＣコ
ンバータ回路の制御回路を１つずつ示す回路図である。

【図２４】実施例を用いた点火回路の１例を示す回路図
である。

【図２５】実施例を用いたモーター等の駆動回路の一部
の１例を示す回路図である。

Claims

【特許請求の範囲】

【請求項１】自己ターン・オフ機能を持つ第１の可制
御スイッチング手段の制御端子と両主端子を制御端子ｃ
ｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆
動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を
成し、ノーマリィ・オフで、自己ターン・オフ機能を持
つ第２の可制御スイッチング手段の制御端子と両主端子
を制御端子ｃｔ２、主端子ｍｔ２ａ、主端子ｍｔ２ｂと
呼び、その駆動信号入力用に制御端子ｃｔ２と主端子ｍ
ｔ２ａが対を成すとしたときに制御端子ｃｔ２・主端子
ｍｔ２ａ間を順バイアスする順バイアス手段を設け、そ
の通流電流によって生じる電圧降下の大きさが制御端子
ｃｔ２・主端子ｍｔ２ａ間のオン・オフしきい値電圧の
大きさと同じである一方向性の電圧降下手段を制御端子
ｃｔ２と主端子ｍｔ２ａのうち一方にその逆バイアス方
向に接続し、他方と前記電圧降下手段の開放端の間と主
端子ｍｔ１ａ・主端子ｍｔ１ｂ間を、前記電圧降下手段
の方向と前記第１の可制御スイッチング手段を導通させ
る方向を揃えて並列接続し、前記第２の可制御スイッチ
ング手段のオン、オフに従って前記第１の可制御スイッ
チング手段を正反対にオン、オフ駆動する駆動手段を設
けたたことを特徴とする非可制御スイッチング手段。