JPH09270950A

JPH09270950A - 画像入力装置

Info

Publication number: JPH09270950A
Application number: JP8075772A
Authority: JP
Inventors: Yasushi Yasuda; 靖安田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-03-29
Filing date: 1996-03-29
Publication date: 1997-10-14

Abstract

(57)【要約】【課題】蛍光灯照明下での撮像された映像は、フリッ
カーが生じ、非常に見苦しくなる。この場合の電源周波
数をｆｐ（Ｈｚ）、カメラの垂直周波数をｆｖ（Ｈｚ）
とすると、フリッカー周期Ｔは、１／（２ｆｐ）と１／
ｆｖの最小公倍数Ｔ［ｓ］となり、（Ｔ×ｆｖ）フィー
ルド単位でフリッカーを起こすことになる。【解決手段】カメラの垂直周波数がｆｖ（Ｈｚ）、フ
リッカー周期Ｔとした場合に、（Ｔ×ｆｖ）フィールド
の映像信号から１フィールドの映像だけを出力し、他の
フィールドのデータを捨てることによって、フリッカー
を見えなくする。さらに、フィールドのデータを捨てる
場合、最も明るいフィールドを残すことによって、Ｓ／
Ｎの良い画像を得るものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像装置を用
いた画像入力装置において、蛍光灯照明下での映像のフ
リッカーを低減するフリッカー対策に関するものであ
る。

【０００２】

【従来の技術】蛍光灯照明下での撮像された映像は、フ
リッカーが生じ、非常に見苦しくなる。この場合の電源
周波数をｆｐ（Ｈｚ）、カメラの垂直周波数をｆｖ（Ｈ
ｚ）とすると、フリッカー周期Ｔは、１／（２ｆｐ）と
１／ｆｖの最小公倍数Ｔ［ｓ］となり、（Ｔ×ｆｖ）フ
ィールド単位でフリッカーを起こすことになる。例え
ば、電源周波数が５０Ｈｚで、カメラの垂直走査周波数
が６０Ｈｚの場合、フリッカー周波数は０．０５［ｓ］
となり、３フィールド周期でフリッカーを起こす。

【０００３】従来、テレビカメラのフリッカー対策とし
ては、特公平６−２０２７６号公報に記載されるよう
に、フリッカーの周期性に着目し、フリッカーを起こし
ている各フィールドの利得を周期的に変化させる方法
や、特開平６−２０９４２７号公報に記載されるよう
に、電子シャッターのタイミングを制御する方法が提案
されていた。また、シャーッター速度を蛍光灯の点滅周
期に合わせる（例えば、電源周波数が５０Ｈｚの地域で
は、蛍光灯は１００Ｈｚで点滅するので、電子シャッタ
ーを１／１００ｓに固定する）方法もよく行われてい
る。

【０００４】ところで、上記のようなテレビカメラを、
パーソナルコンピューター（Personal Computer、以下
「ＰＣ」と称す。）等の外部機器に接続する場合、外部
機器のＣＰＵ（Central Processing Unit）の処理能力
やインターフェースの能力などから、テレビカメラから
供給される、例えば６０フィールド／秒の動画を十分な
解像度で取り込むことは不可能である。そこで、撮像素
子の出力にバッファメモリを設け、ＰＣ側の処理速度に
合わせることによって、伝送を可能にしていた。

【０００５】

【発明が解決しようとする課題】ところで、テレビカメ
ラをＰＣ等に接続する場合、従来例に示したように、全
フィールドを伝送する事は困難である。また、従来のテ
レビカメラは、ＴＶに表示することを目的としていたた
めに、ＮＴＳＣ（National Television System Committ
e）方式、ＰＡＬ（Phase Alternative by Line）方式と
いった規格に基づいた信号を出力していたが、ＰＣ等に
接続する場合は、ＰＣ等に画像メモリを有しているの
で、必要とされる画素数を、あるフレームレートで転送
すればよい場合が多く、ブランキング期間や水平走査周
波数に対する制約が少ない。よって、このような場合
に、容易にフリッカーレスを行うことを目的とする。

【０００６】

【課題を解決するための手段】本発明の画像入力装置は
上記課題を解決するために、請求項１記載の発明は、撮
像手段により撮像した画像をデジタル信号として外部装
置に送信する画像入力装置において、フリッカーの有無
を検出して該フリッカーの発生周期を求める検出手段
と、該フリッカーの発生周期内で撮像手段から得られる
複数の画像の電荷量を求めて一つの画像を選択する制御
手段と、該制御手段によって選択された画像を記憶する
記憶手段と、該記憶手段に記憶された画像を、該フリッ
カーの発生周期毎に外部装置に出力する出力手段とを備
えるものである。

【０００７】また、請求項２記載の発明は、請求項１に
記載の発明に加えて、上記制御手段は、上記フリッカー
の発生周期内で、電荷量の最も大きな画像を選択するも
のである。

【０００８】さらに、請求項３記載の発明は、撮像手段
により撮像した画像をデジタル信号として外部装置に送
信する画像入力装置において、電源周波数の検出手段を
備え、検出した電源周波数に応じて、上記撮像手段の垂
直走査周波数を変化させてフリッカーの発生を防止する
ものである。

【０００９】そして、請求項４記載の発明は、請求項３
に記載の発明に加えて、垂直走査周波数を選択可能な上
記撮像手段の駆動装置と、フリッカーの有無を検出して
該フリッカーの発生周期を求める検出手段と、該検出手
段によってフリッカーが検出されると該駆動装置の垂直
走査周波数を変更する制御手段と、該撮像手段が出力し
た画像を垂直走査周波数に応じて記憶する記憶手段と、
該記憶手段の内容を一定周期で外部装置を出力する出力
手段とを備えるものである。

【００１０】

【発明の実施の形態】本発明の画像入力装置の各実施の
形態を以下に示して説明する。

【００１１】［第１の実施形態］本発明の画像入力装置
の第１の実施の形態は、カメラの垂直周波数をｆｖ（Ｈ
ｚ）、フリッカー周期をＴとした場合に、（Ｔ×ｆｖ）
フィールドの映像信号から１フィールドの映像だけを出
力し、他のフィールドのデータを捨てることによって、
フリッカーを見えなくする。さらに、フィールドのデー
タを捨てる場合、最も明るいフィールドを残してその映
像だけを出力することによって、Ｓ／Ｎの良い画像を得
るものである。

【００１２】図１は、本発明の実施の形態に係わる画像
入力装置の構成図である。図１において、画像入力装置
は、ＣＣＤ（Charge Coupled Device)１０、ＣＣＤの駆
動回路１１、ＣＤＳ(Correlated Double Sampling)及び
ＡＧＣ(Auto Gain Control)を行う前処理回路１２、Ａ
ＤＣ(Analog Digital Converter)１３、信号処理回路１
４、マイクロコンピューターによって実現される制御手
段１５、画像データを記憶する画像メモリ１６、ＰＣへ
映像データを出力する外部Ｉ／Ｆ１７、画像メモリをコ
ントロールするメモリ制御回路１８を備えている。

【００１３】そして、被写体像は、ＣＣＤ１０によって
撮像されて電気信号に変換され、前処理回路１２で、Ｃ
ＤＳ処理及びＡＧＣ処理された後、ＡＤＣ１３でデジタ
ル信号に変換される。また、駆動回路１１は、ＣＣＤ１
０を駆動する各種パルスを発生する他、電子シャッター
制御を行う。さらに、ＡＤＣ１３より出力されたデジタ
ル信号は、信号処理回路１４で、輝度信号と色信号に分
離され、ホワイトバランス処理やガンマ補正等が行わ
れ、画像メモリ１６に書き込みクロックＷＣＫに同期し
て画像メモリ１６に記憶される。画像メモリ１６中のデ
ータは、読み出しクロックＲＣＫに同期して読み出さ
れ、外部Ｉ／Ｆ１７によって、ＰＣに出力される。

【００１４】ここで、被写体が、電源周波数５０Ｈｚに
よって点滅する蛍光灯により照明されており、カメラの
垂直走査周波数が６０Ｈｚの場合、図２（Ａ）に示すよ
うに、信号処理回路１４から出力される映像信号は３フ
ィールド周期でフリッカーを起こすことになる。図２に
おいて、（Ｘ）は蛍光灯の点滅周期、（ａ）及び（ｂ）
は、駆動回路１１からＣＣＤ１０に出力されるパルスで
あり、（ａ）は電荷掃き出しパルス、（ｂ）は電荷読み
出しパルスである。電荷掃き出しパルス（ａ）が出力さ
れている間は、信号電荷はＣＣＤ１０の基板の深部に排
出されるので、電荷掃き出しパルスが停止してから電荷
は蓄積され、電荷読み出しパルス（ｂ）によって、電荷
は読み出される。よって、電荷掃き出しパルスの幅を制
御することによって、シャッター機能を実現することが
できる。

【００１５】そして、（Ａ）はＣＣＤから出力される電
荷量を表す。（ｃ）は、カメラの垂直同期信号ＶＤであ
る。そこで、制御手段１５は、信号処理回路１４から、
フィールド毎に、画面の輝度の平均値データＬＡを受け
取り、最も明るいフィールドを求め、フィールド書き込
みパルスＷＦをメモリ制御回路に出力する。メモリ制御
回路１８はＷＦで示されるフィールドのデータを画像メ
モリ１６に書き込み、３フィールドかけて、ＰＣへ出力
する。図２において、（ｄ）は制御手段１５からメモリ
制御回路１８に出力される書き込み信号ＷＦで、最も明
るいフィールド期間で「Ｈ」となるパルスである。制御
回路１８は、この書き込み信号ＷＦと、駆動回路１１か
らクロックＣＬＫ及び水平同期信号ＨＤを入力して、画
像メモリの制御を行う。

【００１６】また、図２（ｅ）〜（ｈ）は画像メモリに
出力される制御パルスで、いずれも「Ｌ」アクティブな
パルスである。（ｅ）は、ライトアドレスカウンタのリ
セットパルス（ＷＲＳＴ）、（ｆ）はライト動作の制御
パルスＷＥであり、最も明るいフィールドの先頭でライ
トアドレスカウンタをリセットして、０番地から順番に
データを書き込んでいる。（ｇ）は、リードアドレスカ
ウンタのリセットパルスＲＲＳＴ、（ｈ）は、リード動
作の制御パルスＲＥであり、画像メモリに書き込まれた
画像データを３フィールドかけて読み出している。な
お、ＷＥ及びＲＥ信号が書き込み時及び読み出し時に
「Ｈ」レベルになっているのは、水平ブランキングをカ
ットするものである。（Ｂ）は、ＰＣへ出力される映像
データの大きさを示したもので、フリッカー成分が排除
され、電荷が最も蓄積されたフィールドデータが出力さ
れている。

【００１７】図３は、制御手段１５の動作を示してい
る。先ず、変数及び配列の初期設定を行っている（Ｓ
１）。ＦＮは処理しているフィールドを識別する変数
で、０から５までの値をとる。ＦＭＡＸＮは最も電荷の
蓄積量が多いフィールドＮｏを保持する為の変数で０か
ら５までの値をとる。ＬＡ［Ｎ］は、各フィールドの輝
度平均を代入する為の配列である。Ｎは０から５までの
値しかとらないので、以下の処理で負数になったとき
は、６を加算して正数にして処理を行うこととする。Ｆ
ＬＣは、フリッカー状態を検知するのに使用されるカウ
ンタである。

【００１８】垂直同期信号ＶＤが立ち上がると（Ｓ
２）、信号処理回路から前フィールドの輝度平均値を読
み込み、配列ＬＡ［Ｎ］に代入する（Ｓ３）。読み込ん
だ輝度平均値ＬＡ［Ｎ］と、その１フィールド前の輝度
平均値ＬＡ［Ｎ−１］との大きさの変化が大きく、か
つ、３フィールド前の輝度平均値ＬＡ［Ｎ−３］と同じ
位の値であれば、フリッカーを起こしている可能性があ
ると判断し（Ｓ４）、変数ＦＬＣをインクリメントする
（Ｓ５）。上記の条件を満たさないときは、フリッカー
状態にないと判断し、変数ＦＬＣをクリアする（Ｓ
６）。３フィールド連続して、フリッカー状態にあると
（Ｓ７）、最も電荷量の大きなフィールドを求め、その
フィールドＮＯをＦＭＡＸＮに代入する。

【００１９】フィールドＮＯを６フィールドで１巡する
ように、インクリメントし（Ｓ９、Ｓ１０，Ｓ１１）、
次のフィールドＮＯがＦＭＡＸＮに一致すれば（Ｓ１
２）、ＷＦを「Ｈ」にして（Ｓ１３）、メモリ制御回路
に書き込みを指示する。ＷＦは１フィールド後に「Ｌ」
になる。

【００２０】以上のように制御を行うと、ＰＣへは、図
２（Ｂ）に示したように、フリッカー成分の排除された
画像データが、２０フィールド／秒で送信される。ま
た、送信される画像データ量は、カメラからの出力信号
の１／３になり、ＰＣ及びＩ／Ｆ部で処理が行える様に
なる。

【００２１】［第２の実施の形態］本発明の画像入力装
置の第２の実施の形態は、電源周波数に応じて、カメラ
の垂直走査周波数を変えるもので、電源周波数の約数を
カメラの垂直走査周波数にする。例えば、電源周波数が
６０Ｈｚの地域では、３０Ｈｚで、電源周波数が５０Ｈ
ｚの地域では２５Ｈｚでカメラを駆動する。さらに、カ
メラの垂直周波数が変わっても、画像メモリで垂直周波
数を変換することにより、外部機器への送信速度を一定
にする。

【００２２】図４は、本発明の第２の実施の形態に係わ
る画像入力装置の構成図である。図４において、画像入
力装置は、ＣＣＤ１０、前処理回路１２、ＡＤＣ１３、
信号処理回路１４、画像データを記憶する画像メモリ１
６、ＰＣへ映像データを出力する外部Ｉ／Ｆ１７から構
成され、これらの動作は第１の実施の形態と同じであ
る。

【００２３】ここで、カメラの垂直走査周波数は、３０
Ｈｚまたは２５Ｈｚである。駆動回路１９及びメモリ制
御回路２１は、制御手段２０からの垂直走査周波数切り
替え信号ＳＥＬによって動作が切り替えらるものとす
る。また、駆動回路１９の基本クロックＣＬＫは１２Ｍ
Ｈｚで、１水平走査走査期間ｆＨは１２ｋＨｚ（＝１０
００クロック）、１垂直走査期間は、６０Ｈｚ駆動の場
合４００水平ラインで構成され、５０Ｈｚ駆動の場合４
８０水平ラインで構成されるものとする。また、ＣＣＤ
からは、ＣＩＦ（Common Intermediate Format）に対応
した画素数である、水平３５２画素×垂直２８８ライン
の信号が出力されるものとする。

【００２４】先ず、カメラが３０Ｈｚで動作していて、
電源周波数が６０Ｈｚの地域で蛍光灯による照明を受け
ている場合の、タイミングは図５のようになる。図５に
おいて、（Ｙ）は蛍光灯の点灯周期、（ｉ）は垂直走査
周期を示すパルスＶＤ、（ｊ）は電荷掃き出しパルス、
（ｋ）は電荷読み出しパルス、（Ｄ）はＣＣＤから出力
される電荷量を表す。（Ｄ）において、１垂直走査期間
を構成する４００水平ラインの内、有効な水平ラインは
ＣＣＤの画素数に相当する２８８ラインであり、残りの
１２２ラインは、ＰＣへは送信されない。この場合、図
５（Ｄ）に示すように、各フィールドの電荷量は同じに
なり、フリッカーは問題にならない。

【００２５】次に、カメラが３０Ｈｚの状態で、電源周
波数が５０Ｈｚの地域で使用された場合タイミングを図
６に示す。図６において、（Ｘ）は蛍光灯の点灯周期、
（ｉ）は垂直走査周期を示すパルスＶＤ、（ｊ）は電荷
掃き出しパルス、（ｋ）は電荷読み出しパルス、（Ｅ）
はＣＣＤから出力される電荷量を表す。（Ｅ）に示すよ
うに、３フィールド周期でフリッカーを発生する。

【００２６】発生したフリッカーは、第１の実施の形態
と同様の方法で制御手段２０によって検知され、垂直走
査周波数切り替え信号ＳＥＬが出力される。ＳＥＬ信号
を受信すると、駆動回路１９は、垂直走査周波数を２５
Ｈｚに変更する。この時のタイミングを同じく図６に示
す。（ｍ）は垂直走査周期を示すパルスＶＤ、（ｎ）は
電荷掃き出しパルス、（ｐ）は電荷読み出しパルスであ
る。この場合、電荷の蓄積時において、蛍光灯の照度が
一定となるので、図６（Ｆ）に示す様に、フリッカーは
発生しない。

【００２７】図７は、メモリ制御回路２１の動作を説明
するもので、（ｉ）（Ｄ）（ｑ）（ｒ）は３０Ｈｚ駆動
時の書き込み動作を示し、（ｍ）（Ｆ）（ｓ）（ｔ）は
２５Ｈｚ時の書き込み動作を示し、（ｕ）（ｖ）（Ｇ）
は読み出し動作を示す。読み出し動作は３０Ｈｚ及び２
５Ｈｚ動作時で共通である。図７において（ｉ）、
（ｍ）は垂直同期パルスＶＤを、（Ｄ）、（Ｆ）は信号
処理回路１４から出力される有効な映像信号を、
（ｑ）、（ｓ）はライトアドレスカウンタのリセットパ
ルスＷＲＳＴを、（ｒ）、（ｔ）はライト動作を制御す
るライトイネーブル信号ＷＥを、（ｕ）はリードアドレ
スカウンタのリセットパルスＲＲＳＴを、（ｖ）はリー
ド動作を制御するリードイネーブル信号ＲＥを、（Ｇ）
は画像メモリから読み出される映像信号を示す。

【００２８】３０Ｈｚ駆動時には、カメラからの映像信
号は、（ｉ）（Ｄ）（ｑ）（ｒ）より、３フィールドお
きに、書き込まれる。即ち、カメラからの毎秒３０枚の
映像信号は、ＰＣ等の外部の機器の処理速度に合わす為
に毎秒１０枚に間引かれる。２５Ｈｚ駆動時には、
（ｍ）（Ｆ）（ｓ）（ｔ）に示す様に、５フィールドに
つき２枚の画像が書き込まれ、カメラからの毎秒２５枚
の映像信号は、毎秒１０枚に間引かれる。画像メモリか
らの読み出しは、（ｕ）（ｖ）（Ｇ）に示すように、１
００ｍｓ周期で行われ、３０Ｈｚ駆動の場合も、２５Ｈ
ｚ駆動の場合も毎秒１０枚の画像が出力される。

【００２９】以上の実施の形態において、外部機器との
画像データの転送速度が可変できる場合は、転送する画
像の枚数を特に合わす必要はないし、さらに、高速転送
できる場合は、画像メモリをなくして、毎秒３０枚また
は２５枚の映像を送信しても良い。また、フリッカーの
検出を自動で行う様にしたが、スイッチ等を設けて、カ
メラを使用する地域に応じて切り替えても良い。

【００３０】

【発明の効果】本発明の画像入力装置は上記のように構
成するため、請求項１記載の発明によれば、撮像手段に
より撮像した画像をデジタル信号として外部装置に送信
する画像入力装置において、フリッカーの有無を検出し
て該フリッカーの発生周期を求める検出手段と、該フリ
ッカーの発生周期内で撮像手段からの得られる複数の画
像の電荷量を求めて一つの画像を選択する制御手段と、
該制御手段によって選択された画像を記憶する記憶手段
と、該記憶手段に記憶された画像を、該フリッカーの発
生周期毎に外部装置に出力する出力手段とを備えるた
め、フリッカーの発生周期毎に、画像を更新して出力す
るので、フリッカー成分の排除された画像をＰＣ等の外
部機器に送信することができる。

【００３１】また、請求項２記載の発明によれば、請求
項１に記載の発明に加えて、上記制御手段は、上記フリ
ッカーの発生周期内で、電荷量の最も大きな画像を選択
するため、Ｓ／Ｎの良い画像を送信することができる。

【００３２】さらに、請求項３記載の発明によれば、撮
像手段により撮像した画像をデジタル信号として外部装
置に送信する画像入力装置において、電源周波数の検出
手段を備え、検出した電源周波数に応じて、上記撮像手
段の垂直走査周波数を変化させてフリッカーの発生を防
止するため、電源周波数に応じて撮像手段の垂直周波数
を変更するので、フリッカーの無い画像を、単位時間あ
たり多く得ることができる。

【００３３】そして、請求項４記載の発明によれば、請
求項３に記載の発明に加えて、垂直走査周波数を選択可
能な上記撮像手段の駆動装置と、フリッカーの有無を検
出して該フリッカーの発生周期を求める検出手段と、該
検出手段によってフリッカーが検出されると該駆動装置
の垂直走査周波数を変更する制御手段と、該撮像手段が
出力した画像を垂直走査周波数に応じて記憶する記憶手
段と、該記憶手段の内容を一定周期で外部装置を出力す
る出力手段とを備えるため、撮像手段の垂直周波数の違
いを吸収しているので、外部機器との転送速度は一定に
することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における画像入力装
置の構成図である。

【図２】本発明の第１の実施の形態における画像入力装
置の動作を示すタイミング図である。

【図３】本発明の第１の実施の形態における制御手段の
動作を示すフローチャートである。

【図４】本発明の第２の実施の形態における画像入力装
置の構成図である。

【図５】本発明の第２の実施の形態における電源周波数
６０Ｈｚの地域における画像入力装置の動作を示すタイ
ミング図である。

【図６】本発明の第２の実施の形態における電源周波数
５０Ｈｚの地域における画像入力装置の動作を示すタイ
ミング図である。

【図７】本発明の第２の実施の形態におけるメモリ制御
回路の動作を示すタイミング図である。

【符号の説明】

１０ＣＣＤ１１ＣＣＤ駆動回路１２前処理回路１３Ａ／Ｄ変換器１４ＣＣＤ信号処理回路１５制御手段１６画像メモリ１７Ｉ／Ｆ回路１８画像メモリ制御回路１９ＣＣＤ駆動回路２０制御手段２１画像メモリ制御回路

Claims

【特許請求の範囲】

【請求項１】撮像手段により撮像した画像をデジタル
信号として外部装置に送信する画像入力装置において、フリッカーの有無を検出して該フリッカーの発生周期を
求める検出手段と、該フリッカーの発生周期内で撮像手
段から得られる複数の画像の電荷量を求めて一つの画像
を選択する制御手段と、該制御手段によって選択された
画像を記憶する記憶手段と、該記憶手段に記憶された画
像を、該フリッカーの発生周期毎に外部装置に出力する
出力手段とを備えることを特徴とする画像入力装置。
【請求項２】上記制御手段は、上記フリッカーの発生
周期内で、電荷量の最も大きな画像を選択することを特
徴とする請求項１に記載の画像入力装置。
【請求項３】撮像手段により撮像した画像をデジタル
信号として外部装置に送信する画像入力装置において、電源周波数の検出手段を備え、検出した電源周波数に応
じて、上記撮像手段の垂直走査周波数を変化させてフリ
ッカーの発生を防止することを特徴とする画像入力装
置。
【請求項４】垂直走査周波数を選択可能な上記撮像手
段の駆動装置と、フリッカーの有無を検出して該フリッ
カーの発生周期を求める検出手段と、該検出手段によっ
てフリッカーが検出されると該駆動装置の垂直走査周波
数を変更する制御手段と、該撮像手段が出力した画像を
垂直走査周波数に応じて記憶する記憶手段と、該記憶手
段の内容を一定周期で外部装置を出力する出力手段とを
備えることを特徴とする請求項３に記載の画像入力装
置。