JPH0927459A

JPH0927459A - 半導体素子の製造装置

Info

Publication number: JPH0927459A
Application number: JP7198231A
Authority: JP
Inventors: Tokuji Yasuno; 篤司保野; Yutaka Echizen; 裕越前; Hirokazu Otoshi; 博和大利; Toshihito Yoshino; 豪人吉野; Masahiro Kanai; 正博金井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-07-10
Filing date: 1995-07-10
Publication date: 1997-01-28

Abstract

(57)【要約】【目的】本発明は成膜空間でのマイクロ波電力によるプ
ラズマ成膜領域において急激な温度上昇を生じることが
なく、また正確な温度制御が可能で、生産性の高い半導
体素子の製造装置またはその製造方法を提供することを
目的とするものである。【構成】本発明は上記目的を達成するために、薄膜を各
々独立して形成することのできる複数の成膜空間内に、
原料ガス導入手段を介して原料ガスを導入すると共にマ
イクロ波電力を導入し、前記成膜空間内に配置された帯
状基体の表面上に、薄膜を連続して形成する半導体素子
の製造装置または方法において、前記複数の成膜空間内
の帯状基体の加熱をマイクロ波電力によるプラズマ成膜
領域の直前で行うようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体素子の製造装置
またはその製造方法に関し、特に、光起電力素子等の積
層薄膜素子を帯状基体上に連続に形成できる装置または
方法に関する。

【０００２】

【従来の技術】従来、帯状基体の表面上に薄膜を連続し
て形成する半導体素子の製造装置としては、例えば、ロ
ール・ツー・ロール（ＲｏｌｌｔｏＲｏｌｌ）方式
を採用した連続プラズマＣＶＤ法による製造装置が、米
国特許第４，４００，４０９号明細書に開示されてい
る。この製造装置では、複数のグロー放電領域を設け、
所望の幅で充分に長い帯状の基体を、前記グロー放電領
域を順次貫通する経路に沿って、前記帯状基体の長手方
向に連続的に搬送せしめることによって、半導体接合を
有する素子を連続形成することができると記載されてい
る。また、この製造装置では、各半導体層形成時に用い
る成膜ガスやドーパントガスが他のグロー放電領域へ拡
散、混入するのを防止するために、各成膜空間の間にガ
スゲート室が設けてある。具体的には、前記各グロー放
電領域をスリット状の分離通路によって分離し、更に該
分離通路に、例えば、Ａｒ、Ｈ₂等の分離用ガスの流れ
を形成させる。または、分離通路に排気手段を設けて、
隣合う成膜室から流れ込むガスを排気する手段が採用さ
れている。一方、マイクロ波を用いたプラズマプロセス
が近年注目されている。マイクロ波は、従来のＲＦ（Ｒ
ａｄｉｏＦｒｅｑｕｅｎｃｙ）を用いた場合に比較し
て周波数が高いために、エネルギー密度を高めることが
可能であり、プラズマを効率良く発生させ、持続させる
ことに適している。例えば、米国特許４，５１７，２２
８号明細書および同４，５０４，５１８号明細書には、
低圧下でのマイクロ波グロー放電プラズマ内で小面積の
基板上に薄膜を堆積形成させる方法が開示されている
が、マイクロ波によれば、ＲＦに比較して低圧下での放
電が可能で膜特性の低下の原因となる活性種のポリマリ
ゼイションを防ぎ、高品質の堆積膜が得られるばかりで
なく、プラズマ中でのポリシラン等の粉末の発生を抑
え、かつ、堆積速度の飛躍的向上が図れるとされてい
る。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
従来技術には、つぎのような問題がある。すなわち、前
記ロール・ツー・ロール成膜装置の中に、マイクロ波プ
ロセスを組み入れた場合、成膜空間内においてマイクロ
波電力を印加して基体上に成膜するに際し、マイクロ波
放電プラズマ領域上における帯状基体の温度が急激に上
昇することとなり、従来の加熱方法では正確な温度制御
を行うことが困難であった。また、温度制御のため帯状
基体に接触させている熱電対は、加熱ヒーターからの輻
射熱、および帯状基体の搬送により生じる非接触（熱電
対の浮き）等の影響を受け、このことが温度制御を困難
とする一因ともなっていた。

【０００４】そこで、本発明は上記問題を解決し、成膜
空間でのマイクロ波電力によるプラズマ成膜領域におい
て急激な温度上昇を生じることがなく、また正確な温度
制御が可能で、生産性の高い半導体素子の製造装置また
はその製造方法を提供することを目的とするものであ
る。

【０００５】

【課題を解決するための手段】本発明は、上記目的を達
成するため、成膜空間内のマイクロ波放電プラズマ領域
開口部（成膜領域）における加熱を、その成膜領域上で
行わず、成膜領域の直前で行うようにしたものである。
すなわち、本発明の半導体素子の製造装置は、薄膜を各
々独立して形成することのできる複数の成膜空間内に、
原料ガス導入手段を介して原料ガスを導入すると共にマ
イクロ波電力を導入し、該成膜空間内に配置された帯状
基体の表面上に、薄膜を連続して形成する半導体素子の
製造装置において、前記複数の成膜空間内の帯状基体の
加熱をマイクロ波電力によるプラズマ成膜領域の直前で
行うための加熱手段を有していることを特徴としてい
る。本発明においては、この加熱手段による成膜温度
は、成膜領域上の熱電対により制御するように構成し、
この熱電対は、前記帯状基体の表面上にカバーで押え込
んで覆うことにより、浮き上がりによる基体との非接触
を防止することができる。また、前記成膜空間内に前記
帯状基体を冷却する冷却機構を設けることにより、一層
その温度上昇を抑えることが可能となるが、この冷却機
構はブロックまたはローラー形状とすることが好まし
い。さらに、本発明の半導体素子の製造方法は、前記複
数の成膜空間における前記帯状基体の加熱を、マイクロ
波電力によるプラズマ成膜領域上でおこなわず、該成膜
領域に入る直前で行うことを特徴とするものであり、本
発明においてはマイクロ波電力の印加電力密度を０．５
ｗ／ｃｍ²以下とすることが好ましい。そして、本発明
においてはマイクロ波電力と共にＲＦバイアス電力また
はＤＣバイアス電力を導入し成膜を行うことが効果的で
あり、その際、バイアス電力の印加電力密度は１ｗ／ｃ
ｍ²以下であることが好ましい。

【０００６】

【発明の実施の形態】本発明は、上記したように成膜空
間内のマイクロ波放電プラズマ領域開口部（成膜領域）
における加熱を、その成膜領域上で行わず、成膜領域の
直前で行うようにすることにより、そのプラズマ成膜領
域において急激な温度上昇を生じることが防止でき、ま
た、温度制御用の熱電対を、加熱ヒーターからの輻射熱
および帯状基体の搬送により生じる非接触（熱電対の浮
き）等の影響をなくす設置方法、すなわち、前記帯状基
体の表面上にカバーで押え込んで覆うことにより、浮き
上がりによる基体との非接触等を無くして、正確な温度
制御を実現することができる。さらに、成膜空間内のマ
イクロ波放電プラズマ領域内に冷却機構を設置すること
によって、温度上昇を抑制する効果を一層向上させるこ
とが可能となる。以下、これを図面に基づいて説明す
る。本発明に用いられる薄膜を連続して形成する半導体
素子の製造装置としては、例えば図１に示したロール・
ツー・ロール型の装置が挙げられる。また、半導体素子
としては、例えばＬＳＩに代表される集積回路、半導体
レーザーに代表される各種センサー、および太陽電池に
代表される各種光起電力素子が挙げられる。特に、本発
明の製造装置は、大面積な受光部を必要とする太陽電池
に適用することが好ましい。太陽電池とは、例えば図６
に示した層構成、すなわち帯状部材からなる基体６０１
の表面上に、ｎ型半導体層６０２、ｉ型半導体層６０
３、ｐ型半導体層６０４、ＩＴＯ透明導電膜６０５とい
う各層を順次積み上げた層構成からなる発電素子であ
る。図１において、１０１、１０２、１０３はマイクロ
波プラズマＣＶＤ法による成膜室、１０４、１０５は帯
状基体の供給室および巻き取り室である。それぞれの成
膜室はガスゲート１０６によって接続されている。１０
７は帯状基体であり、供給室から巻き取り室に搬送され
るまでに３つの成膜室を通過して、その表面に、三層の
機能性堆積膜、例えばｐｉｎ構造の太陽電池用半導体膜
が形成される。１０１〜１０３の各成膜室には基体を加
熱する加熱ヒーター１０８、ガス供給手段（図示せず）
から供給される成膜ガスを成膜室に導入するガス導入管
１０９、排気手段（図示せず）により成膜室を排気する
排気管１１０、成膜室内の成膜ガスにエネルギーを与え
て放電を生起するマイクロ波電力を供給する導波管１１
１が設けられ、マイクロ波ＣＶＤ法による堆積膜の形成
がおこなわれる。１１３は成膜領域調整板、１１４は圧
力計、１１５および１１６は供給室および巻き取り室の
排気をおこなう排気管である。図１に示した成膜室１０
１の中には、図３に示した直方体形状の成膜空間が設け
られている。この成膜空間は、成膜容器３０１と帯状基
体３０２で形成されている。成膜室１０１と成膜容器３
０１は電気的に接続されており、アース電位にある。成
膜空間内には、マイクロ波エネルギーを導入するための
アプリケータ３０３が取り付けられている。このアプリ
ケータ３０３は、導波管（図示せず）にてマイクロ波電
源（図示せず）と接続されている。また、成膜容器の底
面には、原料ガスを導入するためのガス導入部３０４が
取り付けられており、原料ガスを放出するための多数の
ガス放出孔が、帯状基体に対向して配設されている。こ
のガス導入部３０４はガス供給設備（図示せず）に接続
されている。アプリケータの対抗側の側壁、即ち成膜容
器３０１の手前側の側壁には、排気パンチングボード３
０５が取り付けられ、マイクロ波エネルギーを成膜空間
に閉じ込めるとともに、排気管（図示せず）に接続され
ている。なお、図１における成膜室１０２、１０３も上
記と同様の構成となっている。

【０００７】複数の成膜空間としては、例えば前記帯状
基体が最初に投入されて減圧処理が行われる仕込室、搬
送されてくる前記帯状基体を適当な温度まで上昇させる
加熱室、搬送されてくる前記帯状基体の表面上に適当な
薄膜を形成する成膜室、搬送されてくる前記帯状基体を
適当な温度まで下降させる冷却室、成膜が完了した前記
帯状基体を大気圧下にもどす取り出し室があげられる。
特に、成膜室を連続して複数個設けることにより、異な
る材質の薄膜を複数層形成する場合もある。この時、各
成膜室の間に後述するガスゲート室を設けて、隣合う成
膜室の影響を防止する手段も用いられる。帯状基体が複
数の成膜室の中を帯状基体の長手方向に連続的に搬送さ
れる手段としては、例えば図１に示したロール・ツー・
ロール方式の手段があげられる。この方式では、供給室
１０４に配置されたドラムに巻かれた帯状基体は、複数
の成膜空間内を通して、巻き取り室１０５に設けたロー
ル形状の巻き取り装置にて移動させられる。前記帯状基
体が、一定速度で、その面内にシワ、ねじれ、反りなど
を生じることなく、前記複数の成膜空間を搬送されるこ
とが大切である。この時の搬送速度は、成膜条件（半導
体膜の膜厚や形成速度など）によって、適宜選択される
が、好ましくは２００ｍｍ／ｍｉｎ〜２０００ｍｍ／ｍ
ｉｎである。ガスゲート室とは、前記帯状基体の供給室
および巻き取り室と成膜室とを分離独立させ、かつ、前
記帯状基体をそれらの中を貫通させて連続的に搬送する
目的で設けた真空容器である。また、異なる材質の薄膜
を複数層形成する場合には、隣合う成膜室を分離独立さ
せるためにも設けられる。ガスゲート室としては、例え
ば図２（図１の拡大断面図）の構成からなるものがあげ
られる。開口断面調節部材２０１は帯状基体２０２の上
下に平板状に設置され、帯状基体の堆積面との間には、
所定の間隙が設けられている。この間隙は、コンダクタ
ンスを小さくし、各成膜室間でのガスの拡散、混入を防
ぐ目的から、例えば１〜５ｍｍの幅に設定するのが好ま
しい。開口断面調節部材２０１の材質は、熱変形や摩耗
の少ないアルミナ等のセラミックス、石英等のガラス、
またはこれらの複合材等により、基本的には平板状に構
成される。しかし基体裏面のガスの流れを安定させるた
めに、基体長手方向に溝等を設けていてもよい。更に、
ガスゲート室内は、分離用ガス導入管２０３（図１では
１１２）から分離用ガスが導入され、ガスゲート室内に
進入する成膜室の成膜ガスを押し戻すような構成となっ
ている。分離用ガスとしては、例えば、Ａｒ、Ｈｅ、Ｎ
ｅ、Ｋｒ、Ｘｅ、Ｒｎ等の希ガスまたはＨ₂等の半導体
膜作製用希釈ガスがあげられる。ゲートガスの流量は、
ガスゲート室全体のコンダクタンスなどによって適宜決
定されるが、例えば、ガスゲートのほぼ中央部に圧力の
最大となるポイントを設ければ、ゲートガスはガスゲー
トの中央部から両サイドの真空容器側へ流れ、両サイド
の真空容器間での相互のガス拡散を最小限に抑えること
ができる。

【０００８】本発明においては、その帯状基体として半
導体膜製作時に必要とされる温度において変形、歪みが
少なく、所望の強度を有し、また、導電性を有するもの
であることが好ましい。具体的にはステンレススチー
ル、アルミニウム及びその合金、鉄及びその合金、銅及
びその合金等の金属の薄板及びその複合体、及びそれら
の表面に異種材質の金属薄膜及び／またはＳｉＯ₂、Ｓ
ｉ₃Ｎ₄、ＡｌＮ等の絶縁性薄膜をスパッタ法、蒸着法、
鍍金法等により表面コーティング処理をおこなったもの
があげられる。また、ポリイミド、ポリアミド、ポリエ
チレンテレフタレート、エポキシ等の耐熱性樹脂性シー
ト、またはこれらとガラスファイバー、カーボンファイ
バー、ホウ素ファイバー、金属繊維等との複合体の表面
に金属単体または合金、及び透明導電性酸化物（ＴＣ
Ｏ）等をスパッタ、蒸着、鍍金、塗布等の方法で導電性
処理をおこなったものがあげられる。また、前記帯状基
体の厚さとしては、前記搬送手段による搬送時に作製さ
れる湾曲形状が維持される強度を発揮する範囲内であれ
ば、コスト、収納スペース等を考慮して可能な限り薄い
方が望ましい。具体的には、好ましくは０．０１ｍｍ〜
１ｍｍ、最適には０．０５ｍｍ〜０．５ｍｍであること
が望ましいが、金属等の薄板を用いる場合、厚さを比較
的薄くしても所望の強度が得られやすい。前記帯状基体
の幅については、特に制限されることはなく、半導体膜
作製手段、あるいはその容器等のサイズによって決定さ
れる。前記帯状基体の長さについては、特に制限される
ことはなく、ロール状に巻きとられる程度の長さであっ
ても良く、長尺のものを溶接等によって更に長尺化した
ものであっても良い。

【０００９】本発明はこのような半導体素子の製造装置
において、加熱手段を、例えば図１の成膜室部分の拡大
図として示した図４のように、第１の温度制御装置４０
９、第１の赤外線ランプヒーター４１０、第２の温度制
御装置４１１、第２の赤外線ランプヒーター４１２で構
成し、堆積膜形成前のチャンバーベーキングはこれらの
加熱により行い、マイクロ波電力を印加した堆積膜形成
時には第２の赤外線ランプヒーター４１２を切って、第
１の赤外線ランプヒーター４１０のみで加熱を行うこと
により、成膜空間でのマイクロ波電力によるプラズマ成
膜領域における急激な温度上昇を防止したものである。
また、それと共に、上記したような熱電対の構成により
正確な温度制御を可能とし、成膜空間内への冷却機構の
設置により温度上昇を抑制する効果を一層向上させるよ
うにしたものである。

【００１０】

【実施例】以下、これを実施例に基づいて、更に具体的
に説明する。［実施例１］図１の半導体素子の製造装置を用いて、以
下に示す操作によって帯状基体の表面上に、ｐｉｎ型ア
モルファスシリコン太陽電池を作製した。まず、帯状基
体１０７を、供給室１０４から巻き出され、ガスゲート
室１０６により接続された３つの成膜室１０１〜１０３
を通過して、巻き取り室１０５で巻きとられるようにセ
ットした。帯状基体１０７としては、幅３０ｃｍ、長さ
５０ｍ、厚さ０．２ｍｍのＳＵＳ４３０ＢＡを使用し
た。尚、ガスゲート室１０６のスリット高さは全て１０
ｍｍとした。次に、前記帯状基体供給室、巻き取り室、
および各成膜室を排気管１１０、１１５、１１６を通し
て排気装置（図示せず）により１０^-6Ｔｏｒｒ台まで十
分に排気した後、引き続き排気しながら各成膜室ヘガス
導入管１０９よりそれぞれの成膜ガスを導入し、圧力計
１１４を確認しつつ排気量を調節して各成膜室を所定の
圧力に調整した。ガスゲート１０６のスリットには分離
用ガスとしてＨ₂を上下のガス導入管１１２から各３０
０ｓｃｃｍ導入した。ヒーター１０８で帯状基体１０７
の裏面から所定の温度で加熱し、マイクロ波導波管１１
１からマイクロ波電力を導入して各成膜室内にグロー放
電を生起し、帯状基体を一定速度で搬送して帯状基体上
にｎ、ｉ、ｐ型のアモルファスシリコン膜を連続的に形
成した。この時の本発明における帯状基体の加熱方法に
ついて、図４を用いて以下に説明する。図４は、図１に
おける成膜室部分の拡大図である。図４において、４０
１は成膜容器、４０２はガスゲート、４０３は帯状基体
である。４０４はマイクロ波電力を供給する導波管、４
０５は成膜ガスを成膜室に導入するガス導入管、４０６
は排気管、４０７は圧力計である。また、４０８は成膜
領域調整板であり、開口部分において堆積膜が形成され
る。４０９〜４１２は基板加熱ヒーター部であり、４０
９は第１の温度制御装置、４１０は第１の赤外線ランプ
ヒーター、４１１は第２の温度制御装置、４１２は第２
の赤外線ランプヒーターである。堆積膜形成前のチャン
バーベーキングは第１および第２の温度制御装置をそれ
ぞれ直下の熱電対４１３、４１４により各々を制御して
加熱をおこなった。マイクロ波電力を印加した堆積膜形
成時には第２の赤外線ランプヒーター４１２を切り、第
１の赤外線ランプヒーター４１０のみで加熱をおこなっ
た。尚、その時の温度制御は成膜領域上の熱電対４１４
を用いておこなった。また、成膜領域内に温度モニター
のための熱電対（不図示）を設置し、数点で基板温度の
確認をおこなった。ここで、制御用熱電対の取付方法に
ついて説明する。従来、熱電対は帯状基体に接触させて
いたが、帯状基体の搬送により、非接触（熱電対の浮
き）が発生したり、加熱ヒーター部からの輻射熱の影響
を受け、正確な温度制御が困難であった。そこで、図５
に示すように、設置をおこなった。帯状基体５０１に熱
電対５０２が接触するようにカバー５０３により覆い、
かつ押え込む形状とした。カバーの材質はＳＵＳを使用
した。この設置法により、上記の熱電対における問題点
を解決し、実験をおこなった。尚、各成膜室での基板加
熱温度は、ｎ、ｉ、ｐ層それぞれ、２５０、３００、１
５０℃とした。また、マイクロ波の印加電力を０．１〜
０．８ｗ／ｃｍ²と変化させて、成膜領域での温度変化
および特性を確認した。

【００１１】上記の方法で得られたアモルファスシリコ
ン膜を堆積した帯状基体をロール・ツー・ロール装置か
ら取り出し、１０ｃｍ×１０ｃｍの大きさに切り離し、
シングルチャンバーの真空蒸着装置に入れ、真空蒸着法
によりＩＴＯ透明導電膜を積層し、図６の模式断面図に
示す太陽電池を作製した。図６において６０１は基体、
６０２はｎ型層、６０３はｉ型層、６０４はｐ型層、６
０５はＩＴＯ透明導電膜である。

【００１２】（比較例１）本例では、マイクロ波電力を
印加した堆積膜形成時における帯状基体の加熱方法は、
図４における第１および第２の温度制御装置をそれぞれ
直下の熱電対４１３、４１４により各々を制御して加熱
をおこなった。他の点は実施例１と同様とした。以上の
実験から、次に示す結果が得られた。（１）実施例１および比較例１において成膜領域内にて
モニターされたｉ層の基板温度の変化を図７に示す。こ
れは、温度変化の最も大きいｉ層で、マイクロ波印加電
力密度を変化させた時の、成膜領域での出口温度と入口
温度の差を示している。これより、比較例１（従来）よ
りも、実施例１（本発明）における成膜領域内での温度
変化が少ないのがわかる。従来はマイクロ波プラズマに
よる加熱および成膜領域上部でのヒーターによる加熱の
ため、成膜領域後半における温度上昇が大きかったと考
えられるが、本発明における加熱方法により温度上昇を
抑えることが可能となった。（２）実施例１および比較例１で、同処方（同じマイク
ロ波電力）にて作製した太陽電池は、特性および生存率
共に、実施例１における太陽電池の方が良好であった。
ここでの生存率とは、開放電圧が０．５ｖ以上を示した
ｌｃｍ角の太陽電池１０個に対する割合のことである。（３）本発明における加熱方法（実施例１）にて作製し
た太陽電池において、各マイクロ波電力密度での特性、
および成膜領域内での温度変化を併せて評価した結果、
良好な特性を示し、かつ成膜温度が安定して制御できる
電力密度は、０．５ｗ／ｃｍ²以下であることが、確認
された。以上より、本発明における加熱方法によって、
成膜領域内での温度上昇が少なくなり、特性および生存
率の面で優れた太陽電池の作製が可能となった。

【００１３】［実施例２］本例では、実施例１におい
て、ｉ層での堆積膜形成時に、マイクロ波電力と共にＲ
Ｆバイアス電力を供給し、太陽電池を作製した。他の点
は実施例１と同様とした。その結果次に示す結果が得ら
れた。（１）実施例２において、実施例１と同様に、各ＲＦバ
イアス電力密度での特性、および成膜領域内での温度変
化を併せて評価した結果、良好な特性を示し、かつ成膜
温度が安定して制御できるＲＦバイアス印加電力密度
は、ｌｗ／ｃｍ²以下であることが、確認された。

【００１４】［実施例３］本例では、実施例１における
加熱方法に加え、図８に示すとおり、成膜領域内に基体
の冷却機構を設置した。図８において、８１５が冷却ブ
ロックであり、他は図４と同様である。図９はこの冷却
ブロックの模式図である。プロック９０１には冷却管９
０２が配管されており、冷却水またはエアーが流れてい
る。前記ブロックは帯状基体９０３の上面に接してお
り、これにより帯状基体が冷却されている。前記ブロッ
クの材質はＡｌ等が適当であり、また冷却管は真空用部
品である、脱ガスの少ないＳＵＳ等の金属が好ましい。
ブロックは、帯状基体を変形させないように、かつスム
ーズに速度を変えることなく、傷のつかない程度に搬送
できるような設置をする必要がある。この冷却機構を設
置した、図１の半導体素子の製造装置を用いて、帯状基
体の表面上に、ｐｉｎ型アモルファスシリコン太陽電池
を作製した。他の点は実施例１と同様とした。以上の実
験から、次に示す結果が得られた。（１）実施例３において成膜領域内にてモニターされた
ｉ層の基板温度の変化を図１０に示す。これは、温度変
化の最も大きいｉ層で、マイクロ波印加電力密度を変化
させた時の、成膜領域での出口温度と入口温度の差を示
している。これより、実施例３における成膜領域内での
温度変化が、実施例１、比較例１に比べ、最も少なく、
安定して制御されていることが確認された。冷却機構を
設置することにより、更に温度上昇を抑えることが可能
となった。

【００１５】

【発明の効果】本発明は、上記したように成膜空間内の
帯状基体の加熱をマイクロ波電力によるプラズマ成膜領
域の直前で行うように構成したことによりそのプラズマ
成膜領域において急激な温度上昇を生じることが防止で
き、また、温度制御用の熱電対を、加熱ヒーターからの
輻射熱および帯状基体の搬送により生じる非接触（熱電
対の浮き）等の影響をなくす設置方法、すなわち、前記
帯状基体の表面上にカバーで押え込んで覆うことによ
り、浮き上がりによる基体との非接触等を無くして、正
確な温度制御を実現することができる。さらに、成膜空
間内のマイクロ波放電プラズマ領域内に冷却機構を設置
することによって、温度上昇を抑制する効果を一層向上
させることが可能となる。本発明はこれらにより、成膜
開始から終了まで安定して良好な特性を持ち、生産性の
高い半導体素子の製造装置及びその製造方法を実現する
ことができる。

【図面の簡単な説明】

【図１】本発明における半導体素子製造装置の１例を示
す概略図である。

【図２】本発明における半導体素子製造装置のガスゲー
トの構造を示す概略図である。

【図３】本発明における半導体素子製造装置の成膜空間
の構造を示す概略図である。

【図４】実施例１における半導体素子製造装置の成膜室
内の構造を示す概略図である。

【図５】本発明における温度制御用熱電対の設置方法の
１例を示す概略図である。

【図６】実施例１で作製した太陽電池の層構成を示す概
略断面図である。

【図７】実施例１および比較例１における、マイクロ波
印加電力密度に対するｉ層成膜領域内での温度変化を表
したグラフである。

【図８】実施例３における冷却機構を有した成膜室内の
構造を示す概略図である。

【図９】実施例３における冷却機構の構造の一例を示す
概略図である。

【図１０】実施例１、比較例１および実施例３におけ
る、マイクロ波印加電力密度に対するｉ層成膜領域内で
の温度変化を表したグラフである。

【符号の説明】

１０１、１０２、１０３成膜室１０４帯状基体の供給室１０５帯状基体の巻き取り室１０６、４０２、８０２ガスゲート１０７、２０２、３０２、４０３、５０１、８０３、９
０３帯状基体１０８加熱ヒーター１０９ガス導入管１１０、１１５、１１６、４０６、８０６排気管１１１、４０４、８０４マイクロ波導波管１１２、２０３分離用ガス導入管１１３、４０８、８０８成膜領域調整板１１４、４０７、８０７圧力計２０１開口断面調節部材３０１、４０１、８０１成膜容器３０３、マイクロ波導入アプリケータ３０４、４０５、８０５ガス導入部３０５、排気パンチングボード４０９、８０９第１の温度制御装置４１０、８１０第１の赤外線ランプヒーター４１１、８１１第２の温度制御装置４１２、８１２第２の赤外線ランプヒーター４１３、４１４、５０２、８１３、８１４温度制御用
熱電対５０３熱電対取り付けカバー６０１基体６０２ｎ型層６０３ｉ型層６０４ｐ型層６０５透明導電層８１５基体冷却機構９０１基体冷却ブロック９０２冷却管

───────────────────────────────────────────────────── フロントページの続き (72)発明者吉野豪人東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者金井正博東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】薄膜を各々独立して形成することのでき
る複数の成膜空間内に、原料ガス導入手段を介して原料
ガスを導入すると共にマイクロ波電力を導入し、該成膜
空間内に配置された帯状基体の表面上に、薄膜を連続し
て形成する半導体素子の製造装置において、前記複数の
成膜空間内の帯状基体の加熱をマイクロ波電力によるプ
ラズマ成膜領域の直前で行うための加熱手段を有してい
ることを特徴とする半導体素子の製造装置。
【請求項２】前記加熱手段は、その成膜温度を成膜領
域上の熱電対により制御することを特徴とする請求項１
に記載の半導体素子の製造装置。
【請求項３】前記熱電対は、前記帯状基体の表面上に
カバーで押え込んで覆ったことを特徴とする請求項２に
記載の半導体素子の製造装置。
【請求項４】前記成膜空間内には、前記帯状基体を冷
却する冷却機構が設けられていることを特徴とする請求
項１〜請求項３のいずれか１項に記載の半導体素子の製
造装置。
【請求項５】前記冷却機構は、ブロックまたはローラ
ー形状とされていることを特徴とする請求項４に記載の
半導体素子の製造装置。
【請求項６】薄膜を各々独立して形成することのでき
る複数の成膜空間内に、原料ガス導入手段を介して原料
ガスを導入すると共にマイクロ波電力を導入し、該成膜
空間内に配置された帯状基体の表面上に、薄膜を連続し
て形成する半導体素子の製造方法において、前記複数の
成膜空間における前記帯状基体の加熱を、マイクロ波電
力によるプラズマ成膜領域上で行わず、該成膜領域に入
る直前で行うことを特徴とする半導体素子の製造方法。
【請求項７】前記マイクロ波電力は、その印加電力密
度を０．５ｗ／ｃｍ²以下としたことを特徴とする請求
項６に記載の半導体素子の製造方法。
【請求項８】前記成膜空間内に、ＲＦバイアス電力ま
たはＤＣバイアス電力を導入し成膜を行うことを特徴と
する請求項６または請求項７に記載の半導体素子の製造
方法。
【請求項９】前記バイアス電力は、その印加電力密度
を１ｗ／ｃｍ²以下としたことを特徴とする請求項８に
記載の半導体素子の製造方法。