JPH0927498A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0927498A JPH0927498A JP17507295A JP17507295A JPH0927498A JP H0927498 A JPH0927498 A JP H0927498A JP 17507295 A JP17507295 A JP 17507295A JP 17507295 A JP17507295 A JP 17507295A JP H0927498 A JPH0927498 A JP H0927498A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electrode
- semiconductor device
- wafer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hall/Mr Elements (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の金属電極部に精細なはんだ層を
形成し、はんだ電極付き半導体装置を能率良く得る。 【構成】 半導体ウェーハ上の半導体装置の金属電極部
にイミダゾール等の粘着性付与組成物で処理して所望部
分にのみ粘着性を付与し、この部分に微細なはんだ粉末
を付着させた後、加熱溶融してはんだ層を形成し、しか
る後ウェーハを切断分離して半導体装置を得る。
形成し、はんだ電極付き半導体装置を能率良く得る。 【構成】 半導体ウェーハ上の半導体装置の金属電極部
にイミダゾール等の粘着性付与組成物で処理して所望部
分にのみ粘着性を付与し、この部分に微細なはんだ粉末
を付着させた後、加熱溶融してはんだ層を形成し、しか
る後ウェーハを切断分離して半導体装置を得る。
Description
【０００１】
【産業上の利用分野】本発明は、はんだ電極を有する半
導体装置の製造方法に関する。
導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置をリードフレームや回路基板
に実装する方法としては、接着剤、導電性接着剤（例え
ば、Ａｇペースト）を用いたり、ＡｕＳｎなどの低融点
金属を裏面電極として形成し、加熱溶融させ半導体装置
を固定し（特開平２−２６０６７１）、次に、金、アル
ミ等を利用したワイヤボンディング法により配線が行わ
れるのが一般的である。一方、近年、ワイヤボンディン
グ法より信頼性が高く、工程も簡単で生産性に優れる方
法として、半導体装置と回路基板（例えば、プリント基
板）をはんだを用いて接合する方法も開発されている。
この方法は、半導体装置に形成された電極上にはんだバ
ンプを形成する。半導体装置ははんだバンプと、回路基
板上に形成されたはんだで表面を覆った配線電極とが接
触するように回路基板上に設置される。その後、約２０
０℃程度で熱処理（リフロー工程）を行って、はんだ付
けし、半導体と回路基板を電気的、物理的に接合する。
に実装する方法としては、接着剤、導電性接着剤（例え
ば、Ａｇペースト）を用いたり、ＡｕＳｎなどの低融点
金属を裏面電極として形成し、加熱溶融させ半導体装置
を固定し（特開平２−２６０６７１）、次に、金、アル
ミ等を利用したワイヤボンディング法により配線が行わ
れるのが一般的である。一方、近年、ワイヤボンディン
グ法より信頼性が高く、工程も簡単で生産性に優れる方
法として、半導体装置と回路基板（例えば、プリント基
板）をはんだを用いて接合する方法も開発されている。
この方法は、半導体装置に形成された電極上にはんだバ
ンプを形成する。半導体装置ははんだバンプと、回路基
板上に形成されたはんだで表面を覆った配線電極とが接
触するように回路基板上に設置される。その後、約２０
０℃程度で熱処理（リフロー工程）を行って、はんだ付
けし、半導体と回路基板を電気的、物理的に接合する。
【０００３】これらのはんだバンプは、半導体表面に形
成された下地金属電極（例えば、Ａｕ／Ｃｕ／Ｃｒ構造
など）の表面に、蒸着法、ディップ法などを用いてはん
だ層を形成し、熱処理を行ってはんだを一旦溶解させ、
はんだバンプを得る方法が知られている（特開平２−２
７８７４３、特開昭６１−１４１１５５）。これらの方
法は、電極ピッチが０．２ｍｍ、電極径は０．１ｍｍ程
度のパターンが形成できるが、それより微細なパターン
形成は困難である。メッキ法は比較的パターン精度が良
いが、はんだ層厚を厚くできない、層厚がばらつく、組
成がずれる等の欠点がある。また、電解メッキ法は、電
気的導通が必要で島状の電極には適用できない。従っ
て、集積回路（ＬＳＩ）などの半導体装置では比較的チ
ップサイズが大きく、電極間隔を大きく取れる半導体装
置に適用されている。チップサイズが小さい発光ダイオ
ードやホール素子の様な磁電変換素子には、前記したワ
イヤボンディング法を用いるのが一般的である。この理
由は、チップサイズの小さい半導体装置はチップに分離
する前のウェーハ状態では、一つの素子内の電極および
隣の素子の電極との間隔もしくは電極面積が小さいた
め、前記のようなはんだ電極形成方法でははんだブリッ
ジなどの短絡や接合不良が多発するためである。
成された下地金属電極（例えば、Ａｕ／Ｃｕ／Ｃｒ構造
など）の表面に、蒸着法、ディップ法などを用いてはん
だ層を形成し、熱処理を行ってはんだを一旦溶解させ、
はんだバンプを得る方法が知られている（特開平２−２
７８７４３、特開昭６１−１４１１５５）。これらの方
法は、電極ピッチが０．２ｍｍ、電極径は０．１ｍｍ程
度のパターンが形成できるが、それより微細なパターン
形成は困難である。メッキ法は比較的パターン精度が良
いが、はんだ層厚を厚くできない、層厚がばらつく、組
成がずれる等の欠点がある。また、電解メッキ法は、電
気的導通が必要で島状の電極には適用できない。従っ
て、集積回路（ＬＳＩ）などの半導体装置では比較的チ
ップサイズが大きく、電極間隔を大きく取れる半導体装
置に適用されている。チップサイズが小さい発光ダイオ
ードやホール素子の様な磁電変換素子には、前記したワ
イヤボンディング法を用いるのが一般的である。この理
由は、チップサイズの小さい半導体装置はチップに分離
する前のウェーハ状態では、一つの素子内の電極および
隣の素子の電極との間隔もしくは電極面積が小さいた
め、前記のようなはんだ電極形成方法でははんだブリッ
ジなどの短絡や接合不良が多発するためである。
【０００４】また、電極間隔を大きくすると必要なチッ
プ面積が大きくなり、ウェーハ１枚から得られる素子の
数が減少し生産性を著しく低下させる。また、チップに
分離し、チップ間隔を拡大した後すなわち電極間隔を拡
大した後、はんだ電極を形成する方法はチップを個別に
取り扱うためハンドリングが非常に困難であり、実用化
されていない。
プ面積が大きくなり、ウェーハ１枚から得られる素子の
数が減少し生産性を著しく低下させる。また、チップに
分離し、チップ間隔を拡大した後すなわち電極間隔を拡
大した後、はんだ電極を形成する方法はチップを個別に
取り扱うためハンドリングが非常に困難であり、実用化
されていない。
【０００５】
【発明が解決しようする課題】従来のワイヤボンディン
グ法は、ボンディング時に超音波や機械的圧力を加える
ため半導体を損傷し劣化させる事や、ボンディング面で
の剥離、ワイヤの断線が生じることがあり信頼性が低
い。一方、従来のはんだ電極製造方法では、電極サイズ
を小さくして電極間隔を狭くすると、はんだの層厚分布
が大きくなったり、隣接する電極同士の短絡（ブリッ
ジ）が発生する。はんだの層厚分布は接合強度のばらつ
きを増大させる問題点があった。従来技術ではチップサ
イズの小さい半導体装置を製造する場合、ウェーハ状態
でのはんだ電極の形成が困難であり、素子に分離した後
はんだ電極を形成しなければならない。この場合、チッ
プ側面を保護する工程等が必要となり、工程が複雑化
し、チップの取扱いが困難で著しく生産性を低下させ
る。
グ法は、ボンディング時に超音波や機械的圧力を加える
ため半導体を損傷し劣化させる事や、ボンディング面で
の剥離、ワイヤの断線が生じることがあり信頼性が低
い。一方、従来のはんだ電極製造方法では、電極サイズ
を小さくして電極間隔を狭くすると、はんだの層厚分布
が大きくなったり、隣接する電極同士の短絡（ブリッ
ジ）が発生する。はんだの層厚分布は接合強度のばらつ
きを増大させる問題点があった。従来技術ではチップサ
イズの小さい半導体装置を製造する場合、ウェーハ状態
でのはんだ電極の形成が困難であり、素子に分離した後
はんだ電極を形成しなければならない。この場合、チッ
プ側面を保護する工程等が必要となり、工程が複雑化
し、チップの取扱いが困難で著しく生産性を低下させ
る。
【０００６】これらの問題は、電極が光を吸収するため
電極面積を極力小さくする事が特性向上において必要で
ある発光ダイオード、受光素子などの光素子や、小さい
チップの中に４つの電極があり、電極間隔が狭いホール
素子などの磁電変換素子のような半導体装置に於いて特
に重大である。本発明の目的は、チップサイズが小さい
素子に於いても信頼性が高く、生産性の良いはんだ電極
を有する半導体装置を再現性よく製造することである。
電極面積を極力小さくする事が特性向上において必要で
ある発光ダイオード、受光素子などの光素子や、小さい
チップの中に４つの電極があり、電極間隔が狭いホール
素子などの磁電変換素子のような半導体装置に於いて特
に重大である。本発明の目的は、チップサイズが小さい
素子に於いても信頼性が高く、生産性の良いはんだ電極
を有する半導体装置を再現性よく製造することである。
【０００７】
【課題を解決するための手段】本発明者らは、前述の課
題を解決するため、鋭意研究した結果、半導体ウェーハ
上に形成した微細な金属電極パターン表面にのみ選択的
にはんだ粉末を付着させ得ることに着目し、本発明に到
った。本発明は複数個の素子を形成した半導体ウェーハ
を、個々の素子に分離することなくウェーハのまま処理
してはんだ電極を形成し、しかる後個々の素子に分離す
るものである。本発明で用いる半導体は、Ｓｉ、Ｇｅや
化合物半導体に適用できる。化合物半導体は、ＧａＡ
ｓ、ＩｎＰ、ＧａＰ、ＧａＡｌＡｓ、ＧａＮなどの III
−Ｖ族半導体やＺｎＳｅなどのII−VI族半導体が使用で
きる。半導体装置としては、電極面積が特性に大きな影
響を与える発光ダイオード、レーザーダイオード、受光
素子や、電極の間隔が狭いホール素子が最適であるが、
トランジスタ、ダイオードアレイ、ＬＳＩ等にも適用で
きる。
題を解決するため、鋭意研究した結果、半導体ウェーハ
上に形成した微細な金属電極パターン表面にのみ選択的
にはんだ粉末を付着させ得ることに着目し、本発明に到
った。本発明は複数個の素子を形成した半導体ウェーハ
を、個々の素子に分離することなくウェーハのまま処理
してはんだ電極を形成し、しかる後個々の素子に分離す
るものである。本発明で用いる半導体は、Ｓｉ、Ｇｅや
化合物半導体に適用できる。化合物半導体は、ＧａＡ
ｓ、ＩｎＰ、ＧａＰ、ＧａＡｌＡｓ、ＧａＮなどの III
−Ｖ族半導体やＺｎＳｅなどのII−VI族半導体が使用で
きる。半導体装置としては、電極面積が特性に大きな影
響を与える発光ダイオード、レーザーダイオード、受光
素子や、電極の間隔が狭いホール素子が最適であるが、
トランジスタ、ダイオードアレイ、ＬＳＩ等にも適用で
きる。
【０００８】半導体装置本体は、通常の方法で製造され
た半導体単結晶ウェーハ（例えばＳｉ、ＧａＡｓなど）
に公知のイオン注入法やエピタキシャル成長法などを用
いて、機能を発生させる活性層を形成した後、電気的接
触を確保するための電極を形成したものである。半導体
の主機能面と接触する金属電極材質は、半導体に適した
ものを選択すれば良い。例えば、「最新 化合物半導体
ハンドブック」（（株）サイエンスフォーラム発行）に
記載されている様な公知の技術が利用できる。金属電極
形成方法も公知の蒸着、スパッタ法などを利用できる。
但し、はんだとの濡れ性の悪い材質（例えば、Ｔｉ、
Ｗ）や、はんだに食われる材質（例えば、Ａｕ）の場合
は、その上にはんだとの濡れ性が良好ではんだ食われの
小さいＣｕ、Ｎｉなどのはんだ下地金属を形成すれば良
い。また、これらのはんだ下地金属と半導体と接触する
金属とが、合金化し特性上問題がある場合は、半導体と
接触する金属と下地電極との間に高融点のバリア金属層
（例えばＴｉ、Ｃｒ、Ｗ、Ｍｏなど）を形成すれば良
い。金属電極のパターン形成方法は、公知のフォトリソ
グラフィー法を用いれば良い。半導体表面に形成する保
護膜は、酸化珪素、窒化珪素などの無機膜、ポリイミド
などの有機膜もしくは半導体の酸化膜など一般に知られ
ている物を利用すれば良い。このようにして半導体ウェ
ーハ上に金属電極を備えた複数個の素子を形成する。
た半導体単結晶ウェーハ（例えばＳｉ、ＧａＡｓなど）
に公知のイオン注入法やエピタキシャル成長法などを用
いて、機能を発生させる活性層を形成した後、電気的接
触を確保するための電極を形成したものである。半導体
の主機能面と接触する金属電極材質は、半導体に適した
ものを選択すれば良い。例えば、「最新 化合物半導体
ハンドブック」（（株）サイエンスフォーラム発行）に
記載されている様な公知の技術が利用できる。金属電極
形成方法も公知の蒸着、スパッタ法などを利用できる。
但し、はんだとの濡れ性の悪い材質（例えば、Ｔｉ、
Ｗ）や、はんだに食われる材質（例えば、Ａｕ）の場合
は、その上にはんだとの濡れ性が良好ではんだ食われの
小さいＣｕ、Ｎｉなどのはんだ下地金属を形成すれば良
い。また、これらのはんだ下地金属と半導体と接触する
金属とが、合金化し特性上問題がある場合は、半導体と
接触する金属と下地電極との間に高融点のバリア金属層
（例えばＴｉ、Ｃｒ、Ｗ、Ｍｏなど）を形成すれば良
い。金属電極のパターン形成方法は、公知のフォトリソ
グラフィー法を用いれば良い。半導体表面に形成する保
護膜は、酸化珪素、窒化珪素などの無機膜、ポリイミド
などの有機膜もしくは半導体の酸化膜など一般に知られ
ている物を利用すれば良い。このようにして半導体ウェ
ーハ上に金属電極を備えた複数個の素子を形成する。
【０００９】次に、金属電極表面の特定の部分に粘着性
を付与する方法は、表面の金属と作用して粘着性を発現
する化合物で処理すれば特に限定はない。その化合物と
しては、例えば、特開平７−３０２４３等に開示されて
いるＣｕ電極に対して強い粘着性を発現するベンゾトリ
アゾール系誘導体、ナフトトリアゾール系誘導体、イミ
ダゾール系誘導体、ベンゾイミダゾール系誘導体、メル
カプトベンゾチアゾール系誘導体、ベンゾチアゾール脂
肪酸系誘導体等を含む水溶液を用いる。前記水溶液の濃
度は酸性、好ましくはｐＨ３〜５程度の微酸性に調整
し、濃度は０．０５〜２０重量％が好ましい。さらに銅
イオンを１００〜１０００ｐｐｍ程度共存させると、粘
着性膜の生成速度、生成量などの生成効率が高まるので
好ましい。金属電極の処理方法は前記のように調整した
水溶液を、浸漬法、塗布法、スプレー法などの手段を用
いて金属露出部に接触させる。金属電極上でもはんだの
不要な部分はレジスト膜等で覆って、金属面を露出させ
ないようにしておく。処理温度は室温乃至６０℃位の範
囲が良い。接触時間は５秒乃至５分間位の範囲で適宜選
択する。次に適宜溶媒による洗浄、乾燥を経れば金属露
出部にのみ粘着性が付与される。粘着性を付与された金
属電極表面にはんだ粉末を振りかけ付着させ、余分なは
んだを圧力空気で吹き飛ばしたり湿式洗浄などにより取
り除けば、金属電極表面の必要な部分だけにはんだ粉末
が残る。はんだ粉末は、一般的に使用されている共晶は
んだ、銀入りはんだ、ビスマス入りはんだ等で構わな
い。はんだ粉末の粒度も目的とするはんだ電極のはんだ
層厚に応じて１０μｍ〜数百μｍの間で適宜選択すれば
良い。その後、はんだを電極表面に加熱定着させて、微
量なはんだ粉末を取り除き、市販のフラックスを塗布後
加熱してはんだを溶解させれば金属電極部のみにはんだ
が付いたはんだ電極が形成される。電極パターンが微細
でない場合は、加熱定着の工程を除いても良い。次に、
通常のダイシングソーやスクライブ法などによりウェー
ハを切断し個別の素子に分離する。半導体素子は分離後
回路基板やリードフレームにダイボンドし、加熱しては
んだを溶解し接合する。
を付与する方法は、表面の金属と作用して粘着性を発現
する化合物で処理すれば特に限定はない。その化合物と
しては、例えば、特開平７−３０２４３等に開示されて
いるＣｕ電極に対して強い粘着性を発現するベンゾトリ
アゾール系誘導体、ナフトトリアゾール系誘導体、イミ
ダゾール系誘導体、ベンゾイミダゾール系誘導体、メル
カプトベンゾチアゾール系誘導体、ベンゾチアゾール脂
肪酸系誘導体等を含む水溶液を用いる。前記水溶液の濃
度は酸性、好ましくはｐＨ３〜５程度の微酸性に調整
し、濃度は０．０５〜２０重量％が好ましい。さらに銅
イオンを１００〜１０００ｐｐｍ程度共存させると、粘
着性膜の生成速度、生成量などの生成効率が高まるので
好ましい。金属電極の処理方法は前記のように調整した
水溶液を、浸漬法、塗布法、スプレー法などの手段を用
いて金属露出部に接触させる。金属電極上でもはんだの
不要な部分はレジスト膜等で覆って、金属面を露出させ
ないようにしておく。処理温度は室温乃至６０℃位の範
囲が良い。接触時間は５秒乃至５分間位の範囲で適宜選
択する。次に適宜溶媒による洗浄、乾燥を経れば金属露
出部にのみ粘着性が付与される。粘着性を付与された金
属電極表面にはんだ粉末を振りかけ付着させ、余分なは
んだを圧力空気で吹き飛ばしたり湿式洗浄などにより取
り除けば、金属電極表面の必要な部分だけにはんだ粉末
が残る。はんだ粉末は、一般的に使用されている共晶は
んだ、銀入りはんだ、ビスマス入りはんだ等で構わな
い。はんだ粉末の粒度も目的とするはんだ電極のはんだ
層厚に応じて１０μｍ〜数百μｍの間で適宜選択すれば
良い。その後、はんだを電極表面に加熱定着させて、微
量なはんだ粉末を取り除き、市販のフラックスを塗布後
加熱してはんだを溶解させれば金属電極部のみにはんだ
が付いたはんだ電極が形成される。電極パターンが微細
でない場合は、加熱定着の工程を除いても良い。次に、
通常のダイシングソーやスクライブ法などによりウェー
ハを切断し個別の素子に分離する。半導体素子は分離後
回路基板やリードフレームにダイボンドし、加熱しては
んだを溶解し接合する。
【００１０】
【作用】本発明において、半導体ウェーハの金属電極表
面の所定の部分のみに粘着性を付与し、はんだ粉末を付
着させる事により、はんだの付着位置と付着量を高精度
に制御できる作用がある。
面の所定の部分のみに粘着性を付与し、はんだ粉末を付
着させる事により、はんだの付着位置と付着量を高精度
に制御できる作用がある。
【００１１】
【実施例】以下、本発明の内容を実施例を挙げて具体的
に説明する。 （実施例１）実施例としてＧａＡｌＡｓ発光ダイオード
用エピタキシャルウェーハに複数個のＬＥＤ素子を作っ
た例を示す。図１に本ウェーハの平面図の一部を、図２
に図１のＡ−Ａ’に沿った断面構造を示す。エピタキシ
ャルウェーハは面方位（１００）のｐ型半絶縁性ＧａＡ
ｓ基板に、液相エピタキシャル法にてＺｎドープのｐ型
ＧａＡｌＡｓクラッド層４を厚さ５μｍに成長させ、そ
の上に活性層としてＺｎドープｐ型ＧａＡｌＡｓ層２を
厚さ１μｍに成長させ、Ｔｅドープのｎ型ＧａＡｌＡｓ
クラッド層３を厚さ１５０μｍに成長させて作成した。
その活性層２のＡｌ混晶比は発光波長が６６０ｎｍとな
るようＡｌ0.35Ｇａ0.65Ａｓに調整した。ｐ、ｎのクラ
ッド層３、４のＡｌ混晶比は、この発光波長に対して透
明なＡｌ混晶比としてある。
に説明する。 （実施例１）実施例としてＧａＡｌＡｓ発光ダイオード
用エピタキシャルウェーハに複数個のＬＥＤ素子を作っ
た例を示す。図１に本ウェーハの平面図の一部を、図２
に図１のＡ−Ａ’に沿った断面構造を示す。エピタキシ
ャルウェーハは面方位（１００）のｐ型半絶縁性ＧａＡ
ｓ基板に、液相エピタキシャル法にてＺｎドープのｐ型
ＧａＡｌＡｓクラッド層４を厚さ５μｍに成長させ、そ
の上に活性層としてＺｎドープｐ型ＧａＡｌＡｓ層２を
厚さ１μｍに成長させ、Ｔｅドープのｎ型ＧａＡｌＡｓ
クラッド層３を厚さ１５０μｍに成長させて作成した。
その活性層２のＡｌ混晶比は発光波長が６６０ｎｍとな
るようＡｌ0.35Ｇａ0.65Ａｓに調整した。ｐ、ｎのクラ
ッド層３、４のＡｌ混晶比は、この発光波長に対して透
明なＡｌ混晶比としてある。
【００１２】次にｐ型ＧａＡｓ基板を、公知のアンモニ
ア−過酸化水素系エッチング液によりエッチング除去し
た。その後、ｐ型ＧａＡｌＡｓクラッド層４の表面の、
ｎ型電極形成部分である７０μｍ×１５０μｍ、ピッチ
３００μｍの大きさの部分およびダイシングラインとな
る部分を残して、その他の部分をフォトリソグラフィー
によるレジスト材で保護した。また、裏面のｎ型クラッ
ド層３もレジスト材で保護した。次いでリン酸−過酸化
水素系エッチング液によりｎ型電極形成部分及びダイシ
ングライン部分のｐ型ＧａＡｌＡｓクラッド層４をエッ
チング除去した。次に、ｐ型ＧａＡｌＡｓクラッド層４
の表面の３００μｍピッチで７０μｍ×１５０μｍの大
きさのｎ型電極形成領域以外の部分をフォトリソグラフ
ィーによるレジスト材で保護した。ウェーハを真空蒸着
装置にセットし、ＡｕＧｅ／Ｔｉ／Ｃｕ（厚さはそれぞ
れ、１０００Å／１０００Å／６０００Å）からなるｎ
型電極材料を真空蒸着した。レジストを剥離し、リフト
オフ法でｎ型電極パタ−ン５ａを形成した。再び、ｐ型
ＧａＡｌＡｓクラッド層４の表面に３００μｍピッチで
７０μｍ×１５０μｍのｐ型電極領域以外をフォトリソ
グラフィーによるレジスト材で保護した。ｐ型ＧａＡｌ
Ａｓクラッド層４の表面にＡｕＢｅ／Ｔｉ／Ｃｕ（厚さ
はそれぞれ、１０００Å／１０００Å／６０００Å）か
らなるｐ型電極材料を真空蒸着した。レジストを剥離
し、リフトオフ法でｐ型電極パタ−ン５ｂを形成した。
次に、窒素雰囲気下４２０℃で５分間アロイングをして
ｎ型、ｐ型ともオーミック電極を形成した。その上に感
光性ポリイミド樹脂７（旭化成工業（株）製ＰＩＭＥＬ
シリ−ズ、ガラス転移点３５５℃）をスピンコーターで
均一に塗布した。フォトリソグラフィー法により電極領
域５ａ，５ｂとダイシングストリート部８以外の領域を
保護するようにパターンを形成した。樹脂を硬化させる
ために、窒素雰囲気で３５０℃、６０分熱処理を行っ
た。ポリイミド樹脂の膜厚は、２μｍであった。
ア−過酸化水素系エッチング液によりエッチング除去し
た。その後、ｐ型ＧａＡｌＡｓクラッド層４の表面の、
ｎ型電極形成部分である７０μｍ×１５０μｍ、ピッチ
３００μｍの大きさの部分およびダイシングラインとな
る部分を残して、その他の部分をフォトリソグラフィー
によるレジスト材で保護した。また、裏面のｎ型クラッ
ド層３もレジスト材で保護した。次いでリン酸−過酸化
水素系エッチング液によりｎ型電極形成部分及びダイシ
ングライン部分のｐ型ＧａＡｌＡｓクラッド層４をエッ
チング除去した。次に、ｐ型ＧａＡｌＡｓクラッド層４
の表面の３００μｍピッチで７０μｍ×１５０μｍの大
きさのｎ型電極形成領域以外の部分をフォトリソグラフ
ィーによるレジスト材で保護した。ウェーハを真空蒸着
装置にセットし、ＡｕＧｅ／Ｔｉ／Ｃｕ（厚さはそれぞ
れ、１０００Å／１０００Å／６０００Å）からなるｎ
型電極材料を真空蒸着した。レジストを剥離し、リフト
オフ法でｎ型電極パタ−ン５ａを形成した。再び、ｐ型
ＧａＡｌＡｓクラッド層４の表面に３００μｍピッチで
７０μｍ×１５０μｍのｐ型電極領域以外をフォトリソ
グラフィーによるレジスト材で保護した。ｐ型ＧａＡｌ
Ａｓクラッド層４の表面にＡｕＢｅ／Ｔｉ／Ｃｕ（厚さ
はそれぞれ、１０００Å／１０００Å／６０００Å）か
らなるｐ型電極材料を真空蒸着した。レジストを剥離
し、リフトオフ法でｐ型電極パタ−ン５ｂを形成した。
次に、窒素雰囲気下４２０℃で５分間アロイングをして
ｎ型、ｐ型ともオーミック電極を形成した。その上に感
光性ポリイミド樹脂７（旭化成工業（株）製ＰＩＭＥＬ
シリ−ズ、ガラス転移点３５５℃）をスピンコーターで
均一に塗布した。フォトリソグラフィー法により電極領
域５ａ，５ｂとダイシングストリート部８以外の領域を
保護するようにパターンを形成した。樹脂を硬化させる
ために、窒素雰囲気で３５０℃、６０分熱処理を行っ
た。ポリイミド樹脂の膜厚は、２μｍであった。
【００１３】次に、ウェーハを酢酸によりｐＨを約４に
調整した２−ドデシルイミダゾ−ル（１ｗｔ％）水溶液
に４５℃で５分間秒浸漬させ、その後、水洗、乾燥を行
い、Ｃｕ電極５ａ，５ｂの表面に粘着性を付与した。平
均粒径２５μｍの共晶はんだ粉末を振りかけ、余分なは
んだを圧力空気で吹き飛ばした。その後、１４０℃で２
０分間はんだを電極表面に加熱定着させた。微量なはん
だ粉末をブラシで取り除き、市販の水溶性フラックスを
塗布後、２３０℃で１分間リフロー炉に入れはんだ粉末
を溶融した。Ｃｕ電極５ａ，５ｂの表面に厚さ約３０μ
ｍの微細なはんだ電極パターン６ａ，６ｂが形成され
た。ウェーハを粘着シートに貼り付け、ダイシングソー
により３００μｍピッチで切断し発光半導体装置２０と
した。分離後、発光半導体装置２０を回路基板（プリン
ト基板）９の導電回路１０の電極と発光半導体装置のは
んだ電極（６ａ，６ｂ）とが接触するようにダイボンド
し、リフロ−炉で２３０℃で１分間加熱しはんだを溶融
し回路基板に接合した。この状態を図３に示す。
調整した２−ドデシルイミダゾ−ル（１ｗｔ％）水溶液
に４５℃で５分間秒浸漬させ、その後、水洗、乾燥を行
い、Ｃｕ電極５ａ，５ｂの表面に粘着性を付与した。平
均粒径２５μｍの共晶はんだ粉末を振りかけ、余分なは
んだを圧力空気で吹き飛ばした。その後、１４０℃で２
０分間はんだを電極表面に加熱定着させた。微量なはん
だ粉末をブラシで取り除き、市販の水溶性フラックスを
塗布後、２３０℃で１分間リフロー炉に入れはんだ粉末
を溶融した。Ｃｕ電極５ａ，５ｂの表面に厚さ約３０μ
ｍの微細なはんだ電極パターン６ａ，６ｂが形成され
た。ウェーハを粘着シートに貼り付け、ダイシングソー
により３００μｍピッチで切断し発光半導体装置２０と
した。分離後、発光半導体装置２０を回路基板（プリン
ト基板）９の導電回路１０の電極と発光半導体装置のは
んだ電極（６ａ，６ｂ）とが接触するようにダイボンド
し、リフロ−炉で２３０℃で１分間加熱しはんだを溶融
し回路基板に接合した。この状態を図３に示す。
【００１４】この試料２００個について通電試験を実施
した。本方法で得られた発光半導体表示装置では短絡ま
たは断線の不良率は０％であった。本実施例では、Ａｌ
ＧａＡｓ／ＧａＡｓ系発光半導体装置を用いたが、他の
発光半導体装置でも同様な効果が得られた。
した。本方法で得られた発光半導体表示装置では短絡ま
たは断線の不良率は０％であった。本実施例では、Ａｌ
ＧａＡｓ／ＧａＡｓ系発光半導体装置を用いたが、他の
発光半導体装置でも同様な効果が得られた。
【００１５】（比較例１）はんだ電極形成方法以外は、
実施例１と同じＧａＡｌＡｓ発光半導体装置を作った例
を示す。オーミック電極形成、ポリイミド保護膜形成ま
では、実施例１と同じである。ウェーハをはんだメッキ
浴に浸漬（ディップ法）し、Ｃｕ表面にはんだ層を形成
した。はんだ層厚は、約３０μｍであった。はんだ層形
成後、はんだブリッジが多数発生していた。以下実施例
１と同じ方法で回路基板に組み込んだ。この試料２００
個について通電試験を実施した。本方法で得られた発光
半導体表示装置では短絡不良率は、１６％、断線の不良
率は２％であった。
実施例１と同じＧａＡｌＡｓ発光半導体装置を作った例
を示す。オーミック電極形成、ポリイミド保護膜形成ま
では、実施例１と同じである。ウェーハをはんだメッキ
浴に浸漬（ディップ法）し、Ｃｕ表面にはんだ層を形成
した。はんだ層厚は、約３０μｍであった。はんだ層形
成後、はんだブリッジが多数発生していた。以下実施例
１と同じ方法で回路基板に組み込んだ。この試料２００
個について通電試験を実施した。本方法で得られた発光
半導体表示装置では短絡不良率は、１６％、断線の不良
率は２％であった。
【００１６】（実施例２）以下、本発明をホール素子に
適用した例を挙げて説明する。１枚の基板に複数個のホ
ール素子を作った。この平面配置図を図４に示す。また
図４のＢ−Ｂ’に沿った断面構造図を図５に示す。素子
形成後、単一素子に切断して使用する。
適用した例を挙げて説明する。１枚の基板に複数個のホ
ール素子を作った。この平面配置図を図４に示す。また
図４のＢ−Ｂ’に沿った断面構造図を図５に示す。素子
形成後、単一素子に切断して使用する。
【００１７】比抵抗が約１０7 Ω・ｃｍ、面方位（１０
０）の半絶縁性ＧａＡｓ基板１２上に、 ７０×１４０μ
ｍの十字型感磁部並びに入出力用電極６ａ，６ｂとなる
領域以外の領域をフォトリソグラフィーによるレジスト
材で保護し、エネルギー；１８０ＫｅＶ、ドーズ量；３
×１０12ｃｍ-2の条件でイオン注入法により29Ｓｉ+を
選択注入した後、レジスト材を除去後、ヒ素圧雰囲気下
で８００℃、３０分間アニール処理を実施し、ｎ型導電
層１４を形成した。プラズマＣＶＤ法によりウェーハ表
面に反応温度３００℃で酸化珪素膜１３を０．１５μｍ
の厚さに形成した。電極領域以外をレジスト材で覆い、
酸化珪素膜をフッ酸でエッチング後、金属電極材料とし
てＡｕＧｅ（Ｇｅ：７．５％）／Ｔｉ／Ｃｕ（それぞれ
の厚さは、１０００Å／１０００Å／６０００Å）を真
空蒸着した。リフトオフ法により電極パターン５ａ，５
ｂを形成した。この時のパターンは、４００μｍ□内に
８０×８０μｍの４つの金属電極が存在する。
０）の半絶縁性ＧａＡｓ基板１２上に、 ７０×１４０μ
ｍの十字型感磁部並びに入出力用電極６ａ，６ｂとなる
領域以外の領域をフォトリソグラフィーによるレジスト
材で保護し、エネルギー；１８０ＫｅＶ、ドーズ量；３
×１０12ｃｍ-2の条件でイオン注入法により29Ｓｉ+を
選択注入した後、レジスト材を除去後、ヒ素圧雰囲気下
で８００℃、３０分間アニール処理を実施し、ｎ型導電
層１４を形成した。プラズマＣＶＤ法によりウェーハ表
面に反応温度３００℃で酸化珪素膜１３を０．１５μｍ
の厚さに形成した。電極領域以外をレジスト材で覆い、
酸化珪素膜をフッ酸でエッチング後、金属電極材料とし
てＡｕＧｅ（Ｇｅ：７．５％）／Ｔｉ／Ｃｕ（それぞれ
の厚さは、１０００Å／１０００Å／６０００Å）を真
空蒸着した。リフトオフ法により電極パターン５ａ，５
ｂを形成した。この時のパターンは、４００μｍ□内に
８０×８０μｍの４つの金属電極が存在する。
【０００１８】窒素雰囲気下４２０℃で５分間アロイン
グをし、オーミック電極を形成した。その上に感光性ポ
リイミド（旭化成工業（株）製ＰＩＭＥＬシリーズ、ガ
ラス転移点３５５℃）をスピンコーターで均一に塗布し
た。フォトリソグラフィー法により電極領域６ａ，６ｂ
とダイシングストリート部８以外の領域を保護するよう
にパターンを形成した。樹脂を硬化させるために、窒素
雰囲気で３５０℃、６０分熱処理を行った。ポリイミド
の膜厚は２μｍであった。フッ酸により、ダイシングス
トリート８の酸化珪素膜１３をエッチングした。
グをし、オーミック電極を形成した。その上に感光性ポ
リイミド（旭化成工業（株）製ＰＩＭＥＬシリーズ、ガ
ラス転移点３５５℃）をスピンコーターで均一に塗布し
た。フォトリソグラフィー法により電極領域６ａ，６ｂ
とダイシングストリート部８以外の領域を保護するよう
にパターンを形成した。樹脂を硬化させるために、窒素
雰囲気で３５０℃、６０分熱処理を行った。ポリイミド
の膜厚は２μｍであった。フッ酸により、ダイシングス
トリート８の酸化珪素膜１３をエッチングした。
【００１９】次に、ウェーハを酢酸によりｐＨを約４に
調整した２−ドデシルイミダゾール（１ｗｔ％）水溶液
に４０℃で３０秒浸漬させ、その後、水洗、乾燥を行
い、露出しているＣｕ電極５ａ，５ｂの表面のみに粘着
性を付与した。次いで平均粒径５０μｍの共晶はんだ粉
末を振りかけ、余分なはんだを圧力空気で吹き飛ばし
た。その後、１７０℃で３０秒間加熱しはんだを電極表
面に定着させた。微量なはんだ粉末をブラシで取り除
き、市販の水溶性フラックスを塗布後、２３０℃で１分
間リフロー炉に入れはんだ粉末を溶融した。Ｃｕ電極５
ａ，５ｂの表面に厚さ約３０μｍの微細なはんだ電極パ
ターン６ａ，６ｂが形成された。このように処理したウ
ェーハを粘着シートに貼り付け、ダイシングソーによ
り、ウェーハを４００μｍピッチで切断しホール素子１
５とした。分離後、ホール素子を回路基板（プリント基
板）９の電極と前記ホール素子のはんだ電極（６ａ，６
ｂ）とが接触するようにダイボンドし、リフロー炉で２
３０℃で１分間加熱しはんだを溶融し回路基板に接合し
た。この状態は図３と同様である。
調整した２−ドデシルイミダゾール（１ｗｔ％）水溶液
に４０℃で３０秒浸漬させ、その後、水洗、乾燥を行
い、露出しているＣｕ電極５ａ，５ｂの表面のみに粘着
性を付与した。次いで平均粒径５０μｍの共晶はんだ粉
末を振りかけ、余分なはんだを圧力空気で吹き飛ばし
た。その後、１７０℃で３０秒間加熱しはんだを電極表
面に定着させた。微量なはんだ粉末をブラシで取り除
き、市販の水溶性フラックスを塗布後、２３０℃で１分
間リフロー炉に入れはんだ粉末を溶融した。Ｃｕ電極５
ａ，５ｂの表面に厚さ約３０μｍの微細なはんだ電極パ
ターン６ａ，６ｂが形成された。このように処理したウ
ェーハを粘着シートに貼り付け、ダイシングソーによ
り、ウェーハを４００μｍピッチで切断しホール素子１
５とした。分離後、ホール素子を回路基板（プリント基
板）９の電極と前記ホール素子のはんだ電極（６ａ，６
ｂ）とが接触するようにダイボンドし、リフロー炉で２
３０℃で１分間加熱しはんだを溶融し回路基板に接合し
た。この状態は図３と同様である。
【００２０】この試料２００個について通電試験を実施
した。本方法で得られたホール素子では短絡または断線
の不良率は０％であった。本実施例では、ＧａＡｓホー
ル素子を用いたが、ＩｎＳｂ、ＩｎＡｓを用いたホール
素子でも同様な効果が得られる。
した。本方法で得られたホール素子では短絡または断線
の不良率は０％であった。本実施例では、ＧａＡｓホー
ル素子を用いたが、ＩｎＳｂ、ＩｎＡｓを用いたホール
素子でも同様な効果が得られる。
【００２１】（比較例２）はんだ電極形成方法以外は、
実施例２と同じＧａＡｓホール素子を作った例を示す。
オーミック電極形成、ポリイミド保護膜形成までは、実
施例２と同じである。ウェーハをはんだメッキ浴に浸漬
（ディップ法）し、Ｃｕ表面にはんだ層を形成した。は
んだ層厚は、約３０μｍであった。はんだ層形成後、は
んだブリッジが多数発生していた。以下実施例２と同じ
方法で半導体装置を組み立てた。この試料２００個につ
いて通電試験を実施した。本方法で得られたホール素子
では短絡不良率は、２１％、断線の不良率は８％であっ
た。
実施例２と同じＧａＡｓホール素子を作った例を示す。
オーミック電極形成、ポリイミド保護膜形成までは、実
施例２と同じである。ウェーハをはんだメッキ浴に浸漬
（ディップ法）し、Ｃｕ表面にはんだ層を形成した。は
んだ層厚は、約３０μｍであった。はんだ層形成後、は
んだブリッジが多数発生していた。以下実施例２と同じ
方法で半導体装置を組み立てた。この試料２００個につ
いて通電試験を実施した。本方法で得られたホール素子
では短絡不良率は、２１％、断線の不良率は８％であっ
た。
【００２２】
【発明の効果】本発明により、半導体ウェーハ表面の微
細なパタ−ンにおいてもはんだ電極の形成が可能となっ
た。特に、小サイズの素子に対する効果が大きく、信頼
性、生産性を大幅に向上させた。
細なパタ−ンにおいてもはんだ電極の形成が可能となっ
た。特に、小サイズの素子に対する効果が大きく、信頼
性、生産性を大幅に向上させた。
【図１】実施例１のウェーハの平面配置の一部分を例示
した図である。
した図である。
【図２】図１のウェーハのＡ−Ａ’に沿った断面構造を
説明する図である。
説明する図である。
【図３】本発明の半導体装置をプリント基板に組込んだ
状態を示す図である。
状態を示す図である。
【図４】実施例２のウェーハの平面配置の一部分を示す
図である。
図である。
【図５】図２のウェーハのＢ−Ｂ’に沿った断面構造を
説明する図である。
説明する図である。
１ エピタキシャルウェーハ ２ 活性層 ３ ｎ−クラッド層 ４ ｐ−クラッド層 ５ａ 金属電極 ５ｂ 金属電極 ６ａ はんだ電極 ６ｂ はんだ電極 ７ ポリイミド樹脂 ８ ダイシングストリート ９ プリント基板 １０ 導電回路 １１ 感磁部 １２ 半絶縁性ＧａＡｓ基板 １３ 酸化珪素膜 １４ ｎ型導電層 ２０ 半導体装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/92 ６０３Ｚ
Claims (4)
- 【請求項１】 半導体ウェーハ表面に金属電極を形成し
た後、該金属電極表面の所定の部分と粘着性付与化合物
を含む組成物とを反応させることにより粘着性を付与
し、粘着性付与部分にのみはんだ粉末を付着させた後、
加熱してはんだ粉末を溶融させ、金属電極表面にはんだ
層を形成した後、ウェーハを切断して半導体装置を分離
することを特徴とするはんだ電極を有する半導体装置の
製造方法。 - 【請求項２】 半導体が化合物半導体であることを特徴
とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】 半導体装置が発光ダイオードであること
を特徴とする請求項１および請求項２に記載の半導体装
置の製造方法。 - 【請求項４】 半導体装置が磁電変換素子であることを
特徴とする請求項１および請求項２に記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17507295A JP3755166B2 (ja) | 1995-07-11 | 1995-07-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17507295A JP3755166B2 (ja) | 1995-07-11 | 1995-07-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0927498A true JPH0927498A (ja) | 1997-01-28 |
| JP3755166B2 JP3755166B2 (ja) | 2006-03-15 |
Family
ID=15989748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17507295A Expired - Fee Related JP3755166B2 (ja) | 1995-07-11 | 1995-07-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3755166B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197742A (ja) * | 1997-09-22 | 1999-04-09 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
| JP2002134822A (ja) * | 2000-10-24 | 2002-05-10 | Sharp Corp | 半導体発光装置およびその製造方法 |
| US6428911B2 (en) * | 2000-04-17 | 2002-08-06 | Fujitsu Limited | Soldering method and soldered joint |
| US6468582B1 (en) * | 1999-04-05 | 2002-10-22 | Matsushita Electric Industrial Co., Ltd. | Method of solder pre-coating and solder pre-coated circuit board |
| US6595404B2 (en) | 2000-01-13 | 2003-07-22 | Hitachi, Ltd. | Method of producing electronic part with bumps and method of producing electronic part |
| JP2005117035A (ja) * | 2003-09-19 | 2005-04-28 | Showa Denko Kk | フリップチップ型窒化ガリウム系半導体発光素子およびその製造方法 |
| US7829910B2 (en) | 2005-01-31 | 2010-11-09 | Shin-Etsu Handotai Co., Ltd. | Light emitting device and method of fabricating light emitting device |
| JP2013070092A (ja) * | 2012-12-20 | 2013-04-18 | Asahi Kasei Electronics Co Ltd | 磁気デバイスの製造方法 |
| JP2021027073A (ja) * | 2019-07-31 | 2021-02-22 | 日亜化学工業株式会社 | 発光装置 |
-
1995
- 1995-07-11 JP JP17507295A patent/JP3755166B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197742A (ja) * | 1997-09-22 | 1999-04-09 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
| US6468582B1 (en) * | 1999-04-05 | 2002-10-22 | Matsushita Electric Industrial Co., Ltd. | Method of solder pre-coating and solder pre-coated circuit board |
| US6595404B2 (en) | 2000-01-13 | 2003-07-22 | Hitachi, Ltd. | Method of producing electronic part with bumps and method of producing electronic part |
| SG99331A1 (en) * | 2000-01-13 | 2003-10-27 | Hitachi Ltd | Method of producing electronic part with bumps and method of producing elctronic part |
| US6695200B2 (en) | 2000-01-13 | 2004-02-24 | Hitachi, Ltd. | Method of producing electronic part with bumps and method of producing electronic part |
| US6428911B2 (en) * | 2000-04-17 | 2002-08-06 | Fujitsu Limited | Soldering method and soldered joint |
| JP2002134822A (ja) * | 2000-10-24 | 2002-05-10 | Sharp Corp | 半導体発光装置およびその製造方法 |
| JP2005117035A (ja) * | 2003-09-19 | 2005-04-28 | Showa Denko Kk | フリップチップ型窒化ガリウム系半導体発光素子およびその製造方法 |
| US7829910B2 (en) | 2005-01-31 | 2010-11-09 | Shin-Etsu Handotai Co., Ltd. | Light emitting device and method of fabricating light emitting device |
| JP2013070092A (ja) * | 2012-12-20 | 2013-04-18 | Asahi Kasei Electronics Co Ltd | 磁気デバイスの製造方法 |
| JP2021027073A (ja) * | 2019-07-31 | 2021-02-22 | 日亜化学工業株式会社 | 発光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3755166B2 (ja) | 2006-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5338967A (en) | Semiconductor device structure with plated heat sink and supporting substrate | |
| KR100323657B1 (ko) | 소울더범프를형성시키는방법 | |
| KR940001149B1 (ko) | 반도체 장치의 칩 본딩 방법 | |
| JP4020977B2 (ja) | 光放射デバイスの製造方法 | |
| EP0357064A2 (en) | Metal bump type semiconductor device and method for manufacturing the same | |
| US6284554B1 (en) | Process for manufacturing a flip-chip integrated circuit | |
| JP3755166B2 (ja) | 半導体装置の製造方法 | |
| US3747202A (en) | Method of making beam leads on substrates | |
| JP2005117035A (ja) | フリップチップ型窒化ガリウム系半導体発光素子およびその製造方法 | |
| US8722528B2 (en) | Die backside standoff structures for semiconductor devices | |
| GB2095904A (en) | Semiconductor device with built-up low resistance contact and laterally conducting second contact | |
| US20060270194A1 (en) | Semiconductor package and method for forming the same | |
| JP2009514228A (ja) | 取付基板上にはんだ接点を形成する方法 | |
| US8735277B2 (en) | Methods for producing an ultrathin semiconductor circuit | |
| JPH09148331A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH10209154A (ja) | 半導体装置 | |
| JP4140140B2 (ja) | 金属バンプの製造方法 | |
| KR100233866B1 (ko) | 풀립칩용 반도체 칩의 구조와 그 제조 방법 | |
| JPH11191640A (ja) | 半導体受発光素子用の電極 | |
| JPH07273133A (ja) | 半導体装置の製造方法 | |
| JPH08139363A (ja) | 発光ダイオードの電極構造 | |
| JPH07106377A (ja) | 半導体装置の製造方法 | |
| JPH07226402A (ja) | 共晶ボンディング用錫被着金バンプ | |
| WO1992011743A2 (en) | An interconnect structure for connecting electronic devices | |
| JPS6394639A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20050510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |