JPH09275580A - 電子回路ユニット及び電子回路パッケージ - Google Patents

電子回路ユニット及び電子回路パッケージ

Info

Publication number
JPH09275580A
JPH09275580A JP8227496A JP8227496A JPH09275580A JP H09275580 A JPH09275580 A JP H09275580A JP 8227496 A JP8227496 A JP 8227496A JP 8227496 A JP8227496 A JP 8227496A JP H09275580 A JPH09275580 A JP H09275580A
Authority
JP
Japan
Prior art keywords
electronic circuit
package
physical number
slot
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8227496A
Other languages
English (en)
Inventor
Yoshihiro Matsumoto
義裕 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8227496A priority Critical patent/JPH09275580A/ja
Publication of JPH09275580A publication Critical patent/JPH09275580A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Telephone Exchanges (AREA)

Abstract

(57)【要約】 【課題】 電子回路ユニットへの電子回路パッケージの
収容の際に、補助機能を有する電子回路パッケージを意
識することなく収容することができるようにし、人為的
な設定ミス等を防止しようとする課題があった。 【解決手段】 収容者は、電子回路ユニットのスロット
の端にマスターパッケージを収容し、必要な回線数分だ
け電子回路パッケージ6を収容する。そして、図示しな
い電源を投入すると、各電子回路パッケージ6の判定回
路10が各スロットの記憶部11から物理番号を読み出
し、判定回路10内で一時記憶すると共に、競合線9に
物理番号を送出する。すると、競合線9では、最も物理
番号が0に近い物理番号を選択し、その物理番号を各判
定回路10に返信する。各判定回路10では、返信され
た物理番号と先に一時記憶した物理番号とを比較して、
一致した場合に補助機能を作動するようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電話交換機等に使
用される回線系装置を構成するための電子回路ユニット
及びその電子回路ユニットに収容する電子回路パッケー
ジに関する。
【0002】
【従来の技術】従来は、例えば、図5に示すように、図
中右から、1枚のマスターパッケージ1と14枚のスレ
ーブパッケージ2と1枚の補助パッケージ3又は1枚の
スレーブBパッケージ4を16のスロットを形成した電
子回路ユニット5内に収容するようにしていた。また、
各パッケージを収容するスロットは図示しないバックボ
ードによりインタフェースされている。
【0003】前記マスターパッケージ1は、各スレーブ
パッケージと図示しない交換スイッチ部とインタフェー
スするためのものであり、前記交換スイッチ部は各スレ
ーブパッケージへの切替えを制御するためのものであ
る。前記スレーブパッケージ2は、回線終端と処理機能
とを有するもので、1つのスレーブパッケージには、例
えば、32回線分の容量があり、必要とする回線数等の
規模に応じて、スロットに収容するスレーブパッケージ
の個数を変えることができるようになっている。即ち、
例えば、32回線のもので256回線の規模の回線系装
置が必要な場合には、6枚のスレーブパッケージをユニ
ットに収容して使用する。また、後に回線数を増設した
い場合には、空きスロットにスレーブパッケージ2を収
容して回線数を増やしていた。
【0004】前記補助パッケージ3は、各スロットに設
けられた図示しないバックボードにおける高速データ伝
送のためのデータ伝送遅延を最小にする処理を行うもの
であり、前記マスターパッケージ1と各スレーブパッケ
ージ2との相対間隔に応じてデータ伝送遅延を補正する
ようにしている。このため、スロットへの収容に際して
は、前記マスターパッケージ1と補助パッケージ3又は
スレーブBパッケージ4との間に、スレーブパッケージ
2が配置されるようにしなければならない。なお、上述
した増設の際も同様である。また、逆に、増設し易いよ
うに、初期の段階では、マスターパッケージ1と補助パ
ッケージ3とをスロットの両脇に配置するようにしてい
た。
【0005】前記スレーブBパッケージ4は、前記スレ
ーブパッケージ2と同様の主機能を有すると共に、前記
補助パッケージ3と同様の補助機能を持たせ、主機能を
有するパッケージの収容効率を上げるようにしたもので
あり、収容に際しては前記補助パッケージ3の場合と同
様に配置する。次に、各パッケージのスロットへの収容
の手順を簡単に示す。
【0006】収容者は、通常、まず、図5中左側にマス
ターパッケージ1を収容させ、必要な回線数分だけスレ
ーブパッケージ2を収容し、右端に補助パッケージ3又
はスレーブBパッケージ4を収容する。つまり、マスタ
ーパッケージ1と補正パッケージ3又はスレーブBパッ
ケージ4は、電子回路ユニット5の両サイドにそれぞれ
固定収容し、スレーブパッケージ2はユニットの両サイ
ド以外の任意な位置のスロットにスレーブパッケージ2
を収容する。
【0007】ところで、スレーブBパッケージ4には主
機能及び補助機能が備わっているため、スレーブパッケ
ージ2と補助パッケージ3を使用せずに、全てスレーブ
Bパッケージを使用する運用形態もある。この場合に
は、スレーブBパッケージ4にディップスイッチを設
け、このディップスイッチの設定を変えることで、マス
ターパッケージ1と一番離れた位置に配置されたスレー
ブBパッケージ4のみを主機能及び補助機能を同時に作
動させるようにしていた。
【0008】
【発明が解決しようとする課題】上述したように、前記
電子回路ユニット及び電子回路パッケージ(スレーブパ
ッケージ)では、スレーブパッケージと補助パッケージ
又はスレーブBパッケージを収容する際には、収容者が
その区別を付けると共に収容位置を判断して、マスター
パッケージと一番離れた位置に補助パッケージ又はスレ
ーブBパッケージを収容するようにしていた。また、ス
レーブBパッケージのみで収容する場合には、収容位置
を確認し、マスターパッケージと一番離れた位置に配置
するスレーブBパッケージのみのディップスイッチを切
り換えて、主機能の他に補助機能を作動させるようにし
ていた。
【0009】従って、収容者が行う作業が煩雑なものと
なり、人為的な設定ミス等を引き起こすことがあり、こ
れにより電子回路ユニットを構成する回線系装置に誤動
作が発生してしまう問題があった。
【0010】
【課題を解決するための手段】そこで、本発明は、方向
性を持たせて重み付けをした物理番号を各スロット毎に
付与し、その物理番号を各スロット毎に記憶させておく
記憶部を配置し、各スロットに収容される電子回路パッ
ケージから送信される前記物理番号の内で物理番号の起
点側から一番遠くにある物理番号に関する情報を各電子
回路パッケージに返信する競合線をバックボードに配線
した電子回路ユニットを設ける。この電子回路ユニット
に、前記記憶部に記憶された前記物理番号を読み取る読
取手段と、読み取った前記物理番号を一時記憶する一時
記憶部と、読み取った前記物理番号を前記競合線に送出
する送出手段と、前記競合線から返信される情報と前記
一時記憶部に記憶した物理番号を比較して、前記マスタ
ーパッケージから一番離れていることを判定する判定手
段と、この判定手段により一番離れていると判定した場
合に補助機能を機能させる補助機能作動手段とを有する
複数の電子回路パッケージを、前記スロットに複数配置
し、起点側のスロットにマスターパッケージを配置して
収容するものとした。そして、この収容状態で電源を投
入した場合に、各電子回路パッケージの前記判定手段が
前記マスターパッケージから一番遠くに収容されたか否
かを判定し、前記補助機能作動手段が一番遠くに収容さ
れた電子回路パッケージの補助機能を作動させるように
した。
【0011】
【発明の実施の形態】以下に、図面を参照して、本発明
の実施の形態を説明する。図1は、各パッケージ収容状
態の説明図である。本実施の形態でば、図1に示すよう
に、図中左から、1枚のマスターパッケージ1と15枚
の電子回路パッケージ6とを16個のスロットを形成し
た電子回路ユニット7内に収容するようにした。また、
各スロットには、物理番号を付与しておく。この物理番
号は、方向性を持たせて各スロットに重み付けをしたも
のであり、図に示すように、例えば、電子回路ユニット
7の左側から各スロットに#1,#2,…#14,#1
5を割り当てるものとし、後述するように、物理番号は
記憶部に2進数で記憶しておく。なお、各パッケージを
収容するスロットは後述するようにバックボードにより
インタフェースされており、バックボードと各パッケー
ジとはコネクタを介して接続するようにしてある。
【0012】前記マスターパッケージ1は、従来と同様
であり、各電子回路パッケージと図示しない交換スイッ
チ部とインタフェースするためのものであり、前記交換
スイッチ部は各電子回路パッケージへの切替えを制御す
るためのものである。前記電子回路パッケージ6は、回
線終端及び処理機能の主機能と、各スロットに設けられ
た図示しないバックボードにおける高速データ伝送のた
めのデータ伝送遅延を最小にする処理を行う補助機能と
を有するようにして主機能の収容効率を良くしたもので
ある。また、1つの電子回路パッケージには、例えば、
32回線分の容量があり、必要とする回線数等の規模に
応じて、スロットに収容するスレーブパッケージの個数
を変えることができるようになっている。即ち、例え
ば、32回線のもので256回線の規模の回線系装置が
必要な場合には、6枚のスレーブパッケージをユニット
に収容して使用する。また、後に回線数を増設したい場
合には、空きスロットにスレーブパッケージ2を収容し
て回線数を増やして使用する。
【0013】なお、補助機能は、前記マスターパッケー
ジ1と各電子回路パッケージ6との相対間隔に応じてデ
ータ伝送遅延を補正するものであり、1つの電子回路ユ
ニット7内では1つのみの補助機能が作動していなけれ
ばならない。また、スロットへの収容に際しては、前記
マスターパッケージ1と補助機能を作動した電子回路パ
ッケージ6との間に、補助機能の作動していない電子回
路パッケージ6を配置しなければならない。このため、
本実施の形態では、後述するように、一番遠くに収容さ
れた電子回路パッケージ6を判断し、この電子回路パッ
ケージ6のみに主機能の他に補助機能を作動させるよう
にしたものである。
【0014】図2は、機能の説明図である。上述したよ
うに、各スロットには、図示しないコネクタで各パッケ
ージと接続するようになっており、図2に示すように、
バックボード8には、競合線9を配線してあり、この競
合線9は、電子回路パッケージ6の収容時には、各電子
回路パッケージ6の判定回路10と接続されるようにし
てある。また、前記バックボード8には、各スロット毎
に割り振った前記物理番号を記憶しておく記憶部11が
各スロット毎に設けてあり、電子回路パッケージ6の収
容時には、前記判定回路10と接続されるようにしてあ
る。
【0015】前記競合線9は、各スロットに収容される
電子回路パッケージ6から送信される前記物理番号の内
で物理番号の起点側から一番遠くにある物理番号に関す
る情報を各電子回路パッケージに返信するものであり、
後述するように、例えば、ISDN通信の際に使用され
る競合制御のエコービット方式を利用したものであり、
各電子回路パッケージ6から送信される物理番号の内
で、物理番号0に近いものを各電子回路パッケージ6に
返信するものである。
【0016】上述の各機能構成で、本実施の形態では、
前記エコービット方式を利用し、各電子回路パッケージ
6毎に収容位置が物理番号0に近いか否かを前記判定回
路10が判定して、最も0に近い物理番号のスロットに
収容された電子回路パッケージ6の補助機能を作動させ
るようにしたものである。即ち、収容者が、図1中左側
にマスターパッケージ1を収容させ、必要な回線数分だ
け電子回路パッケージ6を収容する。なお、この際、従
来のように、一番左端のスロットに補助機能を作動させ
る電子回路パッケージ6を収容させなくてもよい。そし
て、図示しない電源が投入されると、各電子回路パッケ
ージ6の判定回路10が各スロットの記憶部11から物
理番号を読み出し、判定回路10内で一時記憶すると共
に、競合線9に物理番号を送出する。すると、競合線9
では、各電子回路パッケージから送信された物理番号の
内でマスターパッケージから最も物理番号が0に近い物
理番号を選択し、その物理番号を各判定回路10に返信
する。各判定回路10では、返信された物理番号と先に
一時記憶した物理番号とを比較して、一致した場合には
補助機能を作動させる。例えば、物理番号14に収容さ
れた電子回路パッケージ6の判定回路10は、一致しな
いと判定し、補助機能を作動させず主機能のみ作動さ
せ、物理番号0に収容された電子回路パッケージ6の判
定回路10は、一致したと判定し、主機能と共に補助機
能を作動させる。
【0017】次に、判定回路の処理をもう少し詳しく説
明する。図3は、判定回路の機能ブロック図である。図
に示すように、物理番号(PHN)は、16スロットの
場合に各物理番号を2進数で表すと4bit必要となる
ため、記憶部11には、端子を4つ設け、この記憶部1
1と電子回路パッケージ6の判定回路10と接続するよ
うになっている。また、記憶部11の内部は、電源(V
CC)とグランド(GND)に接続して各ユニット毎数
値を設定するようになっている。例えば、スロット9の
場合には、”1001”となるように電源とグランドに
配線する。
【0018】そして、上述したように、電子回路パッケ
ージ6をスロットに収容して電源を投入すると、電源と
グランドによって設定された物理番号が配線を通して、
判定回路10内のレジスタ12(図中では、REGと表
す)に保持される。次に、保持された物理番号は一致判
定回路13にはいり、オープンコレクタバッファ14を
介して競合線9に出力される。そして、競合線9では、
上述したように、スロットに収容されている他の電子回
路パッケージ6から出力された物理番号の競合データと
エコービット方式によりワイヤードオアで競合させて、
最も物理番号が0に近い物理番号を各電子回路パッケー
ジ6の前記一致判定回路13に返信する。この一致判定
回路13では、返信されたデータとレジスタ12に記憶
された物理番号が一致するか否かを判定する。そして、
一致した場合には、上述しているように、補助機能を作
動させる。また、一致しない場合には、主機能のみの作
動とする。なお、図において、一致判定回路13内に記
した「PHN[3:0]」とは、物理番号が4ビットで
示されていることを表しており、PHN3,PHN2,
PHN1,PHN0で桁の重みが表されている。たとえ
ば、2進数”1001”の場合には、PHN3=1,P
HN2=0,PHN1=0,PHN0=1を表す。「D
O[3:0]」とは、電源投入によりゲートが開き一致
判定回路13から出力される競合データであり、「DI
[3:0]」とは、競合線9から返信されるエコーバッ
ク信号である。また、[3:0]は、それぞれ4ビット
からなるデータであることを示してのは同様であり、D
O3等、DI3等は、PHN3等と同様に2進数の桁を
表す。なお、図中、オープンコレクタバッファ14の競
合線9側には、抵抗Rを配置して一定電圧(5V)を供
給するようになっている。
【0019】ここで、念のために、前記競合線9でのエ
コービット方式をもう少し具体的にふれておく。例え
ば、物理番号15にマスターパッケージ1、物理番号0
に電子回路パッケージ6が収容され、物理番号7にも電
子回路パッケージ6が収容されている場合を想定する。
この場合には、物理番号0と物理番号9を2進数で表す
と、それぞれ”0001”と”0111”となり、その
比較は、ワイヤードオアで、例えば、上位桁から順に比
較する。即ち、それぞれの最上位桁は、互いに0である
ので一致し、次の桁を比較する。3桁目では、0と1で
不一致となるので、競合線9では、物理番号7に収容さ
れた電子回路パッケージ6に対し、”0001”をエコ
ーバック信号として返信する。なお、不一致があった桁
で比較を中止するのが好ましい。
【0020】最後に、前記一致判定回路13の一例を説
明する。図4は、判定回路の一部を構成する一致判定回
路の例示図である。この一致判定回路13は、OR回路
15,16,17と、NOR回路18,19,20,2
1,22と、排他的論理回路22,23,24,25
と、NOR回路26と、レジスタ27(図中では、RE
Gと表す)とをそれぞれ配線して構成した。
【0021】即ち、物理番号とエコーバック信号とをそ
れぞれ桁を合わせて前記排他的論理回路22,23,2
4,25に入力するようにし、物理番号とエコーバック
信号とを比較するようにしてある。そして、PHN3と
DI3とを比較して一致した場合には、配線aを介して
NOR回路26に入力される信号が0となり、一致しな
かった場合には、1となる。PHN2とDI2とを比較
した場合と、PHN1とDI1とを比較した場合は、配
線aを介してNOR回路26に入力される信号は、PH
N3とDI3とを比較した場合と同様である。また、P
HN0とDI0とを比較した場合には、配線bを介して
NOR回路26に信号が入力し、一致した場合には0と
なり、一致しなかった場合には1となる。
【0022】このため、物理番号とエコーバック信号が
一致した場合には、NOR回路26へ入力される信号が
0のみであり、出力が1となる。この出力は、レジスタ
27を介して電子回路パッケージ6の図示しない補助機
能オンオフ制御部に送り、補助機能の投入をオフし、主
機能のみの作動状態とする。また、一致しなかった場合
には、NOR回路26へ入力される信号の少なくとも一
方が1となるため、出力が0となる。この出力は、レジ
スタ27を介して電子回路パッケージ6の図示しない補
助機能オンオフ制御部に送り、補助機能の投入をオン
し、主機能及び補助機能の両方の作動状態とする。な
お、各NOR回路18〜21を介してDO3〜DO3を
出力するように配線してある。
【0023】なお、マスターパッケージ1には、物理番
号を読み取る手段や判定回路等を設けなくともよい。収
容者が例えば物理番号15のスロットにマスターパッケ
ージ1を収容するものと決めておけばよいからである。
また、この場合、マスターパッケージ1を収容するスロ
ットには、物理番号を記憶する記憶部を設けなくともよ
い。
【0024】上記実施の形態によると、収容者が収容の
度に挿入すべてき収容位置やパッケージの種類を選択す
る判断を行って、ディップスイッチの切り換え等を行わ
なくても、マスターパッケージから一番離れた位置に収
容した電子回路パッケージを判断し、この電子回路パッ
ケージのみを主機能の他に補助機能を作動させることが
できるようになる効果が得られる。このため、収容者が
行う作業が、単に電子回路パッケージを無造作に収容す
るという単純なものとなり、人為的な設定ミス等を引き
起こす心配もなくなる効果が得られ、この結果、電子回
路ユニットを構成する回線系装置等の誤動作を抑制する
ことができる効果が期待できる。従って、回線系装置の
必要規模に応じて電子回路ユニットを最適に構成するこ
とも可能となり、増設等の保守・運用面やサービス面な
ども向上する効果が期待できる。
【0025】また、初期の段階で、例えば、16スロッ
トの内で5スロットしか使用しておらず、マスターパッ
ケージと補助機能を作動させた電子回路パッケージとを
初期の段階でスロットの両脇に配置していなかった場合
に、電子回路パッケージを新たに挿入して増設するとき
には、増設の度に、一番遠くの電子回路パッケージが変
化しても、その度に一番遠くの電子回路パッケージを判
断し、一番遠くの電子回路パッケージのみに主機能の他
に補助機能を作動させることができる効果が得られ、収
容者の注意負担が減る効果が得られる。
【0026】なお、本実施の形態では、物理番号15に
マスターパッケージを収容する場合を説明したが、物理
番号0にマスターパッケージを収容してもよく、このと
きには、電子回路パッケージで物理番号を反転して使用
することで同様な結果が得られる。また、本発明は、上
記実施の形態に限定されるものではなく、本発明の趣旨
に基づき種類の変形が可能であり、それらを本発明の範
囲から除外するものではない。
【0027】
【発明の効果】以上説明したように本発明の電子回路ユ
ニット及び電子回路パッケージによると、収容者が収容
の度に挿入すべてき収容位置やパッケージの種類を選択
する判断を行って、ディップスイッチの切り換え等を行
わなくても、マスターパッケージから一番離れた位置に
収容した電子回路パッケージを判断し、この電子回路パ
ッケージのみを主機能の他に補助機能を作動させること
ができるようになる効果が得られる。このため、収容者
が行う作業が、単に電子回路パッケージを無造作に収容
するという単純なものとなり、人為的な設定ミス等を引
き起こす心配もなくなる効果が得られ、この結果、電子
回路ユニットを構成する回線系装置等の誤動作を抑制す
ることができる効果が期待できる。従って、回線系装置
の必要規模に応じて電子回路ユニットを最適に構成する
ことも可能となり、増設等の保守・運用面やサービス面
なども向上する効果が期待できる。
【図面の簡単な説明】
【図1】実施の形態の各パッケージ収容状態の説明図
【図2】実施の形態の機能の説明図
【図3】判定回路の機能ブロック図
【図4】一致判定回路の例示図
【図5】従来の各パッケージ収容状態の説明図
【符号の説明】
1 マスターパッケージ 6 電子回路パッケージ 7 電子回路ユニット 8 バックボード 9 競合線 10 判定回路 11 記憶部 12 レジスタ 13 一致判定回路 14 オープンコレクタバッファ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 処理機能等の主機能とバックボードにお
    けるデータ伝送遅延を最小に補正する補助機能とを有す
    る複数の電子回路パッケージと、各電子回路パッケージ
    への切替えを行うための交換スイッチ部とのインタフェ
    ースを行うためのマスターパッケージとを収容する複数
    のスロットを備え、 複数の電子回路パッケージの端に前記マスターパッケー
    ジを配置してスロットに並べて収容し、前記マスターパ
    ッケージから配線的に一番遠くに配置した電子回路パッ
    ケージのみを主機能の他に補助機能も働かせるようにし
    た電子回路ユニットにおいて、 方向性を持たせて重み付けをした物理番号を各スロット
    毎に付与し、その物理番号を各スロット毎に記憶させて
    おく記憶部を配置し、 各スロットに収容される電子回路パッケージから送信さ
    れる前記物理番号の内で物理番号の起点側から一番遠く
    にある物理番号に関する情報を各電子回路パッケージに
    返信する競合線をバックボードに配線し、 起点側のスロットにマスターパッケージを前記スロット
    に配置し、 前記記憶部から読み取った物理番号と、前記競合線から
    返信した情報とを比較して、両者が一致した場合に主機
    能と共に補助機能を機能させるようにした電子回路パッ
    ケージを、前記スロットに配置して収容し、 電源を投入した場合に、前記記憶部から読み取った物理
    番号と前記競合線から返信した情報とが一致した電子回
    路パッケージのみの補助機能を作動させるようにしたこ
    とを特徴とする電子回路ユニット。
  2. 【請求項2】 請求項1に記載の電子回路パッケージに
    おいて、 電子回路ユニットの記憶部に記憶された各スロット毎の
    物理番号を読み取る読取手段と、 読み取った前記物理番号を一時記憶する一時記憶部と、 読み取った前記物理番号を電子回路ユニットに配線した
    競合線に送出する送出手段と、 前記競合線から返信される情報と前記一時記憶部に記憶
    した物理番号を比較して、前記マスターパッケージから
    一番離れていることを判定する判定手段と、 この判定手段により一番離れていると判定した場合に補
    助機能を機能させる補助機能作動手段とを設けたことを
    特徴とする電子回路パッケージ。
JP8227496A 1996-04-04 1996-04-04 電子回路ユニット及び電子回路パッケージ Pending JPH09275580A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8227496A JPH09275580A (ja) 1996-04-04 1996-04-04 電子回路ユニット及び電子回路パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8227496A JPH09275580A (ja) 1996-04-04 1996-04-04 電子回路ユニット及び電子回路パッケージ

Publications (1)

Publication Number Publication Date
JPH09275580A true JPH09275580A (ja) 1997-10-21

Family

ID=13769923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8227496A Pending JPH09275580A (ja) 1996-04-04 1996-04-04 電子回路ユニット及び電子回路パッケージ

Country Status (1)

Country Link
JP (1) JPH09275580A (ja)

Similar Documents

Publication Publication Date Title
US4388683A (en) Data transmission/receiving device having parallel/serial and serial parallel character conversion, particularly for data exchange between communicating data processing systems
US4694394A (en) Microprocessor system having a multiplexed address/data bus which communicates with a plurality of memory and input/output devices including TTL output gates
US4736409A (en) Control data transmission system for private branch exchange
US5862405A (en) Peripheral unit selection system having a cascade connection signal line
US6483183B1 (en) Integrated circuit (IC) package with a microcontroller having an n-bit bus and up to n-pins coupled to the microcontroller
JPS58500145A (ja) 割込連結と監視システム
US4852021A (en) Centralized command transfer control system for connecting processors which independently send and receive commands
US5375218A (en) DMA channel control apparatus capable of assigning independent DMA transfer control line to respective expansion slots
EP0105755B1 (en) Selective accessing in data processing systems
US5043935A (en) Data transfer system for rearranging data units using intermediate temporary registers
US5426432A (en) IC card
JPS63116258A (ja) デ−タ処理システム
EP0154371A2 (en) Telecommunication switching system
JPH09275580A (ja) 電子回路ユニット及び電子回路パッケージ
JPS5987537A (ja) 優先度をもつデ−タの制御回路
KR950004949B1 (ko) 키폰 주장치의 메인카드와 로칼카드간의 고속 데이타 송/수신 회로
US5590371A (en) Serial communication circuit on an LSI chip and communicating with another microcomputer on the chip
US4491913A (en) Address generating device for a communication line scanning device
AU608582B2 (en) Dual microprocessor control system
US4297532A (en) Interfacing circuit status detection arrangement in a telephone exchange
US5949984A (en) Emulator system
JPH0279294A (ja) データ長変更可能メモリ
US4484309A (en) Magnetic bubble memory device
KR940003845B1 (ko) 하위레벨 프로세서의 통화로계 버스 선택방법
KR100216402B1 (ko) 음성사서함 시스템에서 통신 데이타 처리를 위한 단일 복합형 라인 카드