JPH09276266A - 超音波診断装置 - Google Patents
超音波診断装置Info
- Publication number
- JPH09276266A JPH09276266A JP9818496A JP9818496A JPH09276266A JP H09276266 A JPH09276266 A JP H09276266A JP 9818496 A JP9818496 A JP 9818496A JP 9818496 A JP9818496 A JP 9818496A JP H09276266 A JPH09276266 A JP H09276266A
- Authority
- JP
- Japan
- Prior art keywords
- delay data
- clock
- converter
- read
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
Abstract
(57)【要約】
【課題】 超音波診断装置のディジタルビームフォーム
部を構成するクロック発生回路で用いられるメモリ容量
を削減し、小形，低コスト化を図る。 【解決手段】 ディジタルメモリ５２Ａに記憶される遅
延データを圧縮して格納し、アドレスカウンタ５１にて
読み出される圧縮データを、シリアル／パラレル変換部
５３Ａ，デコード部５３Ｂおよびパラレル／シリアル変
換部５３Ｃからなる復号回路５３で元のデータに復元す
ることにより、メモリ容量を削減し、画質の低下を抑制
する。
部を構成するクロック発生回路で用いられるメモリ容量
を削減し、小形，低コスト化を図る。 【解決手段】 ディジタルメモリ５２Ａに記憶される遅
延データを圧縮して格納し、アドレスカウンタ５１にて
読み出される圧縮データを、シリアル／パラレル変換部
５３Ａ，デコード部５３Ｂおよびパラレル／シリアル変
換部５３Ｃからなる復号回路５３で元のデータに復元す
ることにより、メモリ容量を削減し、画質の低下を抑制
する。
Description
【０００１】
【発明の属する技術分野】この発明は、フェーズドアレ
イ方式の探触子を有し、ディジタルビームフォームによ
りダイナミックな焦点合わせ（ダイナミックフォーカ
ス）と電子走査とを実行しながら、受信信号としての反
射エコーを受信する超音波診断装置に関するものであ
る。
イ方式の探触子を有し、ディジタルビームフォームによ
りダイナミックな焦点合わせ（ダイナミックフォーカ
ス）と電子走査とを実行しながら、受信信号としての反
射エコーを受信する超音波診断装置に関するものであ
る。
【０００２】
【従来の技術】図７，図８は従来例を説明するための説
明図で、図７（ａ）はダイナミックフォーカスにおける
振動子列と反射点との関係説明図、（ｂ）は同じく振動
子列と遅延時間との関係説明図、図８（ａ）は電子走査
における振動子列と反射点との関係説明図、（ｂ）は同
じく振動子列と遅延時間との関係説明図である。まず、
図７を参照してダイナミックフォーカスにつき、説明す
る。いま、媒質を一様と仮定すると、深さｄ１の点Ｐ１
で反射したエコーは、点Ｐ１を中心とする円弧状の同相
波面Ａ１を形成する。このため、点Ｐ１からのエコーを
高いＳ／Ｎ（信号対雑音比）で得るためには、ｎ個の振
動子列１０で受信した信号に対して、図７（ｂ）に示す
ような遅延時間ＤＡ１を与えた後（整相）、加算する必
要がある。同様に、深さｄ２の点Ｐ２で反射したエコー
は、点Ｐ２を中心とする円弧状の同相波面Ａ２を形成す
る。このため、点Ｐ１からのエコーを高いＳ／Ｎで得る
ためには、ｎ個の振動子列１０で受信した信号に対し
て、図７（ｂ）に示すような遅延時間ＤＡ２を与えた後
（整相）、加算する必要がある。つまり、ＤＡ１→ＤＡ
２→…の如く遅延時間を切り替えながら整相加算するこ
とで、ダイナミックに焦点を合わせて行くダイナミック
フォーカスを実現することができる。
明図で、図７（ａ）はダイナミックフォーカスにおける
振動子列と反射点との関係説明図、（ｂ）は同じく振動
子列と遅延時間との関係説明図、図８（ａ）は電子走査
における振動子列と反射点との関係説明図、（ｂ）は同
じく振動子列と遅延時間との関係説明図である。まず、
図７を参照してダイナミックフォーカスにつき、説明す
る。いま、媒質を一様と仮定すると、深さｄ１の点Ｐ１
で反射したエコーは、点Ｐ１を中心とする円弧状の同相
波面Ａ１を形成する。このため、点Ｐ１からのエコーを
高いＳ／Ｎ（信号対雑音比）で得るためには、ｎ個の振
動子列１０で受信した信号に対して、図７（ｂ）に示す
ような遅延時間ＤＡ１を与えた後（整相）、加算する必
要がある。同様に、深さｄ２の点Ｐ２で反射したエコー
は、点Ｐ２を中心とする円弧状の同相波面Ａ２を形成す
る。このため、点Ｐ１からのエコーを高いＳ／Ｎで得る
ためには、ｎ個の振動子列１０で受信した信号に対し
て、図７（ｂ）に示すような遅延時間ＤＡ２を与えた後
（整相）、加算する必要がある。つまり、ＤＡ１→ＤＡ
２→…の如く遅延時間を切り替えながら整相加算するこ
とで、ダイナミックに焦点を合わせて行くダイナミック
フォーカスを実現することができる。
【０００３】次に、図８を参照して電子走査につき、説
明する。すなわち、方向θ１から反射されてきたエコー
は直線状の同相波面Ｌ１を形成する。このため、方向θ
１からのエコーを高いＳ／Ｎで得るには、ｎ個の振動子
列１０で受信した信号に対して、図８（ｂ）に示すよう
な遅延時間ＤＬ１を与えた後（整相）、加算する必要が
ある。同様に、方向θ２から反射されてきたエコーは直
線状の同相波面Ｌ２を形成するため、そのエコーを高い
Ｓ／Ｎで得るには、ｎ個の振動子列１０で受信した信号
に対して、図８（ｂ）に示すような遅延時間ＤＬ２を与
えた後（整相）、加算する必要がある。つまり、ＤＬ１
→ＤＬ２→…の如く遅延時間を切り替えながら整相加算
することで、反射エコーの受信方向を振る電子走査を行
なうことができる。また、ダイナミックフォーカスと電
子走査を組み合わせることで、任意の深さ／方向のエコ
ーに対しても焦点を合わせ、また、切り替えることがで
きる。
明する。すなわち、方向θ１から反射されてきたエコー
は直線状の同相波面Ｌ１を形成する。このため、方向θ
１からのエコーを高いＳ／Ｎで得るには、ｎ個の振動子
列１０で受信した信号に対して、図８（ｂ）に示すよう
な遅延時間ＤＬ１を与えた後（整相）、加算する必要が
ある。同様に、方向θ２から反射されてきたエコーは直
線状の同相波面Ｌ２を形成するため、そのエコーを高い
Ｓ／Ｎで得るには、ｎ個の振動子列１０で受信した信号
に対して、図８（ｂ）に示すような遅延時間ＤＬ２を与
えた後（整相）、加算する必要がある。つまり、ＤＬ１
→ＤＬ２→…の如く遅延時間を切り替えながら整相加算
することで、反射エコーの受信方向を振る電子走査を行
なうことができる。また、ダイナミックフォーカスと電
子走査を組み合わせることで、任意の深さ／方向のエコ
ーに対しても焦点を合わせ、また、切り替えることがで
きる。
【０００４】なお、ダイナミックフォーカスと電子走査
を組み合わせた超音波診断装置は、下記の文献等により
公知である。 １）Ｔａｉ Ｋ．Ｓｏｎｇ ａｎｄ Ｓｏｎｇ Ｂ．Ｐ
ａｒｋ“Ａ ＮｅｗＤｉｇｉｔａｌ Ｐｈａｓｅｄ Ａ
ｒｒａｙ Ｓｙｓｔｅｍ ｆｏｒ Ｄｙｎａｍｉｃ Ｆ
ｏｃｕｓｉｎｇ ａｎｄ Ｓｔｅｅｒｉｎｇ ｗｉｔｈ
Ｒｅｄｕｃｅｄ Ｓａｍｐｌｉｎｇ Ｒａｔｅ”ＵＬ
ＴＲＡＳＯＮＩＣ ＩＭＡＧＩＮＧ１２，１−１６（１
９９０） ２）Ｒｏｎａｌｄ Ａ．Ｍｕｃｃｉ“Ａ Ｃｏｍｐａｒ
ｉｓｏｎ ｏｆ Ｅｆｆｉｃｉｅｎｔ Ｂｅａｍｆｏｒ
ｍｉｎｇ Ａｌｇｏｒｉｔｈｍｓ”ＩＥＥＥＴｒａｎ
ｓ．ｏｎ Ａｃｏｕｓｔｉｃｓ，Ｓｐｅｅｃｈ，ａｎｄ
ＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇ Ｖｏｌ．ＡＳＳ
Ｐ−３２，Ｎｏ．３（１９８４）
を組み合わせた超音波診断装置は、下記の文献等により
公知である。 １）Ｔａｉ Ｋ．Ｓｏｎｇ ａｎｄ Ｓｏｎｇ Ｂ．Ｐ
ａｒｋ“Ａ ＮｅｗＤｉｇｉｔａｌ Ｐｈａｓｅｄ Ａ
ｒｒａｙ Ｓｙｓｔｅｍ ｆｏｒ Ｄｙｎａｍｉｃ Ｆ
ｏｃｕｓｉｎｇ ａｎｄ Ｓｔｅｅｒｉｎｇ ｗｉｔｈ
Ｒｅｄｕｃｅｄ Ｓａｍｐｌｉｎｇ Ｒａｔｅ”ＵＬ
ＴＲＡＳＯＮＩＣ ＩＭＡＧＩＮＧ１２，１−１６（１
９９０） ２）Ｒｏｎａｌｄ Ａ．Ｍｕｃｃｉ“Ａ Ｃｏｍｐａｒ
ｉｓｏｎ ｏｆ Ｅｆｆｉｃｉｅｎｔ Ｂｅａｍｆｏｒ
ｍｉｎｇ Ａｌｇｏｒｉｔｈｍｓ”ＩＥＥＥＴｒａｎ
ｓ．ｏｎ Ａｃｏｕｓｔｉｃｓ，Ｓｐｅｅｃｈ，ａｎｄ
ＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇ Ｖｏｌ．ＡＳＳ
Ｐ−３２，Ｎｏ．３（１９８４）
【０００５】図９は超音波診断装置のディジタルビーム
フォーム部の第１の従来例を示す構成図である。この第
１のディジタルビームフォーム部は、ｎ個の振動子ＰＡ
１〜ＰＡｎからなる探触子１により得られた受信エコー
を、１０〜１２ビットの離散ディジタルデータに変換す
るＡ／Ｄ変換器２と、変換されたディジタルデータを格
納する先入れ先出しまたは順序出力形（Ｆｉｒｓｔ ｉ
ｎ Ｆｉｒｓｔ Ｏｕｔ：ＦＩＦＯ）メモリ３と、メモ
リ３の読み出し出力を加算する加算回路４と、Ａ／Ｄ変
換器２のサンプリングクロックおよびＦＩＦＯメモリ３
の書き込みクロックＳＣＬＫ１〜ＳＣＬＫｎと、ＦＩＦ
Ｏメモリ３の読み出しクロックＲＣＬＫを出力するクロ
ック発生回路５Ａなどから構成される。
フォーム部の第１の従来例を示す構成図である。この第
１のディジタルビームフォーム部は、ｎ個の振動子ＰＡ
１〜ＰＡｎからなる探触子１により得られた受信エコー
を、１０〜１２ビットの離散ディジタルデータに変換す
るＡ／Ｄ変換器２と、変換されたディジタルデータを格
納する先入れ先出しまたは順序出力形（Ｆｉｒｓｔ ｉ
ｎ Ｆｉｒｓｔ Ｏｕｔ：ＦＩＦＯ）メモリ３と、メモ
リ３の読み出し出力を加算する加算回路４と、Ａ／Ｄ変
換器２のサンプリングクロックおよびＦＩＦＯメモリ３
の書き込みクロックＳＣＬＫ１〜ＳＣＬＫｎと、ＦＩＦ
Ｏメモリ３の読み出しクロックＲＣＬＫを出力するクロ
ック発生回路５Ａなどから構成される。
【０００６】上記クロック発生回路５Ａの具体例を図１
０に示す。図示のように、アドレスカウンタ５１と、こ
のアドレスカウンタ５１によりアドレス指定されるディ
ジタルメモリ５２Ｃと、このディジタルメモリ５２Ｃの
出力とマスタクロックＭＣＬＫ（例えばクロック周波数
＝５０ＭＨｚ）との論理積をとるアンドゲート５４等か
ら構成されている。すなわち、アドレスカウンタ５１に
はマスタクロックＭＣＬＫが与えられ、その入力タイミ
ングでアドレスデータを出力する。ディジタルメモリ５
２Ｃには口径（入力）数ｎの遅延データが格納されてお
り、この遅延データはマスタクロックＭＣＬＫの入力タ
イミングで読み出された後、Ａ／Ｄ変換器２のサンプリ
ングクロックおよびＦＩＦＯメモリ３の書き込みクロッ
クＳＣＬＫ１〜ＳＣＬＫｎとして用いられる。
０に示す。図示のように、アドレスカウンタ５１と、こ
のアドレスカウンタ５１によりアドレス指定されるディ
ジタルメモリ５２Ｃと、このディジタルメモリ５２Ｃの
出力とマスタクロックＭＣＬＫ（例えばクロック周波数
＝５０ＭＨｚ）との論理積をとるアンドゲート５４等か
ら構成されている。すなわち、アドレスカウンタ５１に
はマスタクロックＭＣＬＫが与えられ、その入力タイミ
ングでアドレスデータを出力する。ディジタルメモリ５
２Ｃには口径（入力）数ｎの遅延データが格納されてお
り、この遅延データはマスタクロックＭＣＬＫの入力タ
イミングで読み出された後、Ａ／Ｄ変換器２のサンプリ
ングクロックおよびＦＩＦＯメモリ３の書き込みクロッ
クＳＣＬＫ１〜ＳＣＬＫｎとして用いられる。
【０００７】図１１は第１のディジタルビームフォーム
部の動作説明図である。同図には、上記サンプリングク
ロックＳＣＬＫ１〜ＳＣＬＫｎにより、受信信号（受信
エコー）は各チャネル（ｃｈａｎｎｅｌ）において同相
波面上のものが離散化され、ＦＩＦＯメモリ３のバッフ
ァ処理にて同期化されたのち、加算される様子が示され
ている。このとき、図１０に示すディジタルメモリ５２
Ｃに、各深さ／方向に対応する遅延データを格納してお
くことで、任意の焦点に合わせてエコーを得ることがで
き、高精度な電子走査とダイナミックフォーカスを実現
することが可能となる。
部の動作説明図である。同図には、上記サンプリングク
ロックＳＣＬＫ１〜ＳＣＬＫｎにより、受信信号（受信
エコー）は各チャネル（ｃｈａｎｎｅｌ）において同相
波面上のものが離散化され、ＦＩＦＯメモリ３のバッフ
ァ処理にて同期化されたのち、加算される様子が示され
ている。このとき、図１０に示すディジタルメモリ５２
Ｃに、各深さ／方向に対応する遅延データを格納してお
くことで、任意の焦点に合わせてエコーを得ることがで
き、高精度な電子走査とダイナミックフォーカスを実現
することが可能となる。
【０００８】図１２は超音波診断装置のディジタルビー
ムフォーム部の第２の従来例を示す構成図である。この
第２のディジタルビームフォーム部は、ｎ個の振動子Ｐ
Ａ１〜ＰＡｎからなる探触子１により得られた受信エコ
ーを、１０〜１２ビットの離散ディジタルデータに変換
するＡ／Ｄ変換器２と、読み出しタイミングを遅延させ
るＦＩＦＯメモリ３と、ＦＩＦＯメモリ出力のサンプリ
ングレート（サンプリング割合または周期）をｋ倍に増
加（アップレート）させるインタポレータ６と、インタ
ポレータ出力を加算する加算回路４と、Ａ／Ｄ変換器２
のサンプリングクロックおよびＦＩＦＯメモリ３の書き
込みクロックＳＣＬＫと、ＦＩＦＯメモリ３の読み出し
クロックＲＣＬＫ１〜ＲＣＬＫｎを出力するクロック発
生回路５Ｂなどから構成される。
ムフォーム部の第２の従来例を示す構成図である。この
第２のディジタルビームフォーム部は、ｎ個の振動子Ｐ
Ａ１〜ＰＡｎからなる探触子１により得られた受信エコ
ーを、１０〜１２ビットの離散ディジタルデータに変換
するＡ／Ｄ変換器２と、読み出しタイミングを遅延させ
るＦＩＦＯメモリ３と、ＦＩＦＯメモリ出力のサンプリ
ングレート（サンプリング割合または周期）をｋ倍に増
加（アップレート）させるインタポレータ６と、インタ
ポレータ出力を加算する加算回路４と、Ａ／Ｄ変換器２
のサンプリングクロックおよびＦＩＦＯメモリ３の書き
込みクロックＳＣＬＫと、ＦＩＦＯメモリ３の読み出し
クロックＲＣＬＫ１〜ＲＣＬＫｎを出力するクロック発
生回路５Ｂなどから構成される。
【０００９】図１３に上記クロック発生回路５Ｂの具体
例を示す。図示のように、アドレスカウンタ５１と、こ
のアドレスカウンタ５１によりアドレス指定されるディ
ジタルメモリ５２Ｄと、このディジタルメモリ５２Ｄの
出力とマスタクロックＭＣＬＫ（例えばクロック周波数
＝５０ＭＨｚ）との論理積をとるアンドゲート５４等か
ら構成されている。すなわち、アドレスカウンタ５１に
はマスタクロックＭＣＬＫが与えられ、その入力タイミ
ングでアドレスデータを出力する。ディジタルメモリ５
２Ｄには口径（入力）数ｎの遅延データが格納されてい
るが、この遅延データは図１０のディジタルメモリ５２
Ｃに格納されている遅延データとは、対称（振動子面を
対称面とする）である。この遅延データがマスタクロッ
クＭＣＬＫの入力タイミングで読み出されたのち、アン
ドゲート５４でマスタクロックＭＣＬＫとの論理積が演
算され、ＦＩＦＯメモリ３の読み出しクロックＲＣＬＫ
として用いられる。
例を示す。図示のように、アドレスカウンタ５１と、こ
のアドレスカウンタ５１によりアドレス指定されるディ
ジタルメモリ５２Ｄと、このディジタルメモリ５２Ｄの
出力とマスタクロックＭＣＬＫ（例えばクロック周波数
＝５０ＭＨｚ）との論理積をとるアンドゲート５４等か
ら構成されている。すなわち、アドレスカウンタ５１に
はマスタクロックＭＣＬＫが与えられ、その入力タイミ
ングでアドレスデータを出力する。ディジタルメモリ５
２Ｄには口径（入力）数ｎの遅延データが格納されてい
るが、この遅延データは図１０のディジタルメモリ５２
Ｃに格納されている遅延データとは、対称（振動子面を
対称面とする）である。この遅延データがマスタクロッ
クＭＣＬＫの入力タイミングで読み出されたのち、アン
ドゲート５４でマスタクロックＭＣＬＫとの論理積が演
算され、ＦＩＦＯメモリ３の読み出しクロックＲＣＬＫ
として用いられる。
【００１０】図１４は第２のディジタルビームフォーム
部の動作説明図である。単一のクロックＳＣＬＫで離散
化された受信エコーは、ＦＩＦＯメモリ３により遅延時
間を与えられた（整相）のち、インタポレータ６により
サンプリングレートを増加されて加算される。したがっ
て、上記ディジタルメモリ５２Ｄに各深さ／方向に対応
する遅延データを格納しておくことで、任意の焦点に合
わせてエコーを得ることができ、高精度な電子走査とダ
イナミックフォーカスを実現することができる。
部の動作説明図である。単一のクロックＳＣＬＫで離散
化された受信エコーは、ＦＩＦＯメモリ３により遅延時
間を与えられた（整相）のち、インタポレータ６により
サンプリングレートを増加されて加算される。したがっ
て、上記ディジタルメモリ５２Ｄに各深さ／方向に対応
する遅延データを格納しておくことで、任意の焦点に合
わせてエコーを得ることができ、高精度な電子走査とダ
イナミックフォーカスを実現することができる。
【００１１】
【発明が解決しようとする課題】以上のように、従来の
ディジタルビームフォームでは、高精度な電子走査とダ
イナミックフォーカスを実現するためには、全ての焦点
に対する遅延データを格納し、しかもマスタクロックレ
ートで読み出しができる、大容量かつ高速アクセスが可
能なメモリが必要になるという問題がある。例えば、６
４個の振動子を持つ探触子を用い、深さ範囲＝０．１８
ｍ、走査各±４５ｄｅｇ、マスタクロック＝５０ＭＨｚ
とした場合、約５０Ｍｂｉｔのメモリ量が必要になる。
遅延データの対称性を考慮したとしても、２０Ｍｂｉｔ
以上必要である。また、メモリ量を節約するため、フォ
ーカス点をいくつかの領域に分け、各領域内では一定の
遅延データを用いることも考えられるが、フォーカス点
が粗くなり画質が低下するという難点がある。したがっ
て、この発明の課題は画質を劣化させることなく、メモ
リ量を低減し得るようにすることにある。
ディジタルビームフォームでは、高精度な電子走査とダ
イナミックフォーカスを実現するためには、全ての焦点
に対する遅延データを格納し、しかもマスタクロックレ
ートで読み出しができる、大容量かつ高速アクセスが可
能なメモリが必要になるという問題がある。例えば、６
４個の振動子を持つ探触子を用い、深さ範囲＝０．１８
ｍ、走査各±４５ｄｅｇ、マスタクロック＝５０ＭＨｚ
とした場合、約５０Ｍｂｉｔのメモリ量が必要になる。
遅延データの対称性を考慮したとしても、２０Ｍｂｉｔ
以上必要である。また、メモリ量を節約するため、フォ
ーカス点をいくつかの領域に分け、各領域内では一定の
遅延データを用いることも考えられるが、フォーカス点
が粗くなり画質が低下するという難点がある。したがっ
て、この発明の課題は画質を劣化させることなく、メモ
リ量を低減し得るようにすることにある。
【００１２】
【課題を解決するための手段】このような課題を解決す
べく、請求項１の発明では、検体からのアナログ受信信
号を離散化ディジタル信号に変換するＡ／Ｄ変換器と、
その離散化ディジタル信号を格納する先入れ先出しメモ
リと、その出力を加算する加算回路と、前記Ａ／Ｄ変換
器のサンプリングクロックおよび前記先入れ先出しメモ
リの書き込み，読み出しクロックを発生するクロック発
生回路とからなるディジタルビームフォーム部を備えた
超音波診断装置において、前記クロック発生回路を、マ
スタクロックにもとづきアドレス信号を発生するアドレ
スカウンタと、圧縮した遅延データを格納され前記アド
レスカウンタによりアドレス指定されて遅延データを読
み出されるディジタルメモリと、読み出された圧縮遅延
データを元の遅延データに復号する復号回路とから構成
するようにしている。
べく、請求項１の発明では、検体からのアナログ受信信
号を離散化ディジタル信号に変換するＡ／Ｄ変換器と、
その離散化ディジタル信号を格納する先入れ先出しメモ
リと、その出力を加算する加算回路と、前記Ａ／Ｄ変換
器のサンプリングクロックおよび前記先入れ先出しメモ
リの書き込み，読み出しクロックを発生するクロック発
生回路とからなるディジタルビームフォーム部を備えた
超音波診断装置において、前記クロック発生回路を、マ
スタクロックにもとづきアドレス信号を発生するアドレ
スカウンタと、圧縮した遅延データを格納され前記アド
レスカウンタによりアドレス指定されて遅延データを読
み出されるディジタルメモリと、読み出された圧縮遅延
データを元の遅延データに復号する復号回路とから構成
するようにしている。
【００１３】請求項２の発明では、検体からのアナログ
受信信号を離散化ディジタル信号に変換するＡ／Ｄ変換
器と、その離散化ディジタル信号を格納しその信号の読
み出しタイミングを順次遅延させられる先入れ先出しメ
モリと、その出力のサンプリングレートを増加させるイ
ンタポレータと、その出力を加算する加算回路と、前記
Ａ／Ｄ変換器のサンプリングクロックおよび前記先入れ
先出しメモリの書き込み，読み出しクロックを発生する
クロック発生回路とからなるディジタルビームフォーム
部を備えた超音波診断装置において、前記クロック発生
回路を、マスタクロックにもとづきアドレス信号を発生
するアドレスカウンタと、圧縮した遅延データを格納さ
れ前記アドレスカウンタによりアドレス指定されて遅延
データを読み出されるディジタルメモリと、読み出され
た圧縮遅延データを元の遅延データに復号する復号回路
とから構成するようにしている。
受信信号を離散化ディジタル信号に変換するＡ／Ｄ変換
器と、その離散化ディジタル信号を格納しその信号の読
み出しタイミングを順次遅延させられる先入れ先出しメ
モリと、その出力のサンプリングレートを増加させるイ
ンタポレータと、その出力を加算する加算回路と、前記
Ａ／Ｄ変換器のサンプリングクロックおよび前記先入れ
先出しメモリの書き込み，読み出しクロックを発生する
クロック発生回路とからなるディジタルビームフォーム
部を備えた超音波診断装置において、前記クロック発生
回路を、マスタクロックにもとづきアドレス信号を発生
するアドレスカウンタと、圧縮した遅延データを格納さ
れ前記アドレスカウンタによりアドレス指定されて遅延
データを読み出されるディジタルメモリと、読み出され
た圧縮遅延データを元の遅延データに復号する復号回路
とから構成するようにしている。
【００１４】上記請求項１または２の発明では、前記圧
縮遅延データとして、元の遅延データを前記マスタクロ
ックの周波数とＡ／Ｄ変換器のサンプリング周波数との
比をｍとしてｍ個ずつに区切り、その結果得られるｍ個
からなるビット列を、分類可能な最小のビット列に変換
した上で直列に変換したものとすることができ（請求項
３の発明）、または、前記圧縮遅延データとして、元の
遅延データを前記マスタクロックの周波数とＡ／Ｄ変換
器のサンプリング周波数との比をｍとして（ｍ＋１）個
ずつに区切り、その結果作成される（ｍ＋１）個からな
るビット列を分類可能な最小のビット列に変換した上で
直列に変換したものとすることができる（請求項４の発
明）。すなわち、ディジタルビームフォーム部を構成す
るクロック発生回路のディジタルメモリに圧縮した遅延
データを格納し、読み出した圧縮遅延データを復号して
利用することで、メモリ容量を削減し装置の小型化，低
コスト化を図り、圧縮遅延データは完全に復号すること
で、画質を低下させないようにしている。
縮遅延データとして、元の遅延データを前記マスタクロ
ックの周波数とＡ／Ｄ変換器のサンプリング周波数との
比をｍとしてｍ個ずつに区切り、その結果得られるｍ個
からなるビット列を、分類可能な最小のビット列に変換
した上で直列に変換したものとすることができ（請求項
３の発明）、または、前記圧縮遅延データとして、元の
遅延データを前記マスタクロックの周波数とＡ／Ｄ変換
器のサンプリング周波数との比をｍとして（ｍ＋１）個
ずつに区切り、その結果作成される（ｍ＋１）個からな
るビット列を分類可能な最小のビット列に変換した上で
直列に変換したものとすることができる（請求項４の発
明）。すなわち、ディジタルビームフォーム部を構成す
るクロック発生回路のディジタルメモリに圧縮した遅延
データを格納し、読み出した圧縮遅延データを復号して
利用することで、メモリ容量を削減し装置の小型化，低
コスト化を図り、圧縮遅延データは完全に復号すること
で、画質を低下させないようにしている。
【００１５】
【発明の実施の形態】図１はこの発明の第１の実施の形
態を示す構成図である。これは、図９に示す第１のディ
ジタルビームフォーム部のクロック発生回路を示すもの
で、アドレスカウンタ５１と、このアドレスカウンタ５
１によりアドレス指定されるディジタルメモリ５２Ａ
と、このディジタルメモリ５２Ａの出力を復号する復号
回路５３などから構成される。また、復号回路５３は、
シリアル／パラレル（Ｓ／Ｐ）変換部５３Ａと、デコー
ダ部５３Ｂとパラレル／シリアル変換部５３Ｃなどから
構成される。そして、アドレスカウンタ５１にはマスタ
クロックＭＣＬＫが与えられ、その入力タイミングでア
ドレスデータが出力される。ディジタルメモリ５２Ａに
は圧縮された口径数ｎの遅延データ（その詳細は後述す
る）が格納されており、この遅延データはマスタクロッ
クＭＣＬＫの入力タイミングで読み出されたのち、復号
回路５３で復号され、Ａ／Ｄ変換のサンプリングクロッ
クＳＣＬＫ１〜ＳＣＬＫｎおよびＦＩＦＯメモリの書き
込みクロックＲＣＬＫとして用いられる。
態を示す構成図である。これは、図９に示す第１のディ
ジタルビームフォーム部のクロック発生回路を示すもの
で、アドレスカウンタ５１と、このアドレスカウンタ５
１によりアドレス指定されるディジタルメモリ５２Ａ
と、このディジタルメモリ５２Ａの出力を復号する復号
回路５３などから構成される。また、復号回路５３は、
シリアル／パラレル（Ｓ／Ｐ）変換部５３Ａと、デコー
ダ部５３Ｂとパラレル／シリアル変換部５３Ｃなどから
構成される。そして、アドレスカウンタ５１にはマスタ
クロックＭＣＬＫが与えられ、その入力タイミングでア
ドレスデータが出力される。ディジタルメモリ５２Ａに
は圧縮された口径数ｎの遅延データ（その詳細は後述す
る）が格納されており、この遅延データはマスタクロッ
クＭＣＬＫの入力タイミングで読み出されたのち、復号
回路５３で復号され、Ａ／Ｄ変換のサンプリングクロッ
クＳＣＬＫ１〜ＳＣＬＫｎおよびＦＩＦＯメモリの書き
込みクロックＲＣＬＫとして用いられる。
【００１６】図２はこの発明の第２の実施の形態を示す
構成図である。これは、図１２に示す第２のディジタル
ビームフォーム部のクロック発生回路を示すもので、ア
ドレスカウンタ５１と、このアドレスカウンタ５１によ
りアドレス指定されるディジタルメモリ５２Ｂと、この
ディジタルメモリ５２Ｂの出力を復号する復号回路５３
などから構成される。また、復号回路５３は、シリアル
／パラレル（Ｓ／Ｐ）変換部５３Ａと、デコーダ部５３
Ｂとパラレル／シリアル変換部５３Ｃなどから構成され
る。そして、アドレスカウンタ５１にはマスタクロック
ＭＣＬＫが与えられ、その入力タイミングでアドレスデ
ータが出力される。ディジタルメモリ５２Ｂには圧縮さ
れた口径数ｎの遅延データ（その詳細は後述する）が格
納されており、この遅延データはマスタクロックＭＣＬ
Ｋの入力タイミングで読み出されたのち、復号回路５３
で復号され、ＦＩＦＯメモリの書き込みクロックＲＣＬ
Ｋ１〜ＲＣＬＫｎとして用いられる。つまり、このクロ
ック発生回路は図１に示すものとはディジタルメモリの
内容が異なるだけで、その他は殆ど同じである。
構成図である。これは、図１２に示す第２のディジタル
ビームフォーム部のクロック発生回路を示すもので、ア
ドレスカウンタ５１と、このアドレスカウンタ５１によ
りアドレス指定されるディジタルメモリ５２Ｂと、この
ディジタルメモリ５２Ｂの出力を復号する復号回路５３
などから構成される。また、復号回路５３は、シリアル
／パラレル（Ｓ／Ｐ）変換部５３Ａと、デコーダ部５３
Ｂとパラレル／シリアル変換部５３Ｃなどから構成され
る。そして、アドレスカウンタ５１にはマスタクロック
ＭＣＬＫが与えられ、その入力タイミングでアドレスデ
ータが出力される。ディジタルメモリ５２Ｂには圧縮さ
れた口径数ｎの遅延データ（その詳細は後述する）が格
納されており、この遅延データはマスタクロックＭＣＬ
Ｋの入力タイミングで読み出されたのち、復号回路５３
で復号され、ＦＩＦＯメモリの書き込みクロックＲＣＬ
Ｋ１〜ＲＣＬＫｎとして用いられる。つまり、このクロ
ック発生回路は図１に示すものとはディジタルメモリの
内容が異なるだけで、その他は殆ど同じである。
【００１７】次に、遅延データの圧縮，復号について説
明する。図３はデータ圧縮方法の説明図である。ここで
は、Ａ／Ｄ変換のサンプリングクロックｆｓを１２．５
ＭＨｚ以下、マスタクロックｆｍは５０ＭＨｚとしてい
る。このとき、マスタクロックとサンプリングクロック
の最小レートｍは、 ｍ＝ｆｍ／ｆｓ＝５０／１２．５＝４ となる。いま、データ列を（ｍ＋１）ビット（＝５ビッ
ト）毎に区分することを考える。最小レートｍは４であ
るから、「１」データと「１」データとの間の「０」の
ランは３以上となり、区分けされる５ビット（ａ１，ａ
２，ａ３，ａ４，ａ５）は、下記の表１に示す７（＝ｍ
＋３）種類のデータ列のいずれかに分類されることにな
る。
明する。図３はデータ圧縮方法の説明図である。ここで
は、Ａ／Ｄ変換のサンプリングクロックｆｓを１２．５
ＭＨｚ以下、マスタクロックｆｍは５０ＭＨｚとしてい
る。このとき、マスタクロックとサンプリングクロック
の最小レートｍは、 ｍ＝ｆｍ／ｆｓ＝５０／１２．５＝４ となる。いま、データ列を（ｍ＋１）ビット（＝５ビッ
ト）毎に区分することを考える。最小レートｍは４であ
るから、「１」データと「１」データとの間の「０」の
ランは３以上となり、区分けされる５ビット（ａ１，ａ
２，ａ３，ａ４，ａ５）は、下記の表１に示す７（＝ｍ
＋３）種類のデータ列のいずれかに分類されることにな
る。
【００１８】
【表１】 この場合、表１に示す７種類のデータ列は３ビットのデ
ータ列（ｂ１，ｂ２，ｂ３）で表わすことができるので
（２2 ＜７＜２3 ）、データを３／５（６０％）に圧縮
できることになる。
ータ列（ｂ１，ｂ２，ｂ３）で表わすことができるので
（２2 ＜７＜２3 ）、データを３／５（６０％）に圧縮
できることになる。
【００１９】そして、上記の如く圧縮したデータ（ｂ
１，ｂ２，ｂ３）をディジタルメモリに格納しておけ
ば、下式のような復号演算式により、もとの遅延データ
を復元することができる。なお、「＊」は論理積記号を
示す。また、符号に（−）を付してその符号の反転信号
を示す。 ａ１＝ｂ１＊ｂ２（−） ａ２＝ｂ１（−）＊ｂ２＊ｂ３ ａ３＝ｂ２＊ｂ３（−） ａ４＝ｂ１（−）＊ｂ２（−）＊ｂ３ ａ５＝ｂ１＊ｂ３
１，ｂ２，ｂ３）をディジタルメモリに格納しておけ
ば、下式のような復号演算式により、もとの遅延データ
を復元することができる。なお、「＊」は論理積記号を
示す。また、符号に（−）を付してその符号の反転信号
を示す。 ａ１＝ｂ１＊ｂ２（−） ａ２＝ｂ１（−）＊ｂ２＊ｂ３ ａ３＝ｂ２＊ｂ３（−） ａ４＝ｂ１（−）＊ｂ２（−）＊ｂ３ ａ５＝ｂ１＊ｂ３
【００２０】上記ではデータ列を（ｍ＋１）ビットごと
に区分けしたが、図４のようにｍビットずつに区分けす
ることも可能である。この場合、区分けされる４ビット
（ａ１，ａ２，ａ３，ａ４）は、表２に示す５（＝ｍ＋
１）種類のデータ列のいずれかに分類される。この５種
類のデータ列は、３ビットのデータ列（ｂ１，ｂ２，ｂ
３）で表わすことができるので（２2 ＜５＜２3 ）、デ
ータを３／４に圧縮できることになる。その復号演算式
は上記と同様なので省略する。
に区分けしたが、図４のようにｍビットずつに区分けす
ることも可能である。この場合、区分けされる４ビット
（ａ１，ａ２，ａ３，ａ４）は、表２に示す５（＝ｍ＋
１）種類のデータ列のいずれかに分類される。この５種
類のデータ列は、３ビットのデータ列（ｂ１，ｂ２，ｂ
３）で表わすことができるので（２2 ＜５＜２3 ）、デ
ータを３／４に圧縮できることになる。その復号演算式
は上記と同様なので省略する。
【表２】
【００２１】図５は復号回路の具体例を示す構成図、図
６はその動作説明図である。すなわち、復号回路５３は
データ列を（ｍ＋１）ビットごとに区分けすべく、シリ
アルデータを３ビットずつのパラレルデータに変換する
シリアル／パラレル変換部５３Ａと、３ビットを５ビッ
トに変換するデコーダ部５３Ｂと、５ビットのパラレル
データをシリアルデータに変換するパラレル／シリアル
変換部５３Ｃとから構成される。また、図６（イ），
（ホ），（チ）は各種クロックを、同（ロ），（ハ），
（ニ）および（ヌ）は復号回路５３のＤ−フリップフロ
ップＤＦＦ１，ＤＦＦ２，ＤＦＦ３およびＤＦＦ１２の
各出力を、同（ヘ）は圧縮データを、同（ト）は復号デ
ータを、また、（リ）は制御信号をそれぞれ示してい
る。
６はその動作説明図である。すなわち、復号回路５３は
データ列を（ｍ＋１）ビットごとに区分けすべく、シリ
アルデータを３ビットずつのパラレルデータに変換する
シリアル／パラレル変換部５３Ａと、３ビットを５ビッ
トに変換するデコーダ部５３Ｂと、５ビットのパラレル
データをシリアルデータに変換するパラレル／シリアル
変換部５３Ｃとから構成される。また、図６（イ），
（ホ），（チ）は各種クロックを、同（ロ），（ハ），
（ニ）および（ヌ）は復号回路５３のＤ−フリップフロ
ップＤＦＦ１，ＤＦＦ２，ＤＦＦ３およびＤＦＦ１２の
各出力を、同（ヘ）は圧縮データを、同（ト）は復号デ
ータを、また、（リ）は制御信号をそれぞれ示してい
る。
【００２２】
【発明の効果】この発明によれば、ディジタルビームフ
ォーム部を構成するクロック発生回路のディジタルメモ
リに圧縮した遅延データを格納し、読み出した圧縮遅延
データを復号して利用するようにしたので、メモリ容量
を削減し装置の小型化，低コスト化を実現することがで
きる。また、圧縮遅延データは完全に復号するようにし
たので、画質を低下させることもない、などの利点が得
られる。
ォーム部を構成するクロック発生回路のディジタルメモ
リに圧縮した遅延データを格納し、読み出した圧縮遅延
データを復号して利用するようにしたので、メモリ容量
を削減し装置の小型化，低コスト化を実現することがで
きる。また、圧縮遅延データは完全に復号するようにし
たので、画質を低下させることもない、などの利点が得
られる。
【図１】この発明による第１の実施の形態を示す構成図
である。
である。
【図２】この発明による第２の実施の形態を示す構成図
である。
である。
【図３】この発明によるデータ圧縮方法の説明図であ
る。
る。
【図４】この発明によるデータ圧縮方法の別の例の説明
図である。
図である。
【図５】図３に対応する復号回路の具体例を示す構成図
である。
である。
【図６】図５のタイムチャートである。
【図７】ダイナミックフォーカスにおける振動子列と反
射点、および振動子列と遅延時間との関係説明図であ
る。
射点、および振動子列と遅延時間との関係説明図であ
る。
【図８】電子走査における振動子列と反射点および、振
動子列と遅延時間との関係説明図である。
動子列と遅延時間との関係説明図である。
【図９】ディジタルビームフォーム部の第１の従来例を
示す構成図である。
示す構成図である。
【図１０】図９のクロック発生回路の具体例を示す構成
図である。
図である。
【図１１】第１のディジタルビームフォーム部の動作説
明図である。
明図である。
【図１２】ディジタルビームフォーム部の第２の従来例
を示す構成図である。
を示す構成図である。
【図１３】図１２のクロック発生回路の具体例を示す構
成図である。
成図である。
【図１４】第２のディジタルビームフォーム部の動作説
明図である。
明図である。
１…探触子、２…アナログ／ディジタル（Ａ／Ｄ）変換
器、３…先入れ先出しメモリ（ＦＩＦＯメモリ）、４…
加算回路、５Ａ，５Ｂ…クロック発生回路、６…インタ
ポレータ、１０…振動子列、５１…アドレスカウンタ、
５２Ａ，５２Ｂ，５２Ｃ，５２Ｄ…ディジタルメモリ、
５３…復号回路、５３Ａ…シリアル／パラレル変換部、
５３Ｂ…デコーダ部、５３Ｃ…パラレル／シリアル変換
部、５４…アンドゲート。
器、３…先入れ先出しメモリ（ＦＩＦＯメモリ）、４…
加算回路、５Ａ，５Ｂ…クロック発生回路、６…インタ
ポレータ、１０…振動子列、５１…アドレスカウンタ、
５２Ａ，５２Ｂ，５２Ｃ，５２Ｄ…ディジタルメモリ、
５３…復号回路、５３Ａ…シリアル／パラレル変換部、
５３Ｂ…デコーダ部、５３Ｃ…パラレル／シリアル変換
部、５４…アンドゲート。
Claims (4)
- 【請求項１】 検体からのアナログ受信信号を離散化デ
ィジタル信号に変換するＡ／Ｄ変換器と、その離散化デ
ィジタル信号を格納する先入れ先出しメモリと、その出
力を加算する加算回路と、前記Ａ／Ｄ変換器のサンプリ
ングクロックおよび前記先入れ先出しメモリの書き込
み，読み出しクロックを発生するクロック発生回路とか
らなるディジタルビームフォーム部を備えた超音波診断
装置において、 前記クロック発生回路を、マスタクロックにもとづきア
ドレス信号を発生するアドレスカウンタと、圧縮した遅
延データを格納され前記アドレスカウンタによりアドレ
ス指定されて遅延データを読み出されるディジタルメモ
リと、読み出された圧縮遅延データを元の遅延データに
復号する復号回路とから構成することを特徴とする超音
波診断装置。 - 【請求項２】 検体からのアナログ受信信号を離散化デ
ィジタル信号に変換するＡ／Ｄ変換器と、その離散化デ
ィジタル信号を格納しその信号の読み出しタイミングを
順次遅延させられる先入れ先出しメモリと、その出力の
サンプリングレートを増加させるインタポレータと、そ
の出力を加算する加算回路と、前記Ａ／Ｄ変換器のサン
プリングクロックおよび前記先入れ先出しメモリの書き
込み，読み出しクロックを発生するクロック発生回路と
からなるディジタルビームフォーム部を備えた超音波診
断装置において、 前記クロック発生回路を、マスタクロックにもとづきア
ドレス信号を発生するアドレスカウンタと、圧縮した遅
延データを格納され前記アドレスカウンタによりアドレ
ス指定されて遅延データを読み出されるディジタルメモ
リと、読み出された圧縮遅延データを元の遅延データに
復号する復号回路とから構成することを特徴とする超音
波診断装置。 - 【請求項３】 前記圧縮遅延データとして、元の遅延デ
ータを前記マスタクロックの周波数とＡ／Ｄ変換器のサ
ンプリング周波数との比をｍとしてｍ個ずつに区切り、
その結果得られるｍ個からなるビット列を、分類可能な
最小のビット列に変換した上で直列に変換したものとす
る、ことを特徴とする請求項１または２のいずれかに記
載の超音波診断装置。 - 【請求項４】 前記圧縮遅延データとして、元の遅延デ
ータを前記マスタクロックの周波数とＡ／Ｄ変換器のサ
ンプリング周波数との比をｍとして（ｍ＋１）個ずつに
区切り、その結果作成される（ｍ＋１）個からなるビッ
ト列を分類可能な最小のビット列に変換した上で直列に
変換したものとする、ことを特徴とする請求項１または
２のいずれかに記載の超音波診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9818496A JPH09276266A (ja) | 1996-04-19 | 1996-04-19 | 超音波診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9818496A JPH09276266A (ja) | 1996-04-19 | 1996-04-19 | 超音波診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09276266A true JPH09276266A (ja) | 1997-10-28 |
Family
ID=14212940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9818496A Pending JPH09276266A (ja) | 1996-04-19 | 1996-04-19 | 超音波診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09276266A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006129951A (ja) * | 2004-11-02 | 2006-05-25 | Matsushita Electric Ind Co Ltd | 受信ビームフォーマ半導体集積回路 |
| JP2007021214A (ja) * | 2005-07-15 | 2007-02-01 | Medison Co Ltd | メモリに格納された遅延データを用いて送信ビーム及び受信ビームを形成する超音波診断システム及びそのための方法 |
| EP3179268A4 (en) * | 2015-10-13 | 2018-03-07 | Beijing East Whale Image Technology Co., Ltd. | Beam synthesis method, device and ultrasound imaging apparatus |
| CN110507353A (zh) * | 2018-05-22 | 2019-11-29 | 美国亚德诺半导体公司 | 超声波束形成器的延迟和变迹控制接口 |
-
1996
- 1996-04-19 JP JP9818496A patent/JPH09276266A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006129951A (ja) * | 2004-11-02 | 2006-05-25 | Matsushita Electric Ind Co Ltd | 受信ビームフォーマ半導体集積回路 |
| JP2007021214A (ja) * | 2005-07-15 | 2007-02-01 | Medison Co Ltd | メモリに格納された遅延データを用いて送信ビーム及び受信ビームを形成する超音波診断システム及びそのための方法 |
| EP1744175A3 (en) * | 2005-07-15 | 2009-10-14 | Medison Co., Ltd. | Ultrasound diagnostic system and method of forming Tx and Rx beams by using delay data |
| EP3179268A4 (en) * | 2015-10-13 | 2018-03-07 | Beijing East Whale Image Technology Co., Ltd. | Beam synthesis method, device and ultrasound imaging apparatus |
| CN110507353A (zh) * | 2018-05-22 | 2019-11-29 | 美国亚德诺半导体公司 | 超声波束形成器的延迟和变迹控制接口 |
| US12123986B2 (en) | 2018-05-22 | 2024-10-22 | Analog Devices, Inc. | Delay and apodization control interface for ultrasound beamformer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8211018B2 (en) | Time multiplexed method and device for beamforming | |
| JP4802234B2 (ja) | 受信ビームフォーマ | |
| US4669314A (en) | Variable focusing in ultrasound imaging using non-uniform sampling | |
| JP3329575B2 (ja) | マルチチャンネルデジタル受信装置および超音波診断装置 | |
| EP0123411B1 (en) | Parallel processing of simultaneous ultrasound vectors | |
| US4484477A (en) | Variable delay memory system | |
| US5353797A (en) | Ultrasonic diagnostic apparatus | |
| CN108784737B (zh) | 一种超声成像的波束合成方法和装置 | |
| US4790320A (en) | Parallel ultrasonic information processing | |
| JPH09276266A (ja) | 超音波診断装置 | |
| JPH084588B2 (ja) | 超音波受信装置 | |
| JPH09506817A (ja) | 実時間ディジタル受信集束方法および装置 | |
| JP3697328B2 (ja) | 超音波診断装置 | |
| JP5483827B2 (ja) | 超音波映像システム | |
| US5891041A (en) | Ultrasonic imaging system adapted for use with ultrasonic probes having different center frequencies | |
| Kidav et al. | Design and development of POSIT arithmetic-based digital beamformer for ultrasound imaging system | |
| KR100930569B1 (ko) | 초음파 영상 시스템 및 스캔라인 데이터 형성 방법 | |
| JP2722910B2 (ja) | 超音波診断装置 | |
| KR100886932B1 (ko) | 단일 보간기를 이용한 다채널 빔집속장치 및 방법 | |
| Camacho et al. | A strict-time distributed architecture for digital beamforming of ultrasound signals | |
| JP2002143154A (ja) | 超音波診断装置 | |
| JP2737703B2 (ja) | 超音波受信装置 | |
| KR101135065B1 (ko) | 다중 주사선 생성 방법 및 장치 | |
| Kassem et al. | Pipelined sampled-delay focusing CMOS implementation for ultrasonic digital beamforming | |
| JPH0515533A (ja) | 超音波診断装置 |