JPH0927829A - クロック再生回路およびこれを用いた受信装置 - Google Patents

Abstract

(57)【要約】 【課題】 多値ＰＳＫ及び多値ＱＡＭを扱う復調器のク
ロック再生回路あるいはこれを用いた受信装置におい
て、多値数に係らず、収束速度と応答性能を向上させ、
回路規模の縮小化を実現する回路を得る。 【解決手段】 再生クロックによりシンボルレートの２
倍の周波数でサンプリングされたデータ列から、任意の
データとその近傍のデータに対し高域通過フィルタをか
け、その演算結果とその任意データに隣接した２つのデ
ータの差分とによりクロック位相誤差を求めるクロック
位相誤差検出回路９０を設け、その出力をループフィル
タ１３により積分し、電圧制御発振器１４により再生ク
ロックを制御するように構成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ディジタル伝送
技術における位相変調方式（Phase Shift Keying、以下
ＰＳＫと称す）及び直交振幅変調方式（Quadrature Amp
litude Moduration、以下ＱＡＭと称す）を扱うディジ
タル復調器のクロック再生回路およびこれを用いた受信
装置に関するものである。

【０００２】

【従来の技術】図１０は、一般的なＰＳＫ及びＱＡＭを
扱うディジタル復調器を示すブロック図である。図にお
いて、１は準同期直交検波回路、２はＡ／Ｄ変換器、３
は複素乗算器、４は符号間干渉をしないように帯域制限
を行なうロールオフフィルタ、５はクロック再生回路で
あり、ここではクロック再生回路５に関しての説明を行
なう。また、ＰＳＫとは搬送波の位相のみを変化させる
変調方式であり、ＱＡＭとは搬送波の振幅と位相とを変
化させる変調方式である。それぞれシンボル点を増やす
ことにより多値ＰＳＫ及び多値ＱＡＭとなる。

【０００３】図１１は、図１０に示したディジタル復調
器に用いられる一般的なクロック再生回路を示すブロッ
ク図である。図において、６および７はクロック再生回
路入力信号、８は再生クロック出力、９はクロック位相
誤差検出回路、１０および１１はクロック位相誤差出
力、１２は加算器、１３はループフィルタ、１４は電圧
制御発振器である。

【０００４】つぎに、動作について説明する。６と７に
入力されるデータは、シンボルレートの２倍の周波数で
サンプリングを行なったデータ列になっており、この入
力データを使って、それぞれのクロック位相誤差検出回
路９よりクロック位相誤差出力１０と１１を出力させ
る。このクロック位相誤差出力１０と１１を加算器で加
算し、ループフィルタ１３で積分し高周波成分を除去
し、その出力を制御電圧として、電圧制御発振器１４に
よりクロックを再生する。すなわち、電圧制御発振器１
４より得たクロックを使用して、そのクロックでの位相
誤差を検出し、その誤差をループフィルタ１３により、
制御電圧値に変換して、その電圧値を電圧制御発振器１
４に入力することにより、より正しいクロックを電圧制
御発振器１４より出力する。これのくり返しにより安定
した正しいクロックを作り出す。ここで、クロック再生
回路入力信号６と７とは独立して考えられるので、一方
のみで考えていくことにする。

【０００５】また図１２は、例えば特開平５−１９１３
９８号公報に従来例として示されたゼロクロス法による
クロック位相誤差検出回路９を示すブロック図である。
図において、６はクロック再生回路入力信号、１０はク
ロック位相誤差出力、１５〜１７はシンボルレート間隔
の２倍の周波数をクロックとするＤフリップフロップ
（以下、ＤＦＦと称す）、１８は入力された２つのデー
タにおいて一方のデータからもう一方のデータを減算す
る減算処理手段、１９は入力された２つのデータを乗算
する乗算処理手段、２０はシンボルレートの周波数をク
ロックとするＤＦＦである。ここで、シンボルレート間
隔を２Ｔ(sec)とするとシンボルレートの２倍の周波数
を１／Ｔ(Hz)、またシンボルレートの周波数を１／２Ｔ
(Hz)と表現できる。この１／Ｔと１／２Ｔのクロックは
電圧制御発振器１４より供給される。

【０００６】次に、このゼロクロス法によるクロック位
相誤差検出回路の動作について説明する。６に入力され
るデータは、復調回路の出力信号をシンボルレートの２
倍の周波数（以下１／Ｔと表す）でサンプリングしたデ
ータ列、又はクロック再生用信号である。この入力デー
タを、クロック入力が１／ＴであるＤＦＦ１５〜１７を
通すことにより、それぞれのＤＦＦの出力によって、時
間Ｔ遅れたデータを出力する。ここで、ある時刻(以
下、t)におけるＤＦＦ１５〜１７の出力を、それぞれ、
Ｄ(t+1)、Ｄ(t)、Ｄ(t-1)とする。

【０００７】そのＤＦＦ１５〜１７の出力データＤ(t-
1)、Ｄ(t)、Ｄ(t+1)において、減算処理手段１８によ
り、Ｄ(t-1)からＤ(t+1)を減算する。そして、乗算処理
手段１９により、減算処理手段１８の演算結果にＤ(t)
を乗算する。この演算結果をＤＦＦ２０によりシンボル
レートでリサンプリングして、その出力をクロック位相
誤差（以下、Ｅ(t)と表す）として出力する。このとき
のＥ(t)を求める演算処理手段を表す式は、 Ｅ(t)＝Ｄ(t)×｛Ｄ(t-1)−Ｄ(t+1)｝ となる。ここで｛Ｄ(t-1)−Ｄ(t+1)｝は、Ｄ(t)に隣接
する２つの点のＤ(t-1)からＤ(t+1)への移動方向とＤ
(t)の位置によって、クロック位相誤差に極性を与える
ために必要である。この時、シンボル点がｍと-ｍ（ｍ
＞０）の２通りを取るとした場合、このＥ(t)は、０に
対して時刻ｔでのサンプリング点の取る位置関係Ｄ(t)
に、極性を与えたものである。

【０００８】ここで、ゼロクロス法を４個のシンボル点
を用いて信号伝送を行なう４相ＰＳＫ（Quadrature Pha
se Shift Keying、以下ＱＰＳＫ）に適用した場合につ
いて考える。ここでＱＰＳＫはπ／４の位相間隔でシン
ボル点の位置があるので、水平軸で２通りの振幅、直交
軸で２通りの振幅を取ることにより４通りのシンボル点
の位置がある４値のＱＡＭと等しい。図１３は、シンボ
ルレートの２倍の周波数（１／Ｔ）でサンプリングを行
ったデータ列の状態遷移の様子を表す図であり、横軸は
時間を表し、縦軸はその時刻に対するサンプリングデー
タの振幅位置を表わしている。ここで、シンボル点とし
ては１と-１の２通りの値を取りうるとする。図１３で
は、ある時刻t-1及びt+1においてシンボル点がサンプリ
ングされているとし、その時のサンプリング点を●で示
している。この時、時刻ｔにおけるサンプリング点（以
下、ゼロクロス点）はその時のシンボルの移動経路によ
って決まる。

【０００９】図１３において位相ずれのないときは、シ
ンボルデータは１か−１の２通りを取り、シンボルの移
動経路は、伝送路特性により様々な経路を取りうる。例
えば、伝送路が無歪みで、かつロールオフフィルタのフ
ィルタ特性（周波数に対するゲインの特性）が符号間干
渉の全くない理想的なものとなっている場合、移動経路
の存在範囲は、ロールオフフィルタの設計に関連するロ
ールオフ係数により決まる。従って、Ｄ(t)の値は伝送
路特性とシンボルデータの並びに依存し、Ｄ(t)は常に
０とはならない。しかし、シンボルデータのランダム性
が保証されている場合、そのロールオフ係数によらずゼ
ロクロス点の期待値は０になる。従って、上式より求め
たクロック位相誤差Ｅ(t)を積分すると、位相ずれのな
い場合、ロールオフ係数に関係なくクロック位相誤差Ｅ
(t)の積分値は０になる。

【００１０】図１４はクロック再生回路の位相誤差特性
を表す図であり、横軸は再生クロックと理想のクロック
との位相誤差を示し、縦軸はクロック位相誤差出力の期
待値を示す。

【００１１】図１４より、クロック位相誤差出力の期待
値が０になる点は、２種類あることが判る。１つは変調
器側のクロックと再生クロックとの位相誤差が無い場合
であり、もう１つは変調器側のクロックと再生クロック
の位相誤差がπ、すなわち逆位相の場合である。クロッ
ク再生回路５内の電圧制御発振器１４の制御方向によ
り、位相誤差の無い場合においては、電圧制御発振器１
４は安定してクロックを出力し、逆位相の場合において
は、電圧制御発振器１４は制御方向が逆であるため、そ
のクロック位相では安定しない。

【００１２】ここで、位相誤差が無い場合とは、時刻ｔ
でのサンプリングデータＤ(t)がゼロクロス点で、時刻t
-1とt+1でのサンプリングデータＤ(t-1)とＤ(t+1)がシ
ンボル点である場合である。また、逆位相の場合とは、
時刻ｔでのサンプリングデータＤ(t)がシンボル点で、
時刻t-1とt+1でのサンプリングデータＤ(t-1)とＤ(t+1)
がゼロクロス点である場合である。

【００１３】以上のことから、クロック位相誤差出力Ｅ
(t)を積分し、その出力を用いて電圧制御発振器１４を
制御することによって、位相ずれのないクロックを再生
させることができることがわかる。なお、クロック位相
誤差出力Ｅ(t)の積分はループフィルタ１３によって実
現することができる。また、多値ＰＳＫ及び、多値ＱＡ
Ｍにおいて、多値数が大きくなると、シンボル点の取り
うる値が増加し、シンボルの移動経路が更に増えるた
め、シンボル点とシンボル点の間の点の値は更にばらつ
く。しかし積分期間を長くする、つまりループフィルタ
１３のループゲインを小さくすることによって、ＱＰＳ
Ｋと同様にその点の期待値は０になり、この方法により
クロックを収束させることができる。

【００１４】

【発明が解決しようとする課題】従来のゼロクロス法を
多値ＰＳＫ及び多値ＱＡＭに適応する場合、ループフィ
ルタのゲインを小さくすることにより、位相ずれの無い
クロックを再生することができるが、それに伴い収束速
度が遅くなり、応答性能が悪くなるという問題があっ
た。また、積分回路が増大することにより、回路規模が
大きくなってしまうという問題もあった。

【００１５】この発明は上記のような問題点を解消する
ためになされたもので、多値数にかかわりなく、応答性
能を向上させ、かつ、回路規模の縮小化を実現するクロ
ック再生回路およびこのクロック再生回路を用いた受信
装置を得ることを目的とする。

【００１６】

【課題を解決するための手段】この発明の請求項１のク
ロック再生回路は、多値位相変調方式あるいは多値直交
振幅変調方式のディジタルデータの復調に際して用いら
れるクロック信号の位相をディジタル化された復調信号
に基づいて補正するクロック再生回路であって、シンボ
ルデータの２倍の周波数でサンプリングされたデータ列
が入力され、この入力されたデータ列の任意のデータと
この任意のデータの近傍のデータに対して高域通過フィ
ルタをかけ、この高域通過フィルタにこの任意のデータ
に隣接する２つのデータの差分を乗算し、シンボルレー
トでりサンプリングすることでクロック位相誤差を検出
するクロック位相誤差検出手段と、このロック位相誤差
検出手段からの位相差データから不要な高周波成分を除
去し、位相差に対応した制御電圧を生成して出力する制
御電圧生成手段と、この制御電圧生成手段からの制御電
圧に応じて出力される再生クロック信号の発振周波数を
制御する電圧制御発振手段とを備えたものである。

【００１７】この発明の請求項２のクロック再生回路の
クロック位相誤差検出手段は、入力されたデータ列の任
意のデータと、この任意のデータの近傍のデータに対し
て高域通過フィルタをかけ、この出力をその任意データ
に隣接する２つのデータの差分で除算し、シンボルレー
トでリサンプリングするようにしたものである。

【００１８】この発明の請求項３のクロック再生回路の
クロック位相誤差検出手段は、多数値に応じた段階数の
係数値を任意データに隣接する２つのデータの差分より
決定し、その係数値で高域通過フィルタの出力を乗算
し、シンボルレートでリサンプリングするようにしたも
のである。

【００１９】この発明の請求項４の受信装置は、受信し
た多値位相変調方式あるいは多値直交振幅変調方式のデ
ィジタルデータを復調し、これを再生する受信装置であ
って、復調および再生に用いられる再生クロック信号を
出力するクロック再生回路は、シンボルデータの２倍の
周波数でサンプリングされたデータ列が入力され、この
入力されたデータ列の任意のデータとこの任意のデータ
の近傍のデータに対して高域通過フィルタをかけ、この
高域通過フィルタにこの任意のデータに隣接する２つの
データの差分を乗算し、シンボルレートでリサンプリン
グすることでクロック位相誤差を検出するクロック位相
誤差検出手段と、このロック位相誤差検出手段からの位
相差データから不要な高周波成分を除去し、位相差に対
応した制御電圧を生成して出力する制御電圧生成手段
と、この制御電圧生成手段からの制御電圧に応じて出力
される再生クロック信号の発振周波数を制御する電圧制
御発振手段とを備えたものである。

【００２０】この発明の請求項５の受信装置に用いられ
るクロック再生回路のクロック位相誤差検出手段は、入
力されたデータ列の任意のデータと、この任意のデータ
の近傍のデータに対して高域通過フィルタをかけ、この
出力をその任意データに隣接する２つのデータの差分で
除算し、シンボルレートでリサンプリングするようにし
たものである。

【００２１】この発明の請求項６の受信装置に用いられ
るクロック再生回路のクロック位相誤差検出手段は、多
数値に応じた段階数の係数値を任意データに隣接する２
つのデータの差分より決定し、その係数値で高域通過フ
ィルタの出力を乗算し、シンボルレートでリサンプリン
グするようにしたものである。

【００２２】

【発明の実施の形態】

実施の形態１．以下、本発明の実施の一形態を図面に基
づいて説明する。図において、同一符号は従来のものと
同一または相当を表す。図１は本発明の実施の形態１に
よるクロック再生回路５０のブロック図、図２は図１示
したクロック再生回路が適用されたディジタル復調器の
ブロック図を示す。 図１に示したクロック再生回路５
０は、従来例として示した図１１のクロック再生回路回
路とその基本的なブロック構成は同様であるが、クロッ
ク位相誤差検出回路の内容が異なっている。図１および
図２において、６および７はクロック再生回路への入力
信号、８は再生クロック出力、９０はクロック位相誤差
検出回路、１０および１１はクロック位相誤差出力、１
２は加算器、１３はループフィルタ、１４は電圧制御発
振器である。

【００２３】図３は、実施の形態１によるクロック位相
誤差検出回路９０のブロック図を示す。 図において、
６はクロック再生回路入力信号、１０はクロック位相誤
差出力、１５〜１７は１／Ｔをクロック入力とするＤＦ
Ｆ、１８は減算処理手段、１９は乗算処理手段、２０は
１／２Ｔをクロック入力とするＤＦＦ、２１は任意のデ
ータとその任意のデータに近傍のデータに高域通過フィ
ルタリングをする高域通過フィルタ（以下、ＨＰＦと表
す）、２２はＨＰＦ２１のタップ数に応じて、減算処理
手段１８において任意データに隣接するデータの差分を
取れるようにＤＦＦの数を調整する遅延調整回路であ
る。また、１／Ｔと１／２Ｔのクロックは電圧制御発振
器１４より供給される。

【００２４】ここでＨＰＦ２１の一例として、図４にＨ
ＰＦ２１のブロック図を示す。図において、２３および
２４は１／Ｔをクロック入力とするＤＦＦ、１８は減算
処理手段、２５は任意のデータに近傍のデータにより任
意のデータの予測値を検出する予測値検出演算手段であ
る。また、１／Ｔと１／２Ｔのクロックは電圧制御発振
器１４より供給される。次に、動作について説明する。
まずクロック再生回路入力信号６として入力されるデ
ータを、クロック入力が１／Ｔの周波数であるＤＦＦ１
５と２３と２４を通すことにより、それぞれのＤＦＦの
出力によって、時間Ｔ遅れたデータを出力する。ここ
で、ある時刻t におけるＤＦＦ１５と２３と２４の出
力を、それぞれ、Ｄ(t+1)、Ｄ(t)、Ｄ(t-1)とする。ま
た従来のゼロクロス法と同様に、Ｄ(t)がゼロクロス点
である場合にのみ、再生クロックは収束するので、これ
以降は、Ｄ(t)はゼロクロス点であり、Ｄ(t-1)とＤ(t+
1)はシンボル点である場合について考える。

【００２５】次に予測値検出演算手段２５により、Ｄ(t
-1)とＤ(t+1)からＤ(t)の予測値を検出する。この場合
は、Ｄ(t)の予測値としてＤ(t-1)とＤ(t+1)の中心点を
求めることになる。さらに減算処理手段１８により、Ｄ
(t)と予測値検出演算手段２５の出力との差分を求め
る。この時の出力データをｘ(t)とすると、このとき扱
うＨＰＦ２１でのｘ(t)を求める演算を表す式は、 ｘ(t)＝Ｄ(t)−｛Ｄ(t-1)＋Ｄ(t+1)｝／２ となる。

【００２６】また、この例ではＤ(t)に隣接するデータ
Ｄ(t-1)とＤ(t+1)とによりＤ(t)の予測値を決定した
が、ＨＰＦ２１のタップ数を増やしてＤ(t)に近傍のデ
ータを更に広く取ってｘ(t)を求めることも可能であ
る。この場合、減算処理手段１８によりＤ(t-1)とＤ(t+
1)の差分を求めるために、ＨＰＦ２１のタップ数に応じ
て遅延調整回路２２により遅延を調整し、その出力をＤ
ＦＦ１６に入力する。

【００２７】図４のようなＨＰＦ２１を扱う場合、ＨＰ
Ｆ２１のタップ数は３なので、遅延調整回路２２によ
り、遅延させる必要はない。従って、遅延調整回路２２
の出力と１／Ｔの周波数で制御されたＤＦＦ１６とＤＦ
Ｆ１７の出力は、それぞれＤＦＦ１５、ＤＦＦ２３、Ｄ
ＦＦ２４の出力と同等であるので、遅延調整回路２２と
ＤＦＦ１６とＤＦＦ１７の出力はそれぞれＤ(t+1)、Ｄ
(t)、Ｄ(t-1)である。

【００２８】遅延調整回路２２とＤＦＦ１７の出力か
ら、減算処理手段１８によりＤ(t-1)とＤ(t+1)の差分を
とる。この時の出力データをｙ(t)とすると、ｙ(t)を求
める演算を表す式は、 ｙ(t)＝Ｄ(t-1)−Ｄ(t+1) となる。このとき、ｙ(t)は、時刻t-1のときのシンボル
点から時刻t+1のときのシンボル点へ移動するときの距
離を表し、このｙ(t)の符号成分によって、ｘ(t)にクロ
ック位相誤差としての正しい極性を持たせることができ
る。

【００２９】また、ｙ(t)の符号成分だけを利用してｘ
(t)に正しい極性を持たせ、シンボルレートでリサンプ
リングすることによって、再生クロックを収束させるこ
とのできるクロック位相誤差出力を得ることができる
が、本実施の形態１では、乗算処理手段１９により、ｘ
(t)にｙ(t)を乗算し、その演算結果をＤＦＦ２０により
シンボルレートでリサンプリングし、その出力をクロッ
ク位相誤差Ｅ(t)として出力する。本実施の形態１での
Ｅ(t)を求める演算を表す式は、 Ｅ(t)＝ｘ(t)×ｙ(t) となる。このクロック位相誤差検出回路９０の出力１
０、１１を加算器１２によりそれぞれ足し合わして、さ
らにその演算結果をループフィルタ１３により積分しそ
の期待値で電圧制御発振器１４を制御し、クロックを再
生する。

【００３０】図５は、水平軸で４通りの振幅、直交軸で
４通りの振幅を取ることにより１６通りのシンボル点の
位置がある１６値のＱＡＭにおいて、復調した場合の一
例である。横軸は時間を表し、縦軸はその時刻に対する
サンプリングデータの振幅位置を表す。また、●はシン
ボルレートの２倍の周波数でサンプリングしたときのサ
ンプリング点、×はこの場合、隣り合った２つのシンボ
ル点から、その間のゼロクロス点の位置を予測した点で
ある。斜線部は、シンボル移動経路の範囲を表し、矢印
はシンボルの移動する方向と移動距離（以下、シンボル
移動距離と称す）を表す。

【００３１】従来のゼロクロス法では、クロック位相誤
差を求めるのにゼロクロス点に、それに隣接したシンボ
ル点の差分を乗算していたが、それでは多値数が大きく
なり、ゼロクロス点の取りうる値が増加した場合に、そ
れに伴いゼロクロス法でのクロック位相誤差信号出力は
多値による影響を大きく受けるが、本実施の形態１の発
明により、図５のようにゼロクロス点そのものを使わず
に、ゼロクロス点と予測点との差分を使うことにより、
多値数が大きくなっても、ゼロクロス点と予測点との差
分は多値数の小さい（ＱＰＳＫ及び４値ＱＡＭ）場合と
同じ様に扱うことができるので、多値によるクロック位
相誤差への影響を小さくできる。すなわち、多値数に依
存しないクロック位相誤差出力を得ることができる。加
えて、この発明によれば、クロック位相誤差出力は高域
通過フィルタを通過するので、クロック位相誤差の低域
成分での影響を低減させることができる。これらによ
り、応答性能が向上できる。

【００３２】実施の形態２．この発明の実施の形態２を
図面に基づいて説明する。本実施の形態２におけるクロ
ック再生回路５０のブロック構成は図１に示した実施の
形態１のものと同様であるが、クロック位相誤差検出回
路が異なっている。図６は、本実施の形態２によるクロ
ック位相誤差検出回路９１のブロック図を示す。図にお
いて、６はクロック再生回路入力信号、１０はクロック
位相誤差出力、１５〜１７は１／Ｔをクロック入力とす
るＤＦＦ、１８は減算処理手段、２０は１／２Ｔをクロ
ック入力とするＤＦＦ、２１はＨＰＦ、２２は遅延調整
回路、２６は除算処理手段、２７は減算処理手段１８の
出力（ｙ(t)）により除算処理手段２６の出力とＨＰＦ
２１の出力（ｘ(t)）のいずれかを選択する出力選択手
段である。また、１／Ｔと１／２Ｔのクロックは電圧制
御発振器１４より供給される。

【００３３】次に動作について説明する。ｘ(t)とｙ(t)
を求める演算処理は、実施の形態１と同様であるので説
明は省略する。実施の形態１ではクロック位相誤差Ｅ
(t)を求める演算として、ｘ(t)にｙ(t)を乗算したが、
本実施の形態２では、除算処理手段２６によりｘ(t)を
ｙ(t)で除算し、各点でのクロック位相誤差を正規化す
る。また、ｙ(t)＝０の時には、ｘ(t)をｙ(t)で除算す
ることはできないので、ｙ(t)＝０の時は、クロック位
相誤差の正規化演算をしないことにする。

【００３４】従って、出力選択手段２７により、ｙ(t)
≠０のときは除算処理手段２６の演算結果を出力し、ｙ
(t)＝０のときはｘ(t)を出力させる。そしてＤＦＦ１１
により出力選択手段２７の処理結果をシンボルレートで
リサンプリングし、その出力をクロック位相誤差Ｅ(t)
として出力する。本実施の形態２でのＥ(t)を求める演
算を表す式は、 ｙ(t)≠０のとき：Ｅ(t)＝ｘ(t)／ｙ(t) ｙ(t)＝０のとき：Ｅ(t)＝ｘ(t) となる。このクロック位相誤差検出回路９１の出力１
０、１１を加算器１２によりそれぞれ足し合わして、さ
らにその演算結果をループフィルタ１３により積分しそ
の期待値で電圧制御発振器１４を制御し、クロックを再
生する。この方法により、復調方式の多値数に依存しな
いクロック位相誤差出力を得ることができるため、多値
数の増加に伴う積分回路の増大及び応答性能の劣化を抑
え、回路規模の縮小及び応答性能の向上を実現できる。

【００３５】実施の形態３．この発明の実施の形態３を
図面に基づいて説明する。本実施の形態３におけるクロ
ック再生回路５０のブロック構成は実施の形態２と同様
に図１に示した実施の形態１のものと同じであるが、ク
ロック位相誤差検出回路が異なっている。図７は本実施
の形態３によるクロック位相誤差検出回路９２のブロッ
ク図を示す。 図において、６はクロック再生回路入力
信号、１０はクロック位相誤差出力、１５〜１７は１／
Ｔをクロック入力とするＤＦＦ、１８は減算処理手段、
１９は乗算処理手段、２０は１／２Ｔをクロック入力と
するＤＦＦ、２１はＨＰＦ、２２は遅延調整回路、２８
は減算処理手段１８の演算結果（ｙ(t)）の符号成分に
よってＨＰＦ２１の出力（ｘ(t)）に正しい極性を与え
る極性判別手段、２９は復調方式に応じて多値数データ
を切り替える多値数切替スイッチ、３０は多値数切替ス
イッチ２９の出力と減算処理手段１８の出力から係数値
を決定し出力する係数選択手段である。また、１／Ｔと
１／２Ｔのクロックは電圧制御発振器１４より供給され
る。

【００３６】次に動作について説明する。ｘ(t)とｙ(t)
を求める演算処理は、実施の形態１と同様なので説明は
省略する。実施の形態２では、正規化されたクロック位
相誤差Ｅ(t)を求める演算として、ｘ(t)をｙ(t)で除算
したが、本実施の形態３では、多値ＰＳＫ及び多値ＱＡ
Ｍにおいてｙ(t)の取りうる値は各多値数で決まってい
ることを利用し、ｙ(t)そのもので正規化するのではな
く、ｙ(t)の符号成分によってｘ(t)の極性を決め、多値
数ｎとｙ(t)の絶対値成分で正規化するための係数値を
決定し、その係数値を用いてクロック位相誤差を正規化
することにする。

【００３７】まず、極性判別手段２８により、ｙ(t)≧
０の場合にはｘ(t)に１を乗算し、ｙ(t)＜０の場合には
ｘ(t)に−１を乗算する。これにより、クロック位相誤
差に正しい極性をもたせることができる。次に、係数選
択手段３０において、減算処理手段１８の出力の絶対値
（以下、｜ｙ(t)｜と表す）をとり、多値数切替スイッ
チ２９から得られた多値数（以下、ｎと表す）の情報と
｜ｙ(t)｜によって、あらかじめ決められた係数データ
の中から該当する係数値（以下、ｋ｛ｎ,｜ｙ(t)｜｝と
表す）を逐次決定し出力する。ここで、本実施の形態２
ではｘ(t)をｙ(t)で除算していたが、本実施の形態３で
は極性判別手段２４によって極性の決められたｘ(t)に
１以下の正の値を持つ係数値ｋ｛ｎ,｜ｙ(t)｜｝で乗算
することによって正規化するので、係数データは、１以
下の正の数で、｜ｙ(t)｜が最小シンボル移動距離のと
き係数値を１とし、シンボル移動距離が大きくなるにつ
れて係数値が小さくなるように与える。

【００３８】また、係数データを１以上の値とし、｜ｙ
(t)｜が最大シンボル移動距離のときの係数値を１と
し、シンボル移動距離が小さい時に大きな値の係数値に
なるような係数データを使用しても、同様にクロック位
相誤差を求めることができる。最後に、極性判別手段２
８の演算結果と係数選択手段３０の出力結果とを乗算
し、これをＤＦＦ２０によりシンボルレートでリサンプ
リングし、その出力をクロック位相誤差Ｅ(t)として出
力する。本実施の形態３でのＥ(t)を求める演算を表す
式は、 ｙ(t)≧０のとき：Ｅ(t)＝ｘ(t)×ｋ｛ｎ,｜ｙ(t)｜｝ ｙ(t)＜０のとき：Ｅ(t)＝−ｘ(t)×ｋ｛ｎ,｜ｙ(t)
｜｝ となる。

【００３９】このクロック位相誤差検出回路９２の出力
１０、１１を加算器１２によりそれぞれ足し合わして、
さらにその演算結果をループフィルタ１３により積分し
その期待値で電圧制御発振器１４を制御し、クロックを
再生する。この方法により、あらかじめ値の決まった固
定数の係数値から演算するので、乗算処理手段１９の回
路は数個の加算器を組み合わせたもので構成でき、上記
実施の形態２における除算処理手段２６の回路より回路
構成が簡単になる。

【００４０】実施の形態４．この発明の実施の形態４を
図面に基づいて説明する。図８は、ディジタル復調器３
１と上記実施の形態１〜３のいずれかのクロック再生回
路５０を搭載した受信信号復調部３２、およびその受信
信号復調部３２を搭載し、その受信信号復調部３２の出
力データを映像、音声、テストデータ等にして出力する
受データ再生部３３を搭載したＴＶ、ＶＴＲ、ラジオ、
双方向ＴＶシステム等の受信装置３４である。受信デー
タ再生部３３はクロック再生回路５０により再生された
再生クロック信号が供給されている。

【００４１】ここで、実施の形態１の発明によるクロッ
ク位相誤差検出回路９０を用いたクロック再生回路を使
用すると、クロック再生の応答性能が向上するので、受
信信号復調部３２において正しいデータを出力するまで
の時間が短縮できる。また、受信装置３４全体において
も応答性能の向上が実現でき、受信装置３４が所望の映
像および音声等を出力するまでの時間を短縮できる。

【００４２】また、実施の形態２の発明によるクロック
位相誤差検出回路９１を用いたクロック再生回路を使用
すると、変調方式の多数値に依存しないクロック再生が
可能となり、受信信号復調部３２においても、また受信
装置３４全体においても多数値の増加による応答性能と
精度の劣化を抑えることができる。

【００４３】また、実施の形態３の発明によるクロック
位相誤差検出回路９２を用いたクロック再生回路を使用
すると、小さな回路規模でのクロック再生が可能とな
り、受信信号復調部３２においても、また受信装置３４
全体においても回路規模の縮小を可能とする。

【００４４】上述の実施の形態４の受信装置３４の具体
的な一例として、ＭＰＥＧ画像圧縮方式を使用した双方
向ＴＶシステムの端末機であるセットトップボックスを
図９に示す。図において、５０は実施の形態１〜３の発
明のいずれかによるクロック再生回路、３１はディジタ
ル復調器、３２は受信信号復調部、３３は受信データ再
生部、３４はセットトップボックス、、３５はチューナ
ー、３６はインターフェース部、３７はデコーダ部、３
８はディジタルデータをアナログデータに変換するＤ／
Ａ変換器、３９はチューニングマイクロコンピュータ、
４０はユーザーの要求を制御するマイクロコンピュー
タ、４１はグラフィクＩＣ、４２はビデオエンコーダ、
４３はオーディオ出力、４４はビデオ出力、４５はユー
ザーコントローラである。このようなセットトップボッ
クスにおいては、インターフェース部３６はヘッダ検出
や誤り訂正やデスクランブル等を行い、デコーダ部３７
はＭＰＥＧデータをデマルチプレックスとＭＰＥＧデコ
ードを行う。

【００４５】図９に示すように、クロック再生回路５０
で再生された再生クロック信号は、インターフェース部
３６に入力され、その再生クロックを基に処理が行われ
る。従って、実施の形態１の発明によるクロック位相誤
差検出回路９０を用いたクロック再生回路を使用する
と、クロック再生の応答性能が向上するので、セットト
ップボックス３４全体において応答性能の向上が実現で
き、セットトップボックス３４が所望の映像および音声
等を出力するまでの時間を短縮できる。

【００４６】また、実施の形態２の発明によるクロック
位相誤差検出回路９１を用いたクロック再生回路を使用
すると、変調方式の多数値に依存しないクロック再生が
可能となり、セットトップボックス３４全体において多
数値の増加による応答性能と精度の劣化を抑えることが
できる。

【００４７】また、実施の形態３の発明によるクロック
位相誤差検出回路９２を用いたクロック再生回路を使用
すると、小さな回路規模でのクロック再生が可能とな
り、セットトップボックス３４全体において回路規模の
縮小を可能とする。

【００４８】

【発明の効果】この発明の請求項１あるいは請求項４に
よれば、高域通過フィルタを通ったクロック位相誤差を
出力するので、従来のゼロクロス法によるクロック位相
誤差検出回路に比べてクロック位相誤差の低域での影響
が軽減でき、また多値による影響を小さくできるので、
応答性能の向上が図れるクロック再生回路あるいは受信
装置を提供できるという効果がある。

【００４９】この発明の請求項２あるいは請求項５によ
れば、多値数に依存しないクロック位相誤差出力を得る
ことができるため、多値数の増加に伴う積分回路の増大
及び応答性能の劣化を押さえ、回路規模の縮小と応答性
能の向上が図れるクロック再生回路あるいは受信装置を
提供できるという効果がある。

【００５０】この発明の請求項３あるいは請求項６によ
れば、多値ＰＳＫ及び多値ＱＡＭにおいて、固定数の係
数値で各点でのクロック位相誤差を正規化することによ
り、更に回路構成が簡単なクロック再生回路あるいは受
信装置を提供できるという効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるクロック再生
回路のブロック図である。

【図２】 この発明の実施の形態１によるクロック再生
回路が適用されたディジタル復調器のブロック図であ
る。

【図３】 この発明の実施の形態１によるクロック位相
誤差検出回路のブロック図である。

【図４】 この発明の実施の形態１によるクロック位相
誤差検出回路におけるＨＰＦの一例を示すブロック図で
ある。

【図５】 １６値ＱＡＭにおけるシンボル点とゼロクロ
ス点との関係を示す図である。

【図６】 この発明の実施の形態２によるクロック位相
誤差検出回路のブロック図である。

【図７】 この発明の実施の形態３によるクロック位相
誤差検出回路のブロック図である。

【図８】 実施の形態４による受信装置全体を示すブロ
ック図である。

【図９】 実施の形態４をセットトップボックスにて具
体化した場合の受信装置を示すブロック図である。

【図１０】 従来の一般的なＱＰＳＫにおけるディジタ
ル復調回路である。

【図１１】 従来の一般的なクロック再生回路を示すブ
ロック図である。

【図１２】 従来のゼロクロス法によるクロック位相誤
差検出回路を示すブロック図である。

【図１３】 従来のＱＰＳＫにおけるシンボル点とゼロ
クロス点との関係を示す図である。

【図１４】 従来のクロック再生回路のクロック位相誤
差の期待値の特性図である。

【符号の説明】

１ 準同期直交検波回路 ２ Ａ／Ｄ変換
器 ３ 複素乗算器 ４ ロールオフ
フィルタ ５、５Ｏ クロック再生回路 ６ クロック再
生回路入力信号 ７ クロック再生回路入力信号 ８ 再生クロッ
ク出力 ９、９０、９１、９２ クロック位相誤差検出回路 １０ クロック位相誤差出力 １１ クロック
位相誤差出力 １２ 加算器 １３ ループフ
ィルタ １４ 電圧制御発振器 １５、１６、１７ Ｄフリップフロップ １８ 減算処理手段 １９ 乗算処理
手段 ２０、２３、２４ Ｄフリップフロップ ２１ ＨＰＦ ２２ 遅延調整
回路 ２５ 予測値検出演算手段 ２６ 除算処理
手段 ２７ 出力選択手段 ２８ 極性判別
手段 ２９ 多値数切替スイッチ ３０ 係数選択
手段 ３１ ディジタル復調器 ３２ 受信信号
復調部 ３３ 受信データ再生部 ３４ 受信装置 ３５ チューナー ３６ インター
フェース部 ３７ デコーダ部 ３８ Ｄ／Ａ変
換器 ３９ チューニングマイクロコンピュータ ４０ マイクロコンピュータ ４１ グラフィ
ックＩＣ ４２ ビデオエンコーダ ４３ オーディ
オ出力 ４４ ビデオ出力 ４５ ユーザー
コントローラ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 井戸 純 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 引野 慎 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 多値位相変調方式あるいは多値直交振幅
   変調方式のディジタルデータの復調に際して用いられる
   クロック信号の位相をディジタル化された復調信号に基
   づいて補正するクロック再生回路であって、 シンボルデータの２倍の周波数でサンプリングされたデ
   ータ列が入力され、この入力されたデータ列の任意のデ
   ータとこの任意データの近傍のデータに対して高域通過
   フィルタをかけ、この高域通過フィルタの出力にこの任
   意のデータに隣接する２つのデータの差分を乗算し、シ
   ンボルレートでリサンプリングすることでクロック位相
   誤差を検出するクロック位相誤差検出手段と、 上記クロック位相誤差検出手段からの位相差データから
   不要な高周波成分を除去し、位相差に対応した制御電圧
   を生成して出力する制御電圧生成手段と、 上記制御電圧生成手段からの制御電圧に応じて、出力さ
   れる再生クロック信号の発振周波数を制御する電圧制御
   発振手段とを備えたことを特徴とするクロック再生回
   路。
2. 【請求項２】 クロック位相誤差検出手段は、入力され
   たデータ列の任意のデータとこの任意データの近傍のデ
   ータに対して高域通過フィルタをかけ、この出力をその
   任意データに隣接する２つのデータの差分で除算し、シ
   ンボルレートでリサンプリングすることを特徴とする請
   求項１に記載のクロック再生回路。
3. 【請求項３】 クロック位相誤差検出手段は、多値数に
   応じた段階数の係数値を任意データに隣接する２つのデ
   ータの差分より決定し、その係数値で高域通過フィルタ
   の出力を乗算し、シンボルレートでリサンプリングする
   ことでクロック位相誤差を検出することを特徴とする請
   求項１に記載のクロック再生回路。
4. 【請求項４】 受信した多値位相変調方式あるいは多値
   直交振幅変調方式のディジタルデータを復調し、これを
   再生する受信装置であって、 復調および再生に用いられる再生クロック信号を出力す
   るクロック再生回路は、シンボルデータの２倍の周波数
   でサンプリングされたデータ列が入力され、この入力さ
   れたデータ列の任意のデータとこの任意データの近傍の
   データに対して高域通過フィルタをかけ、この高域通過
   フィルタの出力にこの任意のデータに隣接する２つのデ
   ータの差分を乗算し、シンボルレートでリサンプリング
   することでクロック位相誤差を検出するクロック位相誤
   差検出手段と、 上記クロック位相誤差検出手段からの位相差データから
   不要な高周波成分を除去し、位相差に対応した制御電圧
   を生成して出力する制御電圧生成手段と、 上記制御電圧生成手段からの制御電圧に応じて、出力さ
   れる再生クロック信号の発振周波数を制御する電圧制御
   発振手段とを備えたことを特徴とする受信装置。
5. 【請求項５】 クロック再生回路のクロック位相誤差検
   出手段は、入力されたデータ列の任意のデータとこの任
   意データの近傍のデータに対して高域通過フィルタをか
   け、この出力をその任意データに隣接する２つのデータ
   の差分で除算し、シンボルレートでリサンプリングする
   ことを特徴とする請求項４に記載の受信装置。
6. 【請求項６】 クロック再生回路のクロック位相誤差検
   出手段は、多値数に応じた段階数の係数値を任意データ
   に隣接する２つのデータの差分より決定し、その係数値
   で高域通過フィルタの出力を乗算し、シンボルレートで
   リサンプリングすることでクロック位相誤差を検出する
   ことを特徴とする請求項４に記載の受信装置。