JPH09279367A - Ａｌテーパドライエッチング方法 - Google Patents
Ａｌテーパドライエッチング方法Info
- Publication number
- JPH09279367A JPH09279367A JP9509496A JP9509496A JPH09279367A JP H09279367 A JPH09279367 A JP H09279367A JP 9509496 A JP9509496 A JP 9509496A JP 9509496 A JP9509496 A JP 9509496A JP H09279367 A JPH09279367 A JP H09279367A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- dry etching
- taper
- taper angle
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 液晶ディスプレイなどの薄膜デバイスの配線
材料として使用されているＡｌのＡｌテーパドライエッ
チング方法を提供すること。 【解決手段】 所望の小さいＡｌテーパ角に対応した小
さいレジストテーパ角を有するレジストパターンをＡｌ
またはＡｌ合金膜上に形成する工程および該レジストパ
ターンを有するＡｌまたはＡｌ合金膜に異方性ドライエ
ッチングを行なう工程からなる、小さいＡｌテーパ角を
うるためのレジスト後退法にもとづくＡｌテーパドライ
エッチング方法。
材料として使用されているＡｌのＡｌテーパドライエッ
チング方法を提供すること。 【解決手段】 所望の小さいＡｌテーパ角に対応した小
さいレジストテーパ角を有するレジストパターンをＡｌ
またはＡｌ合金膜上に形成する工程および該レジストパ
ターンを有するＡｌまたはＡｌ合金膜に異方性ドライエ
ッチングを行なう工程からなる、小さいＡｌテーパ角を
うるためのレジスト後退法にもとづくＡｌテーパドライ
エッチング方法。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩおよび液晶
ディスプレイなどの薄膜素子の配線材料に使用されてい
るアルミニウム（Ａｌ）またはＡｌ合金（以下、合わせ
て「Ａｌ」という）の加工法に関する。本発明は、とく
に、薄膜トランジスタ（ＴＦＴ）に代表されるアクティ
ブマトリックス方式の液晶ディスプレイのＡｌゲート配
線および他のＡｌ配線のテーパドライエッチング方法に
関する。
ディスプレイなどの薄膜素子の配線材料に使用されてい
るアルミニウム（Ａｌ）またはＡｌ合金（以下、合わせ
て「Ａｌ」という）の加工法に関する。本発明は、とく
に、薄膜トランジスタ（ＴＦＴ）に代表されるアクティ
ブマトリックス方式の液晶ディスプレイのＡｌゲート配
線および他のＡｌ配線のテーパドライエッチング方法に
関する。
【０００２】
【従来の技術】従来、液晶ディスプレイでは、パターン
の最小線幅が１μｍ以下のＬＳＩとは異なり、通常２〜
１０μｍ以上と広い。ゲート配線には、加工のしやす
さ、および耐薬品性などから、Ｃｒ、Ｔａ、Ｍｏ、Ｗま
たはこれらの合金が一般的に用いられている。しかし、
大画面化および高精細化などに伴い、ゲート配線の電気
抵抗の増大による信号遅延が問題になってきている。ま
た、少しでもゲート線幅を小さくしてパネルの開口率を
大きくするために、電気抵抗の低いＡｌゲート電極が望
まれるようになった。
の最小線幅が１μｍ以下のＬＳＩとは異なり、通常２〜
１０μｍ以上と広い。ゲート配線には、加工のしやす
さ、および耐薬品性などから、Ｃｒ、Ｔａ、Ｍｏ、Ｗま
たはこれらの合金が一般的に用いられている。しかし、
大画面化および高精細化などに伴い、ゲート配線の電気
抵抗の増大による信号遅延が問題になってきている。ま
た、少しでもゲート線幅を小さくしてパネルの開口率を
大きくするために、電気抵抗の低いＡｌゲート電極が望
まれるようになった。
【０００３】また、Ａｌの加工は、硝酸、リン酸もしく
は酢酸系のウエットエッチング、またはＣｌ系ガスを用
いたドライエッチングで行なうことができる。現在、液
晶ディスプレイにおいてＡｌを使用するばあいには主と
してウエットエッチングが使用されているが、配線の微
細化、再現性確保、廃棄物の削減およびコストの低減を
考えたばあい、ＬＳＩと同様にＡｌの加工はウエットエ
ッチングからドライエッチングに向かうものと考えられ
る。
は酢酸系のウエットエッチング、またはＣｌ系ガスを用
いたドライエッチングで行なうことができる。現在、液
晶ディスプレイにおいてＡｌを使用するばあいには主と
してウエットエッチングが使用されているが、配線の微
細化、再現性確保、廃棄物の削減およびコストの低減を
考えたばあい、ＬＳＩと同様にＡｌの加工はウエットエ
ッチングからドライエッチングに向かうものと考えられ
る。
【０００４】図８はフラットパネル・ディスプレイ’９
１（日経ＢＰ社刊行）の８８〜９９頁に記載されている
液晶ディスプレイのＴＦＴ断面図である。図において、
１はガラスまたは石英などからなる基板、２はＡｌ、Ｃ
ｒ、Ｔａ、ＭｏまたはＷなどからなるゲート配線、３は
Ｓｉ3Ｎ4、ＳｉＯ2またはＡｌ2Ｏ3などからなるゲート
絶縁膜、４はａ−Ｓｉまたはｐｏｌｙ−Ｓｉなどからな
るチャネル、５はＰまたはＢなどの不純物が注入された
ａ−Ｓｉまたはｐｏｌｙ−Ｓｉなどからなるソースドレ
イン、６はＡｌ、Ｃｒ、Ｔａ、ＭｏまたはＷなどからな
るソースドレイン電極、７はＳｉ3Ｎ4またはＳｉＯ2な
どからなる保護膜である。この構造は、チャネルエッチ
型ボトムゲート構造といわれている。
１（日経ＢＰ社刊行）の８８〜９９頁に記載されている
液晶ディスプレイのＴＦＴ断面図である。図において、
１はガラスまたは石英などからなる基板、２はＡｌ、Ｃ
ｒ、Ｔａ、ＭｏまたはＷなどからなるゲート配線、３は
Ｓｉ3Ｎ4、ＳｉＯ2またはＡｌ2Ｏ3などからなるゲート
絶縁膜、４はａ−Ｓｉまたはｐｏｌｙ−Ｓｉなどからな
るチャネル、５はＰまたはＢなどの不純物が注入された
ａ−Ｓｉまたはｐｏｌｙ−Ｓｉなどからなるソースドレ
イン、６はＡｌ、Ｃｒ、Ｔａ、ＭｏまたはＷなどからな
るソースドレイン電極、７はＳｉ3Ｎ4またはＳｉＯ2な
どからなる保護膜である。この構造は、チャネルエッチ
型ボトムゲート構造といわれている。
【０００５】ＴＦＴは図８に示したようなボトムゲート
構造が一般的であり、ゲート絶縁膜およびチャネルなど
をゲート配線上に形成する必要がある。ゲート配線上に
形成する膜の被覆性、ゲート絶縁膜の耐圧およびＴＦＴ
特性などを考慮したばあい、少なくとも６０°以下、好
ましくは４０°以下の小さいテーパ角θが望ましいこと
が多くの実験から明らかになった。しかし、ＬＳＩ技術
で使用されているＡｌドライエッチング技術は１μｍ以
下の微細化が主目的であるため、テーパ化とは逆の垂直
化を目指したものとなっており、通常、テーパ角θは７
０〜９０°である。
構造が一般的であり、ゲート絶縁膜およびチャネルなど
をゲート配線上に形成する必要がある。ゲート配線上に
形成する膜の被覆性、ゲート絶縁膜の耐圧およびＴＦＴ
特性などを考慮したばあい、少なくとも６０°以下、好
ましくは４０°以下の小さいテーパ角θが望ましいこと
が多くの実験から明らかになった。しかし、ＬＳＩ技術
で使用されているＡｌドライエッチング技術は１μｍ以
下の微細化が主目的であるため、テーパ化とは逆の垂直
化を目指したものとなっており、通常、テーパ角θは７
０〜９０°である。
【０００６】Ａｌテーパドライエッチング技術として
は、たとえば、特開昭６４−１５９３３号公報に、垂直
エッチングおよびテーパ化のためのオーバーエッチング
の２つのエッチング工程を用いる方法が記載されてい
る。しかし、オーバーエッチングを行なうことで、露出
したＳｉＯ2またはＳｉ3Ｎ4などからなる下地（基板）
までもがエッチングされるという問題があった。
は、たとえば、特開昭６４−１５９３３号公報に、垂直
エッチングおよびテーパ化のためのオーバーエッチング
の２つのエッチング工程を用いる方法が記載されてい
る。しかし、オーバーエッチングを行なうことで、露出
したＳｉＯ2またはＳｉ3Ｎ4などからなる下地（基板）
までもがエッチングされるという問題があった。
【０００７】また、テーパドライエッチング方法として
は、たとえば、エッチングされる加工膜の側壁面に積極
的に堆積物（デポ）を形成して横方向のエッチングを制
御する側壁形成法があり、レジストに酸素などを添加す
ることでレジストマスクのエッチングを促進するレジス
ト後退法がある。
は、たとえば、エッチングされる加工膜の側壁面に積極
的に堆積物（デポ）を形成して横方向のエッチングを制
御する側壁形成法があり、レジストに酸素などを添加す
ることでレジストマスクのエッチングを促進するレジス
ト後退法がある。
【０００８】しかし、前記側壁形成法には堆積物でテー
パ部表面が荒れやすく、発塵が多くなるという欠点があ
るため好ましくない。また、前記の従来のレジスト後退
法ではＡｌエッチングの際にレジスト中の酸素が発塵の
原因となるという欠点があり、改良の余地があった。
パ部表面が荒れやすく、発塵が多くなるという欠点があ
るため好ましくない。また、前記の従来のレジスト後退
法ではＡｌエッチングの際にレジスト中の酸素が発塵の
原因となるという欠点があり、改良の余地があった。
【０００９】さらに等方エッチング法では、エッチング
残渣が出やすいという問題があった。
残渣が出やすいという問題があった。
【００１０】
【発明が解決しようとする課題】本発明の目的は、前記
問題点に鑑み、液晶ディスプレイのＡｌゲート配線のＡ
ｌテーパ角を小さくすることのできる、レジスト後退法
にもとづくＡｌテーパドライエッチング技術を提供する
ことにある。また、本発明の目的は、下地のエッチング
問題などがほとんどなく、できるだけ簡単なドライエッ
チング工程でＡｌテーパ化を実現できる条件を提供する
ことにある。
問題点に鑑み、液晶ディスプレイのＡｌゲート配線のＡ
ｌテーパ角を小さくすることのできる、レジスト後退法
にもとづくＡｌテーパドライエッチング技術を提供する
ことにある。また、本発明の目的は、下地のエッチング
問題などがほとんどなく、できるだけ簡単なドライエッ
チング工程でＡｌテーパ化を実現できる条件を提供する
ことにある。
【００１１】
【課題を解決するための手段】小さいＡｌテーパ角をう
るためのＡｌテーパドライエッチング方法として、レジ
スト後退法にもとづくことが有効であることがわかっ
た。
るためのＡｌテーパドライエッチング方法として、レジ
スト後退法にもとづくことが有効であることがわかっ
た。
【００１２】本発明のレジスト後退法は、レジストに酸
素添加を行なわずに小さいレジストテーパ角を形成し
て、異方性ドライエッチングで小さいＡｌテーパ角をう
ることを特徴とする。
素添加を行なわずに小さいレジストテーパ角を形成し
て、異方性ドライエッチングで小さいＡｌテーパ角をう
ることを特徴とする。
【００１３】本発明にかかわるＡｌテーパドライエッチ
ング方法は以下のものである。
ング方法は以下のものである。
【００１４】所望する小さいＡｌテーパ角に対応した小
さいレジストテーパ角を有するレジストパターンを形成
する工程およびイオン性異方性ドライエッチング工程か
らなる、小さいＡｌテーパ角をうるための、レジスト後
退法にもとづくＡｌテーパドライエッチング方法。
さいレジストテーパ角を有するレジストパターンを形成
する工程およびイオン性異方性ドライエッチング工程か
らなる、小さいＡｌテーパ角をうるための、レジスト後
退法にもとづくＡｌテーパドライエッチング方法。
【００１５】レジストパターン形成工程において、レジ
スト現像後にレジストプリベーク温度以上でポストベー
クするとよい。
スト現像後にレジストプリベーク温度以上でポストベー
クするとよい。
【００１６】レジストパターン形成工程におけるレジス
ト塗布膜厚は１．５μｍ以下であるのがよい。
ト塗布膜厚は１．５μｍ以下であるのがよい。
【００１７】レジストパターン形成工程において、露光
時の焦点位置が、露光機の線幅に対する焦点範囲からは
ずれたものであるのが好ましい。
時の焦点位置が、露光機の線幅に対する焦点範囲からは
ずれたものであるのが好ましい。
【００１８】レジストパターン形成工程において、露光
時の露光量が最適露光量より多いオーバー露光であるこ
とが好ましい。
時の露光量が最適露光量より多いオーバー露光であるこ
とが好ましい。
【００１９】レジストパターン形成工程における、露光
機の解像度は、形成するレジストパターン線幅よりも大
きいものであるのがよい。
機の解像度は、形成するレジストパターン線幅よりも大
きいものであるのがよい。
【００２０】レジストパターン形成工程において、レジ
スト感度曲線におけるγ値は１．５以下であるとよい。
スト感度曲線におけるγ値は１．５以下であるとよい。
【００２１】ドライエッチングとしては、基板側に高周
波電力を印加する平行平板ＲＩＥ方式のイオン性エッチ
ングまたは基板側に高周波電力を印加するその他のプラ
ズマエッチングが考えられる。
波電力を印加する平行平板ＲＩＥ方式のイオン性エッチ
ングまたは基板側に高周波電力を印加するその他のプラ
ズマエッチングが考えられる。
【００２２】ドライエッチング工程におけるガス圧力
は、３０ｍＴｏｒｒ以下であるのがよい。
は、３０ｍＴｏｒｒ以下であるのがよい。
【００２３】ドライエッチング工程におけるガスの主反
応ガスがＢＣｌ3であり、ＢＣｌ3濃度が８０〜１００％
であるのがよい。
応ガスがＢＣｌ3であり、ＢＣｌ3濃度が８０〜１００％
であるのがよい。
【００２４】ドライエッチング工程におけるＡｌとレジ
ストとのエッチングレートの比が１．０以下で、レジス
トのエッチングレートが速いほうがよい。
ストとのエッチングレートの比が１．０以下で、レジス
トのエッチングレートが速いほうがよい。
【００２５】ドライエッチング工程におけるガスには、
フッ素系ガスが添加されるのが好ましい。
フッ素系ガスが添加されるのが好ましい。
【００２６】
【発明の実施の形態】本発明は、小さいレジストテーパ
角を有するレジストパターンを形成する工程および異方
性ドライエッチングを行なう工程からなり、小さいＡｌ
テーパ角をうるための、レジスト後退法にもとづくＡｌ
テーパドライエッチング方法に関する。
角を有するレジストパターンを形成する工程および異方
性ドライエッチングを行なう工程からなり、小さいＡｌ
テーパ角をうるための、レジスト後退法にもとづくＡｌ
テーパドライエッチング方法に関する。
【００２７】本発明において、Ａｌテーパ角とは図１に
示すように、Ａｌゲート配線のテーパ部（傾斜部）と基
板面がなす角θ1をいい、レジストテーパ角とはレジス
トのテーパ部とＡｌ加工膜の上面がなす角θ2をいう
（ただし、１は基板、８はＡｌ、９はレジストであ
る）。
示すように、Ａｌゲート配線のテーパ部（傾斜部）と基
板面がなす角θ1をいい、レジストテーパ角とはレジス
トのテーパ部とＡｌ加工膜の上面がなす角θ2をいう
（ただし、１は基板、８はＡｌ、９はレジストであ
る）。
【００２８】レジストテーパ角を小さくする方法として
はつぎのような種々の方法がある。
はつぎのような種々の方法がある。
【００２９】（１）レジスト形成時 アスペクト比（レジストの膜厚／レジストの線幅）を小
さくする方法。これはポストベーク時にレジストが体積
収縮する際、レジストが横方向に引っ張られやすいとい
う理由によりレジストテーパ角を小さくすることができ
る。
さくする方法。これはポストベーク時にレジストが体積
収縮する際、レジストが横方向に引っ張られやすいとい
う理由によりレジストテーパ角を小さくすることができ
る。
【００３０】（２）露光時 （ａ）焦点位置をレジストの線幅に対する焦点範囲から
はずれたものとする方法。ここで、焦点範囲とは、ほぼ
垂直なレジストパターンを形成できる範囲をいい、この
範囲からはずれると、レジストは必然的にテーパ化され
ることになる。
はずれたものとする方法。ここで、焦点範囲とは、ほぼ
垂直なレジストパターンを形成できる範囲をいい、この
範囲からはずれると、レジストは必然的にテーパ化され
ることになる。
【００３１】（ｂ）露光量が最適露光量より多いオーバ
ー露光とする方法。これは、光回折により、本来露光さ
れない部分のレジストが一部露光されて、現像液に溶解
するという理由によりレジストテーパ角を小さくするこ
とができる。なお、最適露光量とは、レチクル（マス
ク）寸法とレジスト寸法が一致するばあいの露光量のこ
とをいう。
ー露光とする方法。これは、光回折により、本来露光さ
れない部分のレジストが一部露光されて、現像液に溶解
するという理由によりレジストテーパ角を小さくするこ
とができる。なお、最適露光量とは、レチクル（マス
ク）寸法とレジスト寸法が一致するばあいの露光量のこ
とをいう。
【００３２】（ｃ）露光機の解像度をレジストパターン
の線幅よりも低くする方法。解像度を垂直なレジストパ
ターンを形成できる解像度よりも低くする（解像できる
線幅よりもレジストパターンの線幅を小さくする）と、
形成されるレジストにテーパが生ずる。
の線幅よりも低くする方法。解像度を垂直なレジストパ
ターンを形成できる解像度よりも低くする（解像できる
線幅よりもレジストパターンの線幅を小さくする）と、
形成されるレジストにテーパが生ずる。
【００３３】（３）現像時 レジストの溶解度を大きくする方法。このばあい現像液
の温度、濃度などを調節することにより達成できる。
の温度、濃度などを調節することにより達成できる。
【００３４】（４）ポストベーク時 露光前のレジスト乾燥（溶剤揮発）工程におけるプリベ
ーク温度以上の温度でポストベークを行なうことによ
り、レジストの体積収縮を起こさせる方法。これは、プ
リベーク時に充分揮発できなかったレジスト中の揮発成
分を除去することによりレジストの体積を収縮させ、そ
の結果レジストテーパ角を小さくすることができるもの
である。とくに、レジストの軟化点以上の温度でポスト
ベークを行なうと、レジスト自体を軟化させて流動させ
ることによりレジストテーパ角を小さくすることができ
るので有利である。
ーク温度以上の温度でポストベークを行なうことによ
り、レジストの体積収縮を起こさせる方法。これは、プ
リベーク時に充分揮発できなかったレジスト中の揮発成
分を除去することによりレジストの体積を収縮させ、そ
の結果レジストテーパ角を小さくすることができるもの
である。とくに、レジストの軟化点以上の温度でポスト
ベークを行なうと、レジスト自体を軟化させて流動させ
ることによりレジストテーパ角を小さくすることができ
るので有利である。
【００３５】前記方法はそれぞれ単独で、または適宜組
み合わせて用いてもよい。
み合わせて用いてもよい。
【００３６】また、前記方法を行なう条件については以
下の実施例において述べるが、とくに、本発明において
所望する小さいＡｌテーパ角をうるためには、６０°以
下のＡｌテーパ角に対して８０°以下のレジストテーパ
角、ボトムゲート構造のＴＦＴ特性、ゲート配線上に形
成する膜の被覆性およびゲート絶縁膜の耐圧を向上させ
るという理由から４０°以下のＡｌテーパ角に対して７
０°以下のレジストテーパ角であるのが好ましい。
下の実施例において述べるが、とくに、本発明において
所望する小さいＡｌテーパ角をうるためには、６０°以
下のＡｌテーパ角に対して８０°以下のレジストテーパ
角、ボトムゲート構造のＴＦＴ特性、ゲート配線上に形
成する膜の被覆性およびゲート絶縁膜の耐圧を向上させ
るという理由から４０°以下のＡｌテーパ角に対して７
０°以下のレジストテーパ角であるのが好ましい。
【００３７】なお、本発明においてレジスト後退法を行
なうためには、小さいＡｌテーパ角ほどエッチング前
に、それに対応した小さいレジストテーパ角を形成する
必要がある。
なうためには、小さいＡｌテーパ角ほどエッチング前
に、それに対応した小さいレジストテーパ角を形成する
必要がある。
【００３８】テーパ角の小さいレジストパターンに対し
て異方性エッチングを行なうと、レジスト自体もエッチ
ングされるために、該レジストの下層に存在するＡｌ層
も該レジストのテーパ角に対応したテーパ角を有するこ
とになる。すなわち、加工膜であるＡｌにレジストテー
パ角に対応した角度を転写することができるのである。
て異方性エッチングを行なうと、レジスト自体もエッチ
ングされるために、該レジストの下層に存在するＡｌ層
も該レジストのテーパ角に対応したテーパ角を有するこ
とになる。すなわち、加工膜であるＡｌにレジストテー
パ角に対応した角度を転写することができるのである。
【００３９】なお、等方性エッチングを行なうと、レジ
ストの形状およびテーパ角などに関係なくＡｌがエッチ
ングされるため、小さいＡｌテーパ角を実現することは
困難である。
ストの形状およびテーパ角などに関係なくＡｌがエッチ
ングされるため、小さいＡｌテーパ角を実現することは
困難である。
【００４０】異方性ドライエッチングとしては、プラズ
マ化されたイオンを用いる異方性ドライエッチングが好
ましく、さらにイオンを基板側へ入射するという点から
基板に高周波電力を印加して行なう平行平板ＲＩＥ方式
のイオン性異方性エッチングが好ましい。たとえば、Ｅ
ＣＲ、ヘリカル、ヘリコン、ＩＣＰまたはＳＷＰ方式な
どの当業者に公知の高密度プラズマ方式異方性ドライエ
ッチングを行なってもよい。
マ化されたイオンを用いる異方性ドライエッチングが好
ましく、さらにイオンを基板側へ入射するという点から
基板に高周波電力を印加して行なう平行平板ＲＩＥ方式
のイオン性異方性エッチングが好ましい。たとえば、Ｅ
ＣＲ、ヘリカル、ヘリコン、ＩＣＰまたはＳＷＰ方式な
どの当業者に公知の高密度プラズマ方式異方性ドライエ
ッチングを行なってもよい。
【００４１】本発明による小さいＡｌテーパ角をうるた
めのイオン性異方性ドライエッチングの方法には、つぎ
のようなものがある。
めのイオン性異方性ドライエッチングの方法には、つぎ
のようなものがある。
【００４２】（１）エッチング時のガス圧を低くする方
法。これは、ガス圧が低いほどイオン同士の衝突確率が
低くなり、イオンの平均自由工程が長くなってエッチン
グの異方性が増すという理由により、Ａｌテーパ角を小
さくすることができるものである。
法。これは、ガス圧が低いほどイオン同士の衝突確率が
低くなり、イオンの平均自由工程が長くなってエッチン
グの異方性が増すという理由により、Ａｌテーパ角を小
さくすることができるものである。
【００４３】（２）エッチング時のガス組成をＢＣｌ3
およびＣｌ2を含むものにする方法。これは、Ａｌをエ
ッチングすることができるＣｌ2系ガスとしてＬＳＩ技
術において実績があるという理由による。このばあい、
異方性ドライエッチングを強めるという理由から、ＢＣ
ｌ3の濃度が８０〜１００％であるのが好ましい。
およびＣｌ2を含むものにする方法。これは、Ａｌをエ
ッチングすることができるＣｌ2系ガスとしてＬＳＩ技
術において実績があるという理由による。このばあい、
異方性ドライエッチングを強めるという理由から、ＢＣ
ｌ3の濃度が８０〜１００％であるのが好ましい。
【００４４】（３）Ａｌエッチングレート／レジストエ
ッチングレートの比（Ａｌ／レジスト選択比）を小さく
する方法。図１において、θ1をＡｌテーパ角、θ2をエ
ッチング前のレジストテーパ角、ＭをＡｌのエッチング
レートおよびＲをレジストのエッチングレートとしたば
あい、Ｍ／ＲがＡｌ／レジスト選択比であり、ｔａｎθ
1＝Ｍ／Ｒ×ｔａｎθ2という関係式が成り立つ。したが
って、Ａｌテーパ角が前記の比に比例するという理由に
より、Ａｌテーパ角を小さくすることができるのであ
る。
ッチングレートの比（Ａｌ／レジスト選択比）を小さく
する方法。図１において、θ1をＡｌテーパ角、θ2をエ
ッチング前のレジストテーパ角、ＭをＡｌのエッチング
レートおよびＲをレジストのエッチングレートとしたば
あい、Ｍ／ＲがＡｌ／レジスト選択比であり、ｔａｎθ
1＝Ｍ／Ｒ×ｔａｎθ2という関係式が成り立つ。したが
って、Ａｌテーパ角が前記の比に比例するという理由に
より、Ａｌテーパ角を小さくすることができるのであ
る。
【００４５】前記方法は、それぞれ単独で、または適宜
組み合わせて用いてもよい。
組み合わせて用いてもよい。
【００４６】なお、前記方法を行なう条件については、
以下の実施例において述べる。
以下の実施例において述べる。
【００４７】
［実施例１］本発明を以下の実施例により説明するが、
本発明はこれらのみに限定されるものではない。
本発明はこれらのみに限定されるものではない。
【００４８】本発明は、所望のＡｌテーパ角に対応した
小さいレジストテーパ角を有するレジストパターン（マ
スク）を形成する工程条件と、イオン性の異方性ドライ
エッチングを行なう工程条件の２条件を与えることが必
要である。はじめに、レジストパターン形成条件につい
て述べる。
小さいレジストテーパ角を有するレジストパターン（マ
スク）を形成する工程条件と、イオン性の異方性ドライ
エッチングを行なう工程条件の２条件を与えることが必
要である。はじめに、レジストパターン形成条件につい
て述べる。
【００４９】図２は本発明にかかわるレジストテーパ角
のポストベーク温度依存性を示した図である。図より、
現像後にポストベークを行なうことにより、ポストベー
ク温度が高いほどレジストテーパ角が小さくなることが
わかる。これは、プリベーク温度以上の温度でポストベ
ークすることで、プリベークでは揮発できなかったレジ
スト中に残留する有機溶媒が揮発してレジストが体積収
縮を起こし、さらにレジスト軟化点以上の高温ではレジ
スト自体が軟化してだれる（流動する）ことでレジスト
のテーパ化（球状化と呼ばれるばあいもある）がなされ
ているものである。ポストベークの温度はレジストパタ
ーンの精度が劣らない程度にレジストのテーパ角を小さ
くできる温度であればよく、レジストの軟化点（たとえ
ば１４０〜１５０℃）に依存するが、レジスト軟化点以
上の温度がレジストのテーパ化に有利である。
のポストベーク温度依存性を示した図である。図より、
現像後にポストベークを行なうことにより、ポストベー
ク温度が高いほどレジストテーパ角が小さくなることが
わかる。これは、プリベーク温度以上の温度でポストベ
ークすることで、プリベークでは揮発できなかったレジ
スト中に残留する有機溶媒が揮発してレジストが体積収
縮を起こし、さらにレジスト軟化点以上の高温ではレジ
スト自体が軟化してだれる（流動する）ことでレジスト
のテーパ化（球状化と呼ばれるばあいもある）がなされ
ているものである。ポストベークの温度はレジストパタ
ーンの精度が劣らない程度にレジストのテーパ角を小さ
くできる温度であればよく、レジストの軟化点（たとえ
ば１４０〜１５０℃）に依存するが、レジスト軟化点以
上の温度がレジストのテーパ化に有利である。
【００５０】つぎに、この小さいテーパ角のレジストパ
ターンを使用してＡｌをイオン性異方性ドライエッチン
グ工程を行なうことで小さいＡｌテーパ角がえられる。
ターンを使用してＡｌをイオン性異方性ドライエッチン
グ工程を行なうことで小さいＡｌテーパ角がえられる。
【００５１】レジストおよびＡｌの膜厚をそれぞれ１．
５μｍおよび０．２５μｍとし、レジストの線幅が５、
１０および５０μｍ（それぞれ実験番号１−１、１−２
および１−３）のものについて実験した。
５μｍおよび０．２５μｍとし、レジストの線幅が５、
１０および５０μｍ（それぞれ実験番号１−１、１−２
および１−３）のものについて実験した。
【００５２】このときのドライエッチング条件は、平行
平板式のＲＩＥ装置で、ガス圧３０ｍＴｏｒｒ、ガス組
成ＢＣｌ3／Ｃｌ2＝４０／１０ｓｃｃｍ、電力密度１．
４Ｗ／ｃｍ2である。図２に示すように、それぞれ実験
番号１−１〜３におけるポストベーク温度１８０℃のレ
ジストパターンを用いたばあい、線幅５、１０または５
０μｍのＡｌ膜のＡｌテーパ角として３０〜６０°がえ
られた（実験番号１−４〜６）。
平板式のＲＩＥ装置で、ガス圧３０ｍＴｏｒｒ、ガス組
成ＢＣｌ3／Ｃｌ2＝４０／１０ｓｃｃｍ、電力密度１．
４Ｗ／ｃｍ2である。図２に示すように、それぞれ実験
番号１−１〜３におけるポストベーク温度１８０℃のレ
ジストパターンを用いたばあい、線幅５、１０または５
０μｍのＡｌ膜のＡｌテーパ角として３０〜６０°がえ
られた（実験番号１−４〜６）。
【００５３】図２より気づく点として、線幅によってポ
ストベーク後のレジストテーパ角に大きな差があり、線
幅が広い方が小さいレジストテーパ角がえられているこ
とから好ましくは１０μｍ以上であるのがよい。この理
由としては、レジスト膜厚と線幅のアスペクト比が小さ
い方が、レジスト体積収縮時にパターン端が横方向に引
っ張られ易く、テーパ化され易いからである。
ストベーク後のレジストテーパ角に大きな差があり、線
幅が広い方が小さいレジストテーパ角がえられているこ
とから好ましくは１０μｍ以上であるのがよい。この理
由としては、レジスト膜厚と線幅のアスペクト比が小さ
い方が、レジスト体積収縮時にパターン端が横方向に引
っ張られ易く、テーパ化され易いからである。
【００５４】また、ポストベーク時の体積収縮でレジス
ト膜厚と線幅のアスペクト比がレジストテーパ角に関係
するのであれば、レジストテーパ角はポストベーク温度
以外にレジスト膜厚にも関係すると考えられる。アスペ
クト比が小さい方がテーパ化され易いとすれば、同じ線
幅であれば、レジスト膜厚が薄い方が小さいテーパ角に
なる。
ト膜厚と線幅のアスペクト比がレジストテーパ角に関係
するのであれば、レジストテーパ角はポストベーク温度
以外にレジスト膜厚にも関係すると考えられる。アスペ
クト比が小さい方がテーパ化され易いとすれば、同じ線
幅であれば、レジスト膜厚が薄い方が小さいテーパ角に
なる。
【００５５】図３は本発明にかかわるポストベーク後の
Ａｌテーパ角のレジスト塗布膜厚依存性を示したグラフ
である。なるべく小さいレジストテーパ角をうるため、
ポストベーク温度は１８０℃のものを示す。Ａｌ膜厚を
０．２５μｍとし、レジストの線幅を５、１０または５
０μｍとした（実験番号１−７〜９）。どのレジスト塗
布膜厚および線幅でも６０°以下のテーパ角がえられて
いる。前記のように、レジスト膜厚が薄い方が小さいレ
ジストテーパ角がえられた。とくに、レジスト塗布膜厚
を１．５μｍ以下、好ましくは０．５〜１．０μｍにし
た方がＡｌテーパ化により効果的である。
Ａｌテーパ角のレジスト塗布膜厚依存性を示したグラフ
である。なるべく小さいレジストテーパ角をうるため、
ポストベーク温度は１８０℃のものを示す。Ａｌ膜厚を
０．２５μｍとし、レジストの線幅を５、１０または５
０μｍとした（実験番号１−７〜９）。どのレジスト塗
布膜厚および線幅でも６０°以下のテーパ角がえられて
いる。前記のように、レジスト膜厚が薄い方が小さいレ
ジストテーパ角がえられた。とくに、レジスト塗布膜厚
を１．５μｍ以下、好ましくは０．５〜１．０μｍにし
た方がＡｌテーパ化により効果的である。
【００５６】なお、現像後のレジストのポストベークに
よって、体積収縮を利用したレジストテーパ化を促進す
る方法では、前記理由により線幅依存性が大きい。ま
た、小さい線幅ではテーパ化されにくい。したがって、
ポストベークによらずに現像直後にレジストテーパ化を
行なう方法が好ましい。
よって、体積収縮を利用したレジストテーパ化を促進す
る方法では、前記理由により線幅依存性が大きい。ま
た、小さい線幅ではテーパ化されにくい。したがって、
ポストベークによらずに現像直後にレジストテーパ化を
行なう方法が好ましい。
【００５７】小さいレジストテーパ角をうるその他の方
法としては、以下のものが考えられる。露光時の焦点位
置が、露光機のその線幅に対する焦点範囲からはずれた
ものにすれば、焦点がぼけて垂直のパターンが形成でき
ないことになるので、結果として現像直後でもレジスト
のテーパ化がなされる。なお、焦点深度は波長／（レン
ズ開口率）2に比例する。
法としては、以下のものが考えられる。露光時の焦点位
置が、露光機のその線幅に対する焦点範囲からはずれた
ものにすれば、焦点がぼけて垂直のパターンが形成でき
ないことになるので、結果として現像直後でもレジスト
のテーパ化がなされる。なお、焦点深度は波長／（レン
ズ開口率）2に比例する。
【００５８】また、露光時の露光量が最適露光量より数
十〜数百％多いオーバー露光であっても、光回折により
本来は露光されない部分も多少露光されて現像液に溶解
するので、現像直後でもレジストのテーパ化がなされ
る。なお、オーバー露光はレジストパターンの線幅が細
くなるので、この細り分を見込んだマスク（レチクル）
を設計する必要がある。
十〜数百％多いオーバー露光であっても、光回折により
本来は露光されない部分も多少露光されて現像液に溶解
するので、現像直後でもレジストのテーパ化がなされ
る。なお、オーバー露光はレジストパターンの線幅が細
くなるので、この細り分を見込んだマスク（レチクル）
を設計する必要がある。
【００５９】また、レジストパターンの線幅が露光機の
解像度より狭いばあいには、垂直のパターンが形成でき
ないことになるので、現像直後でもレジストのテーパ化
がなされる。なお、通常、解像度とはほぼ垂直なパター
ンが形成できる最小線幅と定義されるので、ゲート配線
のような孤立パターンでは解像度以下の線幅が形成でき
ないわけではない。線幅が決まっているばあい、露光機
の解像度を落とすには、解像度は波長／レンズ開口率Ｎ
Ａに比例するので、レンズ開口率ＮＡをたとえば０．１
程度とする（ＮＡは本来は大きい方がよいので、必要最
小限にとどめる）。または、露光波長を液晶ディスプレ
イ製造で使用されている光源のＨｇランプのｇおよびｈ
線より長波長化するとよい。
解像度より狭いばあいには、垂直のパターンが形成でき
ないことになるので、現像直後でもレジストのテーパ化
がなされる。なお、通常、解像度とはほぼ垂直なパター
ンが形成できる最小線幅と定義されるので、ゲート配線
のような孤立パターンでは解像度以下の線幅が形成でき
ないわけではない。線幅が決まっているばあい、露光機
の解像度を落とすには、解像度は波長／レンズ開口率Ｎ
Ａに比例するので、レンズ開口率ＮＡをたとえば０．１
程度とする（ＮＡは本来は大きい方がよいので、必要最
小限にとどめる）。または、露光波長を液晶ディスプレ
イ製造で使用されている光源のＨｇランプのｇおよびｈ
線より長波長化するとよい。
【００６０】図４は露光量とレジスト残膜率との関係
（レジスト感度曲線）を概念的に示すグラフである。縦
軸のレジスト残膜率とは現像後のレジスト厚／現像前の
レジスト厚のことをいう。レジスト感度曲線と横軸の露
光量（対数軸）とがなす接線角度θのｔａｎθ値をγ値
という。現在、一般的に液晶ディスプレイで使用されて
いるレジスト（たとえばＴＦＲ−Ｂ（東京応化工業
（株）製））のγ値は１．８程度である。この値が大き
いほど垂直なレジストパターン形成が容易となる。従
来、ＬＳＩのように微細化が目的のばあいは、パターン
垂直化のためにγ値が２以上になるようにレジスト材料
開発およびプロセス開発がなされている。理想的な（垂
直な）レジスト感度曲線を図４にＡとして示す。本発明
はＡｌテーパ角θ1を曲線Ｂ、曲線Ｃと小さくする方法
である。テーパ化が目的のばあいは、γ値が１．５以
下、好ましくは０．５〜１．５になるようにレジスト材
料の感光基やベース樹脂、プリベーク温度（たとえば７
０〜１３０℃）、プリベーク時間（たとえば３０秒〜１
時間）、現像液、現像温度および現像時間などの条件を
選択すればテーパ化が容易になる。たとえば、レジスト
感度のわるいものを使用する、レジストプリベーク温度
を最適温度から低くもしくは高くする、プリベーク時間
を長くするなどしてレジスト感光基を分解してレジスト
感度を低下させる、現像液の濃度を濃く、現像液の温度
を通常の温度（たとえば２３℃）から高くもしくは低く
してレジストの未感光部の溶解度を大きくする、および
／またはオーバー現像してテーパ化を促進するなどの工
夫を、適宜組み合わせて行なうことも可能である。
（レジスト感度曲線）を概念的に示すグラフである。縦
軸のレジスト残膜率とは現像後のレジスト厚／現像前の
レジスト厚のことをいう。レジスト感度曲線と横軸の露
光量（対数軸）とがなす接線角度θのｔａｎθ値をγ値
という。現在、一般的に液晶ディスプレイで使用されて
いるレジスト（たとえばＴＦＲ−Ｂ（東京応化工業
（株）製））のγ値は１．８程度である。この値が大き
いほど垂直なレジストパターン形成が容易となる。従
来、ＬＳＩのように微細化が目的のばあいは、パターン
垂直化のためにγ値が２以上になるようにレジスト材料
開発およびプロセス開発がなされている。理想的な（垂
直な）レジスト感度曲線を図４にＡとして示す。本発明
はＡｌテーパ角θ1を曲線Ｂ、曲線Ｃと小さくする方法
である。テーパ化が目的のばあいは、γ値が１．５以
下、好ましくは０．５〜１．５になるようにレジスト材
料の感光基やベース樹脂、プリベーク温度（たとえば７
０〜１３０℃）、プリベーク時間（たとえば３０秒〜１
時間）、現像液、現像温度および現像時間などの条件を
選択すればテーパ化が容易になる。たとえば、レジスト
感度のわるいものを使用する、レジストプリベーク温度
を最適温度から低くもしくは高くする、プリベーク時間
を長くするなどしてレジスト感光基を分解してレジスト
感度を低下させる、現像液の濃度を濃く、現像液の温度
を通常の温度（たとえば２３℃）から高くもしくは低く
してレジストの未感光部の溶解度を大きくする、および
／またはオーバー現像してテーパ化を促進するなどの工
夫を、適宜組み合わせて行なうことも可能である。
【００６１】なお、前記方法は、従来のエッチング工程
における最適使用条件ではないため、パターン精度およ
び再現性などを低下させることになり易いので注意が必
要である。しかし、液晶ディスプレイのゲート配線のば
あいは、通常は線幅が５μｍ以上と広いためにＬＳＩな
どのような精度の必要はなく、また、ゲート配線は孤立
パターンとして扱える画素設計のばあいが多いので前記
方法を行なうことができるのである。
における最適使用条件ではないため、パターン精度およ
び再現性などを低下させることになり易いので注意が必
要である。しかし、液晶ディスプレイのゲート配線のば
あいは、通常は線幅が５μｍ以上と広いためにＬＳＩな
どのような精度の必要はなく、また、ゲート配線は孤立
パターンとして扱える画素設計のばあいが多いので前記
方法を行なうことができるのである。
【００６２】［実施例２］つぎに、イオン性の異方性ド
ライエッチングにより、Ａｌテーパ化を促進させる条件
について述べる。異方性エッチングを実現するには、エ
ッチング時のガス圧力が最も重要である。ガス圧力が低
いほどイオン同士の衝突確率が低く平均自由工程が長く
なるため、異方性エッチングが実現され易い。
ライエッチングにより、Ａｌテーパ化を促進させる条件
について述べる。異方性エッチングを実現するには、エ
ッチング時のガス圧力が最も重要である。ガス圧力が低
いほどイオン同士の衝突確率が低く平均自由工程が長く
なるため、異方性エッチングが実現され易い。
【００６３】図５はＡｌテーパ角のエッチング時のガス
圧力依存性を示す図である。５、１０および５０μｍの
線幅のレジストについて（実験番号２−１〜３）、ガス
圧を１５、３０および６０ｍＴｏｒｒにして実験を行な
った。レジストのポストベーク温度は１８０℃、レジス
ト膜厚は１．５μｍ、ガス組成はＢＣｌ3／Ｃｌ2＝４０
／１０ｓｃｃｍ、電力密度は１．４Ｗ／ｃｍ2である。
圧力依存性を示す図である。５、１０および５０μｍの
線幅のレジストについて（実験番号２−１〜３）、ガス
圧を１５、３０および６０ｍＴｏｒｒにして実験を行な
った。レジストのポストベーク温度は１８０℃、レジス
ト膜厚は１．５μｍ、ガス組成はＢＣｌ3／Ｃｌ2＝４０
／１０ｓｃｃｍ、電力密度は１．４Ｗ／ｃｍ2である。
【００６４】図より、ガス圧力が小さいほどテーパ化し
易く、とくにどの線幅でもテーパ角を６０°以下にする
には３０ｍＴｏｒｒ以下（好ましくは１５ｍＴｏｒｒ以
下）がよいことがわかる。なお、ガス圧力が６０ｍＴｏ
ｒｒと高いばあい、エッチングはイオン性の異方性エッ
チングからラジカル性の等方性エッチングになるため、
ＡｌＳｉＣｕなどのようなＡｌ合金膜では粒界でテーパ
部の形状が荒れたり、基板にＣｕなどの蒸気圧の低い添
加物のエッチング残渣が残り易いという傾向にあった。
易く、とくにどの線幅でもテーパ角を６０°以下にする
には３０ｍＴｏｒｒ以下（好ましくは１５ｍＴｏｒｒ以
下）がよいことがわかる。なお、ガス圧力が６０ｍＴｏ
ｒｒと高いばあい、エッチングはイオン性の異方性エッ
チングからラジカル性の等方性エッチングになるため、
ＡｌＳｉＣｕなどのようなＡｌ合金膜では粒界でテーパ
部の形状が荒れたり、基板にＣｕなどの蒸気圧の低い添
加物のエッチング残渣が残り易いという傾向にあった。
【００６５】［実施例３］また、異方性ドライエッチン
グを促進するにはガス組成も非常に重要である。
グを促進するにはガス組成も非常に重要である。
【００６６】図６はＡｌテーパ角のエッチング時のガス
組成依存性を示す図である。エッチング時のガス圧力は
３０ｍＴｏｒｒで、ガス組成以外の他の条件は実施例２
と同じである（レジスト線幅が５、１０および５０μｍ
のものに対する実験をそれぞれ実験番号３−１、２およ
び３とする）。ガス組成はＡｌをエッチングできる塩素
系ガスという理由からＢＣｌ3およびＣｌ2が一般的であ
る。このばあい、ＢＣｌ3濃度が高い方がドライエッチ
ングに堆積性（デポ性）が多少加わり、エッチングされ
たＡｌ側壁面を保護して横方向のエッチングを防ぐ効果
を奏し、異方性エッチングが強くなる。他方、ＢＣｌ3
濃度が低いとエッチングされたＡｌ側壁面に堆積性がな
く、Ｃｌ2に触れるだけでも横方向のエッチングが進行
するので等方性エッチングになり易い。また、粒界でテ
ーパ部の形状が荒れる問題も生じ易くなる。本実施例で
はＢＣｌ3濃度６０％のばあいのＡｌテーパ角は図では
小さく見えるが、実際はテーパ部の形状が荒れて凹凸が
ひどく（テーパ角が一様でない）、パターンの直線性が
ないために使用できないものであった。したがって、Ｂ
Ｃｌ3濃度は８０〜１００％が好ましい。
組成依存性を示す図である。エッチング時のガス圧力は
３０ｍＴｏｒｒで、ガス組成以外の他の条件は実施例２
と同じである（レジスト線幅が５、１０および５０μｍ
のものに対する実験をそれぞれ実験番号３−１、２およ
び３とする）。ガス組成はＡｌをエッチングできる塩素
系ガスという理由からＢＣｌ3およびＣｌ2が一般的であ
る。このばあい、ＢＣｌ3濃度が高い方がドライエッチ
ングに堆積性（デポ性）が多少加わり、エッチングされ
たＡｌ側壁面を保護して横方向のエッチングを防ぐ効果
を奏し、異方性エッチングが強くなる。他方、ＢＣｌ3
濃度が低いとエッチングされたＡｌ側壁面に堆積性がな
く、Ｃｌ2に触れるだけでも横方向のエッチングが進行
するので等方性エッチングになり易い。また、粒界でテ
ーパ部の形状が荒れる問題も生じ易くなる。本実施例で
はＢＣｌ3濃度６０％のばあいのＡｌテーパ角は図では
小さく見えるが、実際はテーパ部の形状が荒れて凹凸が
ひどく（テーパ角が一様でない）、パターンの直線性が
ないために使用できないものであった。したがって、Ｂ
Ｃｌ3濃度は８０〜１００％が好ましい。
【００６７】また、Ａｌの異方性エッチングを促進する
堆積性（デポ性）を有するガスとして、ＢＣｌ3以外に
ＳｉＣｌ4でも同様の効果が期待できる。
堆積性（デポ性）を有するガスとして、ＢＣｌ3以外に
ＳｉＣｌ4でも同様の効果が期待できる。
【００６８】［実施例４］本発明の基本的な考え方はレ
ジスト後退法にもとづくものである。したがって、マス
クであるレジストはＡｌエッチング中に同時にエッチン
グされる。
ジスト後退法にもとづくものである。したがって、マス
クであるレジストはＡｌエッチング中に同時にエッチン
グされる。
【００６９】図７は異方性エッチング時のレジストエッ
チングレートとＡｌエッチングレートの比（Ａｌ／レジ
スト選択比）から計算したＡｌテーパ角のエッチング前
のレジストテーパ角依存性を示す図である。Ａｌ／レジ
スト選択比が０．２、０．５、０．８、１．０、１．５
および２．０のものをそれぞれ４−１〜６とする。エッ
チング時のＡｌ／レジスト選択比が１のときは、Ａｌテ
ーパ角とエッチング前のレジストテーパ角とが同じにな
るが、Ａｌ／レジスト選択比が１以下では、Ａｌテーパ
化が促進される。逆にＡｌ／レジスト選択比が１以上で
はＡｌ垂直化が促進される。したがって、Ａｌ／レジス
ト選択比が１以下になるように、レジストのエッチング
レートを促進するエッチング条件がＡｌテーパ化に対し
て好ましい。
チングレートとＡｌエッチングレートの比（Ａｌ／レジ
スト選択比）から計算したＡｌテーパ角のエッチング前
のレジストテーパ角依存性を示す図である。Ａｌ／レジ
スト選択比が０．２、０．５、０．８、１．０、１．５
および２．０のものをそれぞれ４−１〜６とする。エッ
チング時のＡｌ／レジスト選択比が１のときは、Ａｌテ
ーパ角とエッチング前のレジストテーパ角とが同じにな
るが、Ａｌ／レジスト選択比が１以下では、Ａｌテーパ
化が促進される。逆にＡｌ／レジスト選択比が１以上で
はＡｌ垂直化が促進される。したがって、Ａｌ／レジス
ト選択比が１以下になるように、レジストのエッチング
レートを促進するエッチング条件がＡｌテーパ化に対し
て好ましい。
【００７０】レジストエッチングを促進する方法とし
て、エッチングガス中にレジストをエッチングするがＡ
ｌはエッチングしないＯ2、ＣＦ4、ＳＦ6などのガスを
添加することが考えられる。
て、エッチングガス中にレジストをエッチングするがＡ
ｌはエッチングしないＯ2、ＣＦ4、ＳＦ6などのガスを
添加することが考えられる。
【００７１】Ａｌテーパ角のエッチングガスにＣＦ4を
添加したばあいの効果を確認した。ポストベーク温度を
１８０℃とし、レジスト膜厚１．５μｍ、線幅５、１０
および５０μｍのものについて実験した（実験番号４−
７〜９）。ここではＣＦ4をＢＣｌ3およびＣｌ2の反応
ガスの全流量に対し約３０％添加した。結果を表１に示
す。
添加したばあいの効果を確認した。ポストベーク温度を
１８０℃とし、レジスト膜厚１．５μｍ、線幅５、１０
および５０μｍのものについて実験した（実験番号４−
７〜９）。ここではＣＦ4をＢＣｌ3およびＣｌ2の反応
ガスの全流量に対し約３０％添加した。結果を表１に示
す。
【００７２】
【表１】
【００７３】レジストエッチングレートを促進すること
により、Ａｌテーパ化がどの線幅でも促進されているこ
とがわかる。一般的なレジスト後退法ではレジストのエ
ッチングレートを促進するためにＯ2を添加するが、Ａ
ｌエッチングにおいては、反応ガスのＢＣｌ3とＯ2が反
応してＢの酸化物を形成して装置内発塵の原因となり、
素子欠陥が増えるため使用できない。したがって、レジ
ストエッチングレートを促進する同様の効果が期待でき
るＣＦ4またはＳＦ6などの含フッ素のガスを添加するこ
とが有効である。
により、Ａｌテーパ化がどの線幅でも促進されているこ
とがわかる。一般的なレジスト後退法ではレジストのエ
ッチングレートを促進するためにＯ2を添加するが、Ａ
ｌエッチングにおいては、反応ガスのＢＣｌ3とＯ2が反
応してＢの酸化物を形成して装置内発塵の原因となり、
素子欠陥が増えるため使用できない。したがって、レジ
ストエッチングレートを促進する同様の効果が期待でき
るＣＦ4またはＳＦ6などの含フッ素のガスを添加するこ
とが有効である。
【００７４】なお、この実施例のＡｌテーパドライエッ
チング法により、Ａｌテーパ角として約２０°という非
常に小さいテーパ角のＡｌＳｉＣｕ合金ゲートがえられ
ていた。
チング法により、Ａｌテーパ角として約２０°という非
常に小さいテーパ角のＡｌＳｉＣｕ合金ゲートがえられ
ていた。
【００７５】
【発明の効果】本発明によれば、レジストテーパ角を小
さくする条件、イオン性異方性エッチングの条件および
テーパ化促進条件を与えることにより、小さなテーパ角
のレジストパターンがＡｌに転写され、６０°以下のＡ
ｌのテーパ角をうることができる。したがって、Ａｌゲ
ート配線上に形成する膜の被覆性、ゲート絶縁膜の耐圧
およびＴＦＴ特性の改善に寄与しうるという効果を奏す
る。
さくする条件、イオン性異方性エッチングの条件および
テーパ化促進条件を与えることにより、小さなテーパ角
のレジストパターンがＡｌに転写され、６０°以下のＡ
ｌのテーパ角をうることができる。したがって、Ａｌゲ
ート配線上に形成する膜の被覆性、ゲート絶縁膜の耐圧
およびＴＦＴ特性の改善に寄与しうるという効果を奏す
る。
【図１】 Ａｌテーパ角およびレジストテーパ角の説明
図である。
図である。
【図２】 本発明の実施例１によるレジストテーパ角の
ポストベーク温度依存性を示す図である。
ポストベーク温度依存性を示す図である。
【図３】 本発明の実施例１によるＡｌテーパ角のレジ
スト塗布膜厚依存性を示す図である。
スト塗布膜厚依存性を示す図である。
【図４】 本発明の実施例１のレジスト感度曲線を示す
図である。
図である。
【図５】 本発明の実施例２によるＡｌテーパ角のエッ
チング時のガス圧力依存性を示す図である。
チング時のガス圧力依存性を示す図である。
【図６】 本発明の実施例３によるＡｌテーパ角のエッ
チング時のガス組成依存性を示す図である。
チング時のガス組成依存性を示す図である。
【図７】 本発明の実施例４のＡｌテーパ角のレジスト
テーパ角依存性を示す図である。
テーパ角依存性を示す図である。
【図８】 液晶ディスプレイのＴＦＴ構造を示す断面図
である。
である。
１ 基板、２ ゲート配線、３ ゲート絶縁膜、４ チ
ャネル、５ ソースドレイン、６ ソースドレイン電
極、７ 保護膜、８ Ａｌ、９ レジスト。
ャネル、５ ソースドレイン、６ ソースドレイン電
極、７ 保護膜、８ Ａｌ、９ レジスト。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3065 Ｈ０１Ｌ 21/302 Ｇ
Claims (14)
- 【請求項１】 所望の小さいＡｌテーパ角に対応した小
さいレジストテーパ角を有するレジストパターンをＡｌ
またはＡｌ合金膜上に形成する工程および該レジストパ
ターンを有するＡｌまたはＡｌ合金膜に異方性ドライエ
ッチングを行なう工程からなる、小さいＡｌテーパ角を
うるためのレジスト後退法にもとづくＡｌテーパドライ
エッチング方法。 - 【請求項２】 Ａｌテーパ角が６０°以下である請求項
１記載の方法。 - 【請求項３】 レジストテーパ角が８０°以下である請
求項１記載の方法。 - 【請求項４】 レジストパターン形成工程において、レ
ジスト現像後にレジストプリベーク温度以上の温度でポ
ストベークする請求項１記載のＡｌテーパドライエッチ
ング方法。 - 【請求項５】 レジストパターン形成工程において、塗
布したレジストの乾燥後の膜厚が１．５μｍ以下である
請求項１記載のＡｌテーパドライエッチング方法。 - 【請求項６】 レジストパターン形成工程において、露
光時の焦点位置が、露光機のレジストパターン線幅に対
する焦点範囲からはずれたものである請求項１記載のＡ
ｌテーパドライエッチング方法。 - 【請求項７】 レジストパターン形成工程において、露
光時の露光量が最適露光量より多いオーバー露光である
請求項１記載のＡｌテーパドライエッチング方法。 - 【請求項８】 レジストパターン形成工程において、露
光機の解像度が形成するレジストパターン線幅より低い
請求項１記載のＡｌテーパドライエッチング方法。 - 【請求項９】 レジストパターン形成工程において、レ
ジスト感度曲線におけるγ値が１．５以下である請求項
１記載のＡｌテーパドライエッチング方法。 - 【請求項１０】 ドライエッチング工程が、基板側に高
周波電力を印加する平行平板ＲＩＥ方式イオン性エッチ
ングまたは基板側に高周波電力を印加するプラズマエッ
チングで行なう請求項１記載のＡｌテーパドライエッチ
ング方法。 - 【請求項１１】 ドライエッチング工程におけるエッチ
ング時のガス圧力が３０ｍＴｏｒｒ以下である請求項１
０記載のＡｌテーパドライエッチング方法。 - 【請求項１２】 ドライエッチング工程において、エッ
チングガスのＢＣｌ3濃度が８０〜１００％である請求
項１０記載のＡｌテーパドライエッチング方法。 - 【請求項１３】 ドライエッチング工程において、エッ
チング時のＡｌのエッチングレートとレジストのエッチ
ングレートとの比が１．０以下である請求項１０記載の
Ａｌテーパドライエッチング方法。 - 【請求項１４】 ドライエッチング工程において、エッ
チングガスに含フッ素化合物のガスを添加する請求項１
０記載のＡｌテーパドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9509496A JP3574270B2 (ja) | 1996-04-17 | 1996-04-17 | Ａｌテーパドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9509496A JP3574270B2 (ja) | 1996-04-17 | 1996-04-17 | Ａｌテーパドライエッチング方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004133777A Division JP4361415B2 (ja) | 2004-04-28 | 2004-04-28 | Ａｌテーパドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09279367A true JPH09279367A (ja) | 1997-10-28 |
| JP3574270B2 JP3574270B2 (ja) | 2004-10-06 |
Family
ID=14128321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9509496A Expired - Lifetime JP3574270B2 (ja) | 1996-04-17 | 1996-04-17 | Ａｌテーパドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3574270B2 (ja) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046490A (en) * | 1998-08-10 | 2000-04-04 | Matsushita Electronics Corporation | Semiconductor device having a capacitor dielectric element and wiring layers |
| US6100100A (en) * | 1996-06-18 | 2000-08-08 | Matsushita Electronics Corporation | Method for manufacturing capacitor element |
| US6232131B1 (en) | 1998-06-24 | 2001-05-15 | Matsushita Electronics Corporation | Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps |
| JP2002033331A (ja) * | 2000-05-12 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2002057163A (ja) * | 2000-05-13 | 2002-02-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2002343769A (ja) * | 2001-05-16 | 2002-11-29 | Shin Etsu Chem Co Ltd | クロム系フォトマスクの形成方法 |
| WO2004093178A1 (ja) * | 2003-04-11 | 2004-10-28 | Hoya Corporation | クロム系薄膜のエッチング方法及びフォトマスクの製造方法 |
| JP2005303151A (ja) * | 2004-04-14 | 2005-10-27 | Nec Kagoshima Ltd | 有機マスクの形成方法及び該有機マスクを利用したパターン形成方法 |
| JP2007012970A (ja) * | 2005-07-01 | 2007-01-18 | Mejiro Precision:Kk | レジストパターンの断面形状を制御することができる露光装置及び露光方法 |
| JP2007173850A (ja) * | 2000-01-26 | 2007-07-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法および半導体装置を用いた電子機器 |
| JP2007318151A (ja) * | 2007-06-05 | 2007-12-06 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置の作製方法 |
| US7411211B1 (en) | 1999-07-22 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| JP2008197479A (ja) * | 2007-02-14 | 2008-08-28 | Bonmaaku:Kk | メタルマスク及びマスクの製造方法 |
| US7422934B2 (en) | 2000-06-05 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a light emitting device |
| US7422984B2 (en) | 2001-11-07 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7432211B2 (en) | 2004-04-28 | 2008-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR100867886B1 (ko) * | 1999-07-22 | 2008-11-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브 매트릭스 디스플레이 장치 제조 방법 |
| US7482274B2 (en) | 2001-07-27 | 2009-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| US7573069B2 (en) | 1999-04-30 | 2009-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7579270B2 (en) | 2003-10-03 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US7615825B2 (en) | 1999-09-17 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having tapered gate insulating film |
| JP2010113360A (ja) * | 2009-11-27 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置 |
| JP2011077532A (ja) * | 2010-11-10 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 配線の作製方法 |
| US7968890B2 (en) | 1999-07-22 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8056501B2 (en) | 2000-07-10 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Film forming apparatus and method of manufacturing light emitting device |
| JP2012019237A (ja) * | 2011-10-06 | 2012-01-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| USRE43471E1 (en) | 2000-05-13 | 2012-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2015079972A (ja) * | 2014-11-18 | 2015-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9041875B2 (en) | 1999-08-12 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
-
1996
- 1996-04-17 JP JP9509496A patent/JP3574270B2/ja not_active Expired - Lifetime
Cited By (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100100A (en) * | 1996-06-18 | 2000-08-08 | Matsushita Electronics Corporation | Method for manufacturing capacitor element |
| US6232131B1 (en) | 1998-06-24 | 2001-05-15 | Matsushita Electronics Corporation | Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps |
| US6046490A (en) * | 1998-08-10 | 2000-04-04 | Matsushita Electronics Corporation | Semiconductor device having a capacitor dielectric element and wiring layers |
| US8097884B2 (en) | 1999-04-30 | 2012-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7573069B2 (en) | 1999-04-30 | 2009-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7858987B2 (en) | 1999-04-30 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9045831B2 (en) | 1999-07-22 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method |
| US7626202B2 (en) | 1999-07-22 | 2009-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US8624253B2 (en) | 1999-07-22 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US7635865B2 (en) | 1999-07-22 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method |
| US9576981B2 (en) | 1999-07-22 | 2017-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate insulting film with thick portions aligned with a tapered gate electrode |
| US7411211B1 (en) | 1999-07-22 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US7968890B2 (en) | 1999-07-22 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7956359B2 (en) | 1999-07-22 | 2011-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US8624248B2 (en) | 1999-07-22 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8368076B2 (en) | 1999-07-22 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| KR100867886B1 (ko) * | 1999-07-22 | 2008-11-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브 매트릭스 디스플레이 장치 제조 방법 |
| US8258515B2 (en) | 1999-07-22 | 2012-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US9041875B2 (en) | 1999-08-12 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| US9640630B2 (en) | 1999-08-12 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| US7615825B2 (en) | 1999-09-17 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having tapered gate insulating film |
| JP2007173850A (ja) * | 2000-01-26 | 2007-07-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法および半導体装置を用いた電子機器 |
| JP2002033331A (ja) * | 2000-05-12 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| USRE43471E1 (en) | 2000-05-13 | 2012-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2002057163A (ja) * | 2000-05-13 | 2002-02-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7422934B2 (en) | 2000-06-05 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a light emitting device |
| US8647706B2 (en) | 2000-07-10 | 2014-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Film forming apparatus and method of manufacturing light emitting device |
| US8056501B2 (en) | 2000-07-10 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Film forming apparatus and method of manufacturing light emitting device |
| JP2002343769A (ja) * | 2001-05-16 | 2002-11-29 | Shin Etsu Chem Co Ltd | クロム系フォトマスクの形成方法 |
| US10854636B2 (en) | 2001-07-27 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| US9153352B2 (en) | 2001-07-27 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| US9917107B2 (en) | 2001-07-27 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| US8173478B2 (en) | 2001-07-27 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing metal wiring and method of manufacturing semiconductor device |
| US7482274B2 (en) | 2001-07-27 | 2009-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| US8597427B2 (en) | 2001-11-07 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7422984B2 (en) | 2001-11-07 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7575692B2 (en) | 2003-04-11 | 2009-08-18 | Hoya Corporation | Method for etching chromium thin film and method for producing photomask |
| WO2004093178A1 (ja) * | 2003-04-11 | 2004-10-28 | Hoya Corporation | クロム系薄膜のエッチング方法及びフォトマスクの製造方法 |
| US7579270B2 (en) | 2003-10-03 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US7807341B2 (en) | 2004-04-14 | 2010-10-05 | Nec Lcd Technologies, Ltd. | Method for forming organic mask and method for forming pattern using said organic mask |
| JP2005303151A (ja) * | 2004-04-14 | 2005-10-27 | Nec Kagoshima Ltd | 有機マスクの形成方法及び該有機マスクを利用したパターン形成方法 |
| US7432211B2 (en) | 2004-04-28 | 2008-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2007012970A (ja) * | 2005-07-01 | 2007-01-18 | Mejiro Precision:Kk | レジストパターンの断面形状を制御することができる露光装置及び露光方法 |
| JP2008197479A (ja) * | 2007-02-14 | 2008-08-28 | Bonmaaku:Kk | メタルマスク及びマスクの製造方法 |
| JP2007318151A (ja) * | 2007-06-05 | 2007-12-06 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置の作製方法 |
| JP2010113360A (ja) * | 2009-11-27 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置 |
| JP2011077532A (ja) * | 2010-11-10 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 配線の作製方法 |
| JP2012019237A (ja) * | 2011-10-06 | 2012-01-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2015079972A (ja) * | 2014-11-18 | 2015-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3574270B2 (ja) | 2004-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3574270B2 (ja) | Ａｌテーパドライエッチング方法 | |
| US8658532B2 (en) | Method and material for forming a double exposure lithography pattern | |
| US7759253B2 (en) | Method and material for forming a double exposure lithography pattern | |
| KR940007451B1 (ko) | 박막트랜지스터 제조방법 | |
| US6255035B1 (en) | Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices | |
| US20070037410A1 (en) | Method for forming a lithography pattern | |
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH09251988A (ja) | 中間層の一部を除去する中間層リソグラフィ法 | |
| JP2003282550A (ja) | 半導体素子の製造方法 | |
| JPH09127707A (ja) | レジストパターンの形成方法 | |
| CN109786335B (zh) | 阵列基板结构的制备方法、阵列基板及显示面板 | |
| JP3248072B2 (ja) | 酸化膜エッチング方法 | |
| JPH0778758A (ja) | エッチング中の線幅制御を含む集積回路の作製方法 | |
| JPH09237777A (ja) | 上部層の一部を除去する中間層リソグラフィ法 | |
| JP4361415B2 (ja) | Ａｌテーパドライエッチング方法 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPH07130751A (ja) | アルミ系金属膜のパターニング方法 | |
| US6398974B1 (en) | Method of forming an electrode for a thin film transistor | |
| JP2913737B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN113424302B (zh) | 薄膜晶体管及其制造方法、显示面板和显示装置 | |
| JPH10214773A (ja) | 半導体装置の製造方法 | |
| US6583037B2 (en) | Method for fabricating gate of semiconductor device | |
| JP3312541B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH053181A (ja) | ドライエツチング方法 | |
| JPH09181077A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040701 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070709 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |