JPH09281169A - 計測装置 - Google Patents

Abstract

(57)【要約】 【課題】 半導体素子等の被試験素子の電気的特性を計
測する計測装置において、被試験素子の破壊の危険性を
確実に防止するとともに、計器回路を構成するためのマ
トリックスリレー回路の個々のスイッチング素子の応答
時間を計測する手間を大幅に省くようにする。 【解決手段】 リレー駆動回路３からのリレー駆動信号
に応じて時間計測の開始信号を生成するとともに、この
リレー駆動信号により駆動されるスイッチング素子Ｋ₉
〜Ｋ₂₄のスイッチング動作に応じて時間計測の停止信号
を生成する計測補助回路９と、この計測補助回路９から
の前記開始信号入力からび停止信号入力までの時間を計
測して各スイッチング素子Ｋ₉〜Ｋ₂₄の応答時間Δt₁を
決定する時間計測回路１０とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子等の電
気的特性を計測する計測装置に係り、特には自己診断機
能を付加することにより、高精度を維持し、調整や保守
の信頼性を向上させるようにした技術に関する。

【０００２】

【従来の技術】各種の電気素子について、その電気的特
性の計測、評価、判定を行う場合には、その電気的特性
を調べる上で要求される種々の計測項目を予め設定し、
これらの各計測項目に応じた所要の計測結果が得られる
ように、電源、電圧計、電流計等の接続を、予め定めら
れたシーケンスに従って組み替える必要がある。

【０００３】そのため、従来は、図５および図６に示す
ような構成の計測装置が提供されている。

【０００４】すなわち、この計測装置は、計測対象とな
る各種の電気素子(以下、これを被試験素子と称する)５
の電気的特性の計測に適合した計測回路を構成するため
の制御を行うシステム制御部(ＣＰＵ)１と、このシステ
ム制御部１からの指令に応じてリレー駆動信号を出力す
るリレー駆動回路３と、このリレー駆動回路３からのリ
レー駆動信号によって接続が切り換えられるマトリック
スリレー回路４と、このマトリックスリレー回路４の接
続切換により被試験素子５の電気的特性を計測する計器
部２とを備えており、計器部２は、定電流源６、定電圧
源(図示せず)、電圧計７、電流計(図示せず)等を含み、
また、マトリックスリレー回路４は、スイッチング素子
Ｋ(図６ではＫ₁〜Ｋ₈のみ示す)をマトリックス配置して
構成されている。

【０００５】次に、この構成の計測装置を用いて、一つ
の被試験素子(図６に示す例ではダイオード)５の特性を
計測する場合のシーケンスについて説明する。

【０００６】まず、図６(a)に示すように、この被試験
素子５をマトリックス回路４に接続する。

【０００７】続いて、システム制御回路１は被試験素子
５の計測項目に応じた計測条件を計器部２に与えること
により、計器部２を構成する定電流源６や電圧計７が所
定のレンジに設定される。

【０００８】次いで、システム制御回路１は、被試験素
子５の計測項目に応じた計測回路を構成するための条件
をリレー駆動回路３に与える。すると、これに応じてリ
レー駆動回路３は、図７のタイミングチャートに示すよ
うに、マトリックスリレー回路４に対して各リレー駆動
信号Ｓ₁〜Ｓ₄を同一のタイミングで出力する。このリレ
ー駆動信号Ｓ₁〜Ｓ₄によってマトリックスリレー回路４
の符号Ｋ₁，Ｋ₄，Ｋ₄，Ｋ₈で示す各スイッチング素子の
接点がΔt₁後にオン状態に切り換えられて、図６(b)に
示すような計測回路が構成され、被試験素子５の計測が
可能な状態となる。

【０００９】そこで、引き続いて、リレー駆動回路３か
らは、各リレー駆動信号Ｓ₁〜Ｓ₄の出力タイミングより
もΔt₂だけ遅れた時刻に定電流源出力信号Ｓ₅が出力さ
れ、さらにΔt₃だけ遅れた時刻に電圧計測定信号Ｓ₆が
出力されて被試験素子５の電圧値が計測される。

【００１０】

【発明が解決しようとする課題】上述のように、被試験
素子５に対する各種の計測項目に適合した条件に従って
計測回路を構成する場合、その計測誤差を低減する上で
は、電流を流す経路の電圧降下分を最小にする必要があ
る。

【００１１】そのため、マトリックスリレー回路４を構
成する各スイッチング素子Ｋとしては、通常、最小の接
点抵抗値をもつリードリレーが使用される。

【００１２】しかし、各リードリレーＫは、マグネット
コイルと機械的接点とで構成されているために、リレー
駆動信号Ｓ₁〜Ｓ₄に応答して接点がオンあるいはオフす
るのに要する時間(以下、これを応答時間と称する)Δt₁
が他のスイッチング素子よりも長くかかる。しかも、個
々のリードリレーＫの接点開閉の応答時間Δt₁は、図７
では全て一定としているが、実際には、各リードリレー
Ｋごとに０.５ms〜１.００ms程度のばらつきがある。

【００１３】さらに、各リードリレーＫは、そのオン・
オフされる動作回数が増加するのに伴って応答特性が劣
化して、応答時間Δt₁が次第に長くなる。

【００１４】このように、個々のリードリレーＫは、そ
の応答時間Δt₁にばらつきがあり、しかも、その応答時
間Δt₁はリードリレーＫの使用回数が増加するに伴って
長くなるため、応答時間Δt₁が初期の状態よりも大幅に
増加した場合には、被試験素子５に対して悪影響を与え
ることになる。

【００１５】たとえば、リレー駆動信号Ｓ₁〜Ｓ₄に応答
して動作すべきリードリレーＫ₁，Ｋ₄，Ｋ₅，Ｋ₈の内、
ある一つのリードリレーたとえばＫ₁の応答時間Δt₁が
長くなって、定電流源出力信号Ｓ₅が出力されるタイミ
ングよりも遅くなった場合(Δt₂＜Δt₁の場合)には、図
８に示すように、このリードリレーＫ₁がオンするより
も先に定電流源出力信号Ｓ₅が出力されることになる。

【００１６】つまり、この定電流源出力信号Ｓ₅が出力
された時点では、図６(a)のＫ₄，Ｋ₅，Ｋ₈の各リードリ
レーはオンされているが、Ｋ₁のリードリレーはオフの
ままであるから、定電流源６は、無負荷状態となって電
源能力の最大まで電圧が上昇する。

【００１７】この状態から、次にリードリレーＫ₁の接
点が閉じてオンになると、被試験素子５の端子間には、
一時的に定格以上の過電圧が印加されるために、被試験
素子５が破壊される危険性がある。

【００１８】このような不都合を回避するためには、被
試験素子５の計測を開始する前に、予めマトリックスリ
レー回路４に組み込まれた各リードリレーＫの応答時間
Δt₁をその都度調べる必要がある。そのため、従来は、
個々のリードリレーＫを取り外した上で、図９に示すよ
うな専用の計測回路を用いて、その応答時間Δt₁をオシ
ロスコープで観測して評価を行っていた。

【００１９】すなわち、図１０に示すように、一つのリ
ードリレーＫのコイル側の入力端子inに対して駆動信号
Ｓaを入力し、これに応じてリードリレーＫの接点側に
接続された出力端子outから出力される接点信号Ｓbをオ
シロスコープで観測して、両信号Ｓa，Ｓbから応答時間
Δt₁を調べている。

【００２０】しかし、このような評価の仕方は、個々の
リードリレーＫの取り外し、取り付け作業が必要となる
ため、極めて手間と時間がかかり煩雑となっていた。

【００２１】本発明は、上記の問題点を解決するために
なされたもので、マトリックスリレー回路を構成する各
スイッチング素子の応答時間の遅れを自己診断する機能
を付加して、被試験素子の破壊の危険性を確実に防止す
るとともに、個々のスイッチング素子の応答時間を計測
する手間を大幅に省けるようにすることを課題とする。

【００２２】

【課題を解決するための手段】本発明は、上記の課題を
解決するため、被試験素子の電気的特性の計測に適合し
た計測回路を構成するための制御を行うシステム制御回
路と、このシステム制御回路からの指令に応じてリレー
駆動信号を出力するリレー駆動回路と、このリレー駆動
回路からのリレー駆動信号によって接続が切り換えられ
るマトリックスリレー回路とを備え、前記マトリックス
リレー回路は、複数のスイッチング素子をマトリックス
配置してなり、これらの各スイッチング素子の接続切換
により構成される計測回路によって前記被試験素子の電
気的特性を計測する計測装置において、次の構成を採用
している。

【００２３】すなわち、本願発明の計測装置は、リレー
駆動回路からのリレー駆動信号に応じて時間計測の開始
信号を生成するとともに、このリレー駆動信号により駆
動されるスイッチング素子のスイッチング動作に応じて
時間計測の停止信号を生成する計測補助回路と、この計
測補助回路からの前記開始信号入力から停止信号入力ま
での時間を計測して各スイッチング素子の応答時間を決
定する時間計測回路とを含む。

【００２４】この構成により、計測装置内部のマトリッ
クスリレー回路を構成する各スイッチング素子の応答時
間を計測することが可能となり、被試験素子の破壊の危
険性を防止でき、しかも、個々のスイッチング素子の応
答時間を計測する手間を大幅に省くことができる。

【００２５】

【発明の実施の形態】図１は本発明の計測装置の全体構
成を示すブロック図、図２は同計測装置の要部の詳細を
示す構成図である。

【００２６】この実施形態の計測装置は、システム制御
部(ＣＰＵ)１、計器部２、リレー駆動回路３、およびマ
トリックスリレー回路４を備えており、計器部２は、定
電流源、定電圧源、電圧計、電流計(いずれも図示せず)
等を含み、また、マトリックスリレー回路４は、スイッ
チング素子としてのリードリレーＫ(図２ではＫ₉〜
Ｋ₂₄)をマトリックス配置して構成されている点は、図
５および図６に示した従来例の場合と同様であるから、
詳しい説明は省略する。

【００２７】この実施形態の特徴は、上記の構成に対し
て、さらに計測補助回路９および時間計測回路１０を付
加し、マトリックスリレー回路４を構成する各リードリ
レーＫの応答時間Δt₁を自己診断できるようにしている
ことである。

【００２８】すなわち、本例の計測補助回路９は、リレ
ー駆動回路からのリレー駆動信号に応じて時間計測の開
始信号Ａを生成するとともに、このリレー駆動信号によ
り駆動されるリードリレーＫのスイッチング動作に応じ
て時間計測の停止信号Ｂを生成するものであって、本例
では、マトリックスリレー回路４の各行を選択するマト
リックスライン選択回路１２、リレー駆動回路３からの
リレー駆動信号を入力するオアゲート１３、２つのコン
パレータ１４，１５、および抵抗Ｒ_L，Ｒ₁〜Ｒ₄を備え
て構成されている。

【００２９】また、時間計測回路１０は、この計測補助
回路９からの開始信号Ａの入力から停止信号Ｂの入力ま
での時間を計測して各リードリレーＫの応答時間を決定
するものであって、本例では、時間計測カウンタ１１で
構成されている。

【００３０】次に、この計測装置において、マトリック
スリレー回路４を構成する一つのリードリレー(ここで
はＫ₉)の応答時間Δt₁を確認する場合のシーケンスにつ
いて図３に示すタイミングチャートを参照して説明す
る。

【００３１】いま、リードリレーＫ₉の応答時間Δt₁の
評価判定を行う確認モードが選択された場合、システム
制御部１は、計器部２の定電圧源Ｖ_SIを利用して所定の
定電圧(本例では５Ｖ)を出力するとともに、マトリック
スライン選択回路１２を制御して評価対象となるリード
リレーＫ₉が含まれる第１行目のラインＬ₁を選択する。
これにより、定電圧源Ｖ_SIからの定電圧(５Ｖ)が抵抗Ｒ
_Lおよびマトリックスライン選択回路１２を介してマト
リックスリレー回路４の第１ライン目の各リードリレー
Ｋ₉〜Ｋ₁₂の接点に加わる。

【００３２】この状態で、引き続いて、システム制御部
１は、リレー駆動回路３を制御して第１列目の最下行の
リードリレーＫ₂₁に対してリレー駆動信号を出力して、
このリードリレーＫ₂₁の接点を閉じるとともに、マトリ
ックスライン選択回路１２を制御してこのリードリレー
Ｋ₂₁が含まれる第４行目のラインＬ₄を選択する。

【００３３】これにより、図４に示す回路が構成され
る。この場合、リードリレーＫ₂₁はオンして定電流源Ｖ
_SIの負側に接続されているが、リードリレーＫ₉は未だ
オフした状態で定電圧源Ｖ_SIからの定電圧(５Ｖ)がその
まま印加された状態になっている。

【００３４】次いで、システム制御部１は、時間計測回
路１０を構成する時間計測カウンタ１１のカウント内容
をリセットして開始信号待ちの状態にする。

【００３５】続いて、システム制御部１は、この計測待
ちの状態から、リレー駆動回路３を制御して評価対象と
なるリードリレーＫ₉に対してリレー駆動信号を出力す
る。

【００３６】このリレー駆動信号によって評価対象とな
るリードリレーＫ₉が駆動されるとともに、このリレー
駆動信号は、計測補助回路９の一方のコンパレータ１５
の正相端子(＋)に入力される。

【００３７】このコンパレータ１５の逆相端子(−)に
は、分圧抵抗Ｒ₃，Ｒ₄により決定される基準電圧が印加
されており、リレー駆動信号がこの基準電圧よりも大き
い場合には、コンパレータ１５の出力はハイレベルから
ローレベルに反転し、このレベル反転した信号が時間計
測回路１０を構成する時間計測カウンタ１４に対して時
間計測の開始信号Ａとして入力される。これにより、時
間計測カウンタ１１がカウント動作を開始する。

【００３８】上記のように、リードリレーＫ₉は、リレ
ー駆動信号によってある応答時間Δt₁の経過後にその接
点が閉じられるが、この接点のオンによりマトリックス
リレー回路４の第１行目のラインＬ₁が接地された状態
となるため、抵抗Ｒ_Lの一端側の電圧が降下し、この電
圧降下した信号が計測補助回路９の他方のコンパレータ
１４の逆相端子(−)に接点信号として入力される。

【００３９】このコンパレータ１４の正相端子(＋)に
は、分圧抵抗Ｒ₁，Ｒ₂により決定される基準電圧が印加
されており、接点信号がこの基準電圧よりも小さくなっ
た場合には、コンパレータ１４の出力はローレベルから
ハイレベルに反転し、このレベル反転した信号が時間計
測回路１０を構成する時間計測カウンタ１４に対して時
間計測の停止信号Ｂとして入力される。これにより、時
間計測カウンタ１１がカウント動作を停止する。

【００４０】したがって、時間計測カウンタ１１が一方
のコンパレータ１５からの開始信号Ａ入力によりカウン
ト動作を開始してから、他方のコンパレータ１４からの
停止信号Ｂ入力によりカウント動作を停止するまで計測
した時間が、リレー駆動信号に応答してリードリレーの
接点がオンあるいはオフするのに要する時間、すなわち
応答時間Δt₁に相当することになる。そして、この応答
時間Δt₁がシステム制御部１によって認識され、計器部
２の図示しない表示器等に表示される。

【００４１】なお、上記の実施形態では、一つのリード
リレーＫ₉の応答時間Δt₁のみを評価対象とする場合に
ついて説明したが、このシーケンスを各リードリレーＫ
₉〜Ｋ₂₄ごとに繰り返すようにすれば、全てのリードリ
レーＫ₉〜Ｋ₂₄の応答時間Δt₁を連続して診断すること
が可能となる。

【００４２】

【発明の効果】本発明によれば、次の効果を奏する。

【００４３】(１) 請求項１記載の構成の発明では、マ
トリックス回路を構成する各スイッチング素子の応答時
間の遅れを自己診断することができるので、被試験素子
の破壊の危険性が確実に防止できるとともに、スイッチ
ング素子の応答時間を計測する手間も従来に比べて大幅
に省略できるようになる。

【００４４】(２) 請求項２記載の発明では、請求項１
記載の効果に加えて、マトリックスリレー回路のスイッ
チング素子としてリードリレーを使用しているので、電
流を流す経路の電圧降下分を最小にすることができ、そ
の計測誤差を低減することができる。

【図面の簡単な説明】

【図１】本発明の実施形態に係る計測装置の全体構成を
示すブロック図である。

【図２】図１の計測装置の要部の詳細を示す構成図であ
る。

【図３】図１の計測装置において、リードリレーの応答
時間を計測する動作説明に供するタイミングチャートで
ある。

【図４】図１の計測装置のマトリックスリレー回路のリ
ードリレーの応答時間を計測する場合に構成される回路
図である。

【図５】従来の計測装置の全体構成を示すブロック図で
ある。

【図６】図５の計測装置を使用して被試験素子の電気的
特性を調べる場合に構成される回路図である。

【図７】図５の計測装置において、被試験素子の電気的
特性を調べる場合の動作説明に供するタイミングチャー
トである。

【図８】図５の計測装置において、リードリレーの応答
時間が長くなった場合の不都合を説明するために供する
タイミングチャートである。

【図９】リードリレーの応答時間を計測する専用の計測
回路の構成図である。

【図１０】図９の計測回路を使用したリードリレーの応
答時間の計測動作の説明に供するタイミングチャートで
ある。

【符号の説明】

１…システム制御部、２…計器部、３…リレー駆動回
路、４…マトリックスリレー回路、５…被試験素子、９
…計測補助回路、１０…時間計測回路、Ｋ₉〜Ｋ₂₄…ス
イッチング素子(リードリレー)。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 被試験素子の電気的特性の計測に適合し
   た計測回路を構成するための制御を行うシステム制御回
   路と、このシステム制御回路からの指令に応じてリレー
   駆動信号を出力するリレー駆動回路と、このリレー駆動
   回路からのリレー駆動信号によって接続が切り換えられ
   るマトリックスリレー回路とを備え、前記マトリックス
   リレー回路は、複数のスイッチング素子をマトリックス
   配置してなり、これらの各スイッチング素子の接続切換
   により構成される計測回路によって前記被試験素子の電
   気的特性を計測する計測装置において、 リレー駆動回路からのリレー駆動信号に応じて時間計測
   の開始信号を生成するとともに、このリレー駆動信号に
   より駆動されるスイッチング素子のスイッチング動作に
   応じて時間計測の停止信号を生成する計測補助回路と、 この計測補助回路からの前記開始信号入力から停止信号
   入力までの時間を計測して各スイッチング素子の応答時
   間を決定する時間計測回路と、 を含むことを特徴とする計測装置。
2. 【請求項２】 請求項１記載の計測装置において、 前記スイッチング素子はリードリレーであることを特徴
   とする計測装置。