JPH09282346A - セル消費電流特性算出システム - Google Patents
セル消費電流特性算出システムInfo
- Publication number
- JPH09282346A JPH09282346A JP8091401A JP9140196A JPH09282346A JP H09282346 A JPH09282346 A JP H09282346A JP 8091401 A JP8091401 A JP 8091401A JP 9140196 A JP9140196 A JP 9140196A JP H09282346 A JPH09282346 A JP H09282346A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- circuit
- power supply
- input terminal
- current consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】内部記憶を備えたセルにおいて、出力端子の信
号値又は内部記憶の状態が変化する場合のセルの消費電
流特性を算出する。 【解決手段】真理値表作成装置２２はスタティックシミ
ュレーション装置２１によるシミュレーション結果に基
づいてセルの入力端子の信号値のすべての組み合わせの
真理値表を作成する。入力端子条件設定装置２３は真理
値表を入力し、１つの入力端子の信号変化に基づいて出
力端子の信号値または内部記憶の状態が変化する入力端
子の信号値の組み合わせを求める。測定回路付加装置２
５はセルの消費電流特性を測定するための回路を該セル
に付加する。回路シミュレーション装置２６は付加され
た回路に基づいてセルのシミュレーションを行い、セル
特性抽出装置２７は回路シミュレーション結果からセル
の消費電流特性を抽出する。
号値又は内部記憶の状態が変化する場合のセルの消費電
流特性を算出する。 【解決手段】真理値表作成装置２２はスタティックシミ
ュレーション装置２１によるシミュレーション結果に基
づいてセルの入力端子の信号値のすべての組み合わせの
真理値表を作成する。入力端子条件設定装置２３は真理
値表を入力し、１つの入力端子の信号変化に基づいて出
力端子の信号値または内部記憶の状態が変化する入力端
子の信号値の組み合わせを求める。測定回路付加装置２
５はセルの消費電流特性を測定するための回路を該セル
に付加する。回路シミュレーション装置２６は付加され
た回路に基づいてセルのシミュレーションを行い、セル
特性抽出装置２７は回路シミュレーション結果からセル
の消費電流特性を抽出する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路のレ
イアウト設計に使用されるセルの消費電流特性算出に関
する。
イアウト設計に使用されるセルの消費電流特性算出に関
する。
【０００２】近年、半導体回路の高集積化、高速化がま
すます進められているが、これに伴い、半導体回路の低
消費電力化が要求されている。そこで半導体回路の論理
シミュレーションの結果に基づいて半導体回路の消費電
力を算出する装置が提供され、半導体回路の開発段階に
おいてその半導体回路の消費電力が算出されている。こ
の消費電力算出装置は半導体回路を構成する種々のセル
の動作時の消費電力を、該セルの消費電流特性に基づい
て求めている。そのため、種々のセルの消費電流特性を
用意しておく必要がある。
すます進められているが、これに伴い、半導体回路の低
消費電力化が要求されている。そこで半導体回路の論理
シミュレーションの結果に基づいて半導体回路の消費電
力を算出する装置が提供され、半導体回路の開発段階に
おいてその半導体回路の消費電力が算出されている。こ
の消費電力算出装置は半導体回路を構成する種々のセル
の動作時の消費電力を、該セルの消費電流特性に基づい
て求めている。そのため、種々のセルの消費電流特性を
用意しておく必要がある。
【０００３】
【従来の技術】従来では、これらのセルの消費電流特性
は、セル特性算出装置を用い、セルの１つの入力端子の
入力信号の変化に基づいて出力端子の出力信号が変化す
るパスにおいて、入力信号が変化する入力端子条件毎に
算出されていた。
は、セル特性算出装置を用い、セルの１つの入力端子の
入力信号の変化に基づいて出力端子の出力信号が変化す
るパスにおいて、入力信号が変化する入力端子条件毎に
算出されていた。
【０００４】また、セルの消費電流特性の算出において
は、電流の所定時間の総和が電荷となることから、セル
の動作時の消費電力を、セルの負荷容量を充放電する消
費電力と考え、一般式Ｑ＝ＣＶに基づいて求めていた。
なお、Ｑは電荷、Ｃは負荷容量、Ｖは電圧である。
は、電流の所定時間の総和が電荷となることから、セル
の動作時の消費電力を、セルの負荷容量を充放電する消
費電力と考え、一般式Ｑ＝ＣＶに基づいて求めていた。
なお、Ｑは電荷、Ｃは負荷容量、Ｖは電圧である。
【０００５】ところが、内部記憶を備えた順序回路等の
セルの消費電流特性は、パスの消費電流特性以外に、内
部記憶の状態が変化するときのセルの入力端子条件につ
いても算出する必要が生じてきた。
セルの消費電流特性は、パスの消費電流特性以外に、内
部記憶の状態が変化するときのセルの入力端子条件につ
いても算出する必要が生じてきた。
【０００６】加えて、近年の半導体回路の微細化によっ
てセルの負荷容量が小さくなるとともに、低消費電力化
によってセルの動作時の消費電力はセルの負荷容量の充
放電のみでなく、無視されていたセル内の消費電流も考
慮しなければならなくなってきた。また、１つの入力端
子の信号変化に基づいて出力端子の信号が変化するパス
の消費電流のみでなく、セルの出力が変換しない場合に
ついてもセルの入力端子状態毎に算出する必要が生じて
きた。
てセルの負荷容量が小さくなるとともに、低消費電力化
によってセルの動作時の消費電力はセルの負荷容量の充
放電のみでなく、無視されていたセル内の消費電流も考
慮しなければならなくなってきた。また、１つの入力端
子の信号変化に基づいて出力端子の信号が変化するパス
の消費電流のみでなく、セルの出力が変換しない場合に
ついてもセルの入力端子状態毎に算出する必要が生じて
きた。
【０００７】さらに、外部からの入力電圧がセル内部の
電圧と異なる場合や、セルの出力端子がドットしていて
コンフリクトする場合の消費電流も考慮する必要があ
る。また、セルの消費電流特性を算出するために半導体
回路の論理シミュレーションを実行する。ところが、こ
の論理シミュレーションにおいて半導体回路のセル数が
多いため、論理シミュレーションには膨大な時間が必要
となる。
電圧と異なる場合や、セルの出力端子がドットしていて
コンフリクトする場合の消費電流も考慮する必要があ
る。また、セルの消費電流特性を算出するために半導体
回路の論理シミュレーションを実行する。ところが、こ
の論理シミュレーションにおいて半導体回路のセル数が
多いため、論理シミュレーションには膨大な時間が必要
となる。
【０００８】
【発明が解決しようとする課題】本発明は上記問題点を
解決するためになされたものであって、その目的は、内
部記憶を備えた順序回路等のセルにおいて、入力端子か
ら出力端子への変化するパス以外に、内部記憶の状態が
変化する場合の入力端子条件についてのセルの消費電流
特性を算出することにある。
解決するためになされたものであって、その目的は、内
部記憶を備えた順序回路等のセルにおいて、入力端子か
ら出力端子への変化するパス以外に、内部記憶の状態が
変化する場合の入力端子条件についてのセルの消費電流
特性を算出することにある。
【０００９】また、本発明の目的は、セル消費電流特性
を、セル内の消費電流や、動作コンディション毎の特
性、入力信号の電圧値がセルの内部電圧の値と異なる場
合や、出力端子がコンフリクトする場合を考慮して算出
することにある。
を、セル内の消費電流や、動作コンディション毎の特
性、入力信号の電圧値がセルの内部電圧の値と異なる場
合や、出力端子がコンフリクトする場合を考慮して算出
することにある。
【００１０】さらに、本発明の目的は、セル消費電流特
性を算出するために、セルの回路シミュレーションに要
する時間を削減することにある。
性を算出するために、セルの回路シミュレーションに要
する時間を削減することにある。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
め、請求項１の発明では、トランジスタにて設計され、
かつ、半導体回路のレイアウト設計に使用されるセルの
消費電流特性を算出するためのシステムであって、セル
のスケマティック回路情報を入力して該セルのスタティ
ックシミュレーションを行うスタティックシミュレーシ
ョン装置と、スタティックシミュレーション装置のシミ
ュレーション結果に基づいてセルのすべての入力端子の
信号値の組み合わせに関する真理値表を作成する真理値
表作成装置と、真理値表を入力し、セルの１つの入力端
子の入力信号の変化に基づいて出力端子の信号値または
内部記憶の状態が変化する入力端子の信号値の組み合わ
せよりなる動作コンディションを求める入力端子条件設
定装置と、セルの消費電流特性を測定するための回路を
該セルに付加する測定回路付加装置と、セルに付加され
た回路に基づいてセルの回路シミュレーションを実行す
る回路シミュレーション装置と、回路シミュレーション
装置によるシミュレーション結果に基づいて、セルの消
費電流特性を抽出するセル特性抽出装置とを設けた。
め、請求項１の発明では、トランジスタにて設計され、
かつ、半導体回路のレイアウト設計に使用されるセルの
消費電流特性を算出するためのシステムであって、セル
のスケマティック回路情報を入力して該セルのスタティ
ックシミュレーションを行うスタティックシミュレーシ
ョン装置と、スタティックシミュレーション装置のシミ
ュレーション結果に基づいてセルのすべての入力端子の
信号値の組み合わせに関する真理値表を作成する真理値
表作成装置と、真理値表を入力し、セルの１つの入力端
子の入力信号の変化に基づいて出力端子の信号値または
内部記憶の状態が変化する入力端子の信号値の組み合わ
せよりなる動作コンディションを求める入力端子条件設
定装置と、セルの消費電流特性を測定するための回路を
該セルに付加する測定回路付加装置と、セルに付加され
た回路に基づいてセルの回路シミュレーションを実行す
る回路シミュレーション装置と、回路シミュレーション
装置によるシミュレーション結果に基づいて、セルの消
費電流特性を抽出するセル特性抽出装置とを設けた。
【００１２】請求項２の発明では、測定回路付加装置
は、セルの各電源端子に電源及びグランドをそれぞれ接
続し、動作コンディションに基づき、パスの入力端子に
入力波形を印加し、パスの出力端子に負荷容量を設定し
てグランドに接地し、パス以外の入力端子に信号値に相
当する電圧を印加し、各電源端子に流れる電流をそれぞ
れ測定させるものとした。
は、セルの各電源端子に電源及びグランドをそれぞれ接
続し、動作コンディションに基づき、パスの入力端子に
入力波形を印加し、パスの出力端子に負荷容量を設定し
てグランドに接地し、パス以外の入力端子に信号値に相
当する電圧を印加し、各電源端子に流れる電流をそれぞ
れ測定させるものとした。
【００１３】請求項３の発明では、測定回路付加装置
は、セルの各電源端子に電源及びグランドをそれぞれ接
続し、動作コンディションにおける入力端子コンディシ
ョンに基づき、入力端子に信号値に相当する電圧をそれ
ぞれ印加し、各電源端子に流れる電流をそれぞれ測定さ
せるものとした。
は、セルの各電源端子に電源及びグランドをそれぞれ接
続し、動作コンディションにおける入力端子コンディシ
ョンに基づき、入力端子に信号値に相当する電圧をそれ
ぞれ印加し、各電源端子に流れる電流をそれぞれ測定さ
せるものとした。
【００１４】請求項４の発明では、測定回路付加装置
は、セルの各電源端子に電源及びグランドをそれぞれ接
続し、セルにおける各入力端子に印加する電圧をグラン
ドから電源に変化させ、各電源端子に流れる電流をそれ
ぞれ測定させるものとした。
は、セルの各電源端子に電源及びグランドをそれぞれ接
続し、セルにおける各入力端子に印加する電圧をグラン
ドから電源に変化させ、各電源端子に流れる電流をそれ
ぞれ測定させるものとした。
【００１５】請求項５の発明では、測定回路付加装置
は、セルの各電源端子に電源及びグランドをそれぞれ接
続し、動作コンディションに基づき、パスの出力端子に
印加する電圧をグランドから電源に変化させ、第１の電
源端子又は第２の電源端子に流れる電流を測定させるも
のとした。
は、セルの各電源端子に電源及びグランドをそれぞれ接
続し、動作コンディションに基づき、パスの出力端子に
印加する電圧をグランドから電源に変化させ、第１の電
源端子又は第２の電源端子に流れる電流を測定させるも
のとした。
【００１６】請求項６の発明では、スタティックシミュ
レーション装置のシミュレーション結果に基づき、セル
を構成するトランジスタのうち動作しているトランジス
タのみでセルを再構成するトランジスタ回路再構成装置
を備え、測定回路付加装置は、トランジスタ回路再構成
装置によって再構成されたセルに消費電流特性を測定す
るための回路を付加するものとした。
レーション装置のシミュレーション結果に基づき、セル
を構成するトランジスタのうち動作しているトランジス
タのみでセルを再構成するトランジスタ回路再構成装置
を備え、測定回路付加装置は、トランジスタ回路再構成
装置によって再構成されたセルに消費電流特性を測定す
るための回路を付加するものとした。
【００１７】（作用）請求項１〜５の発明によれば、内
部記憶の状態を考慮して入力端子の信号値の組み合わせ
よりなる動作コンディションを決定することにより、よ
り詳細なセルの消費電流特性が算出される。
部記憶の状態を考慮して入力端子の信号値の組み合わせ
よりなる動作コンディションを決定することにより、よ
り詳細なセルの消費電流特性が算出される。
【００１８】請求項６の発明によれば、回路シミュレー
ションの対象となるセルのトランジスタ数を削減するこ
とにより、１回当たりの回路シミュレーションに要する
時間を短縮できる。
ションの対象となるセルのトランジスタ数を削減するこ
とにより、１回当たりの回路シミュレーションに要する
時間を短縮できる。
【００１９】
【発明の実施の形態】以下、本発明を具体化した実施の
一形態を図面に従って説明する。図１はセル消費電流特
性算出システム１０を示す。同システム１０はスタティ
ックシミュレーション装置２１、真理値表作成装置２
２、入力端子条件設定装置２３、トランジスタ回路再構
成装置２４、測定回路付加装置２５、回路シミュレーシ
ョン装置２６及びセル特性抽出装置２７を備える。
一形態を図面に従って説明する。図１はセル消費電流特
性算出システム１０を示す。同システム１０はスタティ
ックシミュレーション装置２１、真理値表作成装置２
２、入力端子条件設定装置２３、トランジスタ回路再構
成装置２４、測定回路付加装置２５、回路シミュレーシ
ョン装置２６及びセル特性抽出装置２７を備える。
【００２０】スタティックシミュレーション装置２１は
種々のセルのスケマティック回路情報１１（又はトラン
ジスタ回路情報１２）を入力するとともに、内部記憶情
報１３を入力する。ところで、セルは所定の機能を備え
たブロックであり、複数のトランジスタと、各トランジ
スタの端子を接続する内部配線と、外部からの信号が入
力される入力端子と、外部に信号を出力する出力端子と
で構成されている。セルには例えば、図３に示すＮＡＮ
Ｄ回路４１、図５に示すＮＯＲ回路５１、図７に示すＯ
ＡＩ（ＯＲ＋ＡＮＤ＋インバータ）セル６１等がある。
スケマティック回路情報１１とはセルを構成する複数の
トランジスタの情報、各トランジスタの端子を接続する
内部ネットの情報、及びセルの入力端子及び入出力端子
の情報を備える。また、内部記憶情報１３とは順序回路
等のセルの内部においてデータを保持する点の情報であ
る。
種々のセルのスケマティック回路情報１１（又はトラン
ジスタ回路情報１２）を入力するとともに、内部記憶情
報１３を入力する。ところで、セルは所定の機能を備え
たブロックであり、複数のトランジスタと、各トランジ
スタの端子を接続する内部配線と、外部からの信号が入
力される入力端子と、外部に信号を出力する出力端子と
で構成されている。セルには例えば、図３に示すＮＡＮ
Ｄ回路４１、図５に示すＮＯＲ回路５１、図７に示すＯ
ＡＩ（ＯＲ＋ＡＮＤ＋インバータ）セル６１等がある。
スケマティック回路情報１１とはセルを構成する複数の
トランジスタの情報、各トランジスタの端子を接続する
内部ネットの情報、及びセルの入力端子及び入出力端子
の情報を備える。また、内部記憶情報１３とは順序回路
等のセルの内部においてデータを保持する点の情報であ
る。
【００２１】そして、スタティックシミュレーション装
置２１は入力したスケマティック回路情報１１（又はト
ランジスタ回路情報１２）に基づいてスタティックシミ
ュレーションを行い、各セルのすべての入力端子とすべ
ての出力端子の信号値の組み合わせからなるシミュレー
ション結果３１を作成する。このとき、シミュレーショ
ン対象のセルに対して内部記憶情報１３が与えられてい
る場合には、シミュレーション装置２１は各セルのすべ
ての入力端子とすべての出力端子の信号値に対して内部
記憶の状態を含めたシミュレーション結果３１を作成す
る。また、シミュレーション装置２１はセルの入力端子
及び出力端子の信号値の各組み合わせにおいて動作する
トランジスタの情報（以下、動作トランジスタ情報とい
う）３２を作成する。例えば、セルがデータ入力端子Ｄ
及びクロック入力端子ＣＫと、出力端子Ｑ，ＸＱと、デ
ータを保持するための内部記憶Ｍ１，Ｍ２とを備えるデ
ータフリップフロップの場合には、データ端子Ｄ及びク
ロック端子ＣＫの信号値と内部記憶Ｍ１，Ｍ２の状態と
についてのすべての組み合わせ（２4 ＝１６）を求めて
スタティックシミュレーションを行い、内部記憶Ｍ１，
Ｍ２の状態をも出力する。
置２１は入力したスケマティック回路情報１１（又はト
ランジスタ回路情報１２）に基づいてスタティックシミ
ュレーションを行い、各セルのすべての入力端子とすべ
ての出力端子の信号値の組み合わせからなるシミュレー
ション結果３１を作成する。このとき、シミュレーショ
ン対象のセルに対して内部記憶情報１３が与えられてい
る場合には、シミュレーション装置２１は各セルのすべ
ての入力端子とすべての出力端子の信号値に対して内部
記憶の状態を含めたシミュレーション結果３１を作成す
る。また、シミュレーション装置２１はセルの入力端子
及び出力端子の信号値の各組み合わせにおいて動作する
トランジスタの情報（以下、動作トランジスタ情報とい
う）３２を作成する。例えば、セルがデータ入力端子Ｄ
及びクロック入力端子ＣＫと、出力端子Ｑ，ＸＱと、デ
ータを保持するための内部記憶Ｍ１，Ｍ２とを備えるデ
ータフリップフロップの場合には、データ端子Ｄ及びク
ロック端子ＣＫの信号値と内部記憶Ｍ１，Ｍ２の状態と
についてのすべての組み合わせ（２4 ＝１６）を求めて
スタティックシミュレーションを行い、内部記憶Ｍ１，
Ｍ２の状態をも出力する。
【００２２】真理値表作成装置２２は、シミュレーショ
ン結果３１を入力し、セルの入力端子と内部記憶の状態
とのすべての組み合わせに関する真理値表３３を作成す
る。図２に示す真理値表３３Ａは、データ入力端子Ｄ及
びクロック入力端子ＣＫと、出力端子Ｑ，ＸＱと、デー
タを保持するための内部記憶Ｍ１，Ｍ２とを備えるデー
タフリップフロップについてのシミュレーション結果に
基づいて作成したものである。
ン結果３１を入力し、セルの入力端子と内部記憶の状態
とのすべての組み合わせに関する真理値表３３を作成す
る。図２に示す真理値表３３Ａは、データ入力端子Ｄ及
びクロック入力端子ＣＫと、出力端子Ｑ，ＸＱと、デー
タを保持するための内部記憶Ｍ１，Ｍ２とを備えるデー
タフリップフロップについてのシミュレーション結果に
基づいて作成したものである。
【００２３】入力端子条件設定装置２３は、真理値表作
成装置２２によって作成された真理値表３３を入力し
て、出力端子の信号値または内部記憶の状態が変化する
入力端子の信号値の組み合わせよりなる入力端子条件
（以下、動作コンディションという）３４を作成する。
例えば、真理値表３３Ａにおいて、１番目のパターンは
Ｄ（０），ＣＫ（０→１），Ｍ１（Ｌ），Ｍ２（Ｌ→
Ｈ），Ｑ（Ｈ→Ｌ），ＸＱ（Ｌ→Ｈ）のように出力端子
の信号値が変化するため、動作コンディションとなる。
また、２番目のパターンはＤ（０→１），ＣＫ（０），
Ｍ１（Ｌ→Ｈ），Ｍ２（Ｌ），Ｑ（Ｈ），ＸＱ（Ｌ）の
ように内部記憶Ｍ１の状態が変化するため、動作コンデ
ィションとなる。
成装置２２によって作成された真理値表３３を入力し
て、出力端子の信号値または内部記憶の状態が変化する
入力端子の信号値の組み合わせよりなる入力端子条件
（以下、動作コンディションという）３４を作成する。
例えば、真理値表３３Ａにおいて、１番目のパターンは
Ｄ（０），ＣＫ（０→１），Ｍ１（Ｌ），Ｍ２（Ｌ→
Ｈ），Ｑ（Ｈ→Ｌ），ＸＱ（Ｌ→Ｈ）のように出力端子
の信号値が変化するため、動作コンディションとなる。
また、２番目のパターンはＤ（０→１），ＣＫ（０），
Ｍ１（Ｌ→Ｈ），Ｍ２（Ｌ），Ｑ（Ｈ），ＸＱ（Ｌ）の
ように内部記憶Ｍ１の状態が変化するため、動作コンデ
ィションとなる。
【００２４】トランジスタ回路再構成装置２４は、動作
トランジスタ情報３２と動作コンディション３４とを入
力し、セルを構成するトランジスタのうち、その動作コ
ンディション３４に基づいて動作するトランジスタのみ
でトランジスタ回路を再構成し、再構成トランジスタ回
路情報３５を作成する。
トランジスタ情報３２と動作コンディション３４とを入
力し、セルを構成するトランジスタのうち、その動作コ
ンディション３４に基づいて動作するトランジスタのみ
でトランジスタ回路を再構成し、再構成トランジスタ回
路情報３５を作成する。
【００２５】トランジスタ回路再構成装置２４が行うト
ランジスタ回路の再構成を図３〜図８に従って説明す
る。図３（ａ）は、セルとしてのＮＡＮＤ回路４１を示
し、ＮＡＮＤ回路４１は入力端子Ａ，Ｂと出力端子Ｘ１
とを備える。図３（ｂ）はＮＡＮＤ回路４１の動作コン
ディション４２を示し、入力端子Ｂの信号値が１から０
に変化することによって出力端子Ｘ１の信号値が０から
１に変化する。
ランジスタ回路の再構成を図３〜図８に従って説明す
る。図３（ａ）は、セルとしてのＮＡＮＤ回路４１を示
し、ＮＡＮＤ回路４１は入力端子Ａ，Ｂと出力端子Ｘ１
とを備える。図３（ｂ）はＮＡＮＤ回路４１の動作コン
ディション４２を示し、入力端子Ｂの信号値が１から０
に変化することによって出力端子Ｘ１の信号値が０から
１に変化する。
【００２６】ＮＡＮＤ回路４１は図４（ａ）に示すよう
に、ｐＭＯＳトランジスタ４３，４４とｎＭＯＳトラン
ジスタ４５，４６とを備える。ｐＭＯＳトランジスタ４
３，４４は電源ＶDDに接続されたソースと、出力端子Ｘ
１に接続されたドレインとを備える。ｎＭＯＳトランジ
スタ４５，４６は出力端子Ｘ１とグランドＧＮＤとの間
に直列に接続されている。ｐＭＯＳトランジスタ４３及
びｎＭＯＳトランジスタ４６のゲートは入力端子Ａに接
続され、ｐＭＯＳトランジスタ４４及びｎＭＯＳトラン
ジスタ４５のゲートは入力端子Ｂに接続されている。
に、ｐＭＯＳトランジスタ４３，４４とｎＭＯＳトラン
ジスタ４５，４６とを備える。ｐＭＯＳトランジスタ４
３，４４は電源ＶDDに接続されたソースと、出力端子Ｘ
１に接続されたドレインとを備える。ｎＭＯＳトランジ
スタ４５，４６は出力端子Ｘ１とグランドＧＮＤとの間
に直列に接続されている。ｐＭＯＳトランジスタ４３及
びｎＭＯＳトランジスタ４６のゲートは入力端子Ａに接
続され、ｐＭＯＳトランジスタ４４及びｎＭＯＳトラン
ジスタ４５のゲートは入力端子Ｂに接続されている。
【００２７】図３（ｂ）に示す動作コンディション４２
において、入力端子Ａの信号値は１で変化がなく、入力
端子Ｂの信号値は１から０に変化する。従って、ｐＭＯ
Ｓトランジスタ４３は常にオフし、ｎＭＯＳトランジス
タ４６は常にオンする。また、入力端子Ｂの信号値が１
のとき、ｐＭＯＳトランジスタ４４はオフしｎＭＯＳト
ランジスタ４５はオンし、入力端子Ｂの信号値が０のと
き、ｐＭＯＳトランジスタ４４はオンしｎＭＯＳトラン
ジスタ４５はオフする。従って、オンにならないトラン
ジスタはｐＭＯＳトランジスタ４３となり、図４（ｂ）
に示すように、ｐＭＯＳトランジスタ４３が省略され、
ｐＭＯＳトランジスタ４４及びｎＭＯＳトランジスタ４
５，４６のみで再構成されたトランジスタ回路が作成さ
れる。図４（ｃ）は、図４（ｂ）のトランジスタ回路の
等価回路を示す。
において、入力端子Ａの信号値は１で変化がなく、入力
端子Ｂの信号値は１から０に変化する。従って、ｐＭＯ
Ｓトランジスタ４３は常にオフし、ｎＭＯＳトランジス
タ４６は常にオンする。また、入力端子Ｂの信号値が１
のとき、ｐＭＯＳトランジスタ４４はオフしｎＭＯＳト
ランジスタ４５はオンし、入力端子Ｂの信号値が０のと
き、ｐＭＯＳトランジスタ４４はオンしｎＭＯＳトラン
ジスタ４５はオフする。従って、オンにならないトラン
ジスタはｐＭＯＳトランジスタ４３となり、図４（ｂ）
に示すように、ｐＭＯＳトランジスタ４３が省略され、
ｐＭＯＳトランジスタ４４及びｎＭＯＳトランジスタ４
５，４６のみで再構成されたトランジスタ回路が作成さ
れる。図４（ｃ）は、図４（ｂ）のトランジスタ回路の
等価回路を示す。
【００２８】図５（ａ）は、セルとしてのＮＯＲ回路５
１を示し、ＮＯＲ回路５１は入力端子Ｃ，Ｄと出力端子
Ｘ２とを備える。図５（ｂ）はＮＯＲ回路５１の動作コ
ンディション５２を示し、入力端子Ｄの信号値が１から
０に変化することによって出力端子Ｘ２の信号値が０か
ら１に変化する。
１を示し、ＮＯＲ回路５１は入力端子Ｃ，Ｄと出力端子
Ｘ２とを備える。図５（ｂ）はＮＯＲ回路５１の動作コ
ンディション５２を示し、入力端子Ｄの信号値が１から
０に変化することによって出力端子Ｘ２の信号値が０か
ら１に変化する。
【００２９】ＮＡＮＤ回路５１は図６（ａ）に示すよう
に、ｐＭＯＳトランジスタ５３，５４とｎＭＯＳトラン
ジスタ５５，５６とを備える。ｐＭＯＳトランジスタ５
３，５４は電源ＶDDと出力端子Ｘ２との間に直列に接続
されている。ｎＭＯＳトランジスタ５５，５６は出力端
子Ｘ２に接続されたドレインと、グランドＧＮＤに接続
されたソースとを備える。ｐＭＯＳトランジスタ５３及
びｎＭＯＳトランジスタ５５のゲートは入力端子Ｃに接
続され、ｐＭＯＳトランジスタ５４及びｎＭＯＳトラン
ジスタ５６のゲートは入力端子Ｄに接続されている。
に、ｐＭＯＳトランジスタ５３，５４とｎＭＯＳトラン
ジスタ５５，５６とを備える。ｐＭＯＳトランジスタ５
３，５４は電源ＶDDと出力端子Ｘ２との間に直列に接続
されている。ｎＭＯＳトランジスタ５５，５６は出力端
子Ｘ２に接続されたドレインと、グランドＧＮＤに接続
されたソースとを備える。ｐＭＯＳトランジスタ５３及
びｎＭＯＳトランジスタ５５のゲートは入力端子Ｃに接
続され、ｐＭＯＳトランジスタ５４及びｎＭＯＳトラン
ジスタ５６のゲートは入力端子Ｄに接続されている。
【００３０】図５（ｂ）に示す動作コンディション５２
において、入力端子Ｃの信号値は０で変化がなく、入力
端子Ｄの信号値は１から０に変化する。従って、ｐＭＯ
Ｓトランジスタ５３はオンし、ｎＭＯＳトランジスタ５
５はオフする。また、入力端子Ｄの信号値が１のとき、
ｐＭＯＳトランジスタ５４はオフしｎＭＯＳトランジス
タ５６はオンし、入力端子Ｄの信号値が０のとき、ｐＭ
ＯＳトランジスタ５４はオンしｎＭＯＳトランジスタ５
６はオフする。従って、オンにならないトランジスタは
ｎＭＯＳトランジスタ５５となり、図６（ｂ）に示すよ
うに、ｎＭＯＳトランジスタ５５が省略され、ｐＭＯＳ
トランジスタ５３，５４及びｎＭＯＳトランジスタ５６
のみで再構成されたトランジスタ回路が作成される。図
６（ｃ）は、図６（ｂ）のトランジスタ回路の等価回路
を示す。
において、入力端子Ｃの信号値は０で変化がなく、入力
端子Ｄの信号値は１から０に変化する。従って、ｐＭＯ
Ｓトランジスタ５３はオンし、ｎＭＯＳトランジスタ５
５はオフする。また、入力端子Ｄの信号値が１のとき、
ｐＭＯＳトランジスタ５４はオフしｎＭＯＳトランジス
タ５６はオンし、入力端子Ｄの信号値が０のとき、ｐＭ
ＯＳトランジスタ５４はオンしｎＭＯＳトランジスタ５
６はオフする。従って、オンにならないトランジスタは
ｎＭＯＳトランジスタ５５となり、図６（ｂ）に示すよ
うに、ｎＭＯＳトランジスタ５５が省略され、ｐＭＯＳ
トランジスタ５３，５４及びｎＭＯＳトランジスタ５６
のみで再構成されたトランジスタ回路が作成される。図
６（ｃ）は、図６（ｂ）のトランジスタ回路の等価回路
を示す。
【００３１】図７（ａ）はＯＡＩ（ＯＲ＋ＡＮＤ＋イン
バータ）セル６１を示す。ＯＡＩセル６１はＯＲ回路６
２、ＡＮＤ回路６３及びインバータ６４を備えるととも
に、入力端子Ｅ，Ｆ，Ｇと出力端子Ｘ３とを備える。Ｏ
Ｒ回路６２の２つの入力端子は入力端子Ｅ，Ｆにそれぞ
れ接続されている。ＡＮＤ回路６３の一方の入力端子は
ＯＲ回路６２の出力端子に接続され、他方の入力端子は
入力端子Ｇに接続されている。インバータ６４の入力端
子はＡＮＤ回路６３の出力端子に接続され、出力端子は
出力端子Ｘ３に接続されている。図７（ｂ）はＯＡＩセ
ル６１の動作コンディション６５を示し、入力端子Ｇの
信号値が１から０に変化することによって出力端子Ｘ３
の信号値が０から１に変化する。
バータ）セル６１を示す。ＯＡＩセル６１はＯＲ回路６
２、ＡＮＤ回路６３及びインバータ６４を備えるととも
に、入力端子Ｅ，Ｆ，Ｇと出力端子Ｘ３とを備える。Ｏ
Ｒ回路６２の２つの入力端子は入力端子Ｅ，Ｆにそれぞ
れ接続されている。ＡＮＤ回路６３の一方の入力端子は
ＯＲ回路６２の出力端子に接続され、他方の入力端子は
入力端子Ｇに接続されている。インバータ６４の入力端
子はＡＮＤ回路６３の出力端子に接続され、出力端子は
出力端子Ｘ３に接続されている。図７（ｂ）はＯＡＩセ
ル６１の動作コンディション６５を示し、入力端子Ｇの
信号値が１から０に変化することによって出力端子Ｘ３
の信号値が０から１に変化する。
【００３２】ＯＡＩセル６１は図８（ａ）に示すよう
に、３つのｐＭＯＳトランジスタ６７，６８，６９と３
つのｎＭＯＳトランジスタ７０，７１，７２とを備え
る。ｐＭＯＳトランジスタ６７，６８は電源ＶDDと出力
端子Ｘ３との間に直列に接続され、ｐＭＯＳトランジス
タ６９は電源ＶDDと出力端子Ｘ３との間に接続されてい
る。ｎＭＯＳトランジスタ７０，７１は出力端子Ｘ３に
接続されたドレインと、ｎＭＯＳトランジスタ７２を介
してグランドＧＮＤに接続されたソースとを備える。ｐ
ＭＯＳトランジスタ６７及びｎＭＯＳトランジスタ７０
のゲートは入力端子Ｅに接続され、ｐＭＯＳトランジス
タ６８及びｎＭＯＳトランジスタ７１のゲートは入力端
子Ｆに接続され、さらに、ｐＭＯＳトランジスタ６９及
びｎＭＯＳトランジスタ７２のゲートは入力端子Ｇに接
続されている。
に、３つのｐＭＯＳトランジスタ６７，６８，６９と３
つのｎＭＯＳトランジスタ７０，７１，７２とを備え
る。ｐＭＯＳトランジスタ６７，６８は電源ＶDDと出力
端子Ｘ３との間に直列に接続され、ｐＭＯＳトランジス
タ６９は電源ＶDDと出力端子Ｘ３との間に接続されてい
る。ｎＭＯＳトランジスタ７０，７１は出力端子Ｘ３に
接続されたドレインと、ｎＭＯＳトランジスタ７２を介
してグランドＧＮＤに接続されたソースとを備える。ｐ
ＭＯＳトランジスタ６７及びｎＭＯＳトランジスタ７０
のゲートは入力端子Ｅに接続され、ｐＭＯＳトランジス
タ６８及びｎＭＯＳトランジスタ７１のゲートは入力端
子Ｆに接続され、さらに、ｐＭＯＳトランジスタ６９及
びｎＭＯＳトランジスタ７２のゲートは入力端子Ｇに接
続されている。
【００３３】図７（ｂ）に示す動作コンディション６５
において、入力端子Ｅの信号値は１で変化がなく、入力
端子Ｆの信号値は０で変化がなく、入力端子Ｇの信号値
は１から０に変化する。従って、ｐＭＯＳトランジスタ
６７はオフし、ｎＭＯＳトランジスタ７０はオンする。
また、ｐＭＯＳトランジスタ６８はオンし、ｎＭＯＳト
ランジスタ７１はオフする。また、入力端子Ｇの信号値
が１のとき、ｐＭＯＳトランジスタ６９はオフしｎＭＯ
Ｓトランジスタ７２はオンし、入力端子Ｇの信号値が０
のとき、ｐＭＯＳトランジスタ６９はオンしｎＭＯＳト
ランジスタ７２はオフする。従って、オンにならないト
ランジスタはｐＭＯＳトランジスタ６７及びｎＭＯＳト
ランジスタ７１となり、図８（ｂ）に示すように、ｐＭ
ＯＳトランジスタ６７及びｎＭＯＳトランジスタ７１が
省略され、ｐＭＯＳトランジスタ６８，６９及びｎＭＯ
Ｓトランジスタ７０，７２で再構成されたトランジスタ
回路が作成される。ｐＭＯＳトランジスタ６８はソース
がフローティングであるため、図８（ｃ）に示すように
ｐＭＯＳトランジスタ６８は省略され、ｐＭＯＳトラン
ジスタ６９及びｎＭＯＳトランジスタ７０，７２のみで
再構成されたトランジスタ回路が作成される。
において、入力端子Ｅの信号値は１で変化がなく、入力
端子Ｆの信号値は０で変化がなく、入力端子Ｇの信号値
は１から０に変化する。従って、ｐＭＯＳトランジスタ
６７はオフし、ｎＭＯＳトランジスタ７０はオンする。
また、ｐＭＯＳトランジスタ６８はオンし、ｎＭＯＳト
ランジスタ７１はオフする。また、入力端子Ｇの信号値
が１のとき、ｐＭＯＳトランジスタ６９はオフしｎＭＯ
Ｓトランジスタ７２はオンし、入力端子Ｇの信号値が０
のとき、ｐＭＯＳトランジスタ６９はオンしｎＭＯＳト
ランジスタ７２はオフする。従って、オンにならないト
ランジスタはｐＭＯＳトランジスタ６７及びｎＭＯＳト
ランジスタ７１となり、図８（ｂ）に示すように、ｐＭ
ＯＳトランジスタ６７及びｎＭＯＳトランジスタ７１が
省略され、ｐＭＯＳトランジスタ６８，６９及びｎＭＯ
Ｓトランジスタ７０，７２で再構成されたトランジスタ
回路が作成される。ｐＭＯＳトランジスタ６８はソース
がフローティングであるため、図８（ｃ）に示すように
ｐＭＯＳトランジスタ６８は省略され、ｐＭＯＳトラン
ジスタ６９及びｎＭＯＳトランジスタ７０，７２のみで
再構成されたトランジスタ回路が作成される。
【００３４】測定回路付加装置２５は、動作コンディシ
ョン３４と再構成トランジスタ回路情報３５とを入力
し、再構成トランジスタ回路情報３５に対応する測定セ
ル（トランジスタ回路）のセル消費電流特性を測定する
ための回路を付加し、測定回路情報３６を作成する。
ョン３４と再構成トランジスタ回路情報３５とを入力
し、再構成トランジスタ回路情報３５に対応する測定セ
ル（トランジスタ回路）のセル消費電流特性を測定する
ための回路を付加し、測定回路情報３６を作成する。
【００３５】測定回路付加装置２５が行う回路の付加を
図９〜図１２に従って説明する。図９に示すように、動
作コンディション毎に、測定セル８０の電源端子８１を
電流計８３を介して電源ＶDDに接続し、電源端子８２を
電流計８４を介してグランドＧＮＤに接続する。電流計
８３は測定セル８０の動作時において、電源ＶDDから流
れる電流Ｉ１を測定するものであり、電流計８４は測定
セル８０の動作時において、グランドＧＮＤに流れる電
流Ｉ２を測定するものである。また、測定セル８０の動
作コンディションに基づいて、パスの入力端子以外の入
力端子に対して信号値に相当する電圧を印加し、パスの
入力端子に入力波形８５を印加する。さらに、パスの出
力端子に負荷容量ＣＬを設定するとともに、パスの出力
端子を電流計８６を介してグランドＧＮＤに接続する。
電流計８６は測定セル８０の動作時において、負荷容量
ＣＬを充放電するための充放電電流Ｉ３を測定するもの
である。また、入力波形８５の変化度合いに基づく消費
電流特性の影響を測定するために、入力波形８５として
変化度合いが異なる複数の入力波形が与えられる。さら
に、負荷容量ＣＬの値に基づく消費電流特性の影響を測
定するために、負荷容量として異なる値の複数の負荷容
量が設定される。
図９〜図１２に従って説明する。図９に示すように、動
作コンディション毎に、測定セル８０の電源端子８１を
電流計８３を介して電源ＶDDに接続し、電源端子８２を
電流計８４を介してグランドＧＮＤに接続する。電流計
８３は測定セル８０の動作時において、電源ＶDDから流
れる電流Ｉ１を測定するものであり、電流計８４は測定
セル８０の動作時において、グランドＧＮＤに流れる電
流Ｉ２を測定するものである。また、測定セル８０の動
作コンディションに基づいて、パスの入力端子以外の入
力端子に対して信号値に相当する電圧を印加し、パスの
入力端子に入力波形８５を印加する。さらに、パスの出
力端子に負荷容量ＣＬを設定するとともに、パスの出力
端子を電流計８６を介してグランドＧＮＤに接続する。
電流計８６は測定セル８０の動作時において、負荷容量
ＣＬを充放電するための充放電電流Ｉ３を測定するもの
である。また、入力波形８５の変化度合いに基づく消費
電流特性の影響を測定するために、入力波形８５として
変化度合いが異なる複数の入力波形が与えられる。さら
に、負荷容量ＣＬの値に基づく消費電流特性の影響を測
定するために、負荷容量として異なる値の複数の負荷容
量が設定される。
【００３６】図１０に示すように、入力端子コンディシ
ョン毎に、測定セル８０の電源端子８１を電流計９１を
介して電源ＶDDに接続し、電源端子８２を電流計９４を
介してグランドＧＮＤに接続する。電流計９１は測定セ
ル８０の動作時において、電源ＶDDから流れる電流Ｉ４
を測定するものであり、電流計９２は測定セル８０の動
作時において、グランドＧＮＤに流れる電流Ｉ５を測定
するものである。また、測定セル８０の入力端子コンデ
ィションに基づいて、すべての入力端子に対して信号値
に相当する電圧が印加される。
ョン毎に、測定セル８０の電源端子８１を電流計９１を
介して電源ＶDDに接続し、電源端子８２を電流計９４を
介してグランドＧＮＤに接続する。電流計９１は測定セ
ル８０の動作時において、電源ＶDDから流れる電流Ｉ４
を測定するものであり、電流計９２は測定セル８０の動
作時において、グランドＧＮＤに流れる電流Ｉ５を測定
するものである。また、測定セル８０の入力端子コンデ
ィションに基づいて、すべての入力端子に対して信号値
に相当する電圧が印加される。
【００３７】また、図１１に示すように、測定セル８０
の電源端子８１を電流計９３を介して電源ＶDDに接続
し、電源端子８２を電流計９４を介してグランドＧＮＤ
に接続する。電流計９３は測定セル８０の動作時におい
て、電源ＶDDから流れる電流Ｉ６を測定するものであ
り、電流計９４は測定セル８０の動作時において、グラ
ンドＧＮＤに流れる電流Ｉ７を測定するものである。ま
た、測定セル８０の入力端子毎にグランドＧＮＤの電圧
レベルから電源ＶDDの電圧レベルまで変化する入力信号
９５が印加される。
の電源端子８１を電流計９３を介して電源ＶDDに接続
し、電源端子８２を電流計９４を介してグランドＧＮＤ
に接続する。電流計９３は測定セル８０の動作時におい
て、電源ＶDDから流れる電流Ｉ６を測定するものであ
り、電流計９４は測定セル８０の動作時において、グラ
ンドＧＮＤに流れる電流Ｉ７を測定するものである。ま
た、測定セル８０の入力端子毎にグランドＧＮＤの電圧
レベルから電源ＶDDの電圧レベルまで変化する入力信号
９５が印加される。
【００３８】さらに、図１２に示すように、入力端子コ
ンディション毎に、測定セル８０の電源端子８１を電源
ＶDDに接続し、電源端子８２をグランドＧＮＤに接続す
る。また、測定セル８０の入力端子コンディションに基
づいて、すべての入力端子に対して信号値に相当する電
圧を印加する。パスの出力端子を電流計９８を介してグ
ランドＧＮＤの電圧レベルから電源ＶDDの電圧レベルま
で変化する外部信号９７に接続する。電流計９８は測定
セル８０の動作時において、電源ＶDDまたはグランドＧ
ＮＤに流れる電流Ｉ８を測定するものである。
ンディション毎に、測定セル８０の電源端子８１を電源
ＶDDに接続し、電源端子８２をグランドＧＮＤに接続す
る。また、測定セル８０の入力端子コンディションに基
づいて、すべての入力端子に対して信号値に相当する電
圧を印加する。パスの出力端子を電流計９８を介してグ
ランドＧＮＤの電圧レベルから電源ＶDDの電圧レベルま
で変化する外部信号９７に接続する。電流計９８は測定
セル８０の動作時において、電源ＶDDまたはグランドＧ
ＮＤに流れる電流Ｉ８を測定するものである。
【００３９】回路シミュレーション装置２６は、測定回
路情報３６を入力して回路シミュレーションを実行し、
回路シミュレーション結果３７を作成する。この際、回
路シミュレーション装置２６は、動作コンディション毎
に、図１０に示す測定セル８０について入力端子コンデ
ィションに対する電流Ｉ４，Ｉ５を電流計９１，９２に
よって測定する。
路情報３６を入力して回路シミュレーションを実行し、
回路シミュレーション結果３７を作成する。この際、回
路シミュレーション装置２６は、動作コンディション毎
に、図１０に示す測定セル８０について入力端子コンデ
ィションに対する電流Ｉ４，Ｉ５を電流計９１，９２に
よって測定する。
【００４０】また、回路シミュレーション装置２６は、
動作コンディション毎に、図９に示す測定セル８０につ
いて、負荷容量ＣＬの値を変化させることにより、入力
波形８５に対する電流Ｉ１，Ｉ２の変化を電流計８３，
８４によって測定するとともに、充放電電流Ｉ３の変化
を電流計８６によって測定する。
動作コンディション毎に、図９に示す測定セル８０につ
いて、負荷容量ＣＬの値を変化させることにより、入力
波形８５に対する電流Ｉ１，Ｉ２の変化を電流計８３，
８４によって測定するとともに、充放電電流Ｉ３の変化
を電流計８６によって測定する。
【００４１】さらに、回路シミュレーション装置２６
は、図１１に示す測定セル８０について、入力端子毎に
グランドＧＮＤの電圧レベルから電源ＶDDの電圧レベル
まで変化する入力信号９５を印加し、入力信号９５の電
圧変化に対する電流Ｉ６，Ｉ７を電流計９３，９４によ
って測定する。
は、図１１に示す測定セル８０について、入力端子毎に
グランドＧＮＤの電圧レベルから電源ＶDDの電圧レベル
まで変化する入力信号９５を印加し、入力信号９５の電
圧変化に対する電流Ｉ６，Ｉ７を電流計９３，９４によ
って測定する。
【００４２】また、回路シミュレーション装置２６は、
図１２に示す測定セル８０について、コンフリクト可能
な出力端子毎にグランドＧＮＤの電圧レベルから電源Ｖ
DDの電圧レベルまで変化する外部信号９７を印加し、外
部信号９７の電圧変化に対する電流Ｉ８を電流計９８に
よって測定する。
図１２に示す測定セル８０について、コンフリクト可能
な出力端子毎にグランドＧＮＤの電圧レベルから電源Ｖ
DDの電圧レベルまで変化する外部信号９７を印加し、外
部信号９７の電圧変化に対する電流Ｉ８を電流計９８に
よって測定する。
【００４３】セル特性抽出装置２７は回路シミュレーシ
ョン結果３７に基づいて、以下のようにしてセル消費電
流特性３８を作成する。また、セル特性抽出装置２７は
抽出したセル消費電流特性３８をライブラリ化する。 （１）電流Ｉ４，Ｉ５を測定セル８０の入力端子コンデ
ィション毎の定常消費電流とする。
ョン結果３７に基づいて、以下のようにしてセル消費電
流特性３８を作成する。また、セル特性抽出装置２７は
抽出したセル消費電流特性３８をライブラリ化する。 （１）電流Ｉ４，Ｉ５を測定セル８０の入力端子コンデ
ィション毎の定常消費電流とする。
【００４４】（２）電流Ｉ１，Ｉ２から定常消費電流Ｉ
４，Ｉ５を引き、その差の電流を積分することによって
電荷Ｑ１，Ｑ２とする。また、充放電電流Ｉ３を積分す
ることによって電荷Ｑ３とする。そして、動作コンディ
ションの出力端子の信号値のダウン時には、電荷Ｑ２か
ら電荷Ｑ３を引いた値を負荷容量ＣＬ及び入力波形８５
のなまりに依存する貫通電流量及びリーク電流量とす
る。また、動作コンディションの出力端子の信号値のア
ップ時には、電荷Ｑ１から電荷Ｑ３を引いた値を負荷容
量ＣＬ及び入力波形８５のなまりに依存する貫通電流量
及びリーク電流量とする。
４，Ｉ５を引き、その差の電流を積分することによって
電荷Ｑ１，Ｑ２とする。また、充放電電流Ｉ３を積分す
ることによって電荷Ｑ３とする。そして、動作コンディ
ションの出力端子の信号値のダウン時には、電荷Ｑ２か
ら電荷Ｑ３を引いた値を負荷容量ＣＬ及び入力波形８５
のなまりに依存する貫通電流量及びリーク電流量とす
る。また、動作コンディションの出力端子の信号値のア
ップ時には、電荷Ｑ１から電荷Ｑ３を引いた値を負荷容
量ＣＬ及び入力波形８５のなまりに依存する貫通電流量
及びリーク電流量とする。
【００４５】（３）電流Ｉ６，Ｉ７を測定セル８０の入
力端子毎の入力信号９５の値に依存する定常消費電流と
する。 （４）電流Ｉ８を測定セル８０の出力端子がコンフリク
トする際の入力端子コンディション毎の外部信号９７に
依存する定常消費電流とする。
力端子毎の入力信号９５の値に依存する定常消費電流と
する。 （４）電流Ｉ８を測定セル８０の出力端子がコンフリク
トする際の入力端子コンディション毎の外部信号９７に
依存する定常消費電流とする。
【００４６】さて、本実施の形態は、以下の効果があ
る。 （１）本形態では、出力端子の内部記憶を備えた順序回
路等のセルにおいて、１つの入力端子の入力信号の変化
に基づいて出力端子の信号値または内部記憶の状態が変
化する入力端子の信号値の組み合わせよりなる動作コン
ディションに基づいてセルの消費電流特性を算出するよ
うにしたので、より詳細なセルの消費電流特性を算出す
ることができる。
る。 （１）本形態では、出力端子の内部記憶を備えた順序回
路等のセルにおいて、１つの入力端子の入力信号の変化
に基づいて出力端子の信号値または内部記憶の状態が変
化する入力端子の信号値の組み合わせよりなる動作コン
ディションに基づいてセルの消費電流特性を算出するよ
うにしたので、より詳細なセルの消費電流特性を算出す
ることができる。
【００４７】（２）トランジスタ回路再構成装置２４に
よってセルを構成するトランジスタのうち、その動作コ
ンディション３４に基づいて動作するトランジスタのみ
でトランジスタ回路を再構成するようにしたので、回路
シミュレーションの対象となるセルのトランジスタ数を
削減させることができ、１回当たりの回路シミュレーシ
ョンに要する時間を短縮でき、よってセル消費電流特性
算出に要する時間を短縮できる。また、異なるセルに関
して、それらの動作コンディションに基づいて再構成さ
れた回路が同一となる場合には、それらのセルの回路シ
ミュレーション結果は同一になるため、回路シミュレー
ションの回数を削減でき、セル消費電流特性算出に要す
る時間をより短縮できる。
よってセルを構成するトランジスタのうち、その動作コ
ンディション３４に基づいて動作するトランジスタのみ
でトランジスタ回路を再構成するようにしたので、回路
シミュレーションの対象となるセルのトランジスタ数を
削減させることができ、１回当たりの回路シミュレーシ
ョンに要する時間を短縮でき、よってセル消費電流特性
算出に要する時間を短縮できる。また、異なるセルに関
して、それらの動作コンディションに基づいて再構成さ
れた回路が同一となる場合には、それらのセルの回路シ
ミュレーション結果は同一になるため、回路シミュレー
ションの回数を削減でき、セル消費電流特性算出に要す
る時間をより短縮できる。
【００４８】
【発明の効果】以上詳述したように、請求項１〜５の発
明は、内部記憶の状態を考慮して入力端子の信号値の組
み合わせよりなる動作コンディションを決定することに
より、より詳細なセルの消費電流特性を算出することが
できる。
明は、内部記憶の状態を考慮して入力端子の信号値の組
み合わせよりなる動作コンディションを決定することに
より、より詳細なセルの消費電流特性を算出することが
できる。
【００４９】請求項６の発明は、回路シミュレーション
の対象となるセルのトランジスタ数を削減することによ
り、１回当たりの回路シミュレーションに要する時間を
短縮でき、セル消費電流特性算出に要する時間を短縮す
ることができる。
の対象となるセルのトランジスタ数を削減することによ
り、１回当たりの回路シミュレーションに要する時間を
短縮でき、セル消費電流特性算出に要する時間を短縮す
ることができる。
【図１】一形態のセル消費電流特性算出システムを示す
ブロック図
ブロック図
【図２】一例の真理値表を示す説明図
【図３】ＮＡＮＤ回路及びその動作コンディションを示
す説明図
す説明図
【図４】ＮＡＮＤ回路の再構成を示す説明図
【図５】ＮＯＲ回路及びその動作コンディションを示す
説明図
説明図
【図６】ＮＯＲ回路の再構成を示す説明図
【図７】ＯＡＩセル及びその動作コンディションを示す
説明図
説明図
【図８】ＯＡＩセルの再構成を示す説明図
【図９】測定セルに対する測定回路の付加を示す説明図
【図１０】測定セルに対する測定回路の付加を示す説明
図
図
【図１１】測定セルに対する測定回路の付加を示す説明
図
図
【図１２】測定セルに対する測定回路の付加を示す説明
図
図
２１ スタティックシミュレーション装置 ２２ 真理値表作成装置 ２３ 入力端子条件設定装置 ２４ トランジスタ回路再構成装置 ２５ 測定回路付加装置 ２６ 回路シミュレーション装置 ２７ セル特性抽出装置
Claims (6)
- 【請求項１】 トランジスタにて設計され、かつ、半導
体回路のレイアウト設計に使用されるセルの消費電流特
性を算出するためのシステムであって、 前記セルのスケマティック回路情報を入力して該セルの
スタティックシミュレーションを行うスタティックシミ
ュレーション装置と、 前記スタティックシミュレーション装置のシミュレーシ
ョン結果に基づいて前記セルのすべての入力端子の信号
値の組み合わせに関する真理値表を作成する真理値表作
成装置と、 前記真理値表を入力し、前記セルの１つの入力端子の入
力信号の変化に基づいて出力端子の信号値または内部記
憶の状態が変化する入力端子の信号値の組み合わせより
なる動作コンディションを求める入力端子条件設定装置
と、 前記セルの消費電流特性を測定するための回路を該セル
に付加する測定回路付加装置と、 前記セルに付加された回路に基づいて前記セルの回路シ
ミュレーションを実行する回路シミュレーション装置
と、 前記回路シミュレーション装置によるシミュレーション
結果に基づいて、前記セルの消費電流特性を抽出するセ
ル特性抽出装置とを備えるセル消費電流特性算出システ
ム。 - 【請求項２】 前記測定回路付加装置は、前記セルの各
電源端子に電源及びグランドをそれぞれ接続し、前記動
作コンディションに基づき、パスの入力端子に入力波形
を印加し、パスの出力端子に負荷容量を設定してグラン
ドに接地し、パス以外の入力端子に信号値に相当する電
圧を印加し、前記各電源端子に流れる電流をそれぞれ測
定させる請求項１に記載のセル消費電流特性算出システ
ム。 - 【請求項３】 前記測定回路付加装置は、前記セルの各
電源端子に電源及びグランドをそれぞれ接続し、前記動
作コンディションにおける入力端子コンディションに基
づき、入力端子に信号値に相当する電圧をそれぞれ印加
し、前記各電源端子に流れる電流をそれぞれ測定させる
請求項１に記載のセル消費電流特性算出システム。 - 【請求項４】 前記測定回路付加装置は、前記セルの各
電源端子に電源及びグランドをそれぞれ接続し、前記セ
ルにおける各入力端子に印加する電圧をグランドから電
源に変化させ、前記各電源端子に流れる電流をそれぞれ
測定させる請求項１に記載のセル消費電流特性算出シス
テム。 - 【請求項５】 前記測定回路付加装置は、前記セルの各
電源端子に電源及びグランドをそれぞれ接続し、前記動
作コンディションに基づき、パスの出力端子に印加する
電圧をグランドから電源に変化させ、前記第１の電源端
子又は第２の電源端子に流れる電流を測定させる請求項
１に記載のセル消費電流特性算出システム。 - 【請求項６】 前記スタティックシミュレーション装置
のシミュレーション結果に基づき、前記セルを構成する
トランジスタのうち動作しているトランジスタのみで前
記セルを再構成するトランジスタ回路再構成装置を備
え、 前記測定回路付加装置は、前記トランジスタ回路再構成
装置によって再構成されたセルに消費電流特性を測定す
るための回路を付加する請求項１に記載のセル消費電流
特性算出システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8091401A JPH09282346A (ja) | 1996-04-12 | 1996-04-12 | セル消費電流特性算出システム |
| US08/805,760 US5857164A (en) | 1996-04-12 | 1997-02-25 | System for calculating current consumption characteristics of cells |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8091401A JPH09282346A (ja) | 1996-04-12 | 1996-04-12 | セル消費電流特性算出システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09282346A true JPH09282346A (ja) | 1997-10-31 |
Family
ID=14025367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8091401A Pending JPH09282346A (ja) | 1996-04-12 | 1996-04-12 | セル消費電流特性算出システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5857164A (ja) |
| JP (1) | JPH09282346A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033651A (ja) * | 2000-07-17 | 2002-01-31 | Mitsubishi Electric Corp | 負荷容量測定回路および出力バッファ |
| US7194716B2 (en) * | 2002-06-19 | 2007-03-20 | Nascentric, Inc. | Apparatus and methods for cell models for timing and power analysis |
| US7013440B2 (en) * | 2002-06-19 | 2006-03-14 | Nascentric, Inc. | Apparatus and methods for interconnect characterization in electronic circuitry |
| US7065720B2 (en) * | 2002-06-19 | 2006-06-20 | Nascentric, Inc. | Apparatus and methods for current-based models for characterization of electronic circuitry |
| US7444604B2 (en) * | 2003-09-26 | 2008-10-28 | Nascentric, Inc. | Apparatus and methods for simulation of electronic circuitry |
| JP4001584B2 (ja) * | 2004-02-26 | 2007-10-31 | 松下電器産業株式会社 | シミュレーション装置 |
| JP4704299B2 (ja) * | 2006-09-06 | 2011-06-15 | 富士通株式会社 | Ｌｓｉの消費電力ピーク見積プログラム及びその装置 |
| JP5262996B2 (ja) * | 2009-05-26 | 2013-08-14 | 富士通セミコンダクター株式会社 | 論理シミュレーション装置、方法、及びプログラム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4763289A (en) * | 1985-12-31 | 1988-08-09 | International Business Machines Corporation | Method for the modeling and fault simulation of complementary metal oxide semiconductor circuits |
| DE3931921A1 (de) * | 1989-09-25 | 1991-04-04 | Bodenseewerk Geraetetech | Leistungs-steuereinheit |
| JP2994534B2 (ja) * | 1993-09-09 | 1999-12-27 | 富士通株式会社 | 半導体記憶装置 |
| US5668732A (en) * | 1994-06-03 | 1997-09-16 | Synopsys, Inc. | Method for estimating power consumption of a cyclic sequential electronic circuit |
| JP3604742B2 (ja) * | 1994-09-02 | 2004-12-22 | 株式会社ルネサステクノロジ | 回路検証用シミュレーション装置 |
-
1996
- 1996-04-12 JP JP8091401A patent/JPH09282346A/ja active Pending
-
1997
- 1997-02-25 US US08/805,760 patent/US5857164A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5857164A (en) | 1999-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Bhunia et al. | Low-power scan design using first-level supply gating | |
| US4763289A (en) | Method for the modeling and fault simulation of complementary metal oxide semiconductor circuits | |
| US3783254A (en) | Level sensitive logic system | |
| CN104617928B (zh) | 基于fpga硬件结构的时钟网络遍历测试方法 | |
| CN103155414B (zh) | 硬化的可编程器件 | |
| US9606177B2 (en) | Scan flip-flop circuit with dedicated clocks | |
| US9835680B2 (en) | Method, device and computer program product for circuit testing | |
| US7240304B2 (en) | Method for voltage drop analysis in integreted circuits | |
| CN104375078B (zh) | 一种扫描测试锁存器宏单元及扫描测试方法 | |
| Grout | Integrated circuit test engineering: modern techniques | |
| CN115656769A (zh) | Fpga多芯片的并行测试方法、装置和计算机设备 | |
| JPH09282346A (ja) | セル消費電流特性算出システム | |
| Ghosh et al. | A novel delay fault testing methodology using low-overhead built-in delay sensor | |
| CN104205639A (zh) | 可再构成的半导体装置 | |
| CN116167314A (zh) | 一种soc芯片dft后仿真的方法、系统、存储介质及设备 | |
| JP2001085622A (ja) | 半導体集積回路およびその検査方法並びに製造方法 | |
| Chuang et al. | Cell-aware test generation time reduction by using switch-level ATPG | |
| Millman et al. | Special applications of the voting model for bridging faults | |
| JP5408264B2 (ja) | 集積回路消費電力計算装置，処理方法およびプログラム | |
| Lin et al. | A power modeling and characterization method for the CMOS standard cell library | |
| US20230005562A1 (en) | Scan chain compression for testing memory of a system on a chip | |
| Konuk et al. | Charge-based fault simulation for CMOS network breaks | |
| Ye et al. | Power consumption in XOR-based circuits | |
| CN1965242A (zh) | 用于测试集成电路的测试方法和测试装置 | |
| Devlin et al. | A 65 nm gate-level pipelined self-synchronous fpga for high performance and variation robust operation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060822 |