JPH09283453A

JPH09283453A - 非単結晶半導体薄膜の形成装置および方法

Info

Publication number: JPH09283453A
Application number: JP8113274A
Authority: JP
Inventors: Yuzo Koda; 勇蔵幸田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-04-10
Filing date: 1996-04-10
Publication date: 1997-10-31

Abstract

(57)【要約】（修正有）【課題】大面積で光電変換効率の高い非単結晶半導体薄
膜、特に光起電力素子、を連続的に大量生産する。【解決手段】プラズマＣＶＤ装置の放電空間において、
帯状部材を長手方向に移動させ、高周波電力印加用のカ
ソード電極１００２の一部をしきり状電極１００３に形
成し、放電空間に接するカソード電極１００２の全面積
を、接地されるアノード電極１００４と長手方向に移動
する帯状部材が放電空間に接する部分の表面積の和より
も大きくする。またグロー放電発生中はアノード電極に
対して＋５Ｖ以上の正電位をカソード電極に自己バイア
スとして維持させ、この電位をしきり状電極により放電
空間を介して移動する帯状部材にも印加する。次に複数
の材料ガス導入管により異なる材料ガス種を前記帯状部
材の表面近傍及びこれから比較的離れた領域へそれぞれ
独立に導入し、プラズマＣＶＤにより帯状部材上に非単
結晶の半導体薄膜を連続的に生産する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は非単結晶半導体薄膜
の形成装置および方法に係り、特に、太陽電池等の光起
電力素子を連続的に作成する装置および方法、例えば、
アモルファスシリコンやアモルファスシリコン合金を用
いた太陽電池等の光起電力素子を大量生産する装置およ
び方法に関するものである。

【０００２】

【従来の技術】基板上に光起電力素子等に用いる半導体
機能性堆積膜を連続的に形成する方法として、各種半導
体層を形成するための独立した成膜室を設け、これらの
各成膜室はゲートバルブを介したロードロック方式にて
連結され、基板を各成膜室へ順次移動して各種半導体層
を形成する方法が知られている。量産性を著しく向上さ
せる方法としては、米国特許第４，４００，４０９号明
細書には、ロール・ツー・ロール（ＲｏｌｌｔｏＲ
ｏｌｌ）方式を採用した連続プラズマＣＶＤ法が開示さ
れている。この方法によれば、長尺の帯状部材を基板と
して、複数のグロー放電領域において必要とされる導電
型の半導体層を堆積形成しつつ、基板をその長手方向に
連続的に搬送することによって、半導体接合を有する素
子を連続形成することができるとされている。

【０００３】

【発明が解決しようとする課題】しかしながら、数百メ
ートルにもおよぶ帯状基板上に半導体層を形成するには
数時間におよぶ成膜時間を要し、均一で再現性が良い放
電状態を維持制御し半導体層を形成する必要がある。長
尺の帯状部基板の始端から終端までの全体にわたって、
さらに高品位で均一な半導体堆積膜を連続的にかつ収率
良く形成する手法が必要である。さらに、光起電力素子
のｐ型半導体層またはｎ型半導体層については、例えば
アモルファスシリコン等の薄膜半導体を用いる場合、そ
れぞれジボラン（Ｂ2Ｈ6）、ホスフィン（ＰＨ3）等の
ドーパントとなる元素を含む原料ガスを主原料ガスであ
るシラン等に混合してグロー放電分解することにより所
望の導電型を有する半導体膜が得られるわけだが、とり
わけ、ｐ型半導体層またはｎ型半導体層を非単結晶薄膜
であるマイクロクリスタルシリコン薄膜で実現するため
には、本質的に膜形成条件依存性が非常に大きく膜形成
条件の少しのふれ（ずれ）に対して非常に敏感であるこ
とから、なんらかの原因でマイクロクリスタルシリコン
の形成最適条件からはずれると、たちまちアモルファス
なシリコン薄膜になってしまうという物性的な特徴があ
る。これは、アモルファスなシリコンの形成最適条件と
マイクロクリスタルシリコンの形成最適条件との境めが
急峻（クリティカル）に変化するためである。マイクロ
クリスタルなｐ型半導体層またはｎ型半導体層を形成す
るための従来技術としては、材料ガスとなるシラン（Ｓ
ｉＨ4）等にドーパントとしてジボラン（Ｂ2Ｈ6）、ホ
スフィン（ＰＨ3）等を混合し、さらに水素（Ｈ2）で大
量希釈（１０倍ないし１００倍以上）することや、高周
波電力を高く投入することなどが行われていたが、これ
とて十分とは言えない方法であった。また、これらの方
法は、ガスを大量に消費することや電力を大量に消費す
ることになるため、コストダウンという観点から見ると
非常に不利な方法でもあった。

【０００４】さらに、従来技術の典型的な放電容器内構
造では、基板を含む接地されたアノード電極全体の面積
は、カソード電極の面積に比べて非常に大きくなってい
る場合が多く、そのようなカソード電極では、投入され
る高周波電力のほとんどはカソード電極近傍で消費され
てしまう結果、カソード電極近傍というある限られた部
分のみにおいて材料ガスの励起、分解反応が活発とな
り、薄膜形成レートは高周波電力投入側すなわちカソー
ド電極近傍でのみ大きくなってしまい、たとえ高周波電
力を大きく投入していったとしても、アノード電極であ
る基板側への高周波電力は十分に大きく投入されること
はなく、所望のとおりの高い堆積速度でもってマイクロ
クリスタルな半導体薄膜を形成することが困難であり、
ましてや良質なマイクロクリスタルな半導体薄膜を得る
ことは誠に困難なことであった。

【０００５】さらに、従来技術の典型的な放電容器内構
造、すなわち基板を含む接地されたアノード電極全体の
面積がカソード電極の面積に比べて非常に大きな構造の
放電容器において、直流（ＤＣ）電源等を用いてカソー
ド電極へ正の電位（バイアス）を印加する手法も行われ
てはいるが、このような系では直流電源という２次的な
手段を用いている結果、プラズマ放電に直流電流が流れ
てしまう系であるが故に、直流電圧バイアスを大きくし
ていくとスパーク等の異常放電が起こってしまい、これ
を抑制し安定な放電を維持することが非常に困難であっ
た。したがって、プラズマ放電に直流電圧を印加するこ
との効果が有効かどうか不鮮明であった。これは直流電
圧と直流電流とを分離できていない系であることに起因
する。すなわち、プラズマ放電に対して効果的に直流電
圧だけを印加する手段が望まれていた。また、光起電力
素子のｐ型半導体層やｎ型半導体層は、素子特性の観点
からその層厚が高々数百オングストロームと非常に薄く
設定される場合が多く、とりわけ積層型光起電力素子の
形成時には、その層厚の均一性、膜の密着性、ドーパン
トのドーピング効率、特性の均一性、再現性が素子の特
性に影響するだけでなく、素子の歩留にも大きく影響す
るものである。

【０００６】このようなことから、空間的にも時間的に
も均一でかつ再現性よくマイクロクリスタルシリコン薄
膜を得るためには、長時間にわたってなお一層の放電安
定性を向上させ、再現性を向上させ、均一性を向上させ
た形成方法および装置が要求される。さらに装置のスル
ープットを向上させ、コストダウンを測ろうとする場
合、半導体薄膜の品質を維持したまま、堆積速度を大き
くすることが可能である形成方法および装置が要求され
る。さらに、ｐ型半導体層またはｎ型半導体層の基本特
性は、電気的、光学的に光起電力素子の特性を大きく左
右し、特に積層型光起電力素子においては、極めて良好
なｐｎ接合が必要とされるため、ドーピング効率が良く
より高品位なｐ型半導体層またはｎ型半導体層を再現性
よく均一にかつ連続的に形成し得るための方法および装
置が要求される。

【０００７】そこで、本発明は、上記従来のものにおけ
る課題を解決し、連続して移動する帯状部材上に、大き
な堆積速度で、大面積にわたって高い光電変換効率を有
し、高品質で均一性の優れた、再現性が高く欠陥の少な
い非単結晶半導体薄膜形、とりわけ光起電力素子を大量
に連続的に作成するための薄膜形成装置および方法を提
供することを目的としている。

【０００８】

【課題を解決するための手段】本発明は、上記課題を解
決するため、非単結晶半導体薄膜の形成装置および方法
をつぎのように構成したものである。すなわち、本発明
の非単結晶半導体薄膜の形成装置は、放電空間を有する
反応容器を備え、帯状部材を長手方向に連続的に移動さ
せ、前記反応容器の放電空間へ材料ガスを導入し、高周
波電力を印加して該材料ガスをプラズマ放電によって分
解し、前記移動する帯状部材上に大きな堆積速度で非単
結晶半導体薄膜を形成する薄膜形成装置において、前記
放電空間に設置されたカソード電極である高周波電力印
加電極の一部にしきり状電極を形成することによって、
該カソード電極の放電空間における表面積を前記帯状部
材の表面積を含むアノード電極である接地電極全体の放
電空間における表面積よりも大きい表面積に構成すると
共に、グロー放電生起時における前記カソード電極の自
己バイアスとしての電位を前記アノード電極に対して＋
５Ｖ以上の正電位に維持させ、該正電位を前記しきり状
電極により放電空間を介して前記帯状部材上にバイアス
印加するように構成し、複数の材料ガス導入管によって
異なる材料ガス種を前記帯状部材の表面近傍および前記
帯状部材から比較的離れた領域へそれぞれ独立して導入
するようにしたことを特徴としている。

【０００９】本発明においては、前記帯状部材の表面近
傍へ導入される材料ガスをドーピングガスとし、前記帯
状部材から比較的離れた領域へ導入される材料ガスがシ
ラン等の膜形成用ガスおよび水素等の希釈ガスとする構
成を採ることができる。また、本発明においては、前記
しきり状電極は、前記帯状部材の搬送方向に平行にまた
は垂直に所定の間隔で複数設けた構成を採り、その形状
をフィン状またはブロック状とすることができる。ま
た、本発明においては、前記しきり状電極は、該しきり
状電極の相隣り合う間隔が、放電を生起維持するに充分
な間隔とし、その間隔は、３ｃｍ以上１０ｃｍ以下とす
ることが好ましい。また、本発明においては、前記しき
り状電極は、その先端部が帯状部材との間で材料ガスの
通る隙間を隔てて、該帯状部材に近接配置し、その帯状
部材との最近接距離を、５ｃｍ以下で、しかも互いに物
理的に接触することがない距離とすることが好ましい。
また、本発明においては、前記非単結晶半導体薄膜の形
成は、その堆積速度が１オングストローム毎秒以上でそ
の薄膜の形成を行うことができる。さらに、本発明の非
単結晶半導体薄膜の形成方法は、帯状部材を長手方向に
連続的に移動させ、反応容器の放電空間へ材料ガスを導
入し、高周波電力を印加して該材料ガスをプラズマ放電
によって分解し、前記移動する帯状部材上に大きな堆積
速度で非単結晶半導体薄膜を形成する薄膜形成方法にお
いて、前記放電空間内のカソード電極である高周波電力
印加電極の一部にしきり状電極を形成することによっ
て、該カソード電極の放電空間における表面積を前記帯
状部材の表面積を含むアノード電極である接地電極全体
の放電空間における表面積よりも大きい表面積に構成す
ると共に、グロー放電生起時における前記カソード電極
の自己バイアスとしての電位を前記アノード電極に対し
て＋５Ｖ以上の正電位として、該正電位を前記しきり状
電極により放電空間を介し前記帯状部材上にバイアス印
加し非単結晶半導体薄膜を形成するように構成し、複数
の材料ガス導入管によって異なる材料ガス種を前記帯状
部材の表面近傍および前記帯状部材から比較的離れた領
域へそれぞれ独立して導入して非単結晶半導体薄膜を形
成することを特徴としている。

【００１０】

【発明の実施の形態】本発明は、本発明者が、従来技術
における上述の諸問題を解決し、前記本発明の目的を達
成すべく鋭意研究を重ねた結果、完成に至ったものであ
り、上記の構成により、数百メートルにもおよぶ帯状部
材に半導体層を形成するといった長時間におよぶ成膜時
間全体にわたって、均一で再現性が良い放電状態を維持
制御し半導体層を形成することが可能となり、長尺の帯
状部材の始端から終端までの全体にわたって、高品位で
均一な半導体堆積膜を連続的にかつ収率良く形成可能と
なる。さらに、本発明は、光起電力素子のｐ型半導体層
またはｎ型半導体層をマイクロクリスタルシリコン薄膜
で実現する際には特に有効であり、長時間にわたって放
電安定性を向上させ、再現性を向上させ、均一性を向上
させ、空間的にも時間的にも均一でかつ再現性よくマイ
クロクリスタルシリコン薄膜を実現可能となる。さら
に、本発明は、特に積層型光起電力素子において、極め
て良好なｐｎ接合を実現させることができ、より高品位
な光起電力素子を再現性よく均一にかつ連続的に形成し
得ることが可能となる。さらに、本発明は、特にｐ型半
導体層またはｎ型半導体層をマイクロクリスタルシリコ
ン薄膜で形成する場合に、高品位な該薄膜層を比較的高
い堆積速度で実現することが可能となり、装置のスルー
プットを大幅に向上させることが可能となる。

【００１１】本発明の装置においては、従来の技術にお
いて欠点であるところのカソード電極近傍というある限
られた部分のみにおいて材料ガスの励起、分解反応が促
進されることなく、放電空間全体、どちらかといえば帯
状部材を含むアノード電極側において上述の材料ガスの
励起、分解反応を促進し、比較的高い堆積速度をもって
して、該帯状部材上へ効率よく薄膜を堆積させることが
できる。すなわち、カソードヘ投入される高周波電力量
をうまく調整し、投入される高周波電力より有効に利用
して放電空間内に導入される材料ガスを効率的に励起、
分解し、しかも高品位な非単結晶半導体薄膜を該帯状部
材上へ均一で再現性よく比較的高い堆積速度でもって形
成することが可能となる。

【００１２】本発明の装置において、カソード電極の材
料としては、ステンレスおよびその合金、アルミニウム
およびその合金等が考えられるが、その他に、導電性性
質をもった材質であれば特にこれらに限った材質である
必要はない。アノード電極材料に関しても同様である。

【００１３】本発明は、グロー放電空間に設置された高
周波電力印加カソード電極の放電に接する空間における
表面積が、帯状部材を含む接地された電極全体（アノー
ド電極）の放電空間における表面積よりも大きくするこ
とを特徴とし、さらにグロー放電を生起し半導体薄膜形
成時のカソード電極の電位（自己バイアス）を、投入す
る高周波電力を調整することを併用することによって、
＋５Ｖ以上に維持した状態にて、非単結晶半導体薄膜を
堆積することを特徴とするものであるが、さらに本発
明においては、前記しきり状電極を前記帯状部材の搬送
方向に複数設置し、前記しきり状電極各々の間隔は隣り
合う前記しきり状電極の間における放電が生起維持する
に充分な間隔を有することにより、カソード電極には比
較的大きな正電位をセルフバイアスにて生起維持するこ
とが可能である。このことは、別途設けた直流（ＤＣ）
電源等を用いたバイアス印加方法等とは異なり、スパー
ク等による異常放電の発生を抑制することができる結
果、放電を安定して生起維持することが可能となり、な
おかつ、正の自己バイアスが生起されたカソード電極の
一部、すなわちしきり状電極の先端部が前記帯状部材に
対して比較的近接していることから、生起された比較的
大きな正電位を前記帯状部材状の堆積膜に対して、放電
空間を介して効率良く安定してバイアス印加することが
可能となる。これは、従来型の典型であるカソード電極
面積がアノード（接地）電極面積に対して小さい平行平
板型のカソード電極構造において、例えば単にカソード
／基板間距離を短くする方法や直流電源を併用して直流
電圧をカソードヘ印加する方法等とは明らかに異なるセ
ルフバイアス電位であり、直流バイアス印加効果であ
る。

【００１４】本発明の装置においては、とりわけドーピ
ング層すなわちｎ型非単結晶半導体薄膜またはｐ型非単
結晶半導体薄膜を上述の装置にて形成することを特徴と
し、カソード電極が正電位に維持されることにより、さ
らには、複数のガス導入管によって異なるガス種の材料
ガスをそれぞれ導入すること、すなわちドーピングガス
は前記帯状部材のより近傍に供給し、膜形成の元となる
シラン等の材料ガスおよび水素等の希釈ガスは前記帯状
部材から離れた領域に供給することによって、帯状部材
状の堆積膜に対して正電荷をもつイオンを照射する方向
にバイアス印加されるため、プラズマ放電内に存在する
イオンが帯状部材の方向へより効率よく加速され、いわ
ゆるイオンボンバートメントによって堆積膜表面に効果
的にエネルギーを与える結果、比較的高い堆積速度にお
いても膜の構造緩和が捉進され、さらには、前記ガス導
入法によりドーピングガス分子を堆積膜表面近傍に供給
することで、より多く堆積膜表面に吸着したドーピング
ガス分子に対してイオンが効果的にエネルギーを与える
結果、ドーパントのドーピング効率が向上し、膜の良質
化、緻密化が向上し、低抵抗なマイクロクリスタルな半
導体薄膜を比較的容易に得ることができる。ｎ型非単結
晶半導体薄膜またはｐ型非単結晶半導体薄膜の形成に際
しては、上述のカソード電極電位の値は形成する薄膜の
特性を大きく左右し、良質なｐ型もしくはｎ型のマイク
ロクリスタルな半導体層を比較的高い堆積速度にて均一
性よくかつ再現性よく実現するために、上述の通りカソ
ード電極の電位を＋５Ｖ以上、望ましくは＋１００Ｖ以
上、さらに望ましくは＋１５０Ｖ以上に維持した状態で
薄膜を堆積することが望ましい。

【００１５】

【実施例】以下、本発明の光起電力素子を連続的に製造
する方法の具体的装置例及び実施例を示すが、本発明は
これらによって何ら限定されるものではない。（装置例１）図１は、本発明の放電容器内の特徴を示し
た搬送方向に平行な方向の模式的断面図である。図２で
は搬送方向に垂直な方向（図１のＡ−Ａ′断面）の模式
的断面図を示す。図１は、図３に示したようなカソード
電極例と同様の構造をもつしきり電極１００３つきのカ
ソード電極１００２が、接地（アノード）電極１００４
上に絶縁ガイシ１００９によって電気的に絶縁されて設
置され、該カソード電極上を導電性帯状部材１０００が
不図示の複数のマグネットローラで支えられ、下に位置
するカソード電極および上に位置するランプヒーター１
００５に物理的に接することなく矢印で示される方向へ
移動するような構造である。材料ガスは、ドーピングガ
スはセラミック製のガス導入管１００７ａにて帯状部材
表面近傍に導入され、一方、シラン等の膜形成用ガスお
よび水素等の希釈ガスは、カソード電極を貫通するよう
な恰好で配置されたセラミック製のガス導入管１００７
ｂにより帯状部材表面から比較的離れた領域へ導入さ
れ、帯状部材とカソード電極の間の放電空間を通り、パ
ンチングボード１０１０を介して排気口１００６から不
図示の真空ポンプによって排気される。カソード電極お
よびアノード電極材料としては、ＳＵＳ３１６を用い
た。カソード電極に不図示の高周波電源から高周波を印
加し、生起されるグロー放電の放電領域は、カソード電
極の一部であるところの複数設置されたしきり状電極１
００３どうしのすきまおよび帯状部材とカソード電極と
の間の空間であり、上部の該導電性帯状部材で閉じ込め
られた領域となる。

【００１６】このような構造の放電容器を用いた場合、
カソード電極の面積の帯状部材を含む接地されたアノー
ド電極の面積に対する比率は、明らかに１よりも大きな
ものとなる。さらに、帯状部材１０００とカソード電極
の一部であるフィン状もしくはブロック状形状をしたし
きり状電極１００３との距離が離れすぎるのは好ましく
なく、その距離は、両者が物理的に接することがないよ
うに、おおむね５ｃｍ以下の範囲内とするのが好まし
い。さらに、複数設置されたしきり状電極１００３どう
しの間隔は放電が生起維持するに充分な間隔であること
が必要で、その適度な間隔は３ｃｍ以上１０ｃｍ以下の
範囲内とするのが効果的である。

【００１７】一方、従来型カソード電極の一般的な模式
図を図４に示す。この図から明らかなように、放電空間
に接するカソード電極２００２の表面積は、同じく放電
空間に接する導電性帯状部材２０００を含む接地された
アノード電極２００４全体の表面積に比べて小さい構造
となる。すなわち、カソード電極の面積の帯状部材を含
む接地されたアノード電極の面積に対する比率は、明ら
かに１よりも小さなものとなる。さらに、材料ガスは、
複数の導入管によって分離導入される構造ではなく、１
本の導入管２００７から混合ガスを放電空間へ導入され
る構造となる。

【００１８】本発明のカソード電極の形状は、これに限
定されるものではなく、グロー放電空間に設置された高
周波電力印加カソード電極の放電に接する空間における
表面積を、帯状部材を含む接地された電極全体（アノー
ド電極）の放電空間における表面積よりも大きくし、さ
らにグロー放電を生起し半導体薄膜形成時のカソード電
極の電位（自己バイアス）を、投入する高周波電力を調
整することを併用することよにって、＋５Ｖ以上に維持
し得る構造であり、なおかつ材料ガスを、一成膜容器に
つき複数のガス導入管によって異なるガス種を帯状部材
の表面近傍および帯状部材から比較的離れた領域へそれ
ぞれ独立して導入可能であるような形状および構造であ
れば良い。

【００１９】［実施例１］図１に示したような形状で、
帯状部材とカソード電極の一部であるしきり状電極先端
部との最近接距離を２ｃｍとし、さらに、複数設置され
たしきり状電極どうしの間隔を６ｃｍとし、導電性帯状
部材を含む接地されたアノード面積全体に対するカソー
ド面積の比率を２．９倍としたカソード電極構造をもつ
形成容器を製作し、図５に示すようなロール・ツー・ロ
ール（ＲｏｌｌｔｏＲｏｌｌ）方式を採用した連続
プラズマＣＶＤ法における第１の導電型層形成容器およ
び第２の導電型層形成容器に上述の形成容器を設置し、
シングル型光起電力素子を製作した。以下に具体的な製
作例を述べる。

【００２０】図５に、本発明の作製方法を用いたシング
ル型光起電力素子の製造装置例の簡略化した模式図を示
す。該製造装置例は、帯状部材１０１の送り出し及び巻
き取り用の真空容器３０１及び３０２、第１の導電型層
作製用真空容器６０１、ｉ型層作製用真空容器１００、
第２の導電型層作製用真空容器６０２をガスゲートを介
して接続した装置から構成されている。真空容器６０１
内のカソード電極６０３および、真空容器６０２内のカ
ソード電極６０４の構造を、上述のようなカソード電極
構造とした。

【００２１】図５に示す製造装置を用い、表１に示す作
製条件で、下部電極上に、第１の導電型層、ｉ型層、第
２の導電型層を以下に示すような作製手順により、シン
グル型光起電力素子を連続的に作製した（素子−実
１）。まず、基板送り出し機構を有する真空容器３０１
に、十分に脱脂、洗浄を行い、下部電極として、スパッ
タリング法により、銀薄膜を１００ｎｍ、ＺｎＯ薄膜を
１μｍ蒸着してあるＳＵＳ４３０ＢＡ製帯状部材１０１
（幅１２０ｍｍ×長さ２００ｍ×厚さ０．１３ｍｍ）の
巻きつけられたボビン３０３をセットし、該帯状部材１
０１をガスゲート、各非単結晶層作製用真空容器を介し
て、帯状部材巻き取り機構を有する真空容器３０２まで
通し、たるみのない程度に張力調整を行った。そこで、
各真空容器３０１、６０１、１００、６０２、３０２を
不図示の真空ポンプで１×１０^-4Ｔｏｒｒ以下まで真空
引きした。次に、ガスゲートにゲートガス導入管１３１
ｎ、１３１、１３２、１３１ｐよりゲートガスとしてＨ
2を各々７００ｓｃｃｍ流し、ランプヒータ１２４ｎ、
１２４、１２４ｐにより、帯状部材１０１を、各々３５
０℃、３５０℃、２５０℃に加熱した。そして、ガス導
入管６０５より、ＳｉＨ4ガスを４０ｓｃｃｍ、ＰＨ3ガ
ス（２％Ｈ2希釈品）を５０ｓｃｃｍ、Ｈ2ガスを２００
ｓｃｃｍ、ガス導入管１０４ａ、１０４ｂ、１０４ｃよ
り、ＳｉＨ4ガスを各１００ｓｃｃｍ、Ｈ2ガスを各５０
０ｓｃｃｍ、ガス導入管６０６より、ＳｉＨ4ガスを１
０ｓｃｃｍ、ＢＦ3ガス（２％Ｈ2希釈品）を１００ｓｃ
ｃｍ、Ｈ2ガスを５００ｓｃｃｍ導入した。

【００２２】真空容器３０１内の圧力が、圧力計３１４
で１．０Ｔｏｒｒになるようにコンダクタンスバルブ３
０７で調整した。真空容器６０１内の圧力が、不図示の
圧力計で１．５Ｔｏｒｒになるように不図示のコンダク
タンスバルブで調整した。真空容器１００内の圧力が、
不図示の圧力計で１．８Ｔｏｒｒになるように不図示の
コンダクタンスバルブで調整した。真空容器６０２内の
圧力が、不図示の圧力計で１．６Ｔｏｒｒになるように
不図示のコンダクタンスバルブで調整した。真空容器３
０２内の圧力が、圧力計３１５で１．０Ｔｏｒｒになる
ようにコンダクタンスバルブ３０８で調整した。

【００２３】その後、カソード電極６０３に、ＲＦ電力
を５００Ｗ導入し、カソード電極１０７に、ＲＦ電力を
２００Ｗ導入し、カソード電極６０４に、ＲＦ電力を６
００Ｗ導入した。次に、帯状部材１０１を図中の矢印の
方向に搬送させ、帯状部材上に第１の導電型層、ｉ型
層、第２の導電型層を作製した。次に、第２の導電型層
上に、透明電極として、ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）
を真空蒸着にて８０ｎｍ蒸着し、さらに集電電極とし
て、Ａｌを真空蒸着にて２μｍ蒸着し、光起電力素子を
作成した（素子−実１）。

【００２４】以上の、光起電力素子の作成条件を表１に
示す。また、素子の概念図を図６に示す。

【００２５】

【表１】（比較例１）真空容器６０１内のカソード電極６０３お
よび、真空容器６０２内のカソード電極６０４の構造
を、図４で示したカソード電極構造としたこと（この場
合、導電性帯状部材を含む接地されたアノード面積全体
に対するカソード面積の比率は０．６倍）、および表２
に示すような作製条件にしたこと以外は実施例１と同様
の手順によりシングル型光起電力素子を作製した（素子
−比１）。

【００２６】

【表２】実施例１（素子−実１）および比較例１（素子−比１）
で作成した光起電力素子の変換効率、特性均一性および
歩留の評価を行なった。電流電圧特性は、１０ｍおきに
５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／
ｃｍ²）光照射下に設置し、光電変換効率を測定し、評
価した。その結果を表３に示す。各値は、素子−比１の
各特性を１．００とした場合の任意値である。素子−実
１では、素子−比１に比べ全体的に各特性が向上し、特
に開放電圧の向上が認められた結果、変換効率が１．０
５倍に向上した。

【００２７】

【表３】表３に示すように、比較例１（素子−比１）の光起電力
素子に対して、実施例１（素子−実１）の光起電力素子
は、変換効率において優れており、本発明の作製方法に
より作製した光起電力素子が、優れた特性を有すること
が判明し、本発明の効果が実証された。特性均一性は、
実施例１（素子−実１）、比較例１（素子−比１）で作
成した帯状部材上の光起電力素子を、１０ｍおきに５ｃ
ｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ
²）光照射下に設置し、光電変換効率を測定して、その
光電変換効率のバラツキを評価した。比較例１（素子−
比１）の光起電力素子を基準にして、バラツキの大きさ
の逆数を求めた特性評価の結果を表４に示す。

【００２８】歩留は、実施例１（素子−実１）、比較例
１（素子−比１）で作成した帯状部材上の光起電力素子
を、１０ｍおきに５ｃｍ角の面積で切出し、その暗状態
でのシャント抵抗を測定し、抵抗値が１×ｌ０³オーム
・ｃｍ²以上のものを良品としてカウントし、全数中の
比率を百分率で表し、評価した。このようにして求め
た、実施例１（素子−実１）および比較例１（素子−比
１）の光起電力素子の歩留を求めた結果を表４に示す。

【００２９】

【表４】表４に示すように、比較例１（素子−比１）の光起電力
素子に対して、実施例１（素子−実１）の光起電力素子
は、特性均一性及び歩留のいずれにおいても優れてお
り、本発明の作製方法により作製したシングル型光起電
力素子が、優れた特性を有することが判明し、本発明の
効果が実証された。

【００３０】［実施例２］図１に示したような形状で、
帯状部材とカソード電極の一部であるしきり状電極先端
部との最近接距離を２ｃｍとし、さらに、複数設置され
たしきり状電極どうしの間隔を６ｃｍとし、導電性帯状
部材を含む接地されたアノード面積全体に対するカソー
ド面積の比率を２．９倍としたカソード電極をもつ形成
容器を製作した。図５に示すようなロール・ツー・ロー
ル（ＲｏｌｌｔｏＲｏ１１）方式を採用した連続プ
ラズマＣＶＤ法において、不図示ではあるが、第１の導
電型層作製用真空容器６０１、ｉ型層作製用真空容器１
００、第２の導電型層作製用真空容器６０２をガスゲー
トを介して接続した装置をワンセットとして、これをさ
らに２セット増設し、計３セット繰り返して直列に配置
した恰好の装置を製作し、しかもその中で、全ての第１
の導電型層形成容器および第２の導電型層形成容器に、
上述の形成容器を設置し、トリプル型光起電力素子を製
作した。

【００３１】不図示のこの装置を使って、表５に示す作
製条件で、下部電極上に、第１の導電型層、第１のｉ型
層、第２の導電型層、第１の導電型層、第２のｉ型層、
第２の導電型層、第１の導電型層、第３のｉ型層、第２
の導電型層を順次積み重ねて堆積し、実施例１と同様の
作製手順によって、トリプル型光起電力素子を連続的に
作製した（素子−実２）。

【００３２】以上の、光起電力素子の作成条件を表５に
示す。また、作製した素子の概念図を図７に示す。

【００３３】

【表５】（比較例２）第１の導電型層のカソード電極および、第
２の導電型層のカソード電極の構造を、図４で示したカ
ソード電極構造としたこと（この場合、導電性帯状部材
を含む接地されたアノード面積全体に対するカソード面
積の比率は０．６倍）、および表６に示すような作製条
件にしたこと以外は実施例１と同様の手順によりトリプ
ル型光起電力素子を作製した（素子−比２）。

【００３４】

【表６】実施例２（素子−実２）および比較例２（素子−比２）
で作成した光起電力素子の変換効率、特性均一性および
歩留の評価を行なった。

【００３５】電流電圧特性は、１０ｍおきに５ｃｍ角の
面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ²）光
照射下に設置し、光電変換効率を測定し、評価した。そ
の結果を表７に示す。各値は、素子−比２の各特性を
１．００とした場合の任意値である。素子−実２では、
素子−比２に比べ全体的に各特性が向上し、特に開放電
圧の向上が認められた結果、変換効率が１．０４倍に向
上した。

【００３６】

【表７】表７に示すように、比較例２（素子−比２）の光起電力
素子に対して、実施例２（素子−実２）の光起電力素子
は、変換効率において優れており、本発明の作製方法に
より作製した光起電力素子が、優れた特性を有すること
が判明し、本発明の効果が実証された。特性均一性は、
実施例２（素子−実２）、比較例２（素子−比２）で作
成した帯状部材上の光起電力素子を、１０ｍおきに５ｃ
ｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ
²）光照射下に設置し、光電変換効率を測定して、その
光電変換効率のバラツキを評価した。比較例２（素子−
比２）の光起電力素子を基準にして、バラツキの大きさ
の逆数を求めた特性評価の結果を表８に示す。

【００３７】歩留は、実施例２（素子−実２）、比較例
２（素子−比２）で作成した帯状部材上の光起電力素子
を、１０ｍおきに５ｃｍ角の面積で切出し、その暗状態
でのシャント抵抗を測定し、抵抗値が１×１０³オーム
・ｃｍ²以上のものを良品としてカウントし、全数中の
比率を百分率で表し、評価した。このようにして求め
た、実施例２（素子−実２）および比較例２（素子−比
２）の光起電力素子の歩留を求めた結果を表８に示す。

【００３８】

【表８】表８に示すように、比較例２（素子−比２）の光起電力
素子に対して、実施例２（素子−実２）の光起電力素子
は、特性均一性及び歩留のいずれにおいても優れてお
り、本発明の作製方法により作製したトリプル型光起電
力素子が、優れた特性を有することが判明し、本発明の
効果が実証された。

【００３９】［実施例３］図１に示したような形状で、
帯状部材とカソード電極の一部であるしきり状電極先端
部との最近接距離を２ｃｍ一定とし、さらに、複数設置
されたしきり状電極どうしの間隔を６ｃｍ一定とし、導
電性帯状部材を含む接地されたアノード面積全体に対す
るカソード面積の比率を２．９倍としたカソード電極を
もつ放電容器を製作し、図５に示すようなロール・ツー
・ロール（ＲｏｌｌｔｏＲｏｌｌ）方式を採用した
連続プラズマＣＶＤ法において、第２の導電型層形成容
器のカソード電極構造にのみ、上述のカソード電極構造
をもつものを設置し、シングル型光起電力素子を製作し
た。

【００４０】第２の導電型層すなわちｐ型層形成容器内
に導入するＳｉＨ4ガスの流量および印加するＲＦ電力
を変化させｐ型層の堆積速度を変化させたこと、および
表９に示すような作製条件にしたこと以外は実施例１と
同様の手順によりシングル型光起電力素子を作製した
（素子−実３１〜３４）。なお、ｐ型層の膜厚は放電空
間の帯状部材側への開口長を調整することによって、い
ずれの条件下においても２０ｎｍ一定とした。

【００４１】

【表９】（比較例３）ｐ型層のカソード電極の電極構造を、図４
で示したカソード電極構造としたこと（この場合、導電
性帯状部材を含む接地されたアノード面積全体に対する
カソード面積の比率は０．６倍）、および表１０に示す
ような作製条件にしたこと以外は実施例３と同様の手順
によりシングル型光起電力素子を作製した（素子−比３
１〜３４）。なお、ｐ型層の膜厚は放電空間の開口長を
調整することによって、いずれの条件下においても２０
ｎｍ一定とした。

【００４２】

【表１０】電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出
し、ＡＭ−１．５（１００ｍＷ／ｃｍ²）光照射下に設
置し、光電変換効率を測定し、評価した。その結果を表
１１に示す。各値は、素子−比３１の各特性を１．００
とした場合の任意値である。本発明のカソード構造を用
いた場合、放電時におけるカソード電極の自己バイアス
は正電位となり、光起電力素子の特性（素子−実３１〜
３４）は、素子−比３１に比べ全体的に変換効率が向上
している。特に、堆積速度を１オングストローム毎秒以
上に大きくした場合（素子−実３２〜３４）場合におい
ても、特性の落ち込みが抑えられている。その一方で、
従来型のカソード電極構造を用いた場合（素子−比３１
〜３４）では、堆積速度を大きくしていくと変換効率が
落ち込んでしまう。

【００４３】

【表１１】表１１に示すように、比較例３（素子−比３１〜３４）
の光起電力素子に対して、実施例３（素子−実３１〜３
４）の光起電力素子は、変換効率において優れており、
本発明のカソード電極構造を持つ装置を用いれば、堆積
速度を大きくしていった場合においても、光起電力素子
は優れた特性を有することが判明し、本発明の効果が実
証された。

【００４４】［実施例４］図１に示したような形状で、
帯状部材とカソード電極の一部であるしきり状電極先端
部との最近接距離を２ｃｍ一定とし、さらに、複数設置
されたしきり状電極どうしの間隔を６ｃｍ一定とし、導
電性帯状部材を含む接地されたアノード面積全体に対す
るカソード面積の比率を２．９倍としたカソード電極を
もつ放電容器を製作し、図５に示すようなロール・ツー
・ロール（ＲｏｌｌｔｏＲｏ１１）方式を採用した
連続プラズマＣＶＤ法において、第１の導電型層形成容
器のカソード電極構造にのみ、上述のカソード電極構造
をもつものを設置し、シングル型光起電力素子を製作し
た。

【００４５】第１の導電型層すなわちｎ型層形成容器内
に導入するＳｉＨ4ガスの流量および印加するＲＦ電力
を変化させｎ型層の堆積速度を変化させたこと、および
表１２に示すような作製条件にしたこと以外は実施例１
と同様の手順によりシングル型光起電力素子を作製した
（素子−実４１〜４４）。なお、ｎ型層の膜厚は放電空
間の帯状部材側への開口長を調整することによって、い
ずれの条件下においても４０ｎｍ一定とした。

【００４６】

【表１２】（比較例４）ｎ型層のカソード電極の電極構造を、図４
で示したカソード電極構造としたこと（この場合、導電
性帯状部材を含む接地されたアノード面積全体に対する
カソード面積の比率は０．６倍）、および表１３に示す
ような作製条件にしたこと以外は実施例３と同様の手順
によりシングル型光起電力素子を作製した（素子−比４
１〜４４）。なお、ｎ型層の膜厚は放電空間の開口長を
調整することによって、いずれの条件下においても４０
ｎｍ一定とした。

【００４７】

【表１３】電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出
し、ＡＭ−１．５（１００ｍＷ／ｃｍ²）光照射下に設
置し、光電変換効率を測定し、評価した。その結果を表
１４に示す。各値は、素子−比４１の各特性を１．００
とした場合の任意値である。本発明のカソード構造を用
いた場合、放電時におけるカソード電極の自己バイアス
は正電位となり、光起電力素子の特性（素子−実４１〜
４４）は、素子−比４１に比べ全体的に変換効率が向上
している。特に、堆積速度を１オングストローム毎秒以
上に大きくした場合（素子−実４２〜４４）場合におい
ても、特性の落ち込みが抑えられている。その一方で、
従来型のカソード電極構造を用いた場合（素子−比４１
〜４４）では、堆積速度を大きくしていくと変換効率が
落ち込んでしまう。

【００４８】

【表１４】表１４に示すように、比較例４（素子−比４１〜４４）
の光起電力素子に対して、実施例４（素子−実４１〜４
４）の光起電力素子は、変換効率において優れており、
本発明のカソード電極構造を持つ装置を用いれば、堆積
速度を大きくしていった場合においても、光起電力素子
は優れた特性を有することが判明し、本発明の効果が実
証された。

【００４９】

【発明の効果】本発明は、以上のように、放電空間内の
カソード電極である高周波電力印加電極の一部にしきり
状電極を形成することによって、該カソード電極の放電
空間における表面積を前記帯状部材の表面積を含むアノ
ード電極である接地電極全体の放電空間における表面積
よりも大きい表面積に構成すると共に、グロー放電生起
時における前記カソード電極の自己バイアスとしての電
位を前記アノード電極に対して＋５Ｖ以上の正電位とし
て、該正電位を前記しきり状電極により放電空間を介し
前記帯状部材上にバイアス印加し非単結晶半導体薄膜を
形成するように構成し、複数の材料ガス導入管によって
異なる材料ガス種を前記帯状部材の表面近傍および前記
帯状部材から比較的離れた領域へそれぞれ独立して導入
することにより、大きな速度で、大面積にわたって高品
質で優れた均一性を有し、欠陥の少ない光起電力素子を
高いスループットで大量に再現性良く生産することが可
能となる。

【図面の簡単な説明】

【図１】本発明のカソード電極を用いる光起電力素子製
造装置の放電空間の一例の概念的模式図である。

【図２】図１におけるＡ−Ａ′断面の模式図である。

【図３】本発明のカソード電極単体の概念的模式図であ
る。

【図４】従来形のカソード電極を用いる光起電力素子製
造装置の放電空間の一例の概念的模式図である。

【図５】本発明の方法を用いる他の光起電力素子製造装
置例の概念的模式図である。

【図６】シングル型光起電力素子の概念的断面図であ
る。

【図７】トリプル型光起電力素子の概念的断面図であ
る。

【符号の説明】

１００：真空容器１０１：帯状部材１０３ａ、１０３ｂ、１０３ｃ：加熱ヒーター１０４ａ、１０４ｂ、１０４ｃ：ガス導入管１０７：カソード電極１２４ｎ、１２４、１２４ｐ：ランプヒーター１２９ｎ、１２９、１２９ｐ、１３０：ガスゲート１３１ｎ、１３１、１３１ｐ、１３２：ガスゲート導入
管３０１、３０２：真空容器３０３、３０４：ボビン３０５、３０６：アイドリングローラ３０７、３０８：コンダクタンスバルブ３１０、３１１：排気管３１４、３１５：圧力計５１３：排気管６０１、６０２：真空容器６０３、６０４：カソード電極６０５、６０６：ガス導入管６０７、６０８：排気管１０００：導電性帯状部材１００１：真空容器１００２：カソード電極１００３：しきり状電極１００４：接地（アノード）電極１００５：ランプヒーター１００６：排気口１００７ａ：ガス導入管１００７ｂ：ガス導入管１００８：ガスゲート１００９：絶縁ガイシ１０１０：パンチングボード１１００：導電性帯状部材１１０１：真空容器１１０２：カソード電極１１０３：しきり状電極１１０４：接地（アノード）電極１１０５：ランプヒーター１００７ａ：ガス導入管１００７ｂ：ガス導入管２０００：導電性帯状部材２００１：真空容器２００２：カソード電極２００４：接地（アノード）電極２００５：ランプヒーター２００６：排気口２００７：ガス導入管２００８：ガスゲート２００９：絶縁ガイシ４００１：ＳＵＳ基板４００２：Ａｇ薄膜４００３：ＺｎＯ薄膜４００４：第１の導電型層４００５：ｉ型層４００６：第２の導電型層４００７：ＩＴＯ４００８：集電電極５００１：ＳＵＳ基板５００２：Ａｇ薄膜５００３：ＺｎＯ薄膜５００４：第１の導電型層５００５：第１のｉ型層５００６：第２の導電型層５００７：第１の導電型層５００８：第２のｉ型層５００９：第２の導電型層５０１０：第１の導電型層５０１１：第３のｉ型層５０１２：第２の導電型層５０１３：ＩＴＯ５０１４：集電電極

Claims

【特許請求の範囲】

【請求項１】放電空間を有する反応容器を備え、帯状部
材を長手方向に連続的に移動させ、前記反応容器の放電
空間へ材料ガスを導入し、高周波電力を印加して該材料
ガスをプラズマ放電によって分解し、前記移動する帯状
部材上に大きな堆積速度で非単結晶半導体薄膜を形成す
る薄膜形成装置において、前記放電空間に設置されたカソード電極である高周波電
力印加電極の一部にしきり状電極を形成することによっ
て、該カソード電極の放電空間における表面積を前記帯
状部材の表面積を含むアノード電極である接地電極全体
の放電空間における表面積よりも大きい表面積に構成す
ると共に、グロー放電生起時における前記カソード電極
の自己バイアスとしての電位を前記アノード電極に対し
て＋５Ｖ以上の正電位に維持させ、該正電位を前記しき
り状電極により放電空間を介して前記帯状部材上にバイ
アス印加するように構成し、複数の材料ガス導入管によ
って異なる材料ガス種を前記帯状部材の表面近傍および
前記帯状部材から比較的離れた領域へそれぞれ独立して
導入するようにしたことを特徴とする非単結晶半導体薄
膜の形成装置。
【請求項２】前記帯状部材の表面近傍へ導入される材料
ガスがドーピングガスであり、前記帯状部材から比較的
離れた領域へ導入される材料ガスがシラン等の膜形成用
ガスおよび水素等の希釈ガスであることを特徴とする請
求項１に記載の非単結晶半導体薄膜の形成装置。
【請求項３】前記しきり状電極は、前記帯状部材の搬送
方向に平行にまたは垂直に所定の間隔で複数設けられて
いることを特徴とする請求項１または請求項２に記載の
非単結晶半導体薄膜の形成装置。
【請求項４】前記しきり状電極は、その形状がフィン状
またはブロック状であることを特徴とする請求項３に記
載の非単結晶半導体薄膜の形成装置。
【請求項５】前記しきり状電極は、該しきり状電極の相
隣り合う間隔が、放電を生起維持するに充分な間隔であ
ることを特徴とする請求項３または請求項４に記載の非
単結晶半導体薄膜の形成装置。
【請求項６】前記しきり状電極の相隣り合う間隔は、３
ｃｍ以上１０ｃｍ以下であることを特徴とする請求項５
に記載の非単結晶半導体薄膜の形成装置。
【請求項７】前記しきり状電極は、その先端部が帯状部
材との間で材料ガスの通る隙間を隔てて、該帯状部材に
近接配置されていることを特徴とする請求項１〜請求項
６のいずれか１項に記載の非単結晶半導体薄膜の形成装
置。
【請求項８】前記しきり状電極は、その帯状部材との最
近接距離は、５ｃｍ以下で、しかも互いに物理的に接触
することがない距離であることを特徴とする請求項７に
記載の非単結晶半導体薄膜の形成装置。
【請求項９】前記非単結晶半導体薄膜の形成は、その堆
積速度が１オングストローム毎秒以上であることを特徴
とする請求項１〜請求項８のいずれか１項に記載の非単
結晶半導体薄膜の形成装置。
【請求項１０】帯状部材を長手方向に連続的に移動さ
せ、反応容器の放電空間へ材料ガスを導入し、高周波電
力を印加して該材料ガスをプラズマ放電によって分解
し、前記移動する帯状部材上に大きな堆積速度で非単結
晶半導体薄膜を形成する薄膜形成方法において、前記放
電空間内のカソード電極である高周波電力印加電極の一
部にしきり状電極を形成することによって、該カソード
電極の放電空間における表面積を前記帯状部材の表面積
を含むアノード電極である接地電極全体の放電空間にお
ける表面積よりも大きい表面積に構成すると共に、グロ
ー放電生起時における前記カソード電極の自己バイアス
としての電位を前記アノード電極に対して＋５Ｖ以上の
正電位として、該正電位を前記しきり状電極により放電
空間を介し前記帯状部材上にバイアス印加し非単結晶半
導体薄膜を形成するように構成し、複数の材料ガス導入
管によって異なる材料ガス種を前記帯状部材の表面近傍
および前記帯状部材から比較的離れた領域へそれぞれ独
立して導入して非単結晶半導体薄膜を形成することを特
徴とする非単結晶半導体薄膜の形成方法。
【請求項１１】前記非単結晶半導体薄膜の形成は、その
堆積速度が１オングストローム毎秒以上であることを特
徴とする請求項１０に記載の非単結晶半導体薄膜の形成
方法。