JPH09283614A - トレンチ素子分離構造およびその形成方法 - Google Patents
トレンチ素子分離構造およびその形成方法Info
- Publication number
- JPH09283614A JPH09283614A JP11209496A JP11209496A JPH09283614A JP H09283614 A JPH09283614 A JP H09283614A JP 11209496 A JP11209496 A JP 11209496A JP 11209496 A JP11209496 A JP 11209496A JP H09283614 A JPH09283614 A JP H09283614A
- Authority
- JP
- Japan
- Prior art keywords
- film
- element isolation
- oxide film
- isolation structure
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 比較的簡単な工程によって活性領域端部にお
けるしきい値の低下を防止することができるトレンチ素
子分離構造およびその形成方法を提供する。 【解決手段】 シリコン基板１１に形成された溝部１６
に埋め込まれたシリコン酸化膜１８−１と、その上に一
体に形成されたシリコン酸化膜１８−２とによってトレ
ンチ素子分離層としてのシリコン酸化膜１８を構成す
る。シリコン酸化膜１８−２は溝部１６の幅よりも大き
い幅を有し、溝部１６の肩部分のシリコン基板１１を覆
っている。このため、トレンチ素子分離構造の形成後に
おけるプロセスにおいて、シリコン酸化膜１８−１がエ
ッチングされることでシリコン基板１１の活性領域との
間に隙間が形成されることがなくなる。
けるしきい値の低下を防止することができるトレンチ素
子分離構造およびその形成方法を提供する。 【解決手段】 シリコン基板１１に形成された溝部１６
に埋め込まれたシリコン酸化膜１８−１と、その上に一
体に形成されたシリコン酸化膜１８−２とによってトレ
ンチ素子分離層としてのシリコン酸化膜１８を構成す
る。シリコン酸化膜１８−２は溝部１６の幅よりも大き
い幅を有し、溝部１６の肩部分のシリコン基板１１を覆
っている。このため、トレンチ素子分離構造の形成後に
おけるプロセスにおいて、シリコン酸化膜１８−１がエ
ッチングされることでシリコン基板１１の活性領域との
間に隙間が形成されることがなくなる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体等の基板上
に形成される素子間を溝部状の絶縁領域によって分離す
るトレンチ素子分離構造およびその形成方法に関する。
に形成される素子間を溝部状の絶縁領域によって分離す
るトレンチ素子分離構造およびその形成方法に関する。
【０００２】
【従来の技術】従来より、素子分離法として、いわゆる
ＬＯＣＯＳ(Local Oxidation of Silicon)技術が広く用
いられているが、この技術のみでは近年における半導体
素子の微細化の要求を十分に満足させることができない
ことから、０．３μｍ以下のデザインルールによる超Ｌ
ＳＩ用の素子分離法として、トレンチ（溝部）分離法が
提案されている。
ＬＯＣＯＳ(Local Oxidation of Silicon)技術が広く用
いられているが、この技術のみでは近年における半導体
素子の微細化の要求を十分に満足させることができない
ことから、０．３μｍ以下のデザインルールによる超Ｌ
ＳＩ用の素子分離法として、トレンチ（溝部）分離法が
提案されている。
【０００３】図４はトレンチ素子分離構造の断面を表す
ものである。この図で、半導体基板１０１の素子分離領
域には溝部１０２が形成され、ここに絶縁膜１０３が埋
め込まれてトレンチ素子分離構造を形成している。この
トレンチ素子分離構造の断面形状は、図示のようにほぼ
矩形状とされるか、あるいは逆台形状とされ、これによ
り活性領域が左右に分離されるようになっている。
ものである。この図で、半導体基板１０１の素子分離領
域には溝部１０２が形成され、ここに絶縁膜１０３が埋
め込まれてトレンチ素子分離構造を形成している。この
トレンチ素子分離構造の断面形状は、図示のようにほぼ
矩形状とされるか、あるいは逆台形状とされ、これによ
り活性領域が左右に分離されるようになっている。
【０００４】
【発明が解決しようとする課題】このようなトレンチ素
子分離構造によって分離された活性領域にＭＯＳ構造の
半導体素子を形成する場合には、シリコン基板１０１上
にゲート絶縁膜１０４を形成し、さらにその上にゲート
電極層としての多結晶シリコン膜１０５を形成すること
になる。ところが、上記のように、従来のトレンチ素子
分離構造の断面形状は矩形状または逆台形状であったの
で、活性領域の端部１０６（トレンチ素子分離構造と接
する部分）における電界が強くなり、しきい値電圧が低
下するという問題が生ずる。
子分離構造によって分離された活性領域にＭＯＳ構造の
半導体素子を形成する場合には、シリコン基板１０１上
にゲート絶縁膜１０４を形成し、さらにその上にゲート
電極層としての多結晶シリコン膜１０５を形成すること
になる。ところが、上記のように、従来のトレンチ素子
分離構造の断面形状は矩形状または逆台形状であったの
で、活性領域の端部１０６（トレンチ素子分離構造と接
する部分）における電界が強くなり、しきい値電圧が低
下するという問題が生ずる。
【０００５】更に、トレンチ素子分離構造の形成後にお
けるプロセスにより、溝部１０２に埋め込んだ絶縁膜１
０３が図５に示したようにエッチングされるため、絶縁
膜１０３と活性領域との間に僅かな隙間１０７が形成さ
れ、ここに多結晶シリコン膜１０５が入り込むこととな
る。従って、このことも活性領域の端部１０６における
しきい値の低下の原因となる。
けるプロセスにより、溝部１０２に埋め込んだ絶縁膜１
０３が図５に示したようにエッチングされるため、絶縁
膜１０３と活性領域との間に僅かな隙間１０７が形成さ
れ、ここに多結晶シリコン膜１０５が入り込むこととな
る。従って、このことも活性領域の端部１０６における
しきい値の低下の原因となる。
【０００６】この問題の対策として、予め溝部１０２の
側壁部に不純物を注入し、活性領域端部における不純物
濃度を高くしてしきい値電圧の低下を抑制するという方
法もあるが、この場合には、工程数が増加したり、ま
た、不純物濃度の制御が困難である等の問題があった。
側壁部に不純物を注入し、活性領域端部における不純物
濃度を高くしてしきい値電圧の低下を抑制するという方
法もあるが、この場合には、工程数が増加したり、ま
た、不純物濃度の制御が困難である等の問題があった。
【０００７】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、比較的簡単な工程によって活性領域
端部におけるしきい値の低下を防止することができるト
レンチ素子分離構造およびその形成方法を提供すること
にある。
ので、その目的は、比較的簡単な工程によって活性領域
端部におけるしきい値の低下を防止することができるト
レンチ素子分離構造およびその形成方法を提供すること
にある。
【０００８】
【課題を解決するための手段】本発明に係るトレンチ素
子分離構造は、基板に形成した溝部と、この溝部に埋め
込まれた第１の絶縁膜と、この第１の絶縁膜の上に、上
面が基板よりも高くなるように第１の絶縁膜と一体に形
成されると共に、溝部の幅よりも大きい幅を有する第２
の絶縁膜とを備えている。
子分離構造は、基板に形成した溝部と、この溝部に埋め
込まれた第１の絶縁膜と、この第１の絶縁膜の上に、上
面が基板よりも高くなるように第１の絶縁膜と一体に形
成されると共に、溝部の幅よりも大きい幅を有する第２
の絶縁膜とを備えている。
【０００９】本発明に係るトレンチ素子分離構造の形成
方法は、基板上に、溝部形成領域に対応する開口部を有
する膜を形成する工程と、膜をマスクとして基板をエッ
チングして溝部を形成する工程と、膜を等方的にエッチ
ングして開口部を拡幅させる工程と、溝部および膜の拡
幅された開口部を絶縁膜で埋め込む工程とを含むもので
ある。
方法は、基板上に、溝部形成領域に対応する開口部を有
する膜を形成する工程と、膜をマスクとして基板をエッ
チングして溝部を形成する工程と、膜を等方的にエッチ
ングして開口部を拡幅させる工程と、溝部および膜の拡
幅された開口部を絶縁膜で埋め込む工程とを含むもので
ある。
【００１０】本発明のトレンチ素子分離構造では、第１
の絶縁膜が基板に形成された溝部を埋め込んでいると共
に、その溝部の肩部分を覆うように第２の絶縁膜が形成
され、両者が一体としてトレンチ素子分離層を構成して
いるので、基板の活性領域端部における電界強度の増大
や後工程における第１の絶縁膜と溝部との間の隙間の形
成を回避することができ、活性領域端部におけるしきい
値の低下を防止することができる。
の絶縁膜が基板に形成された溝部を埋め込んでいると共
に、その溝部の肩部分を覆うように第２の絶縁膜が形成
され、両者が一体としてトレンチ素子分離層を構成して
いるので、基板の活性領域端部における電界強度の増大
や後工程における第１の絶縁膜と溝部との間の隙間の形
成を回避することができ、活性領域端部におけるしきい
値の低下を防止することができる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１２】図３（ａ）は本発明の一実施の形態に係る
トレンチ素子分離構造の断面を表すものである。この図
に示したように、基板例えばシリコン基板１１には所定
の幅（例えば３００ｎｍ程度）の溝部１６が形成され、
ここにシリコン酸化膜(SiO2)１８−１がシリコン基板１
１の表面位置まで埋め込まれている。シリコン酸化膜１
８−１の上には、これと一体に形成されたシリコン酸化
膜(SiO2)１８−２が形成されている。これらシリコン酸
化膜１８−１およびシリコン酸化膜１８−２によってト
レンチ素子分離層としてのシリコン酸化膜１８を構成し
ている。従って、シリコン酸化膜１８−２の表面はシリ
コン基板１１よりも高い位置となっている。
トレンチ素子分離構造の断面を表すものである。この図
に示したように、基板例えばシリコン基板１１には所定
の幅（例えば３００ｎｍ程度）の溝部１６が形成され、
ここにシリコン酸化膜(SiO2)１８−１がシリコン基板１
１の表面位置まで埋め込まれている。シリコン酸化膜１
８−１の上には、これと一体に形成されたシリコン酸化
膜(SiO2)１８−２が形成されている。これらシリコン酸
化膜１８−１およびシリコン酸化膜１８−２によってト
レンチ素子分離層としてのシリコン酸化膜１８を構成し
ている。従って、シリコン酸化膜１８−２の表面はシリ
コン基板１１よりも高い位置となっている。
【００１３】シリコン酸化膜１８−２は溝部１６の幅よ
りも大きい幅を有し、溝部１６の肩部分のシリコン基板
１１を覆っている。シリコン酸化膜１８−２が溝部１６
の肩部分のシリコン基板１１を覆っている長さ、言い換
えると、溝部１６の幅とシリコン酸化膜１８−２の幅と
の差の半分の長さは、後工程（例えば、ＭＯＳトランジ
スタの形成工程等）においてシリコン酸化膜１８−２が
エッチングされる膜厚量と同じか、あるいはそれ以上に
設定されている。
りも大きい幅を有し、溝部１６の肩部分のシリコン基板
１１を覆っている。シリコン酸化膜１８−２が溝部１６
の肩部分のシリコン基板１１を覆っている長さ、言い換
えると、溝部１６の幅とシリコン酸化膜１８−２の幅と
の差の半分の長さは、後工程（例えば、ＭＯＳトランジ
スタの形成工程等）においてシリコン酸化膜１８−２が
エッチングされる膜厚量と同じか、あるいはそれ以上に
設定されている。
【００１４】このような構造のトレンチ素子分離層（シ
リコン酸化膜１８）により、図中の右側の活性領域と左
側の活性領域とが分離されるようになっている。なお、
この図では、活性領域のシリコン基板１１上にシリコン
酸化膜からなるパッド酸化膜１２が形成されているが、
これは後述するようにシリコン基板１１の表面保護のた
めのものであり、後工程において除去されるものであ
る。
リコン酸化膜１８）により、図中の右側の活性領域と左
側の活性領域とが分離されるようになっている。なお、
この図では、活性領域のシリコン基板１１上にシリコン
酸化膜からなるパッド酸化膜１２が形成されているが、
これは後述するようにシリコン基板１１の表面保護のた
めのものであり、後工程において除去されるものであ
る。
【００１５】このように本実施の形態では、トレンチ素
子分離層としてのシリコン酸化膜１８のうち、上側のシ
リコン酸化膜１８−２が溝部１６の幅よりも大きい幅を
有し、溝部１６の両側肩部分のシリコン基板１１を覆っ
ているため、溝部１６の両側肩部分（すなわち、活性領
域の端部）における電界強度が増大してしきい値が低下
するという不都合がなくなる。また、トレンチ素子分離
構造の形成後におけるエッチングプロセスにおいて、溝
部１６に埋め込んだシリコン酸化膜１８−１がエッチン
グされることでシリコン基板１１の活性領域との間に隙
間が形成されるということがなくなるため、その後にゲ
ート電極層として形成される多結晶シリコン膜等がその
隙間に入り込むことがなく、この点でも活性領域の端部
におけるしきい値の低下を防止することができる。
子分離層としてのシリコン酸化膜１８のうち、上側のシ
リコン酸化膜１８−２が溝部１６の幅よりも大きい幅を
有し、溝部１６の両側肩部分のシリコン基板１１を覆っ
ているため、溝部１６の両側肩部分（すなわち、活性領
域の端部）における電界強度が増大してしきい値が低下
するという不都合がなくなる。また、トレンチ素子分離
構造の形成後におけるエッチングプロセスにおいて、溝
部１６に埋め込んだシリコン酸化膜１８−１がエッチン
グされることでシリコン基板１１の活性領域との間に隙
間が形成されるということがなくなるため、その後にゲ
ート電極層として形成される多結晶シリコン膜等がその
隙間に入り込むことがなく、この点でも活性領域の端部
におけるしきい値の低下を防止することができる。
【００１６】次に、図１〜図３を参照して、以上のよう
な構成のトレンチ素子分離構造の形成方法を説明する。
な構成のトレンチ素子分離構造の形成方法を説明する。
【００１７】まず、図１（ａ）に示したように、Ｐまた
はＮ型のシリコン基板１１の表面を通常の酸化法を用い
て例えば１０ｎｍ程度酸化し、シリコン基板１１の保護
膜としてのパッド酸化膜１２を形成し、さらにその上
に、ＣＶＤ（Chemical Vapor Deposition:化学的気相成
長 )法等によってシリコン窒化膜（ＳｉＮX ）１３を例
えば１００ｎｍ程度の膜厚に形成する。
はＮ型のシリコン基板１１の表面を通常の酸化法を用い
て例えば１０ｎｍ程度酸化し、シリコン基板１１の保護
膜としてのパッド酸化膜１２を形成し、さらにその上
に、ＣＶＤ（Chemical Vapor Deposition:化学的気相成
長 )法等によってシリコン窒化膜（ＳｉＮX ）１３を例
えば１００ｎｍ程度の膜厚に形成する。
【００１８】次に、図１（ｂ）に示したように、通常の
フォトリソグラフィ技術を用いて、トレンチ素子分離領
域１４を除く領域を覆うようにフォトレジスト膜１５を
塗布形成する。
フォトリソグラフィ技術を用いて、トレンチ素子分離領
域１４を除く領域を覆うようにフォトレジスト膜１５を
塗布形成する。
【００１９】次に、図１（ｃ）に示したように、フォト
レジスト膜１５をマスクとして、通常の異方性ドライエ
ッチング法によって、トレンチ素子分離領域１４におけ
る膜厚１００ｎｍのシリコン窒化膜１３を選択的に除去
し、溝部状開口部１７を形成する。続いて、フォトレジ
スト膜１５を通常方法によって除去した後、異方性ドラ
イエッチング法を用いてトレンチ素子分離領域１４にお
ける膜厚１０ｎｍのパッド酸化膜１２を選択的に除去
し、さらに、異方性ドライエッチング法を用いて、トレ
ンチ素子分離領域１４におけるシリコン基板１１を選択
的に除去することにより、３００ｎｍ程度の深さの溝部
１６を形成する。
レジスト膜１５をマスクとして、通常の異方性ドライエ
ッチング法によって、トレンチ素子分離領域１４におけ
る膜厚１００ｎｍのシリコン窒化膜１３を選択的に除去
し、溝部状開口部１７を形成する。続いて、フォトレジ
スト膜１５を通常方法によって除去した後、異方性ドラ
イエッチング法を用いてトレンチ素子分離領域１４にお
ける膜厚１０ｎｍのパッド酸化膜１２を選択的に除去
し、さらに、異方性ドライエッチング法を用いて、トレ
ンチ素子分離領域１４におけるシリコン基板１１を選択
的に除去することにより、３００ｎｍ程度の深さの溝部
１６を形成する。
【００２０】次に、図２（ａ）に示したように、燐酸を
用いた等方性ウェットエッチング法により、シリコン窒
化膜１３を選択的に除去する。このときのエッチング量
は例えば５０ｎｍ程度とする。これによりシリコン窒化
膜１３の膜厚が５０ｎｍ程度薄くなると同時に、シリコ
ン窒化膜１３の溝部状開口部１７が、溝部１６の側壁か
ら左右にそれぞれ５０ｎｍ程度ずつ拡幅される。
用いた等方性ウェットエッチング法により、シリコン窒
化膜１３を選択的に除去する。このときのエッチング量
は例えば５０ｎｍ程度とする。これによりシリコン窒化
膜１３の膜厚が５０ｎｍ程度薄くなると同時に、シリコ
ン窒化膜１３の溝部状開口部１７が、溝部１６の側壁か
ら左右にそれぞれ５０ｎｍ程度ずつ拡幅される。
【００２１】次に、通常の酸化法により、溝部１６の側
壁部を例えば３０ｎｍ程度酸化したのち、図２（ｂ）に
示したように、ＣＶＤ法等により、シリコン酸化膜１８
を例えば６００ｎｍの膜厚に形成して溝部１６の埋め込
みを行う。
壁部を例えば３０ｎｍ程度酸化したのち、図２（ｂ）に
示したように、ＣＶＤ法等により、シリコン酸化膜１８
を例えば６００ｎｍの膜厚に形成して溝部１６の埋め込
みを行う。
【００２２】次に、図２（ｃ）に示したように、いわゆ
るＣＭＰ（化学機械研磨）法によって、シリコン窒化膜
１３の表面が完全に露出するまでシリコン酸化膜１８を
研磨する。
るＣＭＰ（化学機械研磨）法によって、シリコン窒化膜
１３の表面が完全に露出するまでシリコン酸化膜１８を
研磨する。
【００２３】次に、ＣＭＰ処理後も残っているシリコン
窒化膜１３を、燐酸を用いた等方性ウェットエッチング
法によって選択的にエッチングして除去する。これによ
り、図３（ａ）に示したようなトレンチ素子分離構造が
完成する。
窒化膜１３を、燐酸を用いた等方性ウェットエッチング
法によって選択的にエッチングして除去する。これによ
り、図３（ａ）に示したようなトレンチ素子分離構造が
完成する。
【００２４】この後は、図３（ｂ）に示したように、パ
ッド酸化膜１２をスルー酸化膜（イオン注入時における
シリコン基板１１の表面保護膜）としてシリコン基板１
１にＰまたはＮ型不純物のイオン注入を行い、Ｐ型ウェ
ル領域２０もしくはＮ型ウェル領域２１、またはその両
者を形成する。その後、パッド酸化膜１２をエッチング
により除去する。これ以降は通常のＭＯＳトランジスタ
形成工程を行い、Ｐ型ウェル領域２０上にはＮＭＯＳト
ランジスタを形成し、Ｎ型ウェル領域２１上にはＰＭＯ
Ｓトランジスタを形成する。
ッド酸化膜１２をスルー酸化膜（イオン注入時における
シリコン基板１１の表面保護膜）としてシリコン基板１
１にＰまたはＮ型不純物のイオン注入を行い、Ｐ型ウェ
ル領域２０もしくはＮ型ウェル領域２１、またはその両
者を形成する。その後、パッド酸化膜１２をエッチング
により除去する。これ以降は通常のＭＯＳトランジスタ
形成工程を行い、Ｐ型ウェル領域２０上にはＮＭＯＳト
ランジスタを形成し、Ｎ型ウェル領域２１上にはＰＭＯ
Ｓトランジスタを形成する。
【００２５】以上のように本実施の形態による方法によ
れば、図３（ａ）に示したトレンチ素子分離構造を容易
に実現することができる。特に、等方性ウェットエッチ
ング法によりシリコン窒化膜１３を選択的に除去するよ
うにしたので、工程数を増加することなくＴ型形状のト
レンチ素子分離構造を形成することができる。
れば、図３（ａ）に示したトレンチ素子分離構造を容易
に実現することができる。特に、等方性ウェットエッチ
ング法によりシリコン窒化膜１３を選択的に除去するよ
うにしたので、工程数を増加することなくＴ型形状のト
レンチ素子分離構造を形成することができる。
【００２６】なお、本実施の形態では、図２（ａ）にお
けるシリコン窒化膜１３の等方性エッチングは燐酸処理
により行うこととしたが、これに限るものではなく、パ
ッド酸化膜１２およびシリコン基板１１に対して選択的
にエッチングできるのであれば、他の処理を用いてもよ
い。
けるシリコン窒化膜１３の等方性エッチングは燐酸処理
により行うこととしたが、これに限るものではなく、パ
ッド酸化膜１２およびシリコン基板１１に対して選択的
にエッチングできるのであれば、他の処理を用いてもよ
い。
【００２７】また、パッド酸化膜１２は、イオン注入時
の表面保護膜であるスルー酸化膜としても兼用するよう
にしたが、一旦、このパッド酸化膜１２を通常の沸酸処
理等によってすべてエッチング除去したのち、改めてシ
リコン基板１１の表面を酸化してスルー酸化膜を形成す
るようにしてもよい。
の表面保護膜であるスルー酸化膜としても兼用するよう
にしたが、一旦、このパッド酸化膜１２を通常の沸酸処
理等によってすべてエッチング除去したのち、改めてシ
リコン基板１１の表面を酸化してスルー酸化膜を形成す
るようにしてもよい。
【００２８】以上実施の形態を挙げて本発明を説明した
が、本発明は上記実施の形態に限定されるものではな
く、その均等の範囲で種々変形可能である。例えば、上
記実施の形態においては基板としてシリコン基板１１を
用いるようにしたが、その他の半導体基板でもよい。ま
た、本発明のトレンチ素子分離構造は上記方法以外の方
法によって形成するようにしてもよい。
が、本発明は上記実施の形態に限定されるものではな
く、その均等の範囲で種々変形可能である。例えば、上
記実施の形態においては基板としてシリコン基板１１を
用いるようにしたが、その他の半導体基板でもよい。ま
た、本発明のトレンチ素子分離構造は上記方法以外の方
法によって形成するようにしてもよい。
【００２９】
【発明の効果】以上説明したように本発明のトレンチ素
子分離構造によれば、第１の絶縁膜で基板に形成された
溝部を埋め込むと共に、その溝部の肩部分を覆うように
第２の絶縁膜を形成し、両者が一体となってＴ型のトレ
ンチ素子分離層を構成するようにしたので、基板の活性
領域端部における電界強度の増大が少なく、活性領域端
部におけるしきい値の低下を防止することができる。ま
た、後工程における第１の絶縁膜と溝部との間に隙間が
形成されることを回避することができるため、後工程で
形成するゲート電極層等がその隙間部分に入り込むのを
回避することができ、この点でも、活性領域端部におけ
るしきい値の低下を防止することができる。
子分離構造によれば、第１の絶縁膜で基板に形成された
溝部を埋め込むと共に、その溝部の肩部分を覆うように
第２の絶縁膜を形成し、両者が一体となってＴ型のトレ
ンチ素子分離層を構成するようにしたので、基板の活性
領域端部における電界強度の増大が少なく、活性領域端
部におけるしきい値の低下を防止することができる。ま
た、後工程における第１の絶縁膜と溝部との間に隙間が
形成されることを回避することができるため、後工程で
形成するゲート電極層等がその隙間部分に入り込むのを
回避することができ、この点でも、活性領域端部におけ
るしきい値の低下を防止することができる。
【００３０】また、本発明のトレンチ素子分離構造の形
成方法によれば、工程数を増加することなく本発明のト
レンチ素子分離構造を容易に実現することができる。
成方法によれば、工程数を増加することなく本発明のト
レンチ素子分離構造を容易に実現することができる。
【図１】本発明の一実施の形態に係るトレンチ素子分離
構造の形成方法の１部工程を表す断面図である。
構造の形成方法の１部工程を表す断面図である。
【図２】図１に続く工程を表す断面図である。
【図３】図２に続く工程を表す断面図である。
【図４】従来のトレンチ素子分離構造の一例を表す断面
図である。
図である。
【図５】従来のトレンチ素子分離構造の他の例を表す断
面図である。
面図である。
１１…シリコン基板、１２…パッド酸化膜、１３…シリ
コン窒化膜、１４…トレンチ素子分離領域、１５…フォ
トレジスト膜、１６…溝部、１８…シリコン酸化膜（ト
レンチ素子分離層）、１８−１…シリコン酸化膜（第１
の絶縁膜）、１８−２…シリコン酸化膜（第２の絶縁
膜）
コン窒化膜、１４…トレンチ素子分離領域、１５…フォ
トレジスト膜、１６…溝部、１８…シリコン酸化膜（ト
レンチ素子分離層）、１８−１…シリコン酸化膜（第１
の絶縁膜）、１８−２…シリコン酸化膜（第２の絶縁
膜）
Claims (4)
- 【請求項１】 基板に形成した溝部と、 この溝部に埋め込まれた第１の絶縁膜と、 この第１の絶縁膜の上に、上面が前記基板よりも高くな
るように前記第１の絶縁膜と一体に形成されると共に、
前記溝部の幅よりも大きい幅を有する第２の絶縁膜とを
備えたことを特徴とするトレンチ素子分離構造。 - 【請求項２】 前記第２の絶縁膜は、後工程において前
記第２の絶縁膜がエッチングされる膜厚以上の領域にわ
たって前記溝部の肩部分を覆って形成されていることを
特徴とする請求項１記載のトレンチ素子分離構造。 - 【請求項３】 基板上に、溝部形成領域に対応する開口
部を有する膜を形成する工程と、 前記膜をマスクとして前記基板をエッチングして溝部を
形成する工程と、 前記膜を等方的にエッチングして前記開口部を拡幅させ
る工程と、 前記溝部および前記膜の拡幅された開口部を絶縁膜で埋
め込む工程とを含むことを特徴とするトレンチ素子分離
構造の形成方法。 - 【請求項４】 前記膜を等方的にエッチングする際のエ
ッチング量は、後工程において前記絶縁膜がエッチング
される膜厚以上としたことを特徴とする請求項３記載の
トレンチ素子分離構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11209496A JPH09283614A (ja) | 1996-04-10 | 1996-04-10 | トレンチ素子分離構造およびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11209496A JPH09283614A (ja) | 1996-04-10 | 1996-04-10 | トレンチ素子分離構造およびその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09283614A true JPH09283614A (ja) | 1997-10-31 |
Family
ID=14577976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11209496A Pending JPH09283614A (ja) | 1996-04-10 | 1996-04-10 | トレンチ素子分離構造およびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09283614A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012677A (ja) * | 1998-06-08 | 2000-01-14 | Samsung Electron Co Ltd | 半導体基板におけるトレンチ分離構造の製造方法 |
| KR20030000132A (ko) * | 2001-06-22 | 2003-01-06 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리절연막 형성방법 |
| US6806164B2 (en) | 2000-05-31 | 2004-10-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus and method for fabricating the same |
| JP2006245602A (ja) * | 1999-03-03 | 2006-09-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US7759215B2 (en) | 2002-12-26 | 2010-07-20 | Fujitsu Semiconductor Limited | Semiconductor device having STI without divot and its manufacture |
-
1996
- 1996-04-10 JP JP11209496A patent/JPH09283614A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012677A (ja) * | 1998-06-08 | 2000-01-14 | Samsung Electron Co Ltd | 半導体基板におけるトレンチ分離構造の製造方法 |
| JP2006245602A (ja) * | 1999-03-03 | 2006-09-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US6806164B2 (en) | 2000-05-31 | 2004-10-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus and method for fabricating the same |
| KR20030000132A (ko) * | 2001-06-22 | 2003-01-06 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리절연막 형성방법 |
| US7759215B2 (en) | 2002-12-26 | 2010-07-20 | Fujitsu Semiconductor Limited | Semiconductor device having STI without divot and its manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6596615B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6020622A (en) | Trench isolation for semiconductor device with lateral projections above substrate | |
| US20020004285A1 (en) | Stress-free shallow trench isolation | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JP2003513469A (ja) | 集積デバイスにおける閾電圧ロールオフを防止するための絶縁スペーサの使用 | |
| US5854121A (en) | Semiconductor fabrication employing barrier atoms incorporated at the edges of a trench isolation structure | |
| JPH08139176A (ja) | 半導体装置の製造方法 | |
| US6107140A (en) | Method of patterning gate electrode conductor with ultra-thin gate oxide | |
| US6627511B1 (en) | Reduced stress isolation for SOI devices and a method for fabricating | |
| US6271147B1 (en) | Methods of forming trench isolation regions using spin-on material | |
| US6333242B1 (en) | Method of fabricating semiconductor device without having grooves at edge portions of STI | |
| JP4136145B2 (ja) | 半導体装置の製造方法 | |
| US6225225B1 (en) | Method to form shallow trench isolation structures for borderless contacts in an integrated circuit | |
| JPH09283614A (ja) | トレンチ素子分離構造およびその形成方法 | |
| US6707099B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6344374B1 (en) | Method of fabricating insulators for isolating electronic devices | |
| JP2001118919A (ja) | 半導体装置およびその製造方法 | |
| JP4592193B2 (ja) | 半導体装置の製造方法 | |
| JP3567773B2 (ja) | トレンチ素子分離領域を有する半導体装置の製造方法 | |
| JP3277957B2 (ja) | Ｓｏｉ半導体装置の製造方法 | |
| US6603174B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH1012733A (ja) | 半導体装置およびその製造方法 | |
| KR100221626B1 (ko) | 반도체장치의 소자분리막 및 그의 형성방법 | |
| JPH11274486A (ja) | 半導体装置およびその製造方法 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 |