JPH09283687A - リードフレーム及び半導体装置 - Google Patents
リードフレーム及び半導体装置Info
- Publication number
- JPH09283687A JPH09283687A JP8096599A JP9659996A JPH09283687A JP H09283687 A JPH09283687 A JP H09283687A JP 8096599 A JP8096599 A JP 8096599A JP 9659996 A JP9659996 A JP 9659996A JP H09283687 A JPH09283687 A JP H09283687A
- Authority
- JP
- Japan
- Prior art keywords
- base
- lead frame
- semiconductor chip
- groove
- bonding agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
- H10W72/387—Flow barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ダイボンド剤が隣の半導体チップに付着して
引き起こる不具合を、電流の流路を狭めたり放熱性を妨
げることなく解消する。 【解決手段】 リードフレーム1は、ベース(タブ)2
及びリード3を備えている。ベース2には2個の半導体
チップ8が実装されるようになっており、各実装領域の
境界部にはベース2を曲げ加工した溝9が形成されてい
る。余分なダイボンド剤11は溝9に流れて溜まること
で、隣の実装領域に流れることが防止されるようになっ
ている。また、溝9が曲げ加工であることから、溝9が
形成されてもその部位でベース2の断面積が狭められて
いない。
引き起こる不具合を、電流の流路を狭めたり放熱性を妨
げることなく解消する。 【解決手段】 リードフレーム1は、ベース(タブ)2
及びリード3を備えている。ベース2には2個の半導体
チップ8が実装されるようになっており、各実装領域の
境界部にはベース2を曲げ加工した溝9が形成されてい
る。余分なダイボンド剤11は溝9に流れて溜まること
で、隣の実装領域に流れることが防止されるようになっ
ている。また、溝9が曲げ加工であることから、溝9が
形成されてもその部位でベース2の断面積が狭められて
いない。
Description
【0001】
【発明の属する技術分野】本発明は、半導体チップが同
一の基板部(ベース)上に複数個実装されるタイプのリ
ードフレーム及び半導体装置に関するものである。
一の基板部(ベース)上に複数個実装されるタイプのリ
ードフレーム及び半導体装置に関するものである。
【0002】
【従来の技術】一般にリードフレームは、銅板等の薄い
板材をエッチングや打ち抜き等の手法により加工して形
成されており、半導体チップが実装されるベース(タ
ブ)とリードとが一体的に形成されてなる。製造される
IC等の製品が小型であれば、リードフレームは一本に
複数組のベースとリードを備えた複数個取りとされる。
板材をエッチングや打ち抜き等の手法により加工して形
成されており、半導体チップが実装されるベース(タ
ブ)とリードとが一体的に形成されてなる。製造される
IC等の製品が小型であれば、リードフレームは一本に
複数組のベースとリードを備えた複数個取りとされる。
【0003】図6に示すように、リードフレーム51に
は、ベース(タブ)52とリード53とが一体形成され
ており、半導体チップ(以下、単にチップという)54
はベース52上に実装される。チップ54は通常導電性
のダイボンド剤55(例えば銀エポキシ接着剤、シリコ
ン接着剤、半田等)によりベース52上に接着される。
は、ベース(タブ)52とリード53とが一体形成され
ており、半導体チップ(以下、単にチップという)54
はベース52上に実装される。チップ54は通常導電性
のダイボンド剤55(例えば銀エポキシ接着剤、シリコ
ン接着剤、半田等)によりベース52上に接着される。
【0004】ベース52上にダイボンド剤55をチップ
54のサイズに合わせた適量付着させ、そのダイボンド
剤55上に載せて押えることでチップ54は実装される
(但し、ダイボンド剤55が半田の場合は、半田を加熱
溶融した後に固化させることで接着される)。その後、
チップ54とリード53との間に配線ワイヤ56がボン
ディングされる。そして、ワイヤボンディング後、ベー
ス52と共にチップ54を樹脂等でモールドし、樹脂か
ら出たリード53が所定形状にフォーミング(整形)さ
れてICパッケージが製造される。ダイボンド剤55を
ベース52上に適量付着させる方法としては、転写によ
る方法、印刷による方法、ディスペンサによる方法等が
ある。
54のサイズに合わせた適量付着させ、そのダイボンド
剤55上に載せて押えることでチップ54は実装される
(但し、ダイボンド剤55が半田の場合は、半田を加熱
溶融した後に固化させることで接着される)。その後、
チップ54とリード53との間に配線ワイヤ56がボン
ディングされる。そして、ワイヤボンディング後、ベー
ス52と共にチップ54を樹脂等でモールドし、樹脂か
ら出たリード53が所定形状にフォーミング(整形)さ
れてICパッケージが製造される。ダイボンド剤55を
ベース52上に適量付着させる方法としては、転写によ
る方法、印刷による方法、ディスペンサによる方法等が
ある。
【0005】ところで、図6に示すように、一つのベー
ス52に複数個(例えば2個)のチップ54を実装する
場合、製品の小型化を図るうえで、ベース52上におけ
るチップ54間の隙間(実装間隔)を狭くしてその実装
密度を高くすることが望ましい。しかし、隣接するチッ
プ54間の隙間が狭いと、ダイボンド剤55の塗布量の
ばらつき等に起因してダイボンド剤55が他のチップに
付着するなどの不具合をもたらす。特に、ディスペンサ
を用いた場合、ダイボンド剤55の粘度が温度等に依存
して変化すると、その塗布量にばらつきが生じ易い。
ス52に複数個(例えば2個)のチップ54を実装する
場合、製品の小型化を図るうえで、ベース52上におけ
るチップ54間の隙間(実装間隔)を狭くしてその実装
密度を高くすることが望ましい。しかし、隣接するチッ
プ54間の隙間が狭いと、ダイボンド剤55の塗布量の
ばらつき等に起因してダイボンド剤55が他のチップに
付着するなどの不具合をもたらす。特に、ディスペンサ
を用いた場合、ダイボンド剤55の粘度が温度等に依存
して変化すると、その塗布量にばらつきが生じ易い。
【0006】ダイボンド剤55の塗布量にばらつきが生
じると、例えば図7に示すような問題が生じる。すなわ
ち、ダイボンド剤55の塗布量が多いと、図7(a)に
示すようにチップ54が斜めに実装されたり、図7
(b)に示すように隣接するチップ54の表面にダイボ
ンド剤55がはい上がりチップ54の表面を汚すという
問題が生じる。このようにチップ54が斜めに実装され
たり、チップ54の表面がダイボンド剤55で汚れた場
合、配線ワイヤ56が巧く接続されない接続不良の原因
となる。
じると、例えば図7に示すような問題が生じる。すなわ
ち、ダイボンド剤55の塗布量が多いと、図7(a)に
示すようにチップ54が斜めに実装されたり、図7
(b)に示すように隣接するチップ54の表面にダイボ
ンド剤55がはい上がりチップ54の表面を汚すという
問題が生じる。このようにチップ54が斜めに実装され
たり、チップ54の表面がダイボンド剤55で汚れた場
合、配線ワイヤ56が巧く接続されない接続不良の原因
となる。
【0007】また、図7(c)に示すように、個々のチ
ップ54を導電性のダイボンド剤55aと絶縁性のダイ
ボンド剤55bとを用いて実装する場合、導電性のダイ
ボンド剤55aが隣のチップ54に流れて付着すると、
ベース52と電気絶縁させるはずのチップ54の短絡不
良を招く。
ップ54を導電性のダイボンド剤55aと絶縁性のダイ
ボンド剤55bとを用いて実装する場合、導電性のダイ
ボンド剤55aが隣のチップ54に流れて付着すると、
ベース52と電気絶縁させるはずのチップ54の短絡不
良を招く。
【0008】この解決策として、例えば図8に示すよう
に、各チップ54の実装域の境界部にエッチング又は打
ち抜きによりベース52に貫通穴57を形成し、貫通穴
57にてダイボンド剤55が相手側の実装領域に流れ出
ないようにし、図7に示した不具合の発生を防止するよ
うにしていた。
に、各チップ54の実装域の境界部にエッチング又は打
ち抜きによりベース52に貫通穴57を形成し、貫通穴
57にてダイボンド剤55が相手側の実装領域に流れ出
ないようにし、図7に示した不具合の発生を防止するよ
うにしていた。
【0009】
【発明が解決しようとする課題】しかし、貫通穴57を
形成すると、ベース52の断面積が貫通穴57の部分で
狭くなる。そのため、ベース52を流れる電流の流路が
狭められたり、チップ54で発生した熱がベース52を
伝導して放熱されるときの熱の拡がりが貫通穴57によ
り妨げられてその放熱特性が低下するという問題があっ
た。
形成すると、ベース52の断面積が貫通穴57の部分で
狭くなる。そのため、ベース52を流れる電流の流路が
狭められたり、チップ54で発生した熱がベース52を
伝導して放熱されるときの熱の拡がりが貫通穴57によ
り妨げられてその放熱特性が低下するという問題があっ
た。
【0010】特開平1−309336号公報には、図9
に示すように、半導体容器61に各チップ62を取り囲
む溝63を設け、余分なマウント材(ロー材)64を溝
63に流すことによりチップ62の表面へのマウント材
64のはい上がりを抑え、チップ62の薄型化を実現さ
せることが可能な半導体容器が開示されている。
に示すように、半導体容器61に各チップ62を取り囲
む溝63を設け、余分なマウント材(ロー材)64を溝
63に流すことによりチップ62の表面へのマウント材
64のはい上がりを抑え、チップ62の薄型化を実現さ
せることが可能な半導体容器が開示されている。
【0011】また、実開平1−169037号公報に
は、金属ベースに半導体チップを個々に区切る溝を設
け、金属ベースが湾曲しても溝で大きく屈曲すること
で、半導体チップに曲げ応力がかかり難くした半導体装
置が開示されている。
は、金属ベースに半導体チップを個々に区切る溝を設
け、金属ベースが湾曲しても溝で大きく屈曲すること
で、半導体チップに曲げ応力がかかり難くした半導体装
置が開示されている。
【0012】これらの半導体容器や半導体装置のように
各実装領域を区画する溝を設けることで、前述したダイ
ボンド剤が隣のチップに付着することによる不具合を解
消することが可能である。しかし、溝により金属ベース
や半導体容器の断面積がその部分で小さくなるため、電
流の流路が狭められたり放熱性が低下する問題は解消さ
れない。
各実装領域を区画する溝を設けることで、前述したダイ
ボンド剤が隣のチップに付着することによる不具合を解
消することが可能である。しかし、溝により金属ベース
や半導体容器の断面積がその部分で小さくなるため、電
流の流路が狭められたり放熱性が低下する問題は解消さ
れない。
【0013】本発明は前記の問題点に鑑みてなされたも
のであって、その目的は、ダイボンド剤が隣の半導体チ
ップに付着して引き起こる不具合を、電流の流路を狭め
たり放熱性を妨げることなく解消することができるリー
ドフレーム及び半導体装置を提供することにある。
のであって、その目的は、ダイボンド剤が隣の半導体チ
ップに付着して引き起こる不具合を、電流の流路を狭め
たり放熱性を妨げることなく解消することができるリー
ドフレーム及び半導体装置を提供することにある。
【0014】
【課題を解決するための手段】上記問題点を解決するた
め請求項1に記載の発明では、複数の半導体チップを実
装可能な基板部と、該基板部に実装された半導体チップ
と配線されるリードとが一体に形成されたリードフレー
ムにおいて、前記基板部は、各半導体チップを該基板部
上に接着するための接着剤が隣の半導体チップの実装領
域に流れることを防ぐための液止部を形成するように折
曲げられている。
め請求項1に記載の発明では、複数の半導体チップを実
装可能な基板部と、該基板部に実装された半導体チップ
と配線されるリードとが一体に形成されたリードフレー
ムにおいて、前記基板部は、各半導体チップを該基板部
上に接着するための接着剤が隣の半導体チップの実装領
域に流れることを防ぐための液止部を形成するように折
曲げられている。
【0015】請求項2に記載の発明では、請求項1に記
載のリードフレームにおいて、前記液止部は、各半導体
チップの実装領域の境界部を折曲げて形成された溝であ
る。請求項3に記載の発明では、請求項1に記載のリー
ドフレームにおいて、前記液止部は、各半導体チップの
実装領域の境界部を折曲げて形成された突起である。
載のリードフレームにおいて、前記液止部は、各半導体
チップの実装領域の境界部を折曲げて形成された溝であ
る。請求項3に記載の発明では、請求項1に記載のリー
ドフレームにおいて、前記液止部は、各半導体チップの
実装領域の境界部を折曲げて形成された突起である。
【0016】請求項4に記載の発明では、請求項1〜請
求項3のいずれか一項に記載のリードフレームにおい
て、前記基板部はプレス加工により前記リードより厚み
方向に変位しており、前記液止部は該プレス加工により
曲げ形成されている。
求項3のいずれか一項に記載のリードフレームにおい
て、前記基板部はプレス加工により前記リードより厚み
方向に変位しており、前記液止部は該プレス加工により
曲げ形成されている。
【0017】請求項5に記載の発明では、半導体装置
は、請求項1〜請求項4のいずれか一項に記載の前記リ
ードフレームに半導体チップを実装して製造されてい
る。従って、請求項1に記載の発明によれば、複数の半
導体チップが基板部上に実装される。基板部の表面には
各半導体チップの実装領域に適量の接着剤が付着され
る。半導体チップをその接着剤にて基板部上の所定実装
領域に接着させるとき、余分な接着剤ははみ出て隣の実
装領域へ流れようとする。しかし、流れ出た余分な接着
剤は液止部にて隣の実装領域に流れないように阻止され
るため、隣の半導体チップに付着することがない。ま
た、液止部は、基板部を折曲げて形成されているため、
基板部の断面積は液止部においても十分確保される。従
って、基板部を流れる電流の流路や、基板部を拡散する
熱の通路が、液止部によって妨げられることはない。ま
た、液止部は曲げ加工で形成可能であるので、平板状の
リードフレームに簡単に後加工することが可能である。
は、請求項1〜請求項4のいずれか一項に記載の前記リ
ードフレームに半導体チップを実装して製造されてい
る。従って、請求項1に記載の発明によれば、複数の半
導体チップが基板部上に実装される。基板部の表面には
各半導体チップの実装領域に適量の接着剤が付着され
る。半導体チップをその接着剤にて基板部上の所定実装
領域に接着させるとき、余分な接着剤ははみ出て隣の実
装領域へ流れようとする。しかし、流れ出た余分な接着
剤は液止部にて隣の実装領域に流れないように阻止され
るため、隣の半導体チップに付着することがない。ま
た、液止部は、基板部を折曲げて形成されているため、
基板部の断面積は液止部においても十分確保される。従
って、基板部を流れる電流の流路や、基板部を拡散する
熱の通路が、液止部によって妨げられることはない。ま
た、液止部は曲げ加工で形成可能であるので、平板状の
リードフレームに簡単に後加工することが可能である。
【0018】請求項2に記載の発明によれば、半導体チ
ップを接着剤にて基板部上の所定実装領域に接着させる
ときにはみ出て流れる余分な接着剤は、各実装領域の境
界部に設けられた溝に流れ込む。そのため、余分な接着
剤が溝に溜まることで、接着剤が隣の半導体チップに付
着することがない。また、溝は基板部が折曲げられて形
成されているため、基板部の断面積は溝の部位において
も十分確保される。従って、基板部を流れる電流の流路
や、基板部を拡散する熱の通路が、溝によって妨げられ
ることはない。
ップを接着剤にて基板部上の所定実装領域に接着させる
ときにはみ出て流れる余分な接着剤は、各実装領域の境
界部に設けられた溝に流れ込む。そのため、余分な接着
剤が溝に溜まることで、接着剤が隣の半導体チップに付
着することがない。また、溝は基板部が折曲げられて形
成されているため、基板部の断面積は溝の部位において
も十分確保される。従って、基板部を流れる電流の流路
や、基板部を拡散する熱の通路が、溝によって妨げられ
ることはない。
【0019】請求項3に記載の発明によれば、半導体チ
ップをその接着剤にて基板部上の所定実装領域に接着さ
せるときにはみ出て流れる余分な接着剤は、各実装領域
の境界に設けられた突起にて隣の実装領域へ流れ出るこ
とが堰止められる。そのため、余分な接着剤が隣の半導
体チップに付着することがない。また、突起は基板部が
折曲げられて形成されているため、基板部の断面積は突
起の部分においても十分確保される。従って、基板部を
流れる電流の流路や、基板部を拡散する熱の通路が、突
起によって妨げられることはない。
ップをその接着剤にて基板部上の所定実装領域に接着さ
せるときにはみ出て流れる余分な接着剤は、各実装領域
の境界に設けられた突起にて隣の実装領域へ流れ出るこ
とが堰止められる。そのため、余分な接着剤が隣の半導
体チップに付着することがない。また、突起は基板部が
折曲げられて形成されているため、基板部の断面積は突
起の部分においても十分確保される。従って、基板部を
流れる電流の流路や、基板部を拡散する熱の通路が、突
起によって妨げられることはない。
【0020】請求項4に記載の発明によれば、液止部
は、基板部をリードより厚み方向に変位させるプレス加
工時に一緒に曲げ形成される。そのため、液止部を形成
するためだけにリードフレームの加工工程を増やす必要
がない。
は、基板部をリードより厚み方向に変位させるプレス加
工時に一緒に曲げ形成される。そのため、液止部を形成
するためだけにリードフレームの加工工程を増やす必要
がない。
【0021】請求項5に記載の発明によれば、半導体装
置は、請求項1〜請求項4のいずれか一項に記載のリー
ドフレームに半導体チップを実装して製造されているた
め、請求項1〜請求項4のいずれか一項に記載の作用が
得られ、短絡不良や絶縁不良が低減する。
置は、請求項1〜請求項4のいずれか一項に記載のリー
ドフレームに半導体チップを実装して製造されているた
め、請求項1〜請求項4のいずれか一項に記載の作用が
得られ、短絡不良や絶縁不良が低減する。
【0022】
【発明の実施の形態】以下、本発明を具体化した一実施
形態を図1〜図4に従って説明する。図3に示すよう
に、リードフレーム1は、所定厚(1mm以下)の銅板
をエッチングして所定形状に形成されている。リードフ
レーム1は、基板部としてのベース(タブ)2、リード
3、リードフレーム1の外周枠を形成して各リード3を
互いに接続しているタイバー4、各ベース2を区画して
リードフレーム1を幅方向に横切る支持部5、支持部5
から延びてベース2を吊り下げ支持する吊下げ支持部6
を備えている。本実施形態では、1本のリードフレーム
1に複数個(10〜20個程度)のベース2と、それと
組をなす複数本ずつのリード3を備えている。従って、
1本のリードフレーム1から図4に示す半導体装置7が
複数個製造される。また、ベース2には2個の半導体チ
ップ8(図1に示す)が実装されるようになっており、
ベース2には各実装領域の境界部に曲げ加工による液止
部としての溝9が形成されている。
形態を図1〜図4に従って説明する。図3に示すよう
に、リードフレーム1は、所定厚(1mm以下)の銅板
をエッチングして所定形状に形成されている。リードフ
レーム1は、基板部としてのベース(タブ)2、リード
3、リードフレーム1の外周枠を形成して各リード3を
互いに接続しているタイバー4、各ベース2を区画して
リードフレーム1を幅方向に横切る支持部5、支持部5
から延びてベース2を吊り下げ支持する吊下げ支持部6
を備えている。本実施形態では、1本のリードフレーム
1に複数個(10〜20個程度)のベース2と、それと
組をなす複数本ずつのリード3を備えている。従って、
1本のリードフレーム1から図4に示す半導体装置7が
複数個製造される。また、ベース2には2個の半導体チ
ップ8(図1に示す)が実装されるようになっており、
ベース2には各実装領域の境界部に曲げ加工による液止
部としての溝9が形成されている。
【0023】本実施形態では、エッチングにより形成さ
れた平板状のリードフレーム1に対し、半導体チップ8
を実装する前にベース2に所定の加工が加えられてお
り、図3は加工後のリードフレーム1の形状を示してい
る。すなわち、図4に示すように、半導体装置7は樹脂
をモールドすることで封止されるが、その樹脂でモール
ドされた本体10の厚み方向ほぼ中央に半導体チップ8
が配置されるように、ベース2をリード3の位置よりも
所定量だけ押し下げる加工をリードフレーム1に施して
いる。そのため、リードフレーム1の側面視は、図3
(b)に示すように、押し下げられたベース2がタイバ
ー4の位置よりも下方へ所定量だけ変位している(但
し、図3(b)は誇張した図であり、実際の下方変位量
はリードフレーム1の厚みより小さい)。この加工は金
型を用いたプレス成形により行われる。このプレス成形
用の金型は溝9を形成するための形状にその成形面が製
造されており、溝9はリードフレーム1のプレス成形時
に一緒に形成されている。
れた平板状のリードフレーム1に対し、半導体チップ8
を実装する前にベース2に所定の加工が加えられてお
り、図3は加工後のリードフレーム1の形状を示してい
る。すなわち、図4に示すように、半導体装置7は樹脂
をモールドすることで封止されるが、その樹脂でモール
ドされた本体10の厚み方向ほぼ中央に半導体チップ8
が配置されるように、ベース2をリード3の位置よりも
所定量だけ押し下げる加工をリードフレーム1に施して
いる。そのため、リードフレーム1の側面視は、図3
(b)に示すように、押し下げられたベース2がタイバ
ー4の位置よりも下方へ所定量だけ変位している(但
し、図3(b)は誇張した図であり、実際の下方変位量
はリードフレーム1の厚みより小さい)。この加工は金
型を用いたプレス成形により行われる。このプレス成形
用の金型は溝9を形成するための形状にその成形面が製
造されており、溝9はリードフレーム1のプレス成形時
に一緒に形成されている。
【0024】ベース2に実装される2個の半導体チップ
8は、ベース2の長手方向に所定間隔を開けて接着剤と
してのダイボンド剤11により接着される。前記溝9
は、各半導体チップ8の実装領域の境界部にプレス成形
による曲げ加工により形成されているため、ベース2の
断面積は溝9が形成されたことによって狭められること
なく、ベース2はほぼ均一な断面積を有している。
8は、ベース2の長手方向に所定間隔を開けて接着剤と
してのダイボンド剤11により接着される。前記溝9
は、各半導体チップ8の実装領域の境界部にプレス成形
による曲げ加工により形成されているため、ベース2の
断面積は溝9が形成されたことによって狭められること
なく、ベース2はほぼ均一な断面積を有している。
【0025】本実施形態では、ダイボンド剤11として
導電性の銀エポキシ接着剤が使用されており、半導体チ
ップ8の実装前にそのチップサイズに合わせた適量のダ
イボンド剤11がベース2の各実装領域中央に塗布され
る。ダイボンド剤11はディスペンサ方式、印刷方式、
転写方式等の公知の方法により塗布される。ダイボンド
剤11には、その他のシリコン接着剤や半田ペースト等
を使用することもでき、必要に応じて絶縁性のものを使
用することもできる。図1に示すように、半導体チップ
8のベース2への実装後、半導体チップ8とリード3と
の間にワイヤ配線12がボンディングされるようになっ
ている。
導電性の銀エポキシ接着剤が使用されており、半導体チ
ップ8の実装前にそのチップサイズに合わせた適量のダ
イボンド剤11がベース2の各実装領域中央に塗布され
る。ダイボンド剤11はディスペンサ方式、印刷方式、
転写方式等の公知の方法により塗布される。ダイボンド
剤11には、その他のシリコン接着剤や半田ペースト等
を使用することもでき、必要に応じて絶縁性のものを使
用することもできる。図1に示すように、半導体チップ
8のベース2への実装後、半導体チップ8とリード3と
の間にワイヤ配線12がボンディングされるようになっ
ている。
【0026】次に、上記のように構成されたリードフレ
ーム1の作用を説明する。リードフレーム1は予め金型
を用いたプレス成形により図3(a),(b)に示す形
状に形成される。すなわち、エッチング形成後の平板状
のリードフレーム1をプレス成形することで、ベース2
がリード3に対して押し下げ加工されるとともに、ベー
ス2の各実装領域の境界部に曲げ加工による溝9が形成
される。この溝9は金型を用いた曲げ加工により形成さ
れているため、ベース2の断面積は溝9によって狭めら
れることなく、他の部分と同程度の断面積が確保され
る。
ーム1の作用を説明する。リードフレーム1は予め金型
を用いたプレス成形により図3(a),(b)に示す形
状に形成される。すなわち、エッチング形成後の平板状
のリードフレーム1をプレス成形することで、ベース2
がリード3に対して押し下げ加工されるとともに、ベー
ス2の各実装領域の境界部に曲げ加工による溝9が形成
される。この溝9は金型を用いた曲げ加工により形成さ
れているため、ベース2の断面積は溝9によって狭めら
れることなく、他の部分と同程度の断面積が確保され
る。
【0027】次に、半導体チップ8を接着させるための
ダイボンド剤11がベース2の表面の各実装領域に塗布
される。このダイボンド剤11の塗布は、ディスペンサ
方式、印刷方式、転写方式等の公知の方法により行われ
る。
ダイボンド剤11がベース2の表面の各実装領域に塗布
される。このダイボンド剤11の塗布は、ディスペンサ
方式、印刷方式、転写方式等の公知の方法により行われ
る。
【0028】ダイボンド剤11の塗布後、塗布されたダ
イボンド剤11の上に半導体チップ8が押圧されて載せ
られる。このときダイボンド剤11は、半導体チップ8
の下面全体に押し広げられ、少し半導体チップ8の外側
にはみ出た状態で接着される。通常は適量塗布されるた
めダイボンド剤11のはみ出し量は図1に示すように溝
9には至らない。
イボンド剤11の上に半導体チップ8が押圧されて載せ
られる。このときダイボンド剤11は、半導体チップ8
の下面全体に押し広げられ、少し半導体チップ8の外側
にはみ出た状態で接着される。通常は適量塗布されるた
めダイボンド剤11のはみ出し量は図1に示すように溝
9には至らない。
【0029】ダイボンド剤11の塗布量にばらつきがあ
ると、余分に塗布されたダイボンド剤11は半導体チッ
プ8の外側に押し出される。特にディスペンサ方式によ
りダイボンド剤11を塗布した場合には、ダイボンド剤
11の粘度のばらつきにより塗布量にばらつきが発生し
易い。隣の実装領域に向かって流れ出た余分なダイボン
ド剤11は、図2に示すように溝9に流れ込み、溝9に
溜まるためそれ以上隣の実装領域側へ流れ出すことが阻
止される。また、仮りに溝9を越えて隣の実装領域にダ
イボンド剤11が流れ出たとしても、余分なダイボンド
剤11の多くが溝9に溜まることで消費されるため、隣
の半導体チップ8に付着して不具合をもたらすほどの量
が流れ出ることはまず起こらない。
ると、余分に塗布されたダイボンド剤11は半導体チッ
プ8の外側に押し出される。特にディスペンサ方式によ
りダイボンド剤11を塗布した場合には、ダイボンド剤
11の粘度のばらつきにより塗布量にばらつきが発生し
易い。隣の実装領域に向かって流れ出た余分なダイボン
ド剤11は、図2に示すように溝9に流れ込み、溝9に
溜まるためそれ以上隣の実装領域側へ流れ出すことが阻
止される。また、仮りに溝9を越えて隣の実装領域にダ
イボンド剤11が流れ出たとしても、余分なダイボンド
剤11の多くが溝9に溜まることで消費されるため、隣
の半導体チップ8に付着して不具合をもたらすほどの量
が流れ出ることはまず起こらない。
【0030】従って、従来技術で述べた図7(a)〜
(c)に示すような不具合は発生しない。すなわち、ダ
イボンド剤11の塗布量が多いために、半導体チップ8
が斜めに実装されたり(図7(a)の場合)、ダイボン
ド剤11が隣の半導体チップ8の表面にはい上がってそ
の表面を汚すこと(図7(b)の場合)は起こらない。
半導体チップ8が斜めに実装されたり、半導体チップ8
の表面がダイボンド剤11で汚れた場合、配線ワイヤ1
2が巧く接続されない接続不良等の原因となる。しか
し、本実施形態のリードフレーム1によれば、そのよう
な原因による配線ワイヤ12の接続不良(断線不良)が
起こる心配はない。
(c)に示すような不具合は発生しない。すなわち、ダ
イボンド剤11の塗布量が多いために、半導体チップ8
が斜めに実装されたり(図7(a)の場合)、ダイボン
ド剤11が隣の半導体チップ8の表面にはい上がってそ
の表面を汚すこと(図7(b)の場合)は起こらない。
半導体チップ8が斜めに実装されたり、半導体チップ8
の表面がダイボンド剤11で汚れた場合、配線ワイヤ1
2が巧く接続されない接続不良等の原因となる。しか
し、本実施形態のリードフレーム1によれば、そのよう
な原因による配線ワイヤ12の接続不良(断線不良)が
起こる心配はない。
【0031】また、各半導体チップ8を接着するダイボ
ンド剤11として導電性のものと絶縁性のものとを使用
した場合、導電性のダイボンド剤11が隣の半導体チッ
プ8に流れて接触して起こる短絡不良(図7(c)の場
合)が起こる心配もない。
ンド剤11として導電性のものと絶縁性のものとを使用
した場合、導電性のダイボンド剤11が隣の半導体チッ
プ8に流れて接触して起こる短絡不良(図7(c)の場
合)が起こる心配もない。
【0032】半導体チップ8のベース2への実装後に半
導体チップ8とリード3との間にワイヤ配線12がボン
ディングされた後、半導体チップ8は樹脂をモールドす
ることにより封止される。すなわち、チップ実装後のリ
ードフレーム1は金型にセットされ、金型に樹脂が充填
されることにより半導体チップ8は封止される。そし
て、金型から取り出された樹脂封止後のリードフレーム
1を各半導体装置7毎に切り離した後、タイバー4が切
断され、さらに本体10から出たリード3の形状がフォ
ーミング(整形)され、半導体装置7(ICパッケー
ジ)が完成する。
導体チップ8とリード3との間にワイヤ配線12がボン
ディングされた後、半導体チップ8は樹脂をモールドす
ることにより封止される。すなわち、チップ実装後のリ
ードフレーム1は金型にセットされ、金型に樹脂が充填
されることにより半導体チップ8は封止される。そし
て、金型から取り出された樹脂封止後のリードフレーム
1を各半導体装置7毎に切り離した後、タイバー4が切
断され、さらに本体10から出たリード3の形状がフォ
ーミング(整形)され、半導体装置7(ICパッケー
ジ)が完成する。
【0033】半導体装置7の使用中、ベース2はグラン
ドとして機能し、ベース2中を電流が流れる。ベース2
には溝9が形成されているが、この溝9は曲げ加工によ
り形成されたもので、溝におけるベース2の断面積は他
の部分と同じ程度(但し、プレス成形時に多少圧延され
るが)確保されている。そのため、電流の流路が溝9の
部分にて狭められることがなく十分確保される。例え
ば、電流流路が狭められると、信号遅れや発熱を誘発す
る恐れがあるが、本実施形態の半導体装置7によれば、
そのような心配はない。
ドとして機能し、ベース2中を電流が流れる。ベース2
には溝9が形成されているが、この溝9は曲げ加工によ
り形成されたもので、溝におけるベース2の断面積は他
の部分と同じ程度(但し、プレス成形時に多少圧延され
るが)確保されている。そのため、電流の流路が溝9の
部分にて狭められることがなく十分確保される。例え
ば、電流流路が狭められると、信号遅れや発熱を誘発す
る恐れがあるが、本実施形態の半導体装置7によれば、
そのような心配はない。
【0034】また、半導体チップ8で発熱した熱の一部
はベース2へ逃げる。このとき溝9によりベース2の断
面積が狭められていないことから、熱の拡散が溝9の部
分で抑えられることがないため放熱特性も良好となる。
なお、ダイボンド剤11として半田(半田ペースト等)
が使用された場合は、加熱溶融時に流れ出た余分なダイ
ボンド剤11が同様に溝9に流れ込むことで、隣の半導
体チップ8にダイボンド剤11が付着することが回避さ
れる。
はベース2へ逃げる。このとき溝9によりベース2の断
面積が狭められていないことから、熱の拡散が溝9の部
分で抑えられることがないため放熱特性も良好となる。
なお、ダイボンド剤11として半田(半田ペースト等)
が使用された場合は、加熱溶融時に流れ出た余分なダイ
ボンド剤11が同様に溝9に流れ込むことで、隣の半導
体チップ8にダイボンド剤11が付着することが回避さ
れる。
【0035】以上詳述したように本実施形態によれば、
以下に示す効果を得る。 (a)ベース2の各実装領域の境界部に曲げ加工による
溝9を形成し、隣の実装領域に向かって流れ出たダイボ
ンド剤11を溝9に溜めることで、それ以上流れ出るこ
とを阻止し、隣の半導体チップ8に付着することを防止
した。そのため、ダイボンド剤11の塗布量のばらつき
により多目にダイボンド剤11が塗布されたことに起因
する、半導体チップ8の傾斜状態での実装や、半導体チ
ップ8の表面へのダイボンド剤11のはい上がりによる
汚れが原因で起こるワイヤ配線12の接続不良(断線不
良)や、絶縁すべき半導体チップ8に隣から流れてきた
導電性のダイボンド剤11が接触して起こる短絡不良等
の不具合の発生を低減できる。
以下に示す効果を得る。 (a)ベース2の各実装領域の境界部に曲げ加工による
溝9を形成し、隣の実装領域に向かって流れ出たダイボ
ンド剤11を溝9に溜めることで、それ以上流れ出るこ
とを阻止し、隣の半導体チップ8に付着することを防止
した。そのため、ダイボンド剤11の塗布量のばらつき
により多目にダイボンド剤11が塗布されたことに起因
する、半導体チップ8の傾斜状態での実装や、半導体チ
ップ8の表面へのダイボンド剤11のはい上がりによる
汚れが原因で起こるワイヤ配線12の接続不良(断線不
良)や、絶縁すべき半導体チップ8に隣から流れてきた
導電性のダイボンド剤11が接触して起こる短絡不良等
の不具合の発生を低減できる。
【0036】しかも、溝9をベース2の断面積が狭めら
れることがないように曲げ加工にて形成したため、製造
された半導体装置7において、ベース2を流れる電流の
流路を十分確保できるとともに、熱の拡散も損なわれず
良好な放熱特性を得ることができる。
れることがないように曲げ加工にて形成したため、製造
された半導体装置7において、ベース2を流れる電流の
流路を十分確保できるとともに、熱の拡散も損なわれず
良好な放熱特性を得ることができる。
【0037】(b)金型を用いてベース2を押し下げ加
工するためのプレス成形工程で、一緒に溝9を曲げ加工
するようにしたので、溝9を曲げ加工するためだけの工
程が余分に増えることなく、金型の設計変更だけで済ま
せることができる。
工するためのプレス成形工程で、一緒に溝9を曲げ加工
するようにしたので、溝9を曲げ加工するためだけの工
程が余分に増えることなく、金型の設計変更だけで済ま
せることができる。
【0038】(c)溝9を曲げ加工にて形成するように
したため、必要に応じて溝9を簡単に後加工できる。 (d)ダイボンド剤11が隣の実装領域に流れ難くなる
ため、さらに半導体チップ8の実装間隔を狭く設計する
ことができ、ひいては半導体装置7の小型化を図ること
ができる。
したため、必要に応じて溝9を簡単に後加工できる。 (d)ダイボンド剤11が隣の実装領域に流れ難くなる
ため、さらに半導体チップ8の実装間隔を狭く設計する
ことができ、ひいては半導体装置7の小型化を図ること
ができる。
【0039】尚、本発明は上記実施例に限定されるもの
ではなく、発明の趣旨を逸脱しない範囲で例えば次のよ
うに変更することができる。 (1)図5に示すように、ベース2を曲げ加工して液止
部としての突起13を設けてもよい。隣の実装領域に流
れ出たダイボンド剤が突起13により堰止められること
で、ダイボンド剤11が隣の実装領域に流れることを阻
止できる。よって、余分なダイボンド剤11が隣の半導
体チップ8に付着して起こる接続不良(断線不良)や短
絡不良等の不具合を防止できる。また、曲げ加工で突起
13を形成しているため、必要に応じて突起13を後加
工できる。また、突起13を形成したことでベース2の
断面積が他の部分より狭くなることはないので、ベース
2を流れる電流の流路及び放熱性を十分確保できる。
ではなく、発明の趣旨を逸脱しない範囲で例えば次のよ
うに変更することができる。 (1)図5に示すように、ベース2を曲げ加工して液止
部としての突起13を設けてもよい。隣の実装領域に流
れ出たダイボンド剤が突起13により堰止められること
で、ダイボンド剤11が隣の実装領域に流れることを阻
止できる。よって、余分なダイボンド剤11が隣の半導
体チップ8に付着して起こる接続不良(断線不良)や短
絡不良等の不具合を防止できる。また、曲げ加工で突起
13を形成しているため、必要に応じて突起13を後加
工できる。また、突起13を形成したことでベース2の
断面積が他の部分より狭くなることはないので、ベース
2を流れる電流の流路及び放熱性を十分確保できる。
【0040】(2)溝9や突起13は曲げ加工でなくて
もよい。例えば鋳込み成形により折れ曲げ形状に溝や突
起を形成してもよい。 (3)リードフレーム1を打ち抜き形成する場合に、打
ち抜き金型の成形面を溝や突起を曲げ加工可能な形状に
製造し、打ち抜き工程で溝や突起を曲げ加工させてもよ
い。この構成によれば、ベース2の押し下げ加工をしな
い場合でも、溝や突起を形成するだけのための余分な工
程を増やさずに済む。
もよい。例えば鋳込み成形により折れ曲げ形状に溝や突
起を形成してもよい。 (3)リードフレーム1を打ち抜き形成する場合に、打
ち抜き金型の成形面を溝や突起を曲げ加工可能な形状に
製造し、打ち抜き工程で溝や突起を曲げ加工させてもよ
い。この構成によれば、ベース2の押し下げ加工をしな
い場合でも、溝や突起を形成するだけのための余分な工
程を増やさずに済む。
【0041】(4)液止部は溝や突起だけの形状に限定
されない。例えば突起の両側または片側に溝を形成した
折り曲げ構造を採用してもよい。この構成によれば、ダ
イボンド剤11を溝に溜めることと、突起で堰止めるこ
との2重の作用により、さらに多量のダイボンド剤を隣
の実装領域に流れ出さないように吸収できる。従って、
半導体装置7のさらなる小型化の実現が可能となる。
されない。例えば突起の両側または片側に溝を形成した
折り曲げ構造を採用してもよい。この構成によれば、ダ
イボンド剤11を溝に溜めることと、突起で堰止めるこ
との2重の作用により、さらに多量のダイボンド剤を隣
の実装領域に流れ出さないように吸収できる。従って、
半導体装置7のさらなる小型化の実現が可能となる。
【0042】(5)液止部は溝や突起に限定されない。
例えば実装領域の境界線に沿って溝と突起が交互に形成
された構成としてもよい。 (6)溝や突起等の液止部を形成するだけのための工程
を一つ増やしたリードフレームの製造方法を採用しても
よい。
例えば実装領域の境界線に沿って溝と突起が交互に形成
された構成としてもよい。 (6)溝や突起等の液止部を形成するだけのための工程
を一つ増やしたリードフレームの製造方法を採用しても
よい。
【0043】(7)図1及び図5の構成では、ベース5
の両端を横切って溝9や突起13を形成したが、ベース
2の幅方向に横切らず溝や突起等の液止部を必要な長さ
だけ形成した構成としてもよい。液止部は、隣の実装領
域にダイボンド剤が流れ出ないように阻止できればよ
い。例えば前記実施形態のようにベース2を横切った溝
であると、溝に流れ込んだダイボンド剤11がベース2
の両端から流れ出す心配があるが、溝をベースの両端に
横切らせなければベース2の両端からダイボンド剤が流
れ出すことを抑えることができる。
の両端を横切って溝9や突起13を形成したが、ベース
2の幅方向に横切らず溝や突起等の液止部を必要な長さ
だけ形成した構成としてもよい。液止部は、隣の実装領
域にダイボンド剤が流れ出ないように阻止できればよ
い。例えば前記実施形態のようにベース2を横切った溝
であると、溝に流れ込んだダイボンド剤11がベース2
の両端から流れ出す心配があるが、溝をベースの両端に
横切らせなければベース2の両端からダイボンド剤が流
れ出すことを抑えることができる。
【0044】(8)リードフレーム1は複数個取りに限
定されない。1個取りのリードフレームに本発明を適用
してもよい。リードフレームが1個取りであっても同様
の効果を得ることができる。
定されない。1個取りのリードフレームに本発明を適用
してもよい。リードフレームが1個取りであっても同様
の効果を得ることができる。
【0045】(9)ベースに実装される半導体チップの
個数は2個に限定されない。例えば3個以上の半導体チ
ップを同一ベース上に実装する構成のリードフレームに
本発明を適用することができる。例えばベース上に4個
の半導体チップを実装する場合、溝や突起等の液止部を
各実装領域の境界部に十字状に形成するようにベースを
折り曲げた構造とすればよい。
個数は2個に限定されない。例えば3個以上の半導体チ
ップを同一ベース上に実装する構成のリードフレームに
本発明を適用することができる。例えばベース上に4個
の半導体チップを実装する場合、溝や突起等の液止部を
各実装領域の境界部に十字状に形成するようにベースを
折り曲げた構造とすればよい。
【0046】(10)溝や突起等の液止部を各実装領域
の境界だけでなく、各実装領域を囲むような形状に設け
てもよい。 (11)リードフレームは樹脂封止される半導体装置用
のものに限定されない。例えばセラミックパッケージに
封止させるタイプの半導体装置用のリードフレームに本
発明を適用してもよい。
の境界だけでなく、各実装領域を囲むような形状に設け
てもよい。 (11)リードフレームは樹脂封止される半導体装置用
のものに限定されない。例えばセラミックパッケージに
封止させるタイプの半導体装置用のリードフレームに本
発明を適用してもよい。
【0047】前記実施例から把握され、特許請求の範囲
に記載されていない発明を、その効果とともに以下に記
載する。 (イ)請求項1〜請求項3のいずれか一項に記載の発明
において、前記液止部は曲げ加工により形成されてい
る。この構成によれば、リードフレームに液止部を簡単
に後加工できる。
に記載されていない発明を、その効果とともに以下に記
載する。 (イ)請求項1〜請求項3のいずれか一項に記載の発明
において、前記液止部は曲げ加工により形成されてい
る。この構成によれば、リードフレームに液止部を簡単
に後加工できる。
【0048】(ロ)請求項1〜請求項3のいずれか一項
に記載の発明において、前記リードフレームは、前記基
板部と前記リード部とが複数組一体形成されている複数
個取りである。この構成によれば、一度に複数組の曲げ
加工ができる。
に記載の発明において、前記リードフレームは、前記基
板部と前記リード部とが複数組一体形成されている複数
個取りである。この構成によれば、一度に複数組の曲げ
加工ができる。
【0049】
【発明の効果】以上詳述したように請求項1に記載の発
明によれば、各半導体チップを基板部上に接着するため
の接着剤が隣の実装領域に流れることを防ぐための液止
部を形成するように基板部を折曲げているため、余分な
接着剤が隣の半導体チップに付着することを液止部によ
り防止でき、しかも液止部において基板部を流れる電流
の流路や放熱性が阻害されることを回避できる。また、
液止部は曲げ加工により簡単に後加工できる。
明によれば、各半導体チップを基板部上に接着するため
の接着剤が隣の実装領域に流れることを防ぐための液止
部を形成するように基板部を折曲げているため、余分な
接着剤が隣の半導体チップに付着することを液止部によ
り防止でき、しかも液止部において基板部を流れる電流
の流路や放熱性が阻害されることを回避できる。また、
液止部は曲げ加工により簡単に後加工できる。
【0050】請求項2に記載の発明によれば、液止部
は、各半導体チップの実装領域の境界部を折曲げて形成
された溝であるため、余分な接着剤が溝に流れ込んで溜
まることにより、余分な接着剤が隣の半導体チップに付
着することを防止でき、しかも基板部を流れる電流の流
路や放熱性も確保できる。
は、各半導体チップの実装領域の境界部を折曲げて形成
された溝であるため、余分な接着剤が溝に流れ込んで溜
まることにより、余分な接着剤が隣の半導体チップに付
着することを防止でき、しかも基板部を流れる電流の流
路や放熱性も確保できる。
【0051】請求項3に記載の発明によれば、液止部
は、各半導体チップの実装領域の境界部を折曲げて形成
された突起であるため、余分な接着剤が突起にて堰止め
られることにより、余分な接着剤が隣の半導体チップに
付着することを防止でき、しかも基板部を流れる電流の
流路や放熱性を確保できる。
は、各半導体チップの実装領域の境界部を折曲げて形成
された突起であるため、余分な接着剤が突起にて堰止め
られることにより、余分な接着剤が隣の半導体チップに
付着することを防止でき、しかも基板部を流れる電流の
流路や放熱性を確保できる。
【0052】請求項4に記載の発明によれば、基板部を
リードより厚み方向に変位させるプレス加工により液止
部は曲げ形成されているため、リードフレームの加工工
程を増やさずに液止部を形成することができる。
リードより厚み方向に変位させるプレス加工により液止
部は曲げ形成されているため、リードフレームの加工工
程を増やさずに液止部を形成することができる。
【0053】請求項5に記載の発明によれば、半導体装
置は、請求項1〜請求項4のいずれか一項に記載のリー
ドフレームから製造されているため、電流流路の断面積
や放熱性を損なうことなく、接着剤が隣の半導体チップ
に付着することに起因する短絡不良や絶縁不良を低減す
ることができる。
置は、請求項1〜請求項4のいずれか一項に記載のリー
ドフレームから製造されているため、電流流路の断面積
や放熱性を損なうことなく、接着剤が隣の半導体チップ
に付着することに起因する短絡不良や絶縁不良を低減す
ることができる。
【図1】半導体チップ実装後のリードフレームの部分斜
視図。
視図。
【図2】ベースの部分側断面図。
【図3】(a) はリードフレームの部分平面図、(b) は同
じく部分側面図。
じく部分側面図。
【図4】半導体装置の斜視図。
【図5】別例のリードフレームの部分斜視図。
【図6】従来技術におけるリードフレームの部分斜視
図。
図。
【図7】同じく半導体チップの接着状態を示す側面図。
【図8】同じくリードフレームの部分斜視図。
【図9】同じく半導体容器の側断面図。
1…リードフレーム、2…基板部としてのベース、3…
リード、7…半導体装置、8…半導体チップ、9…液止
部としての溝、11…接着剤としてのダイボンド剤、1
3…液止部としての突起。
リード、7…半導体装置、8…半導体チップ、9…液止
部としての溝、11…接着剤としてのダイボンド剤、1
3…液止部としての突起。
Claims (5)
- 【請求項1】 複数の半導体チップを実装可能な基板部
と、該基板部に実装された半導体チップと配線されるリ
ードとが一体に形成されたリードフレームにおいて、 前記基板部は、各半導体チップを該基板部上に接着する
ための接着剤が隣の半導体チップの実装領域に流れるこ
とを防ぐための液止部を形成するように折曲げられてい
るリードフレーム。 - 【請求項2】 前記液止部は、各半導体チップの実装領
域の境界部を折曲げて形成された溝である請求項1に記
載のリードフレーム。 - 【請求項3】 前記液止部は、各半導体チップの実装領
域の境界部を折曲げて形成された突起である請求項1に
記載のリードフレーム。 - 【請求項4】 前記基板部はプレス加工により前記リー
ドより厚み方向に変位しており、前記液止部は該プレス
加工により曲げ形成されている請求項1〜請求項3のい
ずれか一項に記載のリードフレーム。 - 【請求項5】 請求項1〜請求項4のいずれか一項に記
載の前記リードフレームに半導体チップを実装して製造
された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8096599A JPH09283687A (ja) | 1996-04-18 | 1996-04-18 | リードフレーム及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8096599A JPH09283687A (ja) | 1996-04-18 | 1996-04-18 | リードフレーム及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09283687A true JPH09283687A (ja) | 1997-10-31 |
Family
ID=14169353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8096599A Pending JPH09283687A (ja) | 1996-04-18 | 1996-04-18 | リードフレーム及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09283687A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7982293B2 (en) | 2006-11-06 | 2011-07-19 | Infineon Technologies Ag | Multi-chip package including die paddle with steps |
| CN106415831A (zh) * | 2014-05-09 | 2017-02-15 | 三菱电机株式会社 | 半导体模块 |
| WO2019219536A1 (de) * | 2018-05-15 | 2019-11-21 | Robert Bosch Gmbh | Kontaktanordnung, elektronikbaugruppe umfassend die kontaktanordnung und verfahren zur ausbildung der kontaktanordnung |
| JP2022143167A (ja) * | 2021-03-17 | 2022-10-03 | ローム株式会社 | 半導体装置 |
| US12476161B2 (en) | 2021-03-17 | 2025-11-18 | Rohm Co., Ltd. | Semiconductor package with lead frame |
-
1996
- 1996-04-18 JP JP8096599A patent/JPH09283687A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7982293B2 (en) | 2006-11-06 | 2011-07-19 | Infineon Technologies Ag | Multi-chip package including die paddle with steps |
| DE112006004098B4 (de) * | 2006-11-06 | 2013-01-31 | Infineon Technologies Ag | Halbleiter-Baugruppe mit einer Lead-Frame-Anordnung mit mindestens zwei Halbleiterchips und Verfahren zu deren Herstellung |
| CN106415831A (zh) * | 2014-05-09 | 2017-02-15 | 三菱电机株式会社 | 半导体模块 |
| EP3142144A4 (en) * | 2014-05-09 | 2018-03-21 | Mitsubishi Electric Corporation | Semiconductor module |
| US9935040B2 (en) | 2014-05-09 | 2018-04-03 | Mitsubishi Electric Corporation | Semiconductor module |
| WO2019219536A1 (de) * | 2018-05-15 | 2019-11-21 | Robert Bosch Gmbh | Kontaktanordnung, elektronikbaugruppe umfassend die kontaktanordnung und verfahren zur ausbildung der kontaktanordnung |
| JP2022143167A (ja) * | 2021-03-17 | 2022-10-03 | ローム株式会社 | 半導体装置 |
| US12476161B2 (en) | 2021-03-17 | 2025-11-18 | Rohm Co., Ltd. | Semiconductor package with lead frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6528879B2 (en) | Semiconductor device and semiconductor module | |
| CN100576523C (zh) | 有引线模制组件设计中的选择性倒装芯片及制造方法 | |
| CN1316577C (zh) | 芯片尺度表面安装器件及其制造方法 | |
| US5633528A (en) | Lead frame structure for IC devices with strengthened encapsulation adhesion | |
| USRE41559E1 (en) | Semiconductor device package with improved cooling | |
| US7397114B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| US5646829A (en) | Resin sealing type semiconductor device having fixed inner leads | |
| US20020005573A1 (en) | Surface mounting semiconductor device | |
| JP7649171B2 (ja) | 半導体装置 | |
| US6177719B1 (en) | Chip scale package of semiconductor | |
| CN101416311B (zh) | 无夹片和无引线半导体管芯封装及其制造方法 | |
| CN101118895A (zh) | 具有内置热沉的半导体器件 | |
| JP3839178B2 (ja) | 半導体装置 | |
| JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4575955B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2022143168A (ja) | 半導体装置 | |
| JPH09283687A (ja) | リードフレーム及び半導体装置 | |
| US6828659B2 (en) | Semiconductor device having a die pad supported by a die pad supporter | |
| US5455454A (en) | Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture | |
| JP2004247613A (ja) | 半導体装置およびその製造方法 | |
| JP5103731B2 (ja) | モールドパッケージ | |
| CN114171485A (zh) | Qfn半导体封装、半导体封装及引线框架 | |
| JPH06507276A (ja) | リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計 | |
| KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| JP2002076231A (ja) | リードフレーム、成形金型、及び半導体装置 |