JPH09283698A - 半導体装置及び半導体装置の接続方法並びに半導体装置の接続器 - Google Patents

半導体装置及び半導体装置の接続方法並びに半導体装置の接続器

Info

Publication number
JPH09283698A
JPH09283698A JP8118278A JP11827896A JPH09283698A JP H09283698 A JPH09283698 A JP H09283698A JP 8118278 A JP8118278 A JP 8118278A JP 11827896 A JP11827896 A JP 11827896A JP H09283698 A JPH09283698 A JP H09283698A
Authority
JP
Japan
Prior art keywords
semiconductor device
connector
group
package
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8118278A
Other languages
English (en)
Other versions
JP2987101B2 (ja
Inventor
Toru Nishida
徹 西多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Co Ltd
Original Assignee
Nissin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Co Ltd filed Critical Nissin Co Ltd
Priority to JP8118278A priority Critical patent/JP2987101B2/ja
Priority to US08/671,371 priority patent/US5777381A/en
Priority to DE69633775T priority patent/DE69633775T2/de
Priority to EP96110808A priority patent/EP0802566B1/en
Publication of JPH09283698A publication Critical patent/JPH09283698A/ja
Application granted granted Critical
Publication of JP2987101B2 publication Critical patent/JP2987101B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/023—Stackable modules
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W78/00—Detachable holders for supporting packaged chips in operation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2421—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means using coil springs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/148—Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/185—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/231—Configurations of stacked chips the stacked chips being on both top and bottom sides of an auxiliary carrier having no electrical connection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Connecting Device With Holders (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】高密度実装に適した半導体装置及びその接続方
法並びに半導体装置の接続器を提供する。 【解決手段】 半導体装置１０は、その表裏面に２次元
配置された多数の露出端子１３を備える。接続器３０
は、その表裏面を貫き、露出端子１３群と同じ位置関係
で２次元配置された接続ピン群を備える。端部接続器３
３は、その内側面に同様に２次元配置された接続ピン３
４群を備える。これらの接続器３０，３３を使って複数
個の半導体装置１０をそれぞれ挟み込むように実装して
ゆく。各半導体装置１０の露出端子１３群は、接続器３
０，３３の接続ピン群を介して電気的に接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、パッケージの内部
に半導体素子が封止されている半導体装置、及びこの半
導体装置同士を電気的に接続する方法、並びに半導体装
置の接続器に係り、特に、半導体装置を高密度に実装す
るための技術に関する。
【０００２】
【従来の技術】半導体装置の進展に伴って外部接続用の
端子の数（ピン数）が非常に多くなっている。これに対
応するものとして、従来、いわゆるＱＦＰ（Qauad Flat
Package= クワッド・フラット・パッケージ) やＢＧＡ
(Ball Grid Array＝ボール・グリッド・アレイ）などの
多端子タイプの半導体装置が挙げられる。
【０００３】ＱＦＰは、図３０に示すように、パッケー
ジ２０１の内部に半導体素子２０２が封止されている一
方、多数の外部接続用のリード端子２０３がパッケージ
２０１の全部の側面から導出されている。このＱＦＰは
リード端子２０３群を搭載用基板２０４の配線用のパタ
ーン２０５へハンダ付け接続することで実装される。
【０００４】ＢＧＡは、図３１に示すように、パッケー
ジ２１１の内部に半導体素子２１２が封止されている一
方、パッケージ２１１の裏面に外部接続用端子としての
多数のハンダ・ボール２１３が２次元配置されている。
このＢＧＡは、各ハンダ・ボール２１３を搭載用基板２
１４の配線用のパターン２１５へリフローハンダ付けす
ることで実装される。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ＱＦＰやＢＧＡの場合、いずれも搭載基板の表面に各パ
ッケージを伏せた状態で実装しているので、半導体装置
の基板占有面積が大きくなるという問題がある。また、
同様の理由で、隣接する半導体装置間の配線が長くなる
という問題がある。通常、バスライン接続など、各半導
体装置の対応する外部接続用端子同士を接続する場合が
多々あるが、このような場合に、パッケージの一辺の長
さよりも長い配線が何本も必要となる。配線が長くなる
と、浮遊容量や寄生インダクタンスの影響が顕著とな
り、高速処理に対応することが困難となる。
【０００６】本発明は、上記事情に鑑みてなされたもの
で、高密度実装に適するとともに、半導体装置間の配線
を短くするのに適した半導体装置と、その半導体装置の
接続方法、さらにその半導体装置の接続器を提供するこ
とを主たる目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記課題を達
成するために次のような構成をとる。請求項１の半導体
装置は、半導体素子をその内部に封止するパッケージ
と、前記パッケージの表面および裏面それぞれに２次元
配列でもって形成されている外部接続用の露出端子群
と、前記半導体素子と前記パッケージ表裏両面の外部接
続用の露出端子群との間を接続する内部配線とを備えた
ものである。
【０００８】請求項２の半導体装置は、請求項１に記載
の半導体装置において、パッケージ表面側およびパッケ
ージ裏面側それぞれにパッケージ基板が配設されてい
て、前記外部接続用の露出端子群が両パッケージ基板の
各外表面に形成されているとともに、少なくとも一方の
パッケージ基板の内表面に半導体素子がダイボンディン
グされたものである。
【０００９】請求項３の半導体装置は、請求項２に記載
の半導体装置において、前記両パッケージ基板の間に封
止用の合成樹脂が充填されたものである。
【００１０】請求項４の半導体装置は、請求項２に記載
の半導体装置において、前記両パッケージ基板の間は、
配線用の複数本の電路パターンが形成された可撓性のプ
リント配線基板を介して電気接続されており、前記電路
パターンの一端側が一方のパッケージ基板の内表面に形
成された内部端子へ接続されているとともに、前記電路
パターンの他端側が、もう一方のパッケージ基板の内表
面に形成された内部端子へ接続されたものである。
【００１１】請求項５の半導体装置の接続方法は、請求
項１に記載の半導体装置同士を電気的に接続する方法で
あって、複数個の前記半導体装置を各々の露出端子群が
対向するように一定の間隔で連ねて並べ、隣接する半導
体装置間に導電性接続部材を介在させて、前記対向する
露出端子群の間を接続することにより、各半導体装置を
電気的に接続するものである。
【００１２】請求項６の半導体装置の接続方法は、請求
項５に記載の半導体装置の接続方法において、前記導電
性接続部材として、前記対向する露出端子群にその両端
が弾性接触する接続ピン群を用いたものである。
【００１３】請求項７の半導体装置の接続方法は、請求
項５に記載の半導体装置の接続方法において、前記導電
性接続部材として、前記対向する露出端子群にその両端
が接合材を介して接合する接続ピン群を用いたものであ
る。
【００１４】請求項８の半導体装置の接続器は、請求項
１に記載の半導体装置同士を電気的に接続する接続器で
あって、板状基材と、前記半導体装置の外部接続用の露
出端子群の配列に対応した２次元配列でもって前記板状
基材にその表裏面を貫通するように配備された導電性接
続部材群とを備えたものである。
【００１５】請求項９の半導体装置の接続器は、請求項
８に記載の半導体装置の接続器において、前記板状基材
は、前記半導体装置の露出端子群と前記導電性接続部材
群とが合致するように半導体装置を位置決めするための
位置決め構造を備えたものである。
【００１６】請求項１０の半導体装置の接続器は、請求
項８に記載の半導体装置の接続器において、前記板状基
材の少なくとも一つの側面に外部接続用の端子群が配設
されたものである。
【００１７】請求項１１の半導体装置の接続器は、請求
項８に記載の半導体装置の接続器において、前記導電性
接続部材群は、軸方向に弾性をもった接続ピン群であ
り、前記接続ピン群の両端部が、隣り合う半導体装置の
対向する露出端子群にそれぞれ弾性接触するものであ
る。
【００１８】請求項１２の半導体装置の接続器は、請求
項１１に記載の半導体装置の接続器において、前記半導
体装置を前記板状基材間に介在させた状態で前記板状基
材同士をその厚み方向に連設固定するための連設構造を
備えたものである。
【００１９】請求項１３の半導体装置の接続器は、請求
項１１に記載の半導体装置の接続器において、前記接続
ピンは、その両端が開口している導電性の筒体と、前記
筒体内を長手方向に移動可能で先端部だけは開口から突
出できるよう抜き止め状態で筒体内の両側においてそれ
ぞれ配設された一対の導電性接触子と、前記筒体内に配
設され、前記両接触子の先端が前記筒体の両端開口から
突出する方向に両接触子を付勢する付勢体とを備えたも
のである。
【００２０】請求項１４の半導体装置の接続器は、請求
項８に記載の半導体装置の接続器において、前記導電性
接続部材群は、棒状金属で構成された接続ピン群であ
り、前記接続ピン群の両端部が、隣り合う半導体装置の
対向する露出端子群に接合材を介して接合するものであ
る。
【００２１】請求項１５の半導体装置の接続器は、請求
項１４に記載の半導体装置の接続器において、前記棒状
金属で構成された接続ピンの両端部それぞれに、ハンダ
・ボールが形成されたものである。
【００２２】請求項１６の半導体装置の接続器は、請求
項８に記載の半導体装置の接続器において、前記導電性
接続部材群は、前記板状基材の貫通孔に金属メッキを施
して形成されたスルーホールメッキであり、前記板状部
材の表裏に露出したスルーホールメッキが、隣り合う半
導体装置の対向する露出端子群に接合材を介して接合す
るものである。
【００２３】
【作用】本発明の作用は次のとおりである。請求項１な
しい請求項４の半導体装置によれば、外部接続用の露出
端子群が形成されたパッケージの表面あるいは裏面が向
き合うように、各半導体装置を連ねて立体的に実装して
ゆく。そして、隣り合う半導体装置の向き合った露出端
子群を接続する。複数個の半導体装置を搭載用基板に実
装した場合、これらの半導体装置の基板占有面積は、立
体的に組みあげられた半導体装置群が搭載用基板と接す
る設置面の面積である。したがって、従来のＱＦＰやＢ
ＧＡのように搭載用基板に伏せた姿勢で表面実装するも
のと比較して、半導体装置の基板占有面積は極めて小さ
くなる。また、隣り合う半導体装置の両露出端子群を僅
かな距離で対面させておき、その間を接続すれば短い配
線で済ませられる。
【００２４】特に請求項２の半導体装置によれば、外部
接続用の露出端子群が外表面に形成された二つのパッケ
ージ基板を用いているので、請求項１の半導体装置を容
易に実現できる。
【００２５】また、請求項３の半導体装置によれば、両
パッケージ基板の間に合成樹脂を充填して半導体素子を
封止しているので、半導体装置の信頼性が確保される。
【００２６】さらに、請求項４の半導体装置によれば、
両パッケージ基板の間がプリント配線基板を介して電気
接続されているので、両パッケージ基板間の電気接続を
容易に行なうことができる。
【００２７】請求項５ないし請求項７の半導体装置の接
続方法によれば、複数個の半導体装置を対向状態に一定
の間隔で並べ、隣接する半導体装置間に導電性接続部材
を介在させて各半導体装置の露出端子群の間を接続して
いるので、搭載用基板上に組み上げられた半導体装置群
の基板占有面積が極めて小さくなる。また、隣接する半
導体装置間の間隔を狭くすれば、両半導体装置の露出端
子群を接続するための導電性接続部材の長さが極めて短
くなる。
【００２８】特に、請求項６の半導体装置の接続方法に
よれば、対向する露出端子群に接続ピン群を弾性接触さ
せることによって、各半導体装置を電気的に接続してい
るので、半導体装置と接続ピン群とを容易に取り外すこ
とができる。したがって、実装された半導体装置群の中
の一つの半導体装置が故障して、これを交換する場合
に、その交換作業が容易である。
【００２９】また、請求項７の半導体装置の接続方法に
よれば、対向する露出端子群に接続ピン群を接合材を介
して接合させることによって、各半導体装置を電気的に
接続しているので、露出端子群と接続ピン群とが確実に
接続される。
【００３０】請求項８の半導体装置の接続器によれば、
この接続器を隣り合う半導体装置間に介在させる。接続
器の板状基材には、半導体装置の露出端子群と同じ配列
で導電性接続部材群が板状基材を表裏に貫通するように
配備されているので、隣り合う半導体装置の各露出端子
群が接続器の導電性接続部材群を介して電気的に接続さ
れる。
【００３１】請求項９の半導体装置の接続器によれば、
板状基材に位置決め構造が備えられているので、半導体
装置の露出端子群と導電性接続部材群とが確実に合致し
て接続される。
【００３２】請求項１０の半導体装置の接続器によれ
ば、この接続器を使って半導体装置群を搭載用基板に実
装した際に、搭載用基板に形成された配線パターンなど
への接続は、接続器の板状基材の側面に形成された外部
接続用の端子群を介して行なわれる。
【００３３】請求項１１の半導体装置の接続器によれ
ば、導電性接続部材群としての接続ピンが、隣り合う半
導体装置の対向する露出端子群に弾性接触することによ
り、各半導体装置が電気的に接続される。接続器と半導
体装置とは弾性接触しているだけであるので、半導体装
置の交換作業が容易である。
【００３４】請求項１２の半導体装置の接続器によれ
ば、請求項１１に記載の接続器に板状基材同士を厚み方
向に連設固定する連設構造を備えているので、弾性をも
った接続ピン群と半導体装置の露出端子群とを確実に弾
性接触させることができる。また、連設構造の固定を解
除することにより、半導体装置を容易に交換することが
できる。
【００３５】請求項１３の半導体装置の接続器によれ
ば、この接続器を半導体装置間に介在させた際、隣接す
る半導体装置の露出端子群に押されて各接続ピンの一対
の導電性接触子が筒体に若干埋没する。結果、筒体内の
付勢体による付勢力により各導電性接触子は各露出端子
群に確実に弾性接触する。隣接する半導体装置の露出端
子群は各接続ピンの一対の導電性接触子と導電性の筒体
を介して電気的に接続される。
【００３６】請求項１４の半導体装置の接続器によれ
ば、この接続器を半導体装置間に介在させた際、棒状金
属で構成された接続ピン群の両端部が接合材を介して隣
接する半導体装置の各露出端子群に接合されることによ
り、各半導体装置の露出端子群が接続ピンを介して電気
的に接続される。
【００３７】請求項１５の半導体装置の接続器によれ
ば、接続ピンの両端部に形成されているハンダ・ボール
を介して各接続ピンと半導体装置の露出端子群とが接合
される。
【００３８】請求項１６の半導体装置の接続器によれ
ば、この接続器を半導体装置間に介在させた際、板状基
材に形成されたスルーホールメッキが接合材を介して各
半導体装置の露出端子群に接合されることより、各半導
体装置の露出端子群がスルーホールメッキを介して電気
的に接続される。
【００３９】
【発明の実施の形態】以下、本発明に係る半導体装置及
び半導体装置の接続方法並びに半導体装置の接続器の各
実施例を図面を参照しながら説明する。
【００４０】まず本発明に係る半導体装置の実施例を説
明する。図１は、一実施例に係る半導体装置の外観を示
す斜視図、図２は図１の半導体装置の断面図である。
【００４１】図１および図２に示すように、本実施例に
係る半導体装置１０は矩形状のパッケージ１１を備えて
いる。パッケージ１１の一辺は１０〜５０ｍｍ程度で、
厚みは２〜８ｍｍ程度である。パッケージ１１は矩形状
に限らず、円板状などであってもよい。パッケージ１１
の内部には少なくとも一つの半導体素子が封止されてい
る。この実施例では２個の半導体素子１２ａ，１２ｂが
封止されている。パッケージ１１の表面１１ａおよび裏
面１１ｂそれぞれに多数の外部接続用の露出端子１３が
２次元配置されている。露出端子１３は、その直径が
０．３〜１．２ｍｍ程度であり、０．５〜１．５ｍｍ程
度のピッチで配列されている。半導体素子１２ａ，１２
ｂとパッケージ１１の表裏面１１ａ，１１ｂの露出端子
１３群は、金属細線１４や多層構造の配線パターン１５
などの内部配線を介して接続されている。
【００４２】この例の半導体装置１０では、パッケージ
表面側およびパッケージ裏面側それぞれにパッケージ基
板１６ａ，１６ｂが配設されている。これらのパッケー
ジ基板１６ａ，１６ｂは、セラミックス基板やエポキシ
樹脂基板などで形成される。上述した露出端子１３群
は、両パッケージ基板１６ａ，１６ｂの各外表面（パッ
ケージ１１の表裏面１１ａ，１１ｂ）に形成されてい
る。また、半導体素子１２ａ，１２ｂは両パッケージ基
板１６ａ，１６ｂの各内表面に導電性エポキシ樹脂材な
どでダイボンディングされている。また、両パッケージ
基板１６ａ，１６ｂの間は可撓性のプリント配線基板１
７で内部接続されている。パッケージ基板１６ａ，１６
ｂの間隙にはエポキシ樹脂などの絶縁性樹脂材１８が充
填されている。
【００４３】続いて、図１および図２に示した半導体装
置１０の製造工程を説明する。図３に示すように、スル
ーホールや多層配線が形成されたパッケージ基板１６
ａ，１６ｂを準備する。パッケージ基板１６ａ，１６ｂ
の外表面（図３では裏面側）には露出端子１３群がそれ
ぞれ形成されている。パッケージ基板１６ａ，１６ｂの
内表面（図３では表面側）の各中央部には、半導体素子
１２ａ，１２ｂをダイボンディングするためのダイパッ
ド１９が設けられている。各ダイパッド１９の周囲には
多数の配線パターン１５の一端が配置されている。配線
パターン１５群の他端はパッケージ基板１６ａ，１６ｂ
に形成された多層配線やスルーホールを介して露出端子
１３群に接続されており、また、その一部はパッケージ
基板１６ａ，１６ｂの内表面の一辺側に形成された内部
接続端子２０群に接続されている。そして、各基板１６
ａ，１６ｂの内部接続端子２０群の間は、配線用の電路
パターン１７ａが形成された可撓性のプリント配線基板
１７で接続されている。
【００４４】パッケージ基板１６ｂの内表面の四隅には
支柱２１がそれぞれ立設されている。各支柱２１の先端
には突起２１ａがそれぞれ設けられている。一方、パッ
ケージ基板１６ａの内表面の四隅には、突起２１ａにぴ
ったり嵌合する孔２２が設けられている。
【００４５】続いて、図４に示すように、パッケージ基
板１６ｂのダイパッド１９上に半導体素子１２ｂを導電
性エポキシ樹脂材でダイボンディングする。さらに図５
に示すように、パッケージ基板１６ａのダイパッド１９
上に半導体素子１２ａを同様にダイボンディングする。
【００４６】次に、図６に示すように、パッケージ基板
１６ｂの各配線パターン１５の一端と半導体素子１２ｂ
のボンディングパッドとの間を金属細線１４でワイヤー
ボンディングする。パッケージ基板１６ａ側の半導体素
子１２ａも同様にワイヤーボンディングする。その後、
図７に示すように、半導体素子１２ａ，１２ｂおよび金
属細線１４上へエポキシ樹脂などの絶縁性樹脂材をポッ
ティングして保護膜２３を形成する。
【００４７】保護膜２３を形成した後、図８の（ａ）に
示すように、パッケージ基板１６ｂの各支柱２１の突起
２１ａにパッケージ基板１６ａの四隅の孔２２を嵌め
て、両パッケージ基板１６ａ，１６ｂを上下に支柱２１
を隔てて平行に組み立て、その状態のまま、樹脂注入用
の四角形の枠体２４に納める。枠体２４は、図９に示す
ように、上下面が開口しており、下面側の内側に支持用
段部２４ａが設けられているとともに、側面に樹脂注入
口２４ｂが枠内外を貫通して設けられている。パッケー
ジ基板１６ｂの周縁部が支持用段部２４ａに支えられる
ことにより、両パッケージ基板１６ａ，１６ｂが枠体２
４内に納まる。そして、図８の（ｂ）に示すように、樹
脂注入口２４ｂから両パッケージ基板１６ａ，１６ｂの
間隙にエポキシ樹脂などの絶縁性樹脂材１８を充填す
る。最後に枠体２４からパッケージ１１を取り出せば、
図１に示した半導体装置１０が得られる。
【００４８】次に図１に示した半導体装置同士を電気的
に接続するための接続方法と、これに用いられる接続器
の実施例を説明する。図１０は実施例の接続器を示す斜
視図、図１１は実施例の接続器の使用状態を示す分解斜
視図、図１２，図１３は接続器に設けられた連設構造を
示す部分断面図、図１４は搭載用基板に実装された状態
を示す一部破断正面図である。
【００４９】図１０に示すように、この接続器３０は、
矩形状の板状基材３１と、この板状基材３１の表裏面を
貫通するように取り付けられている多数の接続ピン３２
とから構成されている。板状基材３１は絶縁性の合成樹
脂で形成されている。接続器３０の放熱性を上げる観点
から、絶縁皮膜で覆われたアルミニウムで板状基材３１
を形成してもよい。接続ピン３２はその軸方向に弾性を
もっている。この接続ピン３２の構造は後に詳述する。
接続ピン３２群は、半導体装置１０の露出端子１３群と
同じピッチで２次元配置されており、二つの接続器３０
で半導体装置１０を表裏面から挟み込んだときに、各接
続器３０の接続ピン３２群が半導体装置１０の表裏面の
露出端子１３群に押圧接触する。この接続ピン３２群は
本発明における導電性接続部材群に相当する。
【００５０】このような接続器３０を複数個の半導体装
置１０の間に介在させることによって、図１１に示すよ
うに、複数個（図１１では４個）の半導体装置１０を高
密度に実装できるようになっている。図１１に示した接
続器のうち、中間部にある３つの接続器３０は、その両
側に半導体装置１０が位置するので、その表裏面に接続
ピン３２群が貫通したものが用いられる。一方、両端部
にある端部接続器３３は、内側面にのみ半導体装置１０
が位置するので、その内側面にのみ露出する接続ピン３
４が用いられている。もちろん、表裏面に接続ピン３２
が露出した接続器３０を両端部に用いてもよい。
【００５１】接続器３０，３３の板状基材３１の下面に
多数の外部接続用の端子３５が導出されている。これら
の端子３５群は、接続器３０，３３を使って複数個の半
導体装置１０を搭載用基板上に実装した際に、その基板
に形成された配線パターンに電気接続するためのもので
ある。外部接続用の端子３５群は適宜の接続ピン３２と
電気的に接続されている。端子３５の具体的な構成は後
に説明する。
【００５２】接続器３０の板状基材３１には、半導体装
置１０の露出端子１３と接続器３０の接続ピン３２とが
合致するように半導体装置１０を位置決めするための位
置決め構造が備えられている。具体的には、板状基材３
１の四隅に設けられた角柱部３６の内側の角部に、それ
ぞれ段付きの切欠部３７が形成されている。この切欠部
３７に半導体装置１０の角部を嵌め入れることにより、
露出端子１３群と接続ピン３２群とが合致するようにな
っている。同様の切欠部３７は端部接続器３３にも形成
されている。
【００５３】また、接続器３０の板状基材３１には、半
導体装置１０を介在させた状態で複数個の接続器３０を
その厚み方向に連設接固定するための連設構造が備えら
れている。具体的には図１２に示すように、板状基材３
１の四隅の角柱部３６の一方面に突起３８が、他方面の
対応する位置に前記突起３８に嵌まり合う嵌合孔３９
が、それぞれ形成されている。そして、突起３８および
嵌合孔３９を貫く貫通孔４０が形成されている。同様の
突起３８，嵌合孔３９，貫通孔４０は、端部接続器３３
にも形成されている。
【００５４】複数個の接続器３０，３３を連設固定する
際には、半導体装置１０を介在させた状態で、図１３に
示すように、一方の接続器３０の突起３８を、対向する
接続器３０の嵌合孔３９に嵌め入れて、各接続器３０，
３３を連ねていく。各接続器３０，３３を連設した後、
図１１に示すように、各接続器３０，３３の四隅の貫通
孔４０を貫くようにボルト４１を差し込み、ナット４２
を螺合させて各接続器３０，３３を締め付け固定する。
なお、図１１に示した例では、４個の半導体装置１０を
連設接続する場合を例に示しているが、半導体装置１０
の個数はそれぞれ以上、またはそれ以下であってもよい
ことは言うまでもない。
【００５５】複数個の半導体装置１０を介在させて立体
的に組み上げられた接続器３０，３３は、例えば図１４
に示すように、搭載用基板４３上に実装される。すなわ
ち、一体化された接続器３０，３３は、Ｌ形金具４４お
よびネジ４５を使って搭載用基板４３に取り付け固定さ
れるとともに、外部接続用の端子３５が搭載用基板４３
の配線パターンとハンダ付け接続される。もちろん、搭
載用基板４３への実装方法はこの例のものに限定されな
い。例えば、搭載用基板４３に積み重なるように一体化
された接続器３０，３３を取り付けてもよい。
【００５６】次に、図１５〜図１８を参照して、接続器
３０に２次元配置された接続ピン３２の構成を説明す
る。図１５，図１６に示すように、この接続ピン３２
は、両端が開口している導電性の筒体４６を備えてお
り、この筒体４６内に長手方向に移動可能に一体の導電
性接触子４７が収納されている。筒体４６には両接触子
４７を外方向に付勢するコイルバネ４８が内装されてい
る。このコイルバネ４８に付勢されて両接触子４７の先
端部は筒体４６の両端開口から突出している。また、接
触子４７が筒体４６から抜け落ちないように、接触子４
７の基端部は大径に形成されている。このような接続ピ
ン３２の両接触子４７は、導電性の筒体４６およびコイ
ルバネ４８を介して、電気的に接続されている。
【００５７】この接続ピン３２の筒体４６の長さは３〜
５ｍｍ程度で、外径が０．６〜０．７ｍｍ程度である。
また、接触子４７の直径は０．２〜０．３ｍｍ程度であ
り、筒体４６の開口部から接触子４７の先端部が突出し
ている長さ、すなわち、接触子４７の動作可能範囲（ス
トローク）は０．６〜０．８ｍｍ程度である。このよう
に接触子４７の動作可能範囲が比較的大きいので、半導
体装置１０に形成された露出端子１３群の高さにバラツ
キがあっても、各接触子４７は露出端子１３群に確実に
押圧接触させることができる。
【００５８】接触子４７の先端４７ａは、図１８の
（ａ）に示すように、中央部が窪んだ形状になってい
る。これは、半導体装置１０の露出端子１３に弾性接触
した際に、接触子４７の先端４７ａと露出端子１３と接
触圧を高めて両者を確実に電気接続させるためである。
接触子４７の先端４７ａの形状は、これ以外に、図１８
の（ｂ）に示すように、球状であってもよいし、あるい
は、図１８の（ｃ）に示すように、小突起が多数形成さ
れたものであってもよい。
【００５９】接続器３０の板状基材３１への接続ピン３
２の取り付け構造を図１７に示す。板状基材３１は、図
１７に示すように、２枚の基材３１ａ，３１ｂの貼り合
わせによって形成される。２枚の基材３１ａ，３１ｂを
分離させた状態で、各基材３１ａ，３１ｂに接続ピン３
２を差し込むための貫通孔が予め形成されている。基材
３１ａ，３１ｂの貫通孔の貼り合わせ面側の開口部は、
接続ピン３２の筒体４６に形成された張出部４６ａに合
わせて、少し径大になった段付構造に形成されている。
そして、一方の基材３１ａの各貫通孔に接続ピン３２の
一端側を差し込んだ後、その上から他方の基材３１ｂを
被せて、基材３１ｂの各貫通孔に接続ピン３２の他端側
をはめ込む。このとき、両基材３１ａ，３１ｂの貼り合
わせ面に適当な接着剤を介在させることにより、両基材
３１ａ，３１ｂによって接続ピン３２群が固定されて、
一体化した板状基材３１が得られる。
【００６０】図１９に端部接続器３３に備えられる接続
ピン３４の構成を示す。端部接続器３３の接続ピン３４
は、板状基材３１の一方面側だけに設けられるので、一
方側だけ開口した有底の筒体４９に、一つの接触子５０
を軸方向に移動可能に収納して形成されている。筒体４
９内にはコイルバネ５１が内装され、このコイルバネ５
１に付勢されて筒体４９の開口から接触子５０の先端部
が突出するように構成されている。この接続ピン３４
も、図１７に示した接続ピン３２と同様に、２枚の基材
の貼り合わせ構造の板状基材３１によって取り付け固定
される。ただし、端部接続器３３の場合、内側に位置す
る基材にだけ接続ピン３４を挿通するための貫通孔が形
成されている。
【００６１】図２０，図２１を参照して、外部接続用の
端子３５と接続ピン３２，３４との接続構造を説明す
る。接続器３０の場合、図２０に示すように、板状基材
３１の最下段に配置される接続ピン３２の筒体４６に、
外部接続用の端子３５が溶接などの手段で予め連結され
ている。このように一体化された接続ピン３２と端子３
５とが板状基材３１に組み込まれる。同様に、端部接続
器３３の場合、図２１に示すように、板状基材３１の最
下段に配置される接続ピン３４の筒体４９に、外部接続
用の端子３５が予め連結されており、これが板状基材３
１に組み込まれる。
【００６２】なお、外部接続用の端子３５と接続ピン３
２，３４との接続構造は上記の例に限定されない。例え
ば、図１７において説明した板状基材３１を構成する基
材３１ａ，３１ｂの少なくとも一方の貫通孔にスルーホ
ールメッキを施しておく。そして、基材３１ａまたは３
１ｂの貼り合わせ面にプリント配線パターンを形成す
る。この配線パターンの一端を前記スルーホールメッキ
に接続するとともに、配線パターンの他端を端子３５が
取り付けられる側に導出する。そして、この配線パタン
ーの他端と外部接続用の端子３５とをハンダ付接続など
で連結固定する。このように構成すれば、２次元配置さ
れた接続ピン３２，３４のうち、どの位置ある接続ピン
３２，３４であっても、外部接続用の端子３５に電気的
に接続させることができる。
【００６３】以上に説明した接続器３０，３３を用いて
複数個の半導体装置１０を接続すれば、図１７に示した
ように、隣り合う半導体装置１０の露出端子１３間が接
続ピン３２，３４で電気的に接続される。この接続ピン
３２，３４は極めて短い（４〜６ｍｍ程度）ので、その
浮遊容量や寄生インダクタンスを極めて小さくすること
ができる。また、複数個の半導体装置１０を対向状態で
連ねて実装できるので、高密度実装を容易に実現するこ
とが可能である。また、図１１、図１４に示した連設固
定用のボルト４１を外すだけで接続器３０，３３を容易
に取り外すことができるので、実装された半導体装置１
０群のうちの一つの半導体装置１０が故障したとして
も、容易にそれを交換して再実装することができる。
【００６４】本発明は上記の実施例に限らず次のように
変形実施することも可能である。 （１）上記の実施例では複数個の接続器３０，３３を連
ねて連結するために、ボルトとナットを用いたが、例え
ば図２２に示すような連設構造を採ることも可能であ
る。この例の接続器３０では、角柱部３６の一方面に突
起５２が設けられている。また、角柱部３６の他方面に
穴５３が形成され、その内部に板バネ５４が筒状に配置
されている。一方の接続器３０の突起５２を他方の接続
器３１の穴５３に差し込むと、図２３に示すように、突
起５２の凹部５２ａに板バネ５４の凸部５４ａが嵌合し
て、両接続器３０が連結する。
【００６５】（２）上記の実施例では接続ピン３２の一
対の接触子４７を、筒体４６に内装したコイルバネ４８
で付勢したが、これは図２４に示すような板バネ５５で
付勢するように構成してもよい。
【００６６】（３）また、図２５に示すように、板状基
材３１の貼り合わせ基材３１ａ，３１ｂの貼り合わせ面
側に形成される段付き開口部５６を接続ピン３２の張出
部４６ａよりも少し長く形成し、接続ピン３２の全体が
軸方向に変位可能に構成する。このように構成すれば、
この接続ピン３２に接触する半導体装置１０の露出端子
１３群の高さが、接触子４７のストロークを越える大き
なバラツキをもっていても、それに追随して各接続ピン
３２が軸方向に変位するので、露出端子１３と接続ピン
３２との接触を一層確かなものにすることができる。
【００６７】（４）上記の実施例では、接続器の板状基
材に２次元配置される導電性接続部材群の一例として、
軸方向に弾性をもった接続ピン３２，３４を説明した。
しかしながら、導電性接続部材群はこれらに限定されな
い。別の例を図２６に示す。この例の接続器６０は、そ
の板状基材６１に棒状金属からなる接続ピン６２を２次
元配置して構成されている。各接続ピン６２の両端には
ハンダ・ボール６３が形成されている。接続ピン６２の
両端部を除く胴部分に予め絶縁性被膜を形成しておけ
ば、電解メッキによってハンダ・ボール６３を容易に形
成することができる。接続ピン６２以外は上述した実施
例の接続器３０，３３と同様に構成される。この接続器
６０はいわゆるリフロー処理によって半導体装置１０と
接続される。すなわち、図２７に示すように、半導体装
置１０の露出端子１３群と接続器６０の接続ピン６２群
とを当接させた状態で加熱することにより、ハンダ・ボ
ール６３が溶融して露出端子１３群と接続ピン６２群と
が接続する。この例の接続器６０は比較的に簡単な構成
であるので、接続器６０を安価に実現することができ
る。また、露出端子１３と接続ピン６２とがハンダ付接
続されるので、両者の電気的接続が確実である。
【００６８】（５）導電性接続部材群のさらに別の例を
図２８に示す。この例の接続器７０は、その板状基材７
１にスルーホールメッキ７２を２次元配置して構成され
ている。各スルーホールメッキ７２の上に電解メッキに
よってハンダ７３が付着されている。図２６に示した接
続器６０と同様に、この接続器７０もリフロー処理によ
って半導体装置１０と接続される。接続された状態を図
２９に示す。この例の接続器７０も安価に実現すること
ができるとともに、露出端子１３群とスルーホールメッ
キ７２群とが確実に電気接続される。
【００６９】
【発明の効果】請求項１なしい請求項４の半導体装置に
よれば、パッケージの表裏面に２次元配列の露出端子群
を配置しているので、一つのパッケージに極めて多くの
外部接続用端子を形成することができる。また、複数個
の半導体装置が向き合うように連ねて実装できるので、
搭載用基板上に実装するにあたって半導体装置が占める
基板占有面積は僅かであり、高密度実装を実現すること
ができる。さらに、隣り合う半導体装置の間隔を短くす
ることにより、半導体装置間の接続配線が極めて短くな
り、高速動作処理の弊害となる配線の浮遊容量や寄生イ
ンダクタンスを小さくすることができる。
【００７０】特に請求項２の半導体装置によれば、外部
接続用の露出端子群が外表面に形成された二つのパッケ
ージ基板を用いているので、パッケージの表裏面に露出
端子群のある請求項１に記載の半導体装置を容易に実現
できる。
【００７１】また、請求項３の半導体装置によれば、両
パッケージ基板の間に合成樹脂を充填して半導体素子を
封止しているので、半導体装置の信頼性が確保される。
【００７２】さらに、請求項４の半導体装置によれば、
両パッケージ基板の間が可撓性のプリント配線基板を介
して電気接続されているので、両パッケージ基板間の電
気接続を容易に行なうことができる。
【００７３】請求項５ないし請求項７の半導体装置の接
続方法によれば、搭載用基板上に組み上げられた半導体
装置群の基板占有面積が極めて小さくなる。また、隣接
する半導体装置間の間隔を狭くすれば、両半導体装置の
露出端子群を接続するための導電性接続部材の長さが極
めて短くなる。
【００７４】特に、請求項６の半導体装置の接続方法に
よれば、半導体装置と接続ピン群とを容易に取り外すこ
とができるので、半導体装置の交換作業が容易である。
【００７５】また、請求項７の半導体装置の接続方法に
よれば、半導体装置の露出端子群と接続ピン群とを確実
に接続することができる。
【００７６】請求項８ないし請求項１６の半導体装置の
接続器によれば、パッケージの表裏面に２次元配列の露
出端子群が形成された半導体装置を互いに向かい合うよ
うに配置し、各半導体装置間にこの接続器を介在させる
ことにより、各半導体装置を高密度に実装することがで
きる。また、隣り合う半導体装置の露出端子群間を電気
的に接続する導電性接続部材群を極力短くすることによ
り、半導体装置の高速動作処理の弊害となる接続部材
（配線）の浮遊容量や寄生インダクタンスの影響を最小
限に抑えることができる。
【００７７】特に、請求項９の半導体装置の接続器によ
れば、板状基材に位置決め構造が備えられているので、
半導体装置の露出端子群と接続器の導電性接続部材群と
の位置合わせを容易に行なうことができる。
【００７８】また、請求項１０の半導体装置の接続器に
よれば、板状基材の側面に外部接続用の端子群が形成さ
れているので、この接続器を使って半導体装置群を搭載
用基板に実装した際に、前記外部接続用の端子群を使っ
て搭載用基板の配線パターンに容易に接続することがで
きる。
【００７９】さらに、請求項１１の半導体装置の接続器
によれば、接続器と半導体装置とは弾性接触しているだ
けであるので、実装後に故障した半導体装置を交換する
場合などに、その交換作業を容易に行なうことができ
る。
【００８０】また、請求項１２の半導体装置の接続器に
よれば、実装時に連ねられた接続器を連設固定する連設
構造を備えているので、弾性をもった接続ピン群と半導
体装置の露出端子群とを確実に弾性接触させることがで
きる。また、連設構造の固定を解除することにより、半
導体装置を容易に交換することができる。
【００８１】さらに、請求項１３の半導体装置の接続器
によれば、軸方向に弾性をもった接続ピン群を容易に実
現することができる。また、接続器の各導電接着剤接触
子と半導体装置の露出端子群とを確実に弾性接触させる
ことができる。
【００８２】また、請求項１４の半導体装置の接続器に
よれば、接続ピン群が棒状金属で構成されるので、接続
器を容易かつ安価に形成することができる。また、接続
ピンが接合材を介して半導体装置の露出端子群に接続さ
れるので、半導体装置と接続器とが確実に電気的に接続
される。
【００８３】さらに、請求項１５の半導体装置の接続器
によれば、接続ピンの両端部に形成されているハンダ・
ボールを使って各接続ピンと半導体装置の露出端子群と
を接合させているので、半導体装置と接続器との接続作
業を容易に行なうことができる。また、半導体装置の露
出端子群にハンダ・ボールを形成する場合に比べて、接
続器の接続ピンにハンダ・ボールを形成する方が、電解
メッキなどでハンダ・ボールを形成する際の作業が容易
であり、また、半導体装置に悪影響を与える危険性が少
なくてすむ。
【００８４】また、請求項１６の半導体装置の接続器に
よれば、板状基材にスルーホールメッキを施すことによ
って接続器を形成しているので、接続器を容易かつ安価
に実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体装置の外観を示
す斜視図である。
【図２】実施例に係る半導体装置の断面図である。
【図３】半導体装置で用いるパッケージ基板の斜視図で
ある。
【図４】一方のパッケージ基板に半導体素子が固着され
た状態を示す平面図である。
【図５】両パッケージ基板に半導体素子が固着された状
態を示す平面図である。
【図６】半導体素子がワイヤボンディングされた状態を
示す平面図である。
【図７】半導体素子上へ樹脂をポッティングした状態を
示す平面図である。
【図８】パッケージ基板の間隙への樹脂充填工程を示す
断面図である。
【図９】パッケージ基板間への樹脂充填工程で使う枠体
を示す斜視図である。
【図１０】本発明の実施例に係る接続器の外観を示す斜
視図である。
【図１１】接続器を使って半導体装置を組み上げる様子
を示した斜視図である。
【図１２】接続器の連設構造を示す部分断面図である。
【図１３】接続器が連設された状態を示す部分断面図で
ある。
【図１４】接続器を使って半導体装置が搭載用基板に実
装された状態を示す一部破断正面図である。
【図１５】接続ピンの一例を示す正面図である。
【図１６】図１５の接続ピンの断面図である。
【図１７】接続ピンの取り付け例を示す断面図である。
【図１８】接続ピンの先端の各種形状を示す断面図であ
る。
【図１９】端部接続器の接続ピンを示す断面図である。
【図２０】接続ピンと外部接続用端子との接続例を示す
斜視図である。
【図２１】端部接続器の接続ピンと外部接続用端子との
接続例を示す斜視図である。
【図２２】接続器の連設構造の別の例を示す部分断面図
である。
【図２３】図２２の接続器が連設された状態を示す部分
断面図である。
【図２４】接続ピンのさらに別の例を示す断面図であ
る。
【図２５】接続ピンの別の取り付け例を示す断面図であ
る。
【図２６】接続器の別の例を示す断面図である。
【図２７】図２６の接続器が半導体装置と接続された状
態を示す断面図である。
【図２８】接続器のさらに別の例を示す断面図である。
【図２９】図２８の接続器が半導体装置と接続された状
態を示す断面図である。
【図３０】従来の半導体装置の一例を示す斜視図であ
る。
【図３１】従来の半導体装置の別の例を示す斜視図であ
る。
【符号の説明】
１０…半導体装置 １１…パッケージ １２ａ，１２ｂ…半導体素子 １３…露出端子 １６ａ，１６ｂ…パッケージ基板 ３０…接続器 ３１…板状基材 ３２…接続ピン ３３…端部接続器 ３５…外部接続用端子 ４６…筒体 ４７…接触子 ４８…コイルバネ ６０…接続器 ６２…接続ピン ６３…ハンダ・ボール ７０…接続器 ７２…スルーホールメッキ ７３…ハンダ

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子をその内部に封止するパッケ
    ージと、 前記パッケージの表面および裏面それぞれに２次元配列
    でもって形成されている外部接続用の露出端子群と、 前記半導体素子と前記パッケージ表裏両面の外部接続用
    の露出端子群との間を接続する内部配線とを備えている
    ことを特徴とする半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 パッケージ表面側およびパッケージ裏面側それぞれにパ
    ッケージ基板が配設されていて、前記外部接続用の露出
    端子群が両パッケージ基板の各外表面に形成されている
    とともに、少なくとも一方のパッケージ基板の内表面に
    半導体素子がダイボンディングされている半導体装置。
  3. 【請求項３】 請求項２に記載の半導体装置において、 前記両パッケージ基板の間に封止用の合成樹脂が充填さ
    れている半導体装置。
  4. 【請求項４】 請求項２に記載の半導体装置において、 前記両パッケージ基板の間は、配線用の複数本の電路パ
    ターンが形成された可撓性のプリント配線基板を介して
    電気接続されており、 前記電路パターンの一端側が一方のパッケージ基板の内
    表面に形成された内部端子へ接続されているとともに、 前記電路パターンの他端側が、もう一方のパッケージ基
    板の内表面に形成された内部端子へ接続されている半導
    体装置。
  5. 【請求項５】 請求項１に記載の半導体装置同士を電気
    的に接続する方法であって、 複数個の前記半導体装置を各々の露出端子群が対向する
    ように一定の間隔で連ねて並べ、隣接する半導体装置間
    に導電性接続部材を介在させて、前記対向する露出端子
    群の間を接続することにより、各半導体装置を電気的に
    接続する半導体装置の接続方法。
  6. 【請求項６】 請求項５に記載の半導体装置の接続方法
    において、 前記導電性接続部材は、前記対向する露出端子群にその
    両端が弾性接触する接続ピン群である半導体装置の接続
    方法。
  7. 【請求項７】 請求項５に記載の半導体装置の接続方法
    において、 前記導電性接続部材は、前記対向する露出端子群にその
    両端が接合材を介して接合する接続ピン群である半導体
    装置の接続方法。
  8. 【請求項８】 請求項１に記載の半導体装置同士を電気
    的に接続する接続器であって、 板状基材と、 前記半導体装置の外部接続用の露出端子群の配列に対応
    した２次元配列でもって前記板状基材にその表裏面を貫
    通するように配備された導電性接続部材群とを備えた半
    導体装置の接続器。
  9. 【請求項９】 請求項８に記載の半導体装置の接続器に
    おいて、 前記板状基材は、前記半導体装置の露出端子群と前記導
    電性接続部材群とが合致するように半導体装置を位置決
    めするための位置決め構造を備えている半導体装置の接
    続器。
  10. 【請求項１０】 請求項８に記載の半導体装置の接続器
    において、 前記板状基材の少なくとも一つの側面に外部接続用の端
    子群が配設されている半導体装置の接続器。
  11. 【請求項１１】 請求項８に記載の半導体装置の接続器
    において、 前記導電性接続部材群は、軸方向に弾性をもった接続ピ
    ン群であり、 前記接続ピン群の両端部が、隣り合う半導体装置の対向
    する露出端子群にそれぞれ弾性接触する半導体装置の接
    続器。
  12. 【請求項１２】 請求項１１に記載の半導体装置の接続
    器において、 前記半導体装置を前記板状基材間に介在させた状態で前
    記板状基材同士をその厚み方向に連設固定するための連
    設構造を備えた半導体装置の接続器。
  13. 【請求項１３】 請求項１１に記載の半導体装置の接続
    器において、 前記接続ピンは、 その両端が開口している導電性の筒体と、 前記筒体内を長手方向に移動可能で先端部だけは開口か
    ら突出できるよう抜き止め状態で筒体内の両側において
    それぞれ配設された一対の導電性接触子と、 前記筒体内に配設され、前記両接触子の先端が前記筒体
    の両端開口から突出する方向に両接触子を付勢する付勢
    体と を備えたものである半導体装置の接続器。
  14. 【請求項１４】 請求項８に記載の半導体装置の接続器
    において、 前記導電性接続部材群は、棒状金属で構成された接続ピ
    ン群であり、 前記接続ピン群の両端部が、隣り合う半導体装置の対向
    する露出端子群に接合材を介して接合する半導体装置の
    接続器。
  15. 【請求項１５】 請求項１４に記載の半導体装置の接続
    器において、 前記棒状金属で構成された接続ピンの両端部それぞれ
    に、ハンダ・ボールが形成されている半導体装置の接続
    器。
  16. 【請求項１６】 請求項８に記載の半導体装置の接続器
    において、 前記導電性接続部材群は、前記板状基材の貫通孔に金属
    メッキを施して形成されたスルーホールメッキであり、 前記板状部材の表裏に露出したスルーホールメッキが、
    隣り合う半導体装置の対向する露出端子群に接合材を介
    して接合する半導体装置の接続器。
JP8118278A 1996-04-15 1996-04-15 半導体装置の接続方法並びに半導体装置の接続器 Expired - Fee Related JP2987101B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8118278A JP2987101B2 (ja) 1996-04-15 1996-04-15 半導体装置の接続方法並びに半導体装置の接続器
US08/671,371 US5777381A (en) 1996-04-15 1996-06-27 Semiconductor devices method of connecting semiconductor devices and semiconductor device connectors
DE69633775T DE69633775T2 (de) 1996-04-15 1996-07-04 Halbleiterbauteil, Verbindungsmethode und Halbleiterbauteil-Verbinder
EP96110808A EP0802566B1 (en) 1996-04-15 1996-07-04 Semiconductor devices, method of connecting semiconductor devices, and semiconductor device connectors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8118278A JP2987101B2 (ja) 1996-04-15 1996-04-15 半導体装置の接続方法並びに半導体装置の接続器

Publications (2)

Publication Number Publication Date
JPH09283698A true JPH09283698A (ja) 1997-10-31
JP2987101B2 JP2987101B2 (ja) 1999-12-06

Family

ID=14732708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8118278A Expired - Fee Related JP2987101B2 (ja) 1996-04-15 1996-04-15 半導体装置の接続方法並びに半導体装置の接続器

Country Status (4)

Country Link
US (1) US5777381A (ja)
EP (1) EP0802566B1 (ja)
JP (1) JP2987101B2 (ja)
DE (1) DE69633775T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784530B2 (en) 2002-01-23 2004-08-31 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module with embedded semiconductor chip and method of manufacturing
JP2008277691A (ja) * 2007-05-07 2008-11-13 Fujitsu Ltd 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2015046265A (ja) * 2013-08-27 2015-03-12 三菱電機株式会社 半導体ソケット及び半導体モジュール

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284566B1 (en) * 1996-05-17 2001-09-04 National Semiconductor Corporation Chip scale package and method for manufacture thereof
JP3638771B2 (ja) * 1997-12-22 2005-04-13 沖電気工業株式会社 半導体装置
US6208019B1 (en) * 1998-03-13 2001-03-27 Kabushiki Kaisha Toshiba Ultra-thin card-type semiconductor device having an embredded semiconductor element in a space provided therein
US6056557A (en) * 1998-04-08 2000-05-02 Thomas & Betts International, Inc. Board to board interconnect
TW368707B (en) * 1998-10-27 1999-09-01 Tech Field Co Ltd Packaging method for semiconductor die and the product of the same
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
DE19923523B4 (de) 1999-05-21 2004-09-30 Infineon Technologies Ag Halbleitermodul mit übereinander angeordneten, untereinander verbundenen Halbleiterchips
CN1425269A (zh) 1999-12-20 2003-06-18 辛奎奥公司 用于直流/直流整流器并带有法兰的电路接头销栓
US6896526B2 (en) 1999-12-20 2005-05-24 Synqor, Inc. Flanged terminal pins for DC/DC converters
US6319418B1 (en) 1999-12-20 2001-11-20 St. Assembly Test Services Pte Ltd. Zig-zagged plating bus lines
US7085146B2 (en) 1999-12-20 2006-08-01 Synqor, Inc. Flanged terminal pins for DC/DC converters
US20040173106A1 (en) * 2003-03-03 2004-09-09 Jean Rouleau Pneumatically driven wringer for use on an open barrell
US6853202B1 (en) * 2002-01-23 2005-02-08 Cypress Semiconductor Corporation Non-stick detection method and mechanism for array molded laminate packages
US7057269B2 (en) * 2002-10-08 2006-06-06 Chippac, Inc. Semiconductor multi-package module having inverted land grid array (LGA) package stacked over ball grid array (BGA) package
US7349225B1 (en) * 2002-10-22 2008-03-25 Odyssian Technology, Llc Multifunctional composite sandwich element with embedded electronics
DE602004016483D1 (de) * 2004-07-16 2008-10-23 St Microelectronics Sa Elektronische Schaltungsanordnung, Vorrichtung mit solcher Anordnung und Herstellungsverfahren
JP2006203086A (ja) * 2005-01-24 2006-08-03 Citizen Electronics Co Ltd 電子部品パッケージ及びその製造方法
JP4675955B2 (ja) * 2005-01-28 2011-04-27 スパンション エルエルシー 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
US7675151B1 (en) * 2005-06-01 2010-03-09 Rockwell Collins, Inc. Silicon-based packaging for electronic devices
KR100761468B1 (ko) * 2006-07-13 2007-09-27 삼성전자주식회사 반도체 장치 및 그 형성 방법
FR2905520A1 (fr) * 2006-09-04 2008-03-07 St Microelectronics Sa Boitier semi-conducteur a composants inverses et procede de fabrication d'un tel boitier
US20080191367A1 (en) * 2007-02-08 2008-08-14 Stats Chippac, Ltd. Semiconductor package wire bonding
US8763298B2 (en) 2008-09-27 2014-07-01 Shane Smith Combination brush and jag
WO2010037047A1 (en) 2008-09-27 2010-04-01 Shane Smith Combination brush and jag
KR102374430B1 (ko) * 2015-10-08 2022-03-15 삼성전자주식회사 기판 지지 프레임 및 이를 갖는 저장 장치
US10667396B2 (en) * 2017-08-25 2020-05-26 Tactotek Oy Multilayer structure for hosting electronics and related method of manufacture
TWI687986B (zh) * 2018-11-16 2020-03-11 典琦科技股份有限公司 晶片封裝體的製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4709300A (en) * 1986-05-05 1987-11-24 Itt Gallium Arsenide Technology Center, A Division Of Itt Corporation Jumper for a semiconductor assembly
EP0854506A3 (en) * 1987-03-04 1999-03-31 Canon Kabushiki Kaisha Electrically connecting member and electric circuit member
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5383269A (en) * 1991-09-03 1995-01-24 Microelectronics And Computer Technology Corporation Method of making three dimensional integrated circuit interconnect module
JP2642548B2 (ja) * 1991-09-26 1997-08-20 株式会社東芝 半導体装置およびその製造方法
JPH0715969B2 (ja) * 1991-09-30 1995-02-22 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチチツプ集積回路パツケージ及びそのシステム
US5241454A (en) * 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784530B2 (en) 2002-01-23 2004-08-31 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module with embedded semiconductor chip and method of manufacturing
US7018866B2 (en) 2002-01-23 2006-03-28 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module with embedded semiconductor chip and method of manufacturing
JP2008277691A (ja) * 2007-05-07 2008-11-13 Fujitsu Ltd 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2015046265A (ja) * 2013-08-27 2015-03-12 三菱電機株式会社 半導体ソケット及び半導体モジュール

Also Published As

Publication number Publication date
EP0802566A2 (en) 1997-10-22
EP0802566B1 (en) 2004-11-03
JP2987101B2 (ja) 1999-12-06
US5777381A (en) 1998-07-07
EP0802566A3 (en) 1998-10-28
DE69633775D1 (de) 2004-12-09
DE69633775T2 (de) 2005-11-03

Similar Documents

Publication Publication Date Title
JP2987101B2 (ja) 半導体装置の接続方法並びに半導体装置の接続器
US5561594A (en) Circuit connection in an electrical assembly
US5608265A (en) Encapsulated semiconductor device package having holes for electrically conductive material
CN1307698C (zh) 具有树脂封壳的元件及其制作方法
US6617695B1 (en) Semiconductor device and semiconductor module using the same
EP0179577B1 (en) Method for making a semiconductor device having conductor pins
US5049973A (en) Heat sink and multi mount pad lead frame package and method for electrically isolating semiconductor die(s)
US5777382A (en) Plastic packaging for a surface mounted integrated circuit
US5663594A (en) Ball grid array type of semiconductor device
KR20010078712A (ko) 칩 스택 및 그 제조 방법
US5438481A (en) Molded-in lead frames
JP2007294993A (ja) 組立て型半導体チップキャリア
CN102044531B (zh) 垂直结构无源元件的装置和方法
US4831495A (en) Unitized packaging arrangement for an energy dissipating device
JP2544976B2 (ja) 半導体集積回路モジュ―ル
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
US20050205988A1 (en) Die package with higher useable die contact pad area
US20060141667A1 (en) Bare die socket
KR200231862Y1 (ko) 반도체 패키지
US6297542B1 (en) Connecting a die in an integrated circuit module
EP0727819A2 (en) Stucked arranged semiconductor device and manufacturing method for the same
JPS6379361A (ja) 立設実装形半導体装置
US20260076219A1 (en) Molded packages with attached connectors
US5365404A (en) Jack-type semiconductor integrated circuit packages
JP3508683B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees