JPH09284305A - セル組立処理装置 - Google Patents

Abstract

(57)【要約】 【課題】ハードウェア量を増加させず、また低遅延で高
伝送効率を得ることができ、かつ方路毎の接続チャネル
数を柔軟に変更できるようにしたコンポジットセル化方
式を実現する。 【解決手段】呼が接続される度毎にどのタイムスロット
（ＴＳ）のデータがどの方路に送出されるかを判断し
て、行き先が同じ複数のチャネルを同じセルに格納する
ようにアドレス制御を行う。そのために、タイムスロッ
トカウンタ２でＴＳ番号を知り、変換テーブル４により
ＴＳからどのチャネルで呼接続されているかを知り、制
御情報管理テーブル５によりどの方路番号のデータかを
管理し（アドレス管理テーブル５で管理）、その方路番
号からセル組立バッファ９のどのセルのどの位置に格納
すればよいかを求める（制御情報管理テーブル６で管
理）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多重化されたＳＴ
Ｍ回線をセル化する場合に、ＳＴＭスイッチを具備せず
に、低遅延で高伝送効率でセルの組立てが可能なＡＴＭ
セル組立処理装置に関するものである。

【０００２】

【従来の技術】周知のように、ＳＴＭは、１２５μｓの
時間間隔毎に区切られたフレーム内の決められた時間位
置にタイムスロットが存在する同期転送モードと呼ばれ
るもので、情報の送出の有無に関係なくタイムスロット
が周期的に現われる。これに対して、ＡＴＭは、多種多
様な情報をセル（ヘッダ付きの短い固定長ブロック）に
分割し、これを単位として効率よい統計多重方式で多重
化したものである。セルは、時間的に変動する情報送出
の要求に応じて動的に割り当てられ、ＳＴＭのように時
間周期的に現われないので、非同期転送モード（ＡＴ
Ｍ）と呼ばれている。従って、セルの数を変えることに
より、通信速度を可変に設定することができる。ところ
で、構内網や構内網間の通信におけるＡＴＭ化を考える
場合、データと音声の統合が必要となる。しかし、音声
通信はデータ通信と異なって遅延品質条件が厳しい。従
って、セル化遅延、伝送遅延等のエンド・ツー・エンド
における遅延を評価した場合、ＡＴＭの適用場所によっ
てはエコーキャンセラが必要となってくる。

【０００３】しかし、ＡＴＭ網等バックボーンとなるネ
ットワークの場合には、エコーキャンセラ等を適用する
ことなく、経済的にＡＴＭ化を行うことが好ましい。６
４Ｋｂ／ｓのチャネルの場合、１セルにデータを蓄積す
るためには約６ｍｓ（≒１２５μｓ×４７）の遅延が生
じる。そこで、セル化遅延を削減する方法としては、
１セルに完全にはデータを充填しないパーシャルフィル
セル化方式(例えば、文献ＩＴＵ−ＴＩ．３６３参照）
と、１つのセルにいくつものチャネルのデータを詰め
込むコンポジットセル化方式（例えば、文献ＩＳＳ９
５′Ｖｏｌ．１“ＡＴＭ ＣＯＭＰＯＳＩＴＥ ＣＥＬ
Ｌ ＳＷＩＴＣＨＩＮＧ ＦＯＲＤＳＯ ＤＩＧＩＴＡ
Ｌ ＳＷＩＴＣＨＥＳ”Ｎａｐｅｒｖｉｌｌｅ，ＩＬ参
照）等が考えられている。しかしながら、上記パーシャ
ルフィルセル方式では、音声情報以外をダミーデータ等
でパディングしてセル化する必要があるため、伝送効率
が下ってしまうという問題がある。一方、コンポジット
セル化方式では、チャネル当りのセル化遅延時間は、多
重化された回線数分の１の遅延まで抑えることができ
る。このとき、ＣＥＳ（Ｃircuit Ｅmulation Ｓervi
ce)のように固定された多重回線単位でセル化を行う
と、呼接続が行われていないデータまでも送出してしま
うため、伝送効率が低下するという問題がある。そこ
で、多重回線をセル化する前に、呼の接続を監視して、
呼が接続されているチャネルのみを行き先方路毎にＳＴ
Ｍスイッチ等で振り分けてセル化する方法（例えば、文
献ＡＴＭ Ｆorum/96-0446,Ｋ．Ｃaves,“ＡＴＭ trun
king fornarrowband services”参照)が考えられてい
る。

【０００４】

【発明が解決しようとする課題】しかしながら、セル化
処理機能(以下、ＣＬＡＤ）として、ＳＴＭスイッチを
具備することはハードウェア量を増大させることになる
ため、呼接続チャネルのみを振リ分けてセル化する方式
を実現する上で大きな問題となる。また、ＳＴＭスイッ
チを用いて方路毎にＳＴＭデータを振り分ける場合、各
方路毎にＣＬＡＤを配備する必要があり、ＳＴＭスイッ
チとＣＬＡＤ間の伝送速度が固定されてしまうため、行
き先方路毎の接続チャネル数を柔軟に変更することがで
きないという問題がある。そこで、本発明の目的は、こ
れら従来の課題を解決し、セルを組立／分解する機能を
搭載したセル組立処理装置において、ハードウェア量を
増大させずに、低遅延、高伝送効率で、かつ方路毎の接
続チャネル数を柔軟に変更することが可能なコンポジッ
トセル化方式を用いたセル組立処理装置を提供すること
にある。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、本発明のセル組立処理装置では、ＰＢＸ等で多重さ
れた複数本数のＳＴＭ回線を行き先方路毎にセル化する
ため、呼が接続される度毎にどのタイムスロット（Ｔ
Ｓ）のデータがどの方路に送出されるかを判断して、行
き先が同じ複数のチャネルを同じセルに格納するように
アドレス制御を行う。そのために、タイムスロット（Ｔ
Ｓ）からどのチャネルで呼接続されているか、どの方路
番号のデータかを管理し（アドレス管理テーブルで管
理）、その方路番号からどのセルのどの位置に格納すれ
ばよいかを求める（制御情報管理テーブルで管理）。こ
れにより、セルを組立および／または分解する機能を有
するセル組立処理装置において、ハードウェア量を増加
させず、低遅延、高伝送効率で、かつ方路毎の接続チャ
ネル数を柔軟に変更することができる。

【０００６】

【発明の実施の形態】以下、ＳＴＭスイッチを用いた場
合のＣＬＡＤの構成を説明した後、本発明の実施例を、
図面により詳細に説明する。図２は、ＳＴＭスイッチを
使用したセル組立処理装置のブロック図である。多重化
されたチャネルのＳＴＭデータをセル組立分解する場
合、セル化遅延を最小化し、伝送効率を上げる方法とし
ては、前述のように、行き先方路毎、呼が接続されたチ
ャネルのデータのみを多重化してセル化する方法が考え
られていた。具体的には、図２に示すように、多重化さ
れたＳＴＭデータ回線１をＳＴＭスイッチ１１に入力
し、方路毎にＣＬＡＤ機能１２を配備して、各ＣＬＡＤ
において呼が接続しているデータのみをセルとして組み
立て、各方路毎に伝送路に送出していた。

【０００７】このようなＳＴＭスイッチ１１を用いてＣ
ＬＡＤを実現する場合、各方路毎にＣＬＡＤ機能を配備
することが必要となるため、ハードウェア量が増大する
とともに、各方路毎の伝送速度はハードウェア設計時に
固定となり、方路毎の接続チャネル数を柔軟に変更する
ことが困難である。そこで、ハードウェア量を低減する
ためにＳＴＭスイッチを削除し、また方路毎の接続チャ
ネル数を柔軟に変更できるように、各方路毎のＣＬＡＤ
機能１２の配備を廃止する。すなわち、多重化された回
線を直接ＣＬＡＤに入力し、先ず呼が接続されているチ
ャネルを判定した後、方路毎に用意されたセル組立バッ
ファに格納できるように、アドレスを割り振りセル組立
処理の多重化処理を実現する。これにより、各方路毎に
ＣＬＡＤ機能を配置することなく、方路毎の接続チャネ
ル数も柔軟に変更することが可能となった。

【０００８】図１は、本発明の一実施例を示すセル組立
処理装置のブロック構成図である。図１において、１は
多重化されたＳＴＭデータ回線、２はタイムスロット位
置を求めるためのタイムスロットカウンタ、３は多重Ｓ
ＴＭ回線フレームのフレームパルス、４はタイムスロッ
ト番号からチャネル番号へ変換するための変換テーブ
ル、５はチャネル毎に呼接続状態および行き先方路を管
理している制御情報管理テーブル、６は行き先方路毎に
セル組立バッファアドレスを管理しているアドレス管理
テーブル、７はセルをセル組立バッファから読み出すた
めのセル読み出し制御回路、８はＡＴＭ伝送回線、９は
セル組立バッファ、１０はセル組立処理部である。

【０００９】セル組立処理部１０に入力される多重化さ
れたＳＴＭデータ１は、同じくセル組立処理部１０に入
力されるフレームパルス３により制御される。すなわ
ち、フレームパルス３によりタイムスロットカウンタ２
が起動され、タイムスロットカウンタ２により多重化さ
れた各スロットがカウントされてタイムスロット番号と
なる。タイムスロット番号は、変換テーブル４により各
データに割り付けられているチャネル番号に変換され
る。このチャネル番号をアドレスとして、各チャネル毎
に呼接続情報および行き先方路を管理している制御情報
管理テーブル５にアクセスし、呼接続されていると判断
されたチャネルのデータは制御情報管理テーブル５によ
り行き先方路の番号を求める。次に、各チャネルのデー
タは、その行き先方路番号により、行き先方路毎に管理
しているアドレス管理テーブル６にアクセスし、そこで
付与されたアドレスにより行き先方路毎にセル組立バッ
ファ９に格納される。ここで、呼が設定されていないデ
ータは、セル組立バッファ９に格納されない。次に、１
セル分のデータが蓄積される毎に、セル読み出し制御回
路７によりセル組立バッファ９からセルが読み出され、
ＡＴＭセル伝送路８に送出される。以上の処理が、繰り
返し行われる。

【００１０】このように、本実施例においては、ＳＴＭ
多重回線を介して伝送されるＳＴＭデータをＡＴＭセル
に変換（セルに組立）したり、逆変換（セルを分解）し
たりするセル組立処理を行う場合、チャネル毎の呼接続
の有無および呼が接続しているチャネルの行き先方路を
管理する制御情報管理テーブルと、方路毎のセル組立バ
ッファアドレスを管理するアドレス管理テーブルとを設
けるので、入力されたＳＴＭ多重回線は上記制御情報管
理テーブルによりチャネル番号を行き先方路番号に変換
された後、上記アドレス管理テーブルにより行き先方路
番号から格納されるセル組立バッファのアドレスに変換
される。従って、方路毎にＣＬＡＤを設ける必要がない
ため、ハードウェア量はそれほど増大することなく、ま
たコンポジットセル化方式を採用するため、チャネル当
りのセル化遅延時間は多重化された回線数分の１の遅延
まで抑えることができ、かつＡＴＭ伝送回線に送出する
ため高伝送効率を得ることができ、しかも多重化された
ＳＴＭデータを直接ＣＬＡＤに入力し、呼が接続されて
いるチャネルを判定した後に、方路毎のセル組立バッフ
ァに格納するので、方路毎の接続チャネル数も柔軟に変
更することができる。なお、実施例では、セルの組立て
（ＡＴＭへ変換）処理のみ説明したが、セルの分解（逆
変換）も逆方向に処理を行うことにより、容易に理解す
ることができる。

【００１１】

【発明の効果】以上説明したように、本発明によれば、
呼接続されているチャネルの情報のみを行き先方路毎に
多重してセル化するので、ＳＴＭスイッチを具備するこ
となく、低遅延、高伝送効率でセルの組立が可能とな
り、かつ各方路毎の伝送速度を柔軟に変更することが可
能である。

【図面の簡単な説明】

【図１】本発明の一実施例を示すセル組立処理装置のブ
ロック構成図である。

【図２】ＳＴＭスイッチを用いた場合のセル組立処理部
の構成図である。

【符号の説明】

１…ＳＴＭデータ回線、２…タイムスロットカウンタ、
３…フレームパルス、４…タイムスロット番号−チャネ
ル番号変換テーブル、５…制御情報管理テーブル、６…
アドレス管理テーブル、７…読み出し制御回路、８…Ａ
ＴＭ伝送回線、９…セル組立バッファ、１０…セル組立
処理部。

Claims (1)

【特許請求の範囲】
1. 【請求項１】ｎ×６４Ｋｂ／ｓの速度を有するチャネル
   が多重化されたＳＴＭ多重回線により伝送されるＳＴＭ
   データを、ＡＴＭセルに組立て、あるいはＡＴＭセルを
   分解するセル組立処理装置において、 上記ＳＴＭデータのチャネル毎の呼接続の有無、および
   呼が接続しているチャネルの行き先方路を管理し、入力
   されたＳＴＭ多重回線のデータのチャネル番号を行き先
   方路番号に変換する制御情報管理部と、 ＡＴＭ伝送回線の方路毎に設置され、セルを組立てるた
   めのセル組立バッファと、 上記方路毎のセル組立バッファのアドレスを管理し、上
   記制御情報管理部により変換されたデータの行き先方路
   番号を上記セル組立バッファのアドレスに変換して、上
   記方路毎のセル組立バッファに格納するアドレス管理部
   とを具備することを特徴とするセル組立処理装置。