JPH09284340A - 通信制御方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 通信回線で転送されたフレームを無駄なく効
率的にバッファメモリに格納することができる通信制御
装置を提供する。 【解決手段】 通信制御装置１７ａは、バッファメモリ
２２、バッファメモリ２２の空き領域を複数ブロックに
分割するバッファメモリ制御部２１、受信するフレーム
の格納に必要なブロック数を検出する受信ブロック数検
出回路２４、受信したフレームをバッファメモリに格納
する回線制御部２３、を含んで構成される。受信ブロッ
ク数検出回路２４は受信するフレームに含まれたヘッダ
情報からこのフレームを格納するのに必要なブロック数
を検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、通信回線網を使用
して転送される様々なフレーム長を有するフレームをバ
ッファメモリに効率的に格納させる通信制御技術に関す
る。

【０００２】

【従来の技術】ＬＡＮ（地域通信網）およびＷＡＮ（広
域通信網）におけるデータ通信技術は、近年のマルチメ
ディアの流行とともにその発展が目覚ましい。特に、通
信データは大量化しつつあり、これに伴って通信速度の
高速化が要求されている。従来のデータ通信技術におい
て、送信端末は、送信対象となるデータを複数ブロック
に分割し、各分割要素とデータの再構成に必要な情報を
含む情報とを一緒にしてフレームを構成する。こうして
作られた各フレームが通信回線網に送出される。

【０００３】受信端末は、転送されたフレームを受信す
るが、このフレームは一時的にバッファメモリに蓄えら
れる。この種のバッファメモリを用いた通信制御技術は
特開平０２−３１０６４９号公報に記載されている。上
記公報に記載された通信制御技術では、受信したフレー
ムのヘッダ部分とデータ部分とを分離し、それぞれをヘ
ッダ用のバッファメモリとデータ用のバッファメモリに
格納する。このとき、通信回線を制御する回線制御部に
は、長いデータ長を有するフレームが格納可能なよう
に、比較的大きめに固定された大きさのバッファメモリ
領域が設定されている。あるいは、小さな固定長を有す
る複数バッファメモリが備えられている場合もある。こ
のとき、長いデータ部が１バッファメモリに格納しきれ
ないときは、バッファメモリチェインが実行される。

【０００４】

【発明が解決しようとする課題】しかしながら、上記公
報に記載された従来技術では、受信するフレーム内のデ
ータ部分をバッファメモリに格納するときに、データの
長さに無関係に空バッファメモリアドレスへデータを格
納するため、短いデータ部を有するフレームを受信した
場合にはバッファメモリを無駄に使用してしまう問題が
あった。一方、長いデータのデータ部を有するフレーム
を受信したときには一個のバッファメモリの空き領域に
それを格納しきれない場合に、再度、バッファ情報より
バッファメモリの空領域アドレスを読み出し、バッファ
チェイン動作を実行さねばならず、このために受信処理
性能の低下を引き起こす問題もあった。

【０００５】本発明の課題は、受信するフレームのデー
タ部が様々な長さを有してしる場合でも、バッファメモ
リの空き領域を無駄なく有効に利用して、効率的に受信
を行う通信制御方法及び装置を提供することにある。

【０００６】

【課題を解決するための手段】本発明は、上記課題を解
決する通信制御方法を提供する。この通信制御方法は、
少なくとも一つのデータブロックを含むフレーム情報を
格納するバッファメモリと、このバッファメモリへの格
納を制御する制御手段とを備えて成る通信装置における
通信制御方法であって、前記制御手段が、前記バッファ
メモリの空き領域を検出するとともに検出した空き領域
を複数領域に分割するステップと、前記フレーム情報か
ら前記バッファメモリの空き領域に格納し得るデータブ
ロック数を特定するステップと、この特定したデータブ
ロック数に対応する前記バッファメモリの分割領域に当
該データブロックを格納するステップと、を実行するこ
とを特徴とする。

【０００７】本発明は、また、上記課題を解決する通信
制御装置を提供する。この通信制御装置は、少なくとも
一つのデータブロックを含むフレーム情報を受信する受
信手段と、受信したフレーム情報に含まれるデータブロ
ックを格納するバッファメモリと、前記バッファメモリ
の空き領域を検出するとともに検出した空き領域を複数
領域に分割するブロック分割手段と、前記受信したフレ
ーム情報から前記バッファメモリに格納し得るデータブ
ロック数を特定するブロック数特定手段と、このブロッ
ク数特定手段が特定したブロック数に対応する前記バッ
ファメモリの分割領域に当該データブロックを格納する
データ格納手段と、を備えて成る。

【０００８】なお、前記受信したフレーム情報に含まれ
るデータブロックのブロック数を前記バッファメモリの
個々の分割領域の整数倍に換算して当該フレーム情報に
付加する手段、を更に備えることが好ましい。

【０００９】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を詳細に説明する。図１は、本発明の一実施
形態によるデータ通信端末のブロック構成図である。こ
のデータ通信端末１内では、中央処理装置（以下ＣＰ
Ｕ）１１と主記憶装置（以下ＭＥＭ）１２とがシステム
バス１３によりバスインターフェース装置（以下ＢＩ
Ｕ）１４に接続されている。ＢＩＵ１４には、バスイン
ターフェースアダプタ（以下ＢＩＡ）１５が接続されて
おり、さらに、このＢＩＡ１５と通信制御装置（以下Ｃ
ＣＵ）１７ａ〜１７ｄとがＩＯバス１６によって接続さ
れている。

【００１０】ＭＥＭ１２は、送受信データ格納用であ
り、ＣＰＵ１１は、ＣＣＵ１７ａ〜１７ｄで受信したフ
レームのＭＥＭ１２への格納やＭＥＭ１２に格納してい
る送信データのＣＣＵ１７ａ〜１７ｄへの送出を制御す
る機能を含んでいる。

【００１１】図２は、本実施形態によるＣＣＵ１７ａの
ブロック構成図である。このＣＣＵ１７ａは、マイクロ
プロセッサユニット（以下ＭＰＵ）２５、受信バッファ
として機能するバッファメモリ２２、ブロック分割手段
を有するバッファメモリ制御部２１、受信ブロックの格
納手段を有する回線制御部２３、受信ブロック数検出手
段を有する受信ブロック数検出回路２４を含んで構成さ
れている。

【００１２】バッファメモリ制御部２１は、データ通信
端末１の立ち上げ時にバッファメモリ２２の空き領域を
検出して複数ブロックに分割し、フレームの受信毎に、
残りの空き領域の大きさに関する情報（例えば、空き領
域のブロック数およびそれらのアドレスなど）を保有す
る。ＭＰＵ２５は、ＣＣＵ１７ａの各構成部分の処理を
制御する。ＣＣＵ１７ａの構成は、他の通信制御装置で
あるＣＣＵ１７ｂ〜１７ｄについても同様である。以
下、上記形態による実施例を説明する。

【００１３】（第１実施例）図３は、本実施形態をハイ
レベル伝送制御方式（ＨＤＬＣ）に適用した場合のフレ
ーム構成を示している。各フレームの制御フィールド３
１は、フレームのバッファメモリへの格納に必要なブロ
ック数を示すブロック数情報フィールド３２を含んでい
る。

【００１４】まず、ＣＣＵ１７ａの立ち上げ時に、バッ
ファメモリ制御部２１に１ブロックのバイト数、ここで
は例えば６４バイト、が定義される。この定義は、受信
側と送信側のＣＣＵにおいて同一としなければならな
い。

【００１５】データ通信端末１の立ち上げ時には、バッ
ファメモリ制御部２１はバッファメモリ２２内の空き領
域を１ブロックサイズである６４バイト単位で分割する
とともに分割ブロック数を回線制御部２３に設定する。

【００１６】送信側のＣＣＵは、ＭＰＵ２５が送信する
フレームの制御フィールド３１内のブロック数情報フィ
ールド３２に、そのフレームを全て受信するには何ブロ
ック必要かを設定する。このとき、設定するブロック数
は、全フレーム長を含むことができる６４バイトの倍数
で最小のものである。

【００１７】一方、受信側のＣＣＵは、回線制御部２３
内の受信ブロック数検出回路２４がこのフレームを全て
受信するのに必要なブロック数をブロック数情報フィー
ルド３２より検出し、データ通信端末１の立ち上げ時に
おいてバッファメモリ制御部２１により設定された空き
領域のブロック数値と比較して、受信可能であるならば
順次バッファメモリ２２の空き領域（分割領域）に格納
する。

【００１８】１フレームが正常にバッファメモリ２２に
格納されると、回線制御部２３は、バッファメモリ２２
の空き領域を何ブロック使用したかをバッファメモリ制
御部２１に報告し、１フレームの受信タスクを終了す
る。その後に転送されるフレームの受信では以上のステ
ップを繰り返す。

【００１９】（第２実施例）図４は、本実施形態をイー
サネットに適用した場合のフレーム構成を示している。
第１の実施例の場合と同様に、１ブロックを６４バイト
とする。図４に示されているように、イーサネットにお
けるフレームは、情報レングスフィールド４１において
フレーム長が記述されている。

【００２０】このような構成のフレームの受信時におい
ては、回線制御部２３内の受信ブロック数検出回路２４
は、フレームを全て受信するのに必要なブロック数を情
報レングスフィールド４１から読み取り、このフレーム
を含むことができる最小のブロック数を算出する。算出
したブロック数とデータ端末装置１の立ち上げ時におい
て設定されたバッファメモリ制御部２１に設定されたブ
ロック数値と比較して、このフレームが受信可能である
ならば、順次バッファメモリ２２の空き領域に格納す
る。

【００２１】１フレームが正常にバッファメモリ２２に
格納されると、回線制御部２３は、バッファメモリ２２
の空き領域を何ブロック使用したかをバッファメモリ制
御部２１に報告し、受信タスクを終了する。イーサネッ
トでその後に転送された各フレームについて以上の処理
を繰り返す。

【００２２】なお、便宜上、ＣＣＵ１７ａを例にとって
受信処理を説明したが、他のＣＣＵ１７ｂ〜１７ｄもＣ
ＣＵ１７ａと同じ受信処理を行う。また、１ブロックを
６４バイトとして説明したがこれに限定しない。

【００２３】

【発明の効果】以上の説明から明らかなように、本発明
によれば、送信されたフレームが様々なフレーム長を有
していても、このフレームを受信するのに適当な大きさ
の空領域をバッファメモリ内に確保することができ、バ
ッファメモリを無駄なく使用することができる。また、
バッファチェーンを用いる必要がないため、効率的にし
かも確実に受信したフレームをバッファメモリに格納す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態であるデータ通信端末のブ
ロック構成図。

【図２】本実施形態による通信制御装置のブロック構成
図。

【図３】第１の実施例であるハイレベル伝送制御手順に
おけるフレーム構成図。

【図４】第２の実施例であるイーサネットにおけるフレ
ーム構成図。

【符号の説明】

１ データ通信端末 １１ 中央処理装置 １２ メモリ １３ システムバス １４ バスインターフェース装置 １５ バスインターフェースアダプタ １６ ＩＯバス １７ａ〜１７ｄ 通信制御装置 ２１ バッファメモリ制御部 ２２ バッファメモリ ２３ 回線制御部 ２４ 受信ブロック数検出回路 ２５ ＭＰＵ ３０、４０ フレーム ３１ 制御フィールド ３２ ブロック数情報フィールド ４１ 情報レングス

Claims (3)

【特許請求の範囲】
1. 【請求項１】 少なくとも一つのデータブロックを含む
   フレーム情報を格納するバッファメモリと、このバッフ
   ァメモリへの格納を制御する制御手段とを備えて成る通
   信装置における通信制御方法であって、 前記制御手段が、 前記バッファメモリの空き領域を検出するとともに検出
   した空き領域を複数領域に分割するステップと、 前記フレーム情報から前記バッファメモリの空き領域に
   格納し得るデータブロック数を特定するステップと、 この特定したデータブロック数に対応する前記バッファ
   メモリの分割領域に当該データブロックを格納するステ
   ップと、 を実行することを特徴とする通信制御方法。
2. 【請求項２】 少なくとも一つのデータブロックを含む
   フレーム情報を受信する受信手段と、 受信したフレーム情報に含まれるデータブロックを格納
   するバッファメモリと、 前記バッファメモリの空き領域を検出するとともに検出
   した空き領域を複数領域に分割するブロック分割手段
   と、 前記受信したフレーム情報から前記バッファメモリに格
   納し得るデータブロック数を特定するブロック数特定手
   段と、 このブロック数特定手段が特定したブロック数に対応す
   る前記バッファメモリの分割領域に当該データブロック
   を格納するデータ格納手段と、 を備えて成る通信制御装置。
3. 【請求項３】 前記受信したフレーム情報に含まれるデ
   ータブロックのブロック数を前記バッファメモリの個々
   の分割領域の整数倍に換算して当該フレーム情報に付加
   する手段、 を更に備えて成る請求項２記載の通信制御装置。