JPH09289285A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09289285A JPH09289285A JP8098340A JP9834096A JPH09289285A JP H09289285 A JPH09289285 A JP H09289285A JP 8098340 A JP8098340 A JP 8098340A JP 9834096 A JP9834096 A JP 9834096A JP H09289285 A JPH09289285 A JP H09289285A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- groove
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/47—Resistors having no potential barriers
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 低い抵抗値をもつ多結晶シリコン抵抗素子の
素子面積を縮小する。 【解決手段】 シリコン基板１上の第１の絶縁膜２に溝
４を形成する。多結晶シリコン膜３の膜厚を溝４の幅の
２倍以上に形成し、溝４に多結晶シリコン膜３が埋め込
まれるようにする。全面に第２の絶縁膜５を形成し、多
結晶シリコン膜３の溝４に埋め込まれた部分の上にかか
るような位置にコンタクト窓７を開口する。最後に、ア
ルミ電極７を形成する。
素子面積を縮小する。 【解決手段】 シリコン基板１上の第１の絶縁膜２に溝
４を形成する。多結晶シリコン膜３の膜厚を溝４の幅の
２倍以上に形成し、溝４に多結晶シリコン膜３が埋め込
まれるようにする。全面に第２の絶縁膜５を形成し、多
結晶シリコン膜３の溝４に埋め込まれた部分の上にかか
るような位置にコンタクト窓７を開口する。最後に、ア
ルミ電極７を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に集積回路などにおける抵抗体の構造に関する。
特に集積回路などにおける抵抗体の構造に関する。
【０００２】
【従来の技術】従来の半導体集積回路に用いられる抵抗
体は、図５に示すように、半導体基板１上に形成された
絶縁膜２上に、不純物を導入した多結晶シリコン膜３を
被着させることにより形成される。この抵抗体は、平
坦、かつ一様な多結晶シリコン膜３を半導体基板１に対
し水平方向に形成するため、その抵抗値Ｒは、多結晶シ
リコン膜３の長さＬ、幅Ｗ、厚さＤ、そして不純物濃度
を変えることにより、決定される。それらの間には、
ρ、ρｓをそれぞれある不純物濃度における抵抗率、シ
ート抵抗とすると Ｒ＝ρ・Ｌ／（Ｗ・Ｄ）＝ρｓ・Ｌ／Ｗ という関係がある。
体は、図５に示すように、半導体基板１上に形成された
絶縁膜２上に、不純物を導入した多結晶シリコン膜３を
被着させることにより形成される。この抵抗体は、平
坦、かつ一様な多結晶シリコン膜３を半導体基板１に対
し水平方向に形成するため、その抵抗値Ｒは、多結晶シ
リコン膜３の長さＬ、幅Ｗ、厚さＤ、そして不純物濃度
を変えることにより、決定される。それらの間には、
ρ、ρｓをそれぞれある不純物濃度における抵抗率、シ
ート抵抗とすると Ｒ＝ρ・Ｌ／（Ｗ・Ｄ）＝ρｓ・Ｌ／Ｗ という関係がある。
【０００３】このような多結晶シリコン膜３により形成
された抵抗体の素子面積の縮小および温度依存性を改善
する発明が特開昭６３−２２９７４４公報で提案されて
いる。図６に示すように、シリコン基板１上に第１の絶
縁膜２を形成する。異方性エッチングにより溝４を形成
した後、多結晶シリコン膜３を被着し、イオン注入など
の方法で多結晶シリコン膜３中に不純物を導入する。そ
の後、溝４を横切るように多結晶シリコン膜３に対し選
択的にエッチングを行う。その後、第２の絶縁膜５を形
成し、コンタクト窓６を開口し、Ａｌ電極７を形成し、
多結晶シリコン抵抗が形成される。この発明のように多
結晶シリコン膜３を溝４に横切るように形成すること
で、長さＬを実効的に長くすることができるため、同一
面積内に、低不純物濃度の多結晶シリコン膜を使うこと
なく、高抵抗素子が形成可能になる。
された抵抗体の素子面積の縮小および温度依存性を改善
する発明が特開昭６３−２２９７４４公報で提案されて
いる。図６に示すように、シリコン基板１上に第１の絶
縁膜２を形成する。異方性エッチングにより溝４を形成
した後、多結晶シリコン膜３を被着し、イオン注入など
の方法で多結晶シリコン膜３中に不純物を導入する。そ
の後、溝４を横切るように多結晶シリコン膜３に対し選
択的にエッチングを行う。その後、第２の絶縁膜５を形
成し、コンタクト窓６を開口し、Ａｌ電極７を形成し、
多結晶シリコン抵抗が形成される。この発明のように多
結晶シリコン膜３を溝４に横切るように形成すること
で、長さＬを実効的に長くすることができるため、同一
面積内に、低不純物濃度の多結晶シリコン膜を使うこと
なく、高抵抗素子が形成可能になる。
【０００４】一方、低抵抗素子を形成する場合、多結晶
シリコン膜中の不純物濃度を上げ、抵抗率を下げる方法
が用いられる。しかし、この方法では、高濃度に不純物
を添加すると、添加不純物の結晶粒界への析出が起こっ
てしまい、抵抗率が飽和してしまう。そのため、この方
法による低抵抗化には限界がある。
シリコン膜中の不純物濃度を上げ、抵抗率を下げる方法
が用いられる。しかし、この方法では、高濃度に不純物
を添加すると、添加不純物の結晶粒界への析出が起こっ
てしまい、抵抗率が飽和してしまう。そのため、この方
法による低抵抗化には限界がある。
【０００５】また、図７に示すように、特開昭５７−８
８７５７公報には、絶縁膜上のシリコン膜を単結晶化す
ることで、高精度の寸法、高精度の電気抵抗を有する抵
抗パターンを形成する方法が提案されている。シリコン
膜を単結晶化するために、絶膜上に人工的核となる周期
的起伏を形成している。
８７５７公報には、絶縁膜上のシリコン膜を単結晶化す
ることで、高精度の寸法、高精度の電気抵抗を有する抵
抗パターンを形成する方法が提案されている。シリコン
膜を単結晶化するために、絶膜上に人工的核となる周期
的起伏を形成している。
【０００６】その工程は、図７（ａ）に示すように、半
導体基板上１に、イオン注入によりｎ型層８が形成さ
れ、第１の絶縁膜２を被着する。絶縁膜２上に、略矩形
状断面構造の凹部複数個からなる周期的起伏領域１４を
形成する。さらに、図７（ｂ）のように、半導体基板１
上に多結晶性シリコン膜３を被着する。また結晶シリコ
ン膜３を写真蝕刻加工して抵抗素子領域となる部分を含
む配線パターンを形成した後、低抵抗電極配線領域には
固容限を越える程度に十分に高濃度不純物を、抵抗素子
領域には抵抗素子形成に要する所定の濃度の不純物をそ
れぞれ添加する。不純物添加多結晶シリコン膜上にレー
ザ光線などの高密度エネルギー線を照射して、シリコン
膜中における添加不純物の電気的活性化を図るととも
に、多結晶シリコン膜を単結晶化する。この結果、電気
配線になる低抵抗単結晶シリコン膜１５、１７、抵抗素
子となる高抵抗単結晶シリコン膜領域１６、前記電極配
線と基板とのコンタクト部となる低抵抗単結晶シリコン
膜領域１８とを得る。そして、前記工程を終えた基板上
に絶縁保護膜５を被着する。
導体基板上１に、イオン注入によりｎ型層８が形成さ
れ、第１の絶縁膜２を被着する。絶縁膜２上に、略矩形
状断面構造の凹部複数個からなる周期的起伏領域１４を
形成する。さらに、図７（ｂ）のように、半導体基板１
上に多結晶性シリコン膜３を被着する。また結晶シリコ
ン膜３を写真蝕刻加工して抵抗素子領域となる部分を含
む配線パターンを形成した後、低抵抗電極配線領域には
固容限を越える程度に十分に高濃度不純物を、抵抗素子
領域には抵抗素子形成に要する所定の濃度の不純物をそ
れぞれ添加する。不純物添加多結晶シリコン膜上にレー
ザ光線などの高密度エネルギー線を照射して、シリコン
膜中における添加不純物の電気的活性化を図るととも
に、多結晶シリコン膜を単結晶化する。この結果、電気
配線になる低抵抗単結晶シリコン膜１５、１７、抵抗素
子となる高抵抗単結晶シリコン膜領域１６、前記電極配
線と基板とのコンタクト部となる低抵抗単結晶シリコン
膜領域１８とを得る。そして、前記工程を終えた基板上
に絶縁保護膜５を被着する。
【０００７】
【発明が解決しようとする課題】特開昭６３−２２９７
４４に開示された方法は、溝を横切るように多結晶シリ
コン膜を形成し、長さを実効的に伸ばす構造にしている
ため、高い抵抗値をもつ抵抗素子は、面積を縮小できる
が、低い抵抗値をもつ抵抗素子の面積縮小はできないと
いう問題点がある。
４４に開示された方法は、溝を横切るように多結晶シリ
コン膜を形成し、長さを実効的に伸ばす構造にしている
ため、高い抵抗値をもつ抵抗素子は、面積を縮小できる
が、低い抵抗値をもつ抵抗素子の面積縮小はできないと
いう問題点がある。
【０００８】また、特開昭５７−８８７５７に開示され
た方法は、単結晶シリコン膜が非単結晶シリコン膜に比
べ、抵抗率が格段に低いという特性を用いて、抵抗素子
の抵抗値を下げているため、高密度エネルギー線を照射
して非単結晶シリコン膜の単結晶化と不純物の活性化を
行う工程が必要であるという問題点がある。
た方法は、単結晶シリコン膜が非単結晶シリコン膜に比
べ、抵抗率が格段に低いという特性を用いて、抵抗素子
の抵抗値を下げているため、高密度エネルギー線を照射
して非単結晶シリコン膜の単結晶化と不純物の活性化を
行う工程が必要であるという問題点がある。
【０００９】本発明の目的は、高密度エネルギー線を用
いるなどの特殊な工程を増やすことなく、特に小さい抵
抗値の抵抗素子の面積が小さい半導体装置を提供するこ
とである。
いるなどの特殊な工程を増やすことなく、特に小さい抵
抗値の抵抗素子の面積が小さい半導体装置を提供するこ
とである。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板または半導体基板上に形成された絶縁膜上に
溝が形成され、該溝に多結晶シリコン膜が埋め込まれて
おり、該多結晶シリコン膜の溝に埋め込まれた部分の上
にかかるような位置にコンタクト窓が形成されている。
半導体基板または半導体基板上に形成された絶縁膜上に
溝が形成され、該溝に多結晶シリコン膜が埋め込まれて
おり、該多結晶シリコン膜の溝に埋め込まれた部分の上
にかかるような位置にコンタクト窓が形成されている。
【００１１】溝の深さだけ、多結晶シリコン膜を厚く形
成することができ、同一面積で低抵抗を形成できる。
成することができ、同一面積で低抵抗を形成できる。
【００１２】本発明の実施態様によれば、溝が２本以上
形成されている。これにより、さらに抵抗体の面積を小
さくできる。
形成されている。これにより、さらに抵抗体の面積を小
さくできる。
【００１３】本発明の他の実施態様によれば、多結晶シ
リコンの膜厚が溝の２倍以上である。
リコンの膜厚が溝の２倍以上である。
【００１４】本発明の他の実施態様によれば、多結晶シ
リコン膜が、成長時より不純物が添加されている。
リコン膜が、成長時より不純物が添加されている。
【００１５】本発明の他の実態態様によれば、多結晶シ
リコン膜に、イオン注入により不純物が添加されてい
る。
リコン膜に、イオン注入により不純物が添加されてい
る。
【００１６】本発明の半導体装置の製造方法は、半導体
基板上に第１の絶縁膜を形成する工程と、第１の絶縁膜
上にパターニング、異方性エッチングにより溝を形成す
る工程と、多結晶シリコン膜を溝を埋め込むように堆積
する工程と、多結晶シリコン膜をパターニングする工程
と、全面に第２の絶縁膜を堆積する工程と、多結晶シリ
コン膜の溝に埋め込まれた部分の上にかかるような位置
にコンタクト窓を形成する工程と、アルミ電極を形成す
る工程を有する。
基板上に第１の絶縁膜を形成する工程と、第１の絶縁膜
上にパターニング、異方性エッチングにより溝を形成す
る工程と、多結晶シリコン膜を溝を埋め込むように堆積
する工程と、多結晶シリコン膜をパターニングする工程
と、全面に第２の絶縁膜を堆積する工程と、多結晶シリ
コン膜の溝に埋め込まれた部分の上にかかるような位置
にコンタクト窓を形成する工程と、アルミ電極を形成す
る工程を有する。
【００１７】
【発明の実施の形態】次に、本発明の実施形態について
の図面を参照して説明する。
の図面を参照して説明する。
【００１８】図１（ａ）、図１（ｂ）はそれぞれ本発明
の第１の実施形態の半導体装置の構造を示す平面図およ
び直線Ａ−Ａ’における断面図、図２は直線Ｂ−Ｂ’に
おける断面図である。
の第１の実施形態の半導体装置の構造を示す平面図およ
び直線Ａ−Ａ’における断面図、図２は直線Ｂ−Ｂ’に
おける断面図である。
【００１９】第１の絶縁膜２上に溝４が形成されてお
り、溝４の幅に対し、堆積する多結晶シリコン膜３の膜
厚を２倍以上にすることで、図１（ｂ）のように、溝４
に多結晶シリコン膜３が埋め込まれるような構造とな
る。たとえば、溝４の幅＝０．４μｍの時、多結晶シリ
コン膜３の厚さ＝０．２μｍ以上にすることで、このよ
うにすることができる。
り、溝４の幅に対し、堆積する多結晶シリコン膜３の膜
厚を２倍以上にすることで、図１（ｂ）のように、溝４
に多結晶シリコン膜３が埋め込まれるような構造とな
る。たとえば、溝４の幅＝０．４μｍの時、多結晶シリ
コン膜３の厚さ＝０．２μｍ以上にすることで、このよ
うにすることができる。
【００２０】図３は本実施形態の半導体装置の製造工程
を示す図である。
を示す図である。
【００２１】図３（ａ）のように半導体基板１上に第１
の絶縁膜２を形成する。パターニング、異方性エッチン
グにより溝４を形成する。溝４を形成した後、多結晶シ
リコン膜３を溝４を埋め込むように堆積する。この多結
晶シリコン膜３は、堆積時より不純物が添加されている
多結晶シリコン膜が望ましいが、堆積時に不純物が添加
されていない多結晶シリコン膜にイオン注入などの方法
により、不純物を添加してもかまわない。
の絶縁膜２を形成する。パターニング、異方性エッチン
グにより溝４を形成する。溝４を形成した後、多結晶シ
リコン膜３を溝４を埋め込むように堆積する。この多結
晶シリコン膜３は、堆積時より不純物が添加されている
多結晶シリコン膜が望ましいが、堆積時に不純物が添加
されていない多結晶シリコン膜にイオン注入などの方法
により、不純物を添加してもかまわない。
【００２２】図３（ｂ）のように多結晶シリコン膜３を
パターニングし、全面に第２の絶縁膜５を堆積する。多
結晶シリコン膜３の溝４に埋め込まれた部分の上にかか
るような位置にコンタクト窓６を開口し、アルミ電極７
を形成し、図２のような多結晶シリコン抵抗が形成され
る。
パターニングし、全面に第２の絶縁膜５を堆積する。多
結晶シリコン膜３の溝４に埋め込まれた部分の上にかか
るような位置にコンタクト窓６を開口し、アルミ電極７
を形成し、図２のような多結晶シリコン抵抗が形成され
る。
【００２３】これにより、多結晶シリコン膜厚を厚くせ
ずに、抵抗体の厚さＤを厚くでき、同一面積で低抵抗を
形成できる。たとえば、多結晶シリコン膜厚３を０．２
μｍ、溝４の深さを０．４μｍ、溝４の幅を０．４μ
ｍ、多結晶シリコン膜厚３が０．２μｍにおけるシート
抵抗ρｓを１００Ω／□とする。精度よく形成できるコ
ンタクト間の距離（すなわち抵抗体のもっとも短くでき
る長さになる。）を０．５μｍとする。抵抗値が１０Ω
の抵抗体をつくるとする。図４に示されているような従
来方法によると、 Ｗ＝ρｓ・Ｌ／Ｒ＝５μｍ よって、ポリシリの面積は ５Ｘ０．５＝２．５μｍ2
となる。
ずに、抵抗体の厚さＤを厚くでき、同一面積で低抵抗を
形成できる。たとえば、多結晶シリコン膜厚３を０．２
μｍ、溝４の深さを０．４μｍ、溝４の幅を０．４μ
ｍ、多結晶シリコン膜厚３が０．２μｍにおけるシート
抵抗ρｓを１００Ω／□とする。精度よく形成できるコ
ンタクト間の距離（すなわち抵抗体のもっとも短くでき
る長さになる。）を０．５μｍとする。抵抗値が１０Ω
の抵抗体をつくるとする。図４に示されているような従
来方法によると、 Ｗ＝ρｓ・Ｌ／Ｒ＝５μｍ よって、ポリシリの面積は ５Ｘ０．５＝２．５μｍ2
となる。
【００２４】本発明によると、Ｗ＝４．２μｍとなり、
多結晶シリコン膜の面積は ４．２Ｘ０．５＝２．１μ
ｍ2 となる。よって１６％の面積縮小になる。
多結晶シリコン膜の面積は ４．２Ｘ０．５＝２．１μ
ｍ2 となる。よって１６％の面積縮小になる。
【００２５】図４（ａ）、図４（ｂ）は、それぞれ本発
明の第２の実施形態の半導体装置の構造を示す平面図お
よび直線Ａ−Ａ’における断面図である。
明の第２の実施形態の半導体装置の構造を示す平面図お
よび直線Ａ−Ａ’における断面図である。
【００２６】本実施形態では３本の溝４ａ、４ｂ、４ｃ
に埋め込まれた多結晶シリコン膜３の部分の上にかかる
ような位置にコンタクト窓６が形成されている。
に埋め込まれた多結晶シリコン膜３の部分の上にかかる
ような位置にコンタクト窓６が形成されている。
【００２７】第１の実施形態と同様に、堆積する多結晶
シリコン膜３の膜厚を溝４ａ、４ｂ、４ｃの幅の２倍以
上にすることで、図４（ｂ）のように、溝４ａ、４ｂ、
４ｃに多結晶シリコン膜３が埋め込まれるような構造に
する。たとえば、溝４ａ、４ｂ、４ｃの幅Ｗ＝０．４μ
ｍの時、多結晶シリコン膜３の厚さ＝０．２μｍ以上に
することで、埋め込まれるような構造となる。
シリコン膜３の膜厚を溝４ａ、４ｂ、４ｃの幅の２倍以
上にすることで、図４（ｂ）のように、溝４ａ、４ｂ、
４ｃに多結晶シリコン膜３が埋め込まれるような構造に
する。たとえば、溝４ａ、４ｂ、４ｃの幅Ｗ＝０．４μ
ｍの時、多結晶シリコン膜３の厚さ＝０．２μｍ以上に
することで、埋め込まれるような構造となる。
【００２８】このように、３本の溝を形成することで、
第１の実施形態に比較し、さらに抵抗体の面積を小さく
することができる。たとえば、多結晶シリコン膜厚を
０．２μｍ、溝の深さを０．４μｍ、溝の幅を０．４μ
ｍ、多結晶シリコン膜厚が０．２μｍにおけるシート抵
抗ρｓを１００Ω／□とする。精度よく形成できるコン
タクト間の距離（すなわち抵抗体のもっとも短くできる
長さになる。）を０．５μｍとする。抵抗値が１０Ωの
抵抗体をつくるとする。
第１の実施形態に比較し、さらに抵抗体の面積を小さく
することができる。たとえば、多結晶シリコン膜厚を
０．２μｍ、溝の深さを０．４μｍ、溝の幅を０．４μ
ｍ、多結晶シリコン膜厚が０．２μｍにおけるシート抵
抗ρｓを１００Ω／□とする。精度よく形成できるコン
タクト間の距離（すなわち抵抗体のもっとも短くできる
長さになる。）を０．５μｍとする。抵抗値が１０Ωの
抵抗体をつくるとする。
【００２９】図５に示されているような従来法による
と、ポリシリの面積は５Ｘ０．５＝２．５μｍ2 とな
る。本実施形態では、Ｗ＝２．６μｍになり、多結晶シ
リコン膜の面積は２．６Ｘ０．５＝１．３μｍ2 とな
る。よって４８％の面積縮小になる。
と、ポリシリの面積は５Ｘ０．５＝２．５μｍ2 とな
る。本実施形態では、Ｗ＝２．６μｍになり、多結晶シ
リコン膜の面積は２．６Ｘ０．５＝１．３μｍ2 とな
る。よって４８％の面積縮小になる。
【００３０】本実施形態では、溝が３本の場合を示した
が、可能な限り溝の本数を多くすれば、面積縮小の効果
が大きくなることはいうまでもない。
が、可能な限り溝の本数を多くすれば、面積縮小の効果
が大きくなることはいうまでもない。
【００３１】
【発明の効果】以上説明したように本発明は、半導体基
板またはその上に形成された絶縁膜上に溝を形成し、溝
に多結晶シリコン膜を埋め込み、多結晶シリコン膜の溝
に埋め込まれた部分の上にかかるような位置にコンタク
ト窓を形成することにより、多結晶シリコン膜の厚さを
稼ぐことができるため、特に低い抵抗値をもつ抵抗素子
の面積を小さくすることができる効果がある。
板またはその上に形成された絶縁膜上に溝を形成し、溝
に多結晶シリコン膜を埋め込み、多結晶シリコン膜の溝
に埋め込まれた部分の上にかかるような位置にコンタク
ト窓を形成することにより、多結晶シリコン膜の厚さを
稼ぐことができるため、特に低い抵抗値をもつ抵抗素子
の面積を小さくすることができる効果がある。
【図１】本発明の第１の実施形態の半導体装置の構造を
示す平面図（同図（ａ））とＡ−Ａ’線断面図（同図
（ｂ））である。
示す平面図（同図（ａ））とＡ−Ａ’線断面図（同図
（ｂ））である。
【図２】図１（ａ）のＢ−Ｂ’線断面図である。
【図３】第１の実施形態の半導体装置の製造工程を示す
Ｂ−Ｂ’線断面図である。
Ｂ−Ｂ’線断面図である。
【図４】本発明の第２の実施形態の半導体装置の構造を
示す平面図（同図（ａ））と図４（ａ）のＡ−Ａ’線断
面図（同図（ｂ））である。
示す平面図（同図（ａ））と図４（ａ）のＡ−Ａ’線断
面図（同図（ｂ））である。
【図５】第１の従来例を示す平面図（同図（ａ））と図
５（ａ）のＢ−Ｂ’線断面図（同図（ｂ））である。
５（ａ）のＢ−Ｂ’線断面図（同図（ｂ））である。
【図６】第２の従来例（特開昭６３−２２９７４４号）
を示す平面図（同図（ａ））と図（６）のＢ−Ｂ’線断
面図（同図（ｂ））である。
を示す平面図（同図（ａ））と図（６）のＢ−Ｂ’線断
面図（同図（ｂ））である。
【図７】第３の従来例（特開昭５７−８８７５７号公
報）の製造工程を示す断面図である。
報）の製造工程を示す断面図である。
１ シリコン基板 ２ 第１の絶縁膜 ３ 多結晶シリコン膜 ４、４ａ、４ｂ、４ｃ 溝 ５ 第２の絶縁膜 ６ コンタクト窓 ７ アルミ電極
Claims (6)
- 【請求項１】 半導体装置において、半導体基板または
半導体基板上に形成された絶縁膜上に溝が形成され、該
溝に多結晶シリコン膜が埋め込まれており、該多結晶シ
リコン膜の前記溝に埋め込まれた部分の上にかかるよう
な位置にコンタクト窓が形成されていることを特徴とす
る半導体装置。 - 【請求項２】 前記溝が２本以上形成されている請求項
１記載の半導体装置。 - 【請求項３】 前記多結晶シリコンの膜厚が前記溝の幅
の２倍以上である請求項１または２記載の半導体装置。 - 【請求項４】 前記多結晶シリコン膜が、成長時より不
純物が添加されている請求項１から３のいずれか１項記
載の半導体装置。 - 【請求項５】 前記多結晶シリコン膜に、イオン注入に
より不純物が添加されている、請求項１から３のいずれ
か１項記載の半導体装置。 - 【請求項６】 半導体基板上に第１の絶縁膜を形成する
工程と、 第１の絶縁膜上に、パターニング、異方性エッチングに
より溝を形成する工程と、 多結晶シリコン膜を前記溝を埋め込むように堆積する工
程と、 前記多結晶シリコン膜をパターニングする工程と、 全面に第２の絶縁膜を堆積する工程と、 前記多結晶シリコン膜の前記溝に埋め込まれた部分の上
にかかるような位置にコンタクト窓を形成する工程と、 アルミ電極を形成する工程を有する、半導体装置の製造
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8098340A JPH09289285A (ja) | 1996-04-19 | 1996-04-19 | 半導体装置およびその製造方法 |
| US08/839,335 US5856702A (en) | 1996-04-19 | 1997-04-18 | Polysilicon resistor and method of producing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8098340A JPH09289285A (ja) | 1996-04-19 | 1996-04-19 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09289285A true JPH09289285A (ja) | 1997-11-04 |
Family
ID=14217182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8098340A Pending JPH09289285A (ja) | 1996-04-19 | 1996-04-19 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5856702A (ja) |
| JP (1) | JPH09289285A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015144222A (ja) * | 2014-01-31 | 2015-08-06 | セイコーインスツル株式会社 | 半導体装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19960563B4 (de) * | 1999-12-15 | 2005-11-03 | Infineon Technologies Ag | Halbleiterstruktur und entsprechendes Herstellungsverfahren |
| IT1314296B1 (it) * | 1999-12-21 | 2002-12-09 | St Microelectronics Srl | Struttura resistiva integrata su un substrato semiconduttore |
| US6518642B2 (en) * | 2001-06-06 | 2003-02-11 | Samsung Electronics Co., Ltd. | Integrated circuit having a passive device integrally formed therein |
| US6732422B1 (en) * | 2002-01-04 | 2004-05-11 | Taiwan Semiconductor Manufacturing Company | Method of forming resistors |
| JP4162515B2 (ja) * | 2002-03-25 | 2008-10-08 | セイコーインスツル株式会社 | 半導体装置およびその製造方法 |
| JP4222841B2 (ja) * | 2003-01-15 | 2009-02-12 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US20040201447A1 (en) * | 2003-04-14 | 2004-10-14 | Wong Marvin Glenn | Thin-film resistor device |
| US7323751B2 (en) * | 2003-06-03 | 2008-01-29 | Texas Instruments Incorporated | Thin film resistor integration in a dual damascene structure |
| JP5138274B2 (ja) * | 2007-05-25 | 2013-02-06 | 三菱電機株式会社 | 半導体装置 |
| KR101374317B1 (ko) * | 2007-08-23 | 2014-03-14 | 삼성전자주식회사 | 저항 소자를 갖는 반도체 장치 및 그 형성방법 |
| US8240218B2 (en) * | 2010-03-01 | 2012-08-14 | Infineon Technologies Ag | Stress sensing devices and methods |
| EP4163981A1 (en) | 2021-10-11 | 2023-04-12 | Nexperia B.V. | Semiconductor device with a clamping diode |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0499366A (ja) * | 1990-08-17 | 1992-03-31 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5788757A (en) * | 1980-11-21 | 1982-06-02 | Toshiba Corp | Preparation of semiconductor device |
| JPS63229744A (ja) * | 1987-03-18 | 1988-09-26 | Nec Corp | 半導体装置 |
| JPH0697683B2 (ja) * | 1989-11-10 | 1994-11-30 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH04209501A (ja) * | 1990-12-04 | 1992-07-30 | Mitsubishi Electric Corp | 半導体装置用基板 |
| FR2681978B1 (fr) * | 1991-09-26 | 1993-12-24 | Sgs Thomson Microelectronics Sa | Resistance de precision et procede de fabrication. |
| US5316978A (en) * | 1993-03-25 | 1994-05-31 | Northern Telecom Limited | Forming resistors for intergrated circuits |
-
1996
- 1996-04-19 JP JP8098340A patent/JPH09289285A/ja active Pending
-
1997
- 1997-04-18 US US08/839,335 patent/US5856702A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0499366A (ja) * | 1990-08-17 | 1992-03-31 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015144222A (ja) * | 2014-01-31 | 2015-08-06 | セイコーインスツル株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5856702A (en) | 1999-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498226A (en) | Method for manufacturing three-dimensional semiconductor device by sequential beam epitaxy | |
| JPH10209468A (ja) | Ｓｏｉ半導体デバイス | |
| EP0090520B1 (en) | A method of manufacturing a semiconductor device for forming a deep field region in a semiconductor substrate | |
| JPS6321351B2 (ja) | ||
| US5296719A (en) | Quantum device and fabrication method thereof | |
| JPS60136378A (ja) | 半導体装置およびその製造方法 | |
| US4425379A (en) | Polycrystalline silicon Schottky diode array | |
| JP2710197B2 (ja) | 半導体装置の製造方法 | |
| JP2684978B2 (ja) | 半導体装置 | |
| US5292684A (en) | Semiconductor device with improved contact and method of making the same | |
| US4628339A (en) | Polycrystalline silicon Schottky diode array | |
| KR910003098B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| JPS6381984A (ja) | 多結晶半導体ダイオ−ド | |
| JPS59154071A (ja) | 半導体装置 | |
| JPS5978576A (ja) | 半導体装置およびその製造方法 | |
| US4695856A (en) | Semiconductor device | |
| JPH04112565A (ja) | 半導体抵抗素子及びその製造方法 | |
| JPS62229880A (ja) | 半導体装置及びその製造方法 | |
| KR100192064B1 (ko) | 저저항 배선구조를 갖는 반도체장치 및 그 제조방법 | |
| RU2244985C1 (ru) | Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем | |
| JPH11330375A (ja) | 半導体装置とその製造方法 | |
| JPH05267683A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| US5075761A (en) | Local interconnect for integrated circuits | |
| JPS62281467A (ja) | 半導体装置 | |
| JPS63229744A (ja) | 半導体装置 |