JPH09289332A - PDA manufacturing method - Google Patents
PDA manufacturing methodInfo
- Publication number
- JPH09289332A JPH09289332A JP8098696A JP9869696A JPH09289332A JP H09289332 A JPH09289332 A JP H09289332A JP 8098696 A JP8098696 A JP 8098696A JP 9869696 A JP9869696 A JP 9869696A JP H09289332 A JPH09289332 A JP H09289332A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum metal
- film
- pda
- undercut
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000013078 crystal Substances 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 7
- 230000007547 defect Effects 0.000 abstract description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000011800 void material Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Weting (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 ＳＯＩ基板を用いたＰＤＡの製造において、
単結晶シリコン層よりなる素子領域の下端部に形成され
るアンダーカットに起因する、アルミニウム金属配線の
不良を防止する。
【解決手段】 素子領域の下端部の下に形成されたアン
ダーカット部を有するＳＯＩ基板にアルミニウム金属配
線を施してＰＤＡを製造する方法において、アルミニウ
ム金属膜を成膜する前に、あらかじめ、支持基板上に形
成されたシリコン酸化膜、及び、シリコン単結晶層より
なる素子領域上に形成されたシリコン酸化膜の両表面に
わたって窒化ケイ素膜を成膜して、アンダーカット部に
窒化ケイ素膜を入り込ませることにより、アルミニウム
金属膜の成膜時、アルミニウム金属膜が窒化ケイ素膜上
ではアンダーカット部によく回り込んで、アンダーカッ
ト部に空隙部ができなくなり、したがって、アルミニウ
ム金属膜をエッチングする際にエッチャントがアンダー
カット部に入り込んでも、アルミニウム金属配線を裏側
からエッチングしてアンダーカットすることが防げる。
(57) Abstract: In manufacturing a PDA using an SOI substrate,
A defect of an aluminum metal wiring due to an undercut formed in a lower end portion of an element region made of a single crystal silicon layer is prevented. In a method of manufacturing a PDA by providing an aluminum metal wiring on an SOI substrate having an undercut portion formed below a lower end portion of an element region, a support substrate is formed in advance before forming an aluminum metal film. A silicon nitride film is formed over both surfaces of the silicon oxide film formed above and the silicon oxide film formed on the element region composed of the silicon single crystal layer, and the silicon nitride film is allowed to enter the undercut portion. As a result, when the aluminum metal film is formed, the aluminum metal film often wraps around the undercut portion on the silicon nitride film, and voids are not formed in the undercut portion. Even if it gets into the undercut part, the aluminum metal wiring is etched from the back side. Undercut can be prevented.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＳＯＩ基板を用い
たＰＤＡの製造方法に関する。TECHNICAL FIELD The present invention relates to a method for manufacturing a PDA using an SOI substrate.
【０００２】[0002]
【従来の技術】絶縁層上に半導体層を形成した半導体基
板は、ＳＯＩ（Semiconductor On Insulator）と呼ばれ
ている。ＳＯＩ基板及びその製造方法は、例えば、特開
平４−２４３１３２号公報に記載されている。ここに記
載されたＳＯＩ基板を利用してフォトダイオードアレイ
（ＰＤＡ）を製造することができる。2. Description of the Related Art A semiconductor substrate having a semiconductor layer formed on an insulating layer is called an SOI (Semiconductor On Insulator). The SOI substrate and its manufacturing method are described in, for example, Japanese Patent Laid-Open No. 4-243132. Photodiode arrays (PDAs) can be manufactured using the SOI substrates described herein.
【０００３】[0003]
【発明が解決しようとする課題】図１(a)〜(c)は、上記
特開平４−２４３１３２号公報に記載されたＳＯＩ基板
を製造するための原理を示す工程断面図であり、図２
(a)〜(e)は、かかる従来技術の原理を適用してＰＤＡを
試作するための工程断面図であり、そして、図３は、図
２(d)のアの部分を拡大した、アンダーカット部の拡大
断面図である。1 (a) to 1 (c) are process sectional views showing the principle for manufacturing the SOI substrate described in the above-mentioned Japanese Patent Laid-Open No. 4-243132.
(a) ~ (e) is a process cross-sectional view for making a prototype of the PDA by applying the principle of the prior art, and Fig. 3 is an enlarged view of the portion of A in Fig. 2 (d). It is an expanded sectional view of a cut part.
【０００４】図４は、従来のＰＤＡ試作におけるＰＤＡ
のＳＥＭ観察図である。図４(a)は、アルミニウム金属
膜下に形成される空隙部を示すＰＤＡの拡大断面図であ
り、図４(b)は、アルミニウム金属配線が裏側からエッ
チングされることを示すアルミニウム配線端部斜視図で
ある。全図を通じ同一符号は同一対象物である。FIG. 4 shows a PDA in a conventional PDA prototype.
It is a SEM observation view of. FIG. 4 (a) is an enlarged cross-sectional view of the PDA showing voids formed under the aluminum metal film, and FIG. 4 (b) is an aluminum wiring end portion showing that the aluminum metal wiring is etched from the back side. It is a perspective view. Throughout the drawings, the same reference numerals denote the same objects.
【０００５】次に、上記従来技術の原理を図１(a)〜(c)
を用いて説明する。 （工程１−図１(a)） 一方の表面にシリコン酸化膜が
形成された２枚のシリコン単結晶ウェーハを張り合わ
せ、一方のシリコン単結晶ウェーハを研削、研磨して薄
くすることにより、シリコン単結層から成る支持基板1
、その表面に形成されたシリコン酸化膜（Ｓiｏ2 ）2
、及び、その表面に形成されたシリコン単結晶層（Ｓ
ｉ単結晶層）3ａ からなるＳＯＩ基板を得る。Next, the principle of the above prior art will be described with reference to FIGS.
This will be described with reference to FIG. (Step 1-FIG. 1 (a)) Two silicon single crystal wafers each having a silicon oxide film formed on one surface are bonded to each other, and one silicon single crystal wafer is ground and polished to be thinned to obtain a silicon single crystal. Support substrate consisting of a layer 1
, The silicon oxide film (Sio 2 ) 2 formed on the surface
, And a silicon single crystal layer (S
An SOI substrate composed of i single crystal layer) 3a is obtained.
【０００６】（工程図２−図１(b)） このＳＯＩ基板
のシリコン単結晶層3ａ にテーパを有するＶ型の溝4 を
形成してシリコン酸化膜2 を露出させる。(Process Steps 2 to 1B) A V-shaped groove 4 having a taper is formed in the silicon single crystal layer 3a of this SOI substrate to expose the silicon oxide film 2.
【０００７】（工程３−図１(c)） このＳＯＩ基板の
表面にシリコン酸化膜5 を堆積させる。(Step 3-FIG. 1 (c)) A silicon oxide film 5 is deposited on the surface of the SOI substrate.
【０００８】かかる従来技術の原理における工程１−３
を適用して実際のＰＤＡを試作すると、図２(b)〜(c)に
示すように、シリコン単結晶層3ａ のエッチングに用い
たシリコン酸化膜よりなるマスク6 を除去する際にシリ
コン酸化膜2 の表面もエッチングされて素子領域3 b の
下端部の下にアンダーカットA が発生する。図２(d)及
び図３に示すように、その後、パッシベーションシリコ
ン酸化膜5 を成長させても、このアンダーカットA は、
消滅されず、アンダーカット部B が残る。Steps 1-3 in the principle of the prior art
As shown in FIGS. 2 (b) to 2 (c), when an actual PDA is manufactured by applying, the silicon oxide film is removed when the mask 6 made of the silicon oxide film used for etching the silicon single crystal layer 3a is removed. The surface of 2 is also etched, and an undercut A occurs under the lower end of the element region 3 b. As shown in FIGS. 2 (d) and 3, even if a passivation silicon oxide film 5 is grown thereafter, this undercut A is
The undercut part B remains without being erased.
【０００９】図２(e)に示すように、ここに、アルミニ
ウム金属膜（Ａｌ金属膜）10a を成膜すると、図４(a)
に示すように、アルミニウム金属膜10a とパッシベーシ
ョンシリコン酸化膜5 と間にトンネル状の空隙部C がで
きる。次に、図４(b)に示すように、アルミニウム金属
膜10a の不要な部分をウエットエッチングにより除去し
てアルミニウム金属配線10b を形成すると、空隙部C か
らエッチャントが入り込み、アルミニウム金属配線10b
を裏側からエッチングすることとなる。このために、段
切れ等の配線不良が起きる可能性が高くなるという問題
があった。As shown in FIG. 2 (e), when an aluminum metal film (Al metal film) 10a is formed here, FIG. 4 (a)
As shown in, a tunnel-shaped void C 2 is formed between the aluminum metal film 10a and the passivation silicon oxide film 5. Next, as shown in FIG. 4 (b), unnecessary portions of the aluminum metal film 10a are removed by wet etching to form the aluminum metal wiring 10b. Then, the etchant enters from the void C and the aluminum metal wiring 10b is formed.
Will be etched from the back side. For this reason, there is a problem that the possibility of wiring failure such as step breakage increases.
【００１０】本発明は、ＳＯＩ基板を用いたＰＤＡの製
造方法において、単結晶シリコン層よりなる素子領域の
下端部に形成されるアンダーカットに起因する、アルミ
ニウム金属配線の不良を防止することを目的とする。It is an object of the present invention to prevent defects in aluminum metal wiring due to undercuts formed at the lower end of the element region made of a single crystal silicon layer in a method for manufacturing a PDA using an SOI substrate. And
【００１１】[0011]
【課題を解決するための手段】本発明者は、ＳＯＩ基板
を用いたＰＤＡの製造方法において、シリコン酸化膜よ
りなるマスクを除去すべくエッチングする際に生じる、
アンダーカットに起因するＡｌ金属配線の不良の原因を
鋭意究明したところ、アルミニウム金属の成膜時、ア
ルミニウム金属膜のアンダーカット部への回り込みがシ
リコン酸化膜上では起こりにくいことにより、アルミニ
ウム金属配線の不良が生じるものであること、及び、
このために、Ａｌ金属膜のウエットエッチングよって、
エッチャントがアンダーカット部に入り込み、Ａｌ金属
膜を裏側からエッチングすることによって、段切れ等の
配線不良を生じさせること、を明らかにした。Means for Solving the Problems The present inventor has a problem in a PDA manufacturing method using an SOI substrate, which occurs when etching is performed to remove a mask made of a silicon oxide film.
When the cause of the failure of the Al metal wiring due to the undercut was sought after, it was found that when the aluminum metal film was formed, it was difficult for the aluminum metal film to wrap around to the undercut portion on the silicon oxide film. A defect occurs, and
Therefore, by wet etching of the Al metal film,
It was clarified that the etchant enters the undercut portion and etches the Al metal film from the back side to cause wiring failure such as step breakage.
【００１２】本発明者は、かかる事実に基づいて、シリ
コン酸化膜表面上に形成されたアンダーカット部へのア
ルミニウム金属膜の回り込み不良を防止すべく、鋭意探
求したところ、驚くべきことに、ＰＤＡの感度を上げる
ために受光部表面の反射防止膜として形成する窒化ケイ
素膜をシリコン酸化膜の表面に成膜してアンダーカット
部に入り込ませると、アルミニウム金属膜の成膜時、ア
ルミニウム金属膜が窒化ケイ素膜上でアンダーカット部
によく回り込んで、アンダーカット部に隙間ができなく
なり、アルミニウム金属膜をエッチングする際にエッチ
ャントがアンダーカット部に入り込んでも、アルミニウ
ム金属配線の隙間からエッチャントが入り込み、アルミ
ニウム金属配線を裏側からエッチングすることが防げる
ことを発見して、本願発明を完成するに至った。On the basis of the above facts, the present inventor has earnestly sought to prevent the aluminum metal film from wrapping around into the undercut portion formed on the surface of the silicon oxide film. When a silicon nitride film is formed on the surface of the silicon oxide film to form an antireflection film on the surface of the light-receiving part to increase the sensitivity of Even if the etchant gets into the undercut portion on the silicon nitride film well, there is no gap in the undercut portion, and the etchant enters the undercut portion when etching the aluminum metal film, the etchant enters from the gap of the aluminum metal wiring, I found that etching the aluminum metal wiring from the back side could prevent it, Which resulted in the completion of the gun invention.
【００１３】即ち、本願発明は、素子領域の下端部の下
に形成されたアンダーカット部を有するＳＯＩ基板にア
ルミニウム金属配線を施してＰＤＡを製造する方法にお
いて、アルミニウム金属膜を成膜する前に、あらかじ
め、支持基板上に形成されたシリコン酸化膜、及び、シ
リコン単結晶層よりなる素子領域上に形成されたシリコ
ン酸化膜の両表面にわたって窒化ケイ素膜を成膜して、
アンダーカット部に窒化ケイ素膜を入り込ませることを
特徴とするＰＤＡの製造方法である。That is, the present invention is a method for manufacturing a PDA by providing an aluminum metal wiring on an SOI substrate having an undercut portion formed below a lower end portion of an element region, and before forming an aluminum metal film. In advance, a silicon oxide film formed on the supporting substrate, and a silicon nitride film is formed over both surfaces of the silicon oxide film formed on the element region made of a silicon single crystal layer,
The PDA manufacturing method is characterized in that a silicon nitride film is inserted into the undercut portion.
【００１４】[0014]
【発明の実施の形態】以下、本発明の実施の形態を図２
(a)〜(c)及び図５(a)〜(d)により説明する。図５(a)〜
(d)は、本願発明におけるＰＤＡの製造方法の工程断面
図である。図６は、図５(d)のイ部の拡大断面図であ
る。全図を通じ同一符号は同一対象物である。FIG. 2 is a block diagram showing an embodiment of the present invention.
This will be described with reference to (a) to (c) and FIGS. 5 (a) to (d). Figure 5 (a)-
(d) is process sectional drawing of the manufacturing method of PDA in this invention. FIG. 6 is an enlarged cross-sectional view of the portion a in FIG. 5 (d). Throughout the drawings, the same reference numerals denote the same objects.
【００１５】図２(a)〜(c)に示される従来技術により、
ＳＯＩ基板を形成した。図２(a)に示されるように、一
方の表面にシリコン酸化膜2 が形成された２枚の単結晶
シリコンウェーハ1 ,3 を張り合わせ、一方の単結晶シ
リコンウェーハ3を研削して約２０μｍまで薄くした。According to the prior art shown in FIGS. 2 (a) to 2 (c),
An SOI substrate was formed. As shown in FIG. 2 (a), two single crystal silicon wafers 1 and 3 each having a silicon oxide film 2 formed on one surface are bonded together, and one single crystal silicon wafer 3 is ground to about 20 μm. Thinned.
【００１６】図２(b)〜(c)に示されるように、このシリ
コン単結晶層3 の表面を酸化した後、通常のフォトリソ
グラフィ技術によりパターニングしてシリコン酸化膜マ
スクを形成した。次に、シリコン単結晶層3 を水酸化カ
リウム水溶液によってエッチングし、テーパを有する断
面形状がＶ型の溝4 を形成してシリコン酸化膜2 を露出
させた後、シリコン酸化膜マスク6 を除去した。As shown in FIGS. 2 (b) to 2 (c), after the surface of the silicon single crystal layer 3 was oxidized, it was patterned by a usual photolithography technique to form a silicon oxide film mask. Next, the silicon single crystal layer 3 is etched with an aqueous potassium hydroxide solution to form a groove 4 having a V-shaped cross section with a taper to expose the silicon oxide film 2, and then the silicon oxide film mask 6 is removed. .
【００１７】図５(a)に示されるように、シリコン単結
晶層にＮ型及びＰ型の金属をそれぞれイオン注入してシ
リコン素子領域3 b を形成した後、前記テーパが形成さ
れたシリコン単結晶3 に熱酸化法によりパッシベーショ
ン酸化膜として機能するシリコン酸化層5 を０. １μｍ
の厚さに形成した。As shown in FIG. 5 (a), N-type and P-type metals are ion-implanted into the silicon single crystal layer to form silicon element regions 3b, and then the tapered silicon single crystal layer is formed. A silicon oxide layer 5 functioning as a passivation oxide film is formed on the crystal 3 by a thermal oxidation method to a thickness of 0.1 μm.
It was formed in thickness.
【００１８】図５(b)に示されるように、パッシベーシ
ョンシリコン酸化膜5 上に受光部の反射防止膜として用
いられる窒化ケイ素膜（ＳｉＮ膜）9 を従来の方法で形
成した。As shown in FIG. 5B, a silicon nitride film (SiN film) 9 used as an antireflection film of the light receiving portion was formed on the passivation silicon oxide film 5 by a conventional method.
【００１９】図５(c)及び図５(d)に示されるように、窒
化ケイ素膜9 及びパッシベーションシリコン酸化膜5 に
電極接続口1 3 を開口した後、アルミニウム金属膜10a
を周知の蒸着法により形成した。次に、このアルミニウ
ム金属膜1 0 a （図示されていない）の不要な部分をウ
エットエッチングにより除去し、アルミニウム配線10 b
を形成して、ＰＤＡを得た。As shown in FIGS. 5 (c) and 5 (d), after opening the electrode connection port 13 in the silicon nitride film 9 and the passivation silicon oxide film 5, the aluminum metal film 10a is formed.
Was formed by a known vapor deposition method. Next, unnecessary portions of the aluminum metal film 10a (not shown) are removed by wet etching, and the aluminum wiring 10b
Was formed to obtain PDA.
【００２０】図６に示めされるように、アルミニウム金
属膜1 0 aの不要な部分をウエットエッチングすること
により除去してアルミニウム金属配線1 0 b を形成して
も、図４(a)に示されるような空隙部C は形成されず、
したがって、この空隙部C からエッチャントが入り込ん
でアルミニウム金属配線1 0 b が裏側からエッチングさ
れることもなかった。このため、断線切れ等の配線不良
のがないＰＤＡが得られた。As shown in FIG. 6, even if an unnecessary portion of the aluminum metal film 10a is removed by wet etching to form an aluminum metal wiring 10b, the aluminum metal film 10a can be formed as shown in FIG. The void C as shown is not formed,
Therefore, the etchant did not enter from the void C and the aluminum metal wiring 10 b was not etched from the back side. Therefore, a PDA without wiring defects such as disconnection was obtained.
【００２１】[0021]
【発明の効果】受光部の反射防止膜として用いられる窒
化ケイ素膜を支持基板上に形成されたシリコン酸化膜、
及び、シリコン単結晶層よりなる素子領域上に形成され
たシリコン酸化膜の両表面にわたって成膜して、アンダ
ーカット部に入り込ませると、アルミニウム金属膜の成
膜時、アルミニウム金属膜が窒化ケイ素膜上ではアンダ
ーカット部によく回り込んで、アンダーカット部に空隙
部ができなくなり、したがって、アルミニウム金属膜を
エッチングする際にエッチャントがアンダーカット部に
入り込んでも、アルミニウム金属配線を裏側からエッチ
ングすることが防げる。EFFECT OF THE INVENTION A silicon oxide film having a silicon nitride film used as an antireflection film of a light receiving portion formed on a supporting substrate,
Further, when the aluminum metal film is formed over both surfaces of the silicon oxide film formed on the element region made of the silicon single crystal layer and is made to enter the undercut portion, the aluminum metal film is formed into a silicon nitride film when the aluminum metal film is formed. In the above, it wraps around the undercut portion well, and there is no void in the undercut portion.Therefore, even if the etchant enters the undercut portion when etching the aluminum metal film, the aluminum metal wiring can be etched from the back side. Can be prevented.
【図１】従来のＳＯＩ基板を製造するための原理を示す
工程断面図である。FIG. 1 is a process sectional view showing a principle for manufacturing a conventional SOI substrate.
【図２】従来技術の原理を適用してＰＤＡを試作するた
めの工程断面図である。FIG. 2 is a process sectional view for manufacturing a PDA as a prototype by applying the principle of the conventional technique.
【図３】図２(d)のア部の拡大断面図である。FIG. 3 is an enlarged cross-sectional view of part A in FIG.
【図４】従来のＰＤＡ試作におけるＰＤＡのＳＥＭ観察
図である。FIG. 4 is an SEM observation view of a PDA in a conventional PDA prototype.
【図５】本発明におけるＰＤＡの製造工程を示す工程断
面図である。FIG. 5 is a process cross-sectional view showing the manufacturing process of the PDA in the present invention.
【図６】図５(d)のイ部の拡大断面図である。FIG. 6 is an enlarged cross-sectional view of the part A in FIG. 5 (d).
１ Ｓｉ支持基板 ２ ＳｉＯ2膜 ３ａ Ｓｉ単結晶層 ３ｂ Ｓｉ素子領域 ４ Ｖ字状の溝 Ａ アンダーカット ５ パッシベーションＳｉＯ2膜 ６ ＳｉＯ2マスク Ｂ アンダーカット部 ９ ＳｉＮ膜 １０ａ Ａｌ金属膜 Ｃ 空隙部 １０ｂ Ａｌ金属配線 １１ 溝底部 １２ 素子領域傾斜部1 Si supporting substrate 2 SiO 2 film 3a Si single crystal layer 3b Si element region 4 V-shaped groove A undercut 5 passivation SiO 2 film 6 SiO 2 mask B undercut portion 9 SiN film 10a Al metal film C void portion 10b Al metal wiring 11 Groove bottom 12 Element area slope
Claims (1)
ダーカット部を有するＳＯＩ基板にアルミニウム金属配
線を施してＰＤＡを製造する方法において、アルミニウ
ム金属膜を成膜する前に、あらかじめ、支持基板上に形
成されたシリコン酸化膜、及び、シリコン単結晶層より
なる素子領域上に形成されたパッシベーションシリコン
酸化膜の両表面にわたって窒化ケイ素膜を成膜して、ア
ンダーカット部に窒化ケイ素膜を入り込ませることを特
徴とするＰＤＡの製造方法。1. A method for manufacturing a PDA by providing an aluminum metal wiring on an SOI substrate having an undercut portion formed below a lower end portion of an element region, in which a support is formed in advance before forming an aluminum metal film. A silicon nitride film is formed over both surfaces of the silicon oxide film formed on the substrate and the passivation silicon oxide film formed on the element region made of the silicon single crystal layer, and the silicon nitride film is formed in the undercut portion. A method for manufacturing a PDA, which is characterized in that the PDA is inserted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09869696A JP3171316B2 (en) | 1996-04-19 | 1996-04-19 | Method of manufacturing PDA |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09869696A JP3171316B2 (en) | 1996-04-19 | 1996-04-19 | Method of manufacturing PDA |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09289332A true JPH09289332A (en) | 1997-11-04 |
| JP3171316B2 JP3171316B2 (en) | 2001-05-28 |
Family
ID=14226679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09869696A Expired - Fee Related JP3171316B2 (en) | 1996-04-19 | 1996-04-19 | Method of manufacturing PDA |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3171316B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015042310A (en) * | 2008-10-07 | 2015-03-05 | エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． | Method for manufacturing balloon catheter device |
-
1996
- 1996-04-19 JP JP09869696A patent/JP3171316B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015042310A (en) * | 2008-10-07 | 2015-03-05 | エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． | Method for manufacturing balloon catheter device |
| US9289132B2 (en) | 2008-10-07 | 2016-03-22 | Mc10, Inc. | Catheter balloon having stretchable integrated circuitry and sensor array |
| US9655560B2 (en) | 2008-10-07 | 2017-05-23 | Mc10, Inc. | Catheter balloon having stretchable integrated circuitry and sensor array |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3171316B2 (en) | 2001-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0167437B1 (en) | Process for self-aligning a localized field oxide against an isolation slot | |
| JPH07326664A (en) | Wafer dielectric isolation trench filling method | |
| EP2840589B1 (en) | Improved separation method between an active area of a substrate and the rear surface thereof or a portion of the rear surface thereof | |
| EP0673062A1 (en) | Isolation process for active zones of a semiconductor substrate using shallow planarised trenches, and device comprising such trenches | |
| JP3063686B2 (en) | Method for manufacturing semiconductor device | |
| EP0673061A1 (en) | Isolation method for active regions in a semiconductor substrate using shallow trenches, especially not large, and corresponding device | |
| JP2907125B2 (en) | Method for manufacturing back-illuminated solid-state imaging device | |
| JPH09289332A (en) | PDA manufacturing method | |
| EP2138453A1 (en) | Method for manufacturing an electromechanical structure comprising at least one mechanical reinforcement post | |
| JPH0521591A (en) | Manufacture of semiconductor device | |
| FR2768232A1 (en) | METHOD FOR MANUFACTURING AN INTEGRATED OPTICAL COMPONENT COMPRISING A THICK WAVEGUIDE COUPLED TO A THIN WAVEGUIDE | |
| FR3112421A1 (en) | Process for producing an insulating structure | |
| EP1279927B1 (en) | Method of fabricating a piezoresistive device | |
| FR3019937A1 (en) | METHOD FOR FORMING ISOLATION TRENCHES | |
| EP0542647B1 (en) | Process for etching a deep trench | |
| JPS61119056A (en) | Manufacture of semiconductor device | |
| JPH07221410A (en) | Method for manufacturing segmented single crystal substrate | |
| JPH09153542A (en) | Method of manufacturing semiconductor device | |
| KR940008320B1 (en) | Manufacturing Method of Semiconductor Device | |
| KR100365093B1 (en) | Method for processing structure of shallow trench isolation in a semiconductor process | |
| JP3319415B2 (en) | Element isolation method for semiconductor device | |
| EP4634988A1 (en) | Method for preparing a stack for bonding | |
| JP2703905B2 (en) | Semiconductor device isolation forming method | |
| KR100400287B1 (en) | Method for forming isolation layer of semiconductor device | |
| JPH1167891A (en) | Method for forming element isolation body |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010206 |
|
| LAPS | Cancellation because of no payment of annual fees |