JPH09293806A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09293806A JPH09293806A JP8131225A JP13122596A JPH09293806A JP H09293806 A JPH09293806 A JP H09293806A JP 8131225 A JP8131225 A JP 8131225A JP 13122596 A JP13122596 A JP 13122596A JP H09293806 A JPH09293806 A JP H09293806A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- lead terminal
- substrate
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 金型を用いずに樹脂封止を行なうことによ
り、半導体装置の製造コストを低減させ、量産体制に入
るまでの期間を短縮させること。 【解決手段】 アイランド２１とリ−ド端子２２とが一
体になった、エッチングあるいは打ち抜きにより形成さ
れた基板２０の裏面側に樹脂製のテ−プ３を貼着し、ア
イランド２１上にダイ２３を接着する。ダイ２３とリ−
ド端子２２の内側（インナ−リ−ド２２ａ）とをボンデ
ィングワイヤ２５により接続し、インナ−リ−ド２２ａ
上に樹脂製のテ−プを積層してダム４を形成する。ダム
４の内側にダイ２３の上方から液状封止材５を滴下して
硬化させ、ダイ２３、インナ−リ−ド２２ａ等の樹脂封
止を行ない、前記基板２０の不要な部分を切り落として
半導体装置を製造する。従って金型を用いずにパッケ−
ジタイプの半導体装置の樹脂封止を行なうことができ
る。
り、半導体装置の製造コストを低減させ、量産体制に入
るまでの期間を短縮させること。 【解決手段】 アイランド２１とリ−ド端子２２とが一
体になった、エッチングあるいは打ち抜きにより形成さ
れた基板２０の裏面側に樹脂製のテ−プ３を貼着し、ア
イランド２１上にダイ２３を接着する。ダイ２３とリ−
ド端子２２の内側（インナ−リ−ド２２ａ）とをボンデ
ィングワイヤ２５により接続し、インナ−リ−ド２２ａ
上に樹脂製のテ−プを積層してダム４を形成する。ダム
４の内側にダイ２３の上方から液状封止材５を滴下して
硬化させ、ダイ２３、インナ−リ−ド２２ａ等の樹脂封
止を行ない、前記基板２０の不要な部分を切り落として
半導体装置を製造する。従って金型を用いずにパッケ−
ジタイプの半導体装置の樹脂封止を行なうことができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、パッケ−ジタイプ
の半導体装置及びその製造方法に関する。
の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来、ＩＣやＬＳＩ等の半導体装置は、
図４に示すようなＱＦＰ（ＱｕａｄＦｌａｔ Ｐａｃｋ
ａｇｅ）と呼ばれるパッケ−ジ構造が一般に用いられて
いる。このようなＱＦＰ型の半導体装置では、ダウンセ
ット形成によりアイランド１１の上面がインナ−リ−ド
１２よりも低い位置に位置するように構成された単層リ
−ドフレ−ム１０が用いられている。そして半導体チッ
プ（ダイ）１３をアイランド１１の上にペ−スト剤１４
により接着し、ダイ１３とインナ−リード１２とをボン
ディングワイヤ１５で接続すると共に、こうして得られ
た組立体の周りをモ−ルド樹脂１６によって樹脂封止し
て構成されている。
図４に示すようなＱＦＰ（ＱｕａｄＦｌａｔ Ｐａｃｋ
ａｇｅ）と呼ばれるパッケ−ジ構造が一般に用いられて
いる。このようなＱＦＰ型の半導体装置では、ダウンセ
ット形成によりアイランド１１の上面がインナ−リ−ド
１２よりも低い位置に位置するように構成された単層リ
−ドフレ−ム１０が用いられている。そして半導体チッ
プ（ダイ）１３をアイランド１１の上にペ−スト剤１４
により接着し、ダイ１３とインナ−リード１２とをボン
ディングワイヤ１５で接続すると共に、こうして得られ
た組立体の周りをモ−ルド樹脂１６によって樹脂封止し
て構成されている。
【０００３】このモ−ルド樹脂１６による樹脂封止は、
一般にトランスファ−モ−ルド法によって行われてい
る。この方法について図５により説明すると、先ず図５
（ａ）に示すように、前記組立体１を上型１７ａ及び下
型１７ｂからなるモ−ルド金型１７の所定位置にロ−デ
ィングする。次いで図５（ｂ）に示すように、上型１７
ａに形成されたシリンダ１８から溶融した液状の樹脂タ
ブレット１６ａを投入し、続いて図５（ｃ）に示すよう
に、プランジャ１９によって樹脂タブレット１６ａを加
熱しながら、上型１７ａと下型１７ｂとの間に形成され
たキャビティ内に注入する。そして樹脂が十分に硬化し
たら、図５（ｄ）に示すように、上型１７ａと下型１７
ｂとを分離し、成型された製品を取り出す。
一般にトランスファ−モ−ルド法によって行われてい
る。この方法について図５により説明すると、先ず図５
（ａ）に示すように、前記組立体１を上型１７ａ及び下
型１７ｂからなるモ−ルド金型１７の所定位置にロ−デ
ィングする。次いで図５（ｂ）に示すように、上型１７
ａに形成されたシリンダ１８から溶融した液状の樹脂タ
ブレット１６ａを投入し、続いて図５（ｃ）に示すよう
に、プランジャ１９によって樹脂タブレット１６ａを加
熱しながら、上型１７ａと下型１７ｂとの間に形成され
たキャビティ内に注入する。そして樹脂が十分に硬化し
たら、図５（ｄ）に示すように、上型１７ａと下型１７
ｂとを分離し、成型された製品を取り出す。
【０００４】ここで既述のようにリ−ドフレ−ムがダウ
ンセット形成されているのは、ダイ１３の高さを低くし
て、組立体１の上側と下側のモ−ルド樹脂の厚さを揃
え、モ−ルド成型時においてモ−ルド金型１７に樹脂タ
ブレット１６ａを注入する際に、組立体１の上下両側の
圧力を揃えて組立体１が傾かないようにするためであ
る。
ンセット形成されているのは、ダイ１３の高さを低くし
て、組立体１の上側と下側のモ−ルド樹脂の厚さを揃
え、モ−ルド成型時においてモ−ルド金型１７に樹脂タ
ブレット１６ａを注入する際に、組立体１の上下両側の
圧力を揃えて組立体１が傾かないようにするためであ
る。
【０００５】
【発明が解決しようとする課題】しかしながら上述のト
ランスファ−モ−ルド法による樹脂封止では、モ−ルド
金型１７を使用しているため、パッケ−ジの大きさが１
つに限定されてしまい、半導体チップのサイズを変更し
てパッケ−ジの大きさが変わると、新規にモ−ルド金型
を作り直す必要がある。ところがこのモ−ルド金型は非
常に高価であるため、半導体装置の製造コストが大幅に
増加してしまう。またモ−ルド金型の制作には、実情で
は例えば約半年もかかるため、量産体制に入るまでにか
なりの期間が必要となるという問題がある。
ランスファ−モ−ルド法による樹脂封止では、モ−ルド
金型１７を使用しているため、パッケ−ジの大きさが１
つに限定されてしまい、半導体チップのサイズを変更し
てパッケ−ジの大きさが変わると、新規にモ−ルド金型
を作り直す必要がある。ところがこのモ−ルド金型は非
常に高価であるため、半導体装置の製造コストが大幅に
増加してしまう。またモ−ルド金型の制作には、実情で
は例えば約半年もかかるため、量産体制に入るまでにか
なりの期間が必要となるという問題がある。
【０００６】また上述の半導体装置では、ダウンセット
形成された単層リ−ドフレ−ムが用いられているが、こ
のダウンセット形成は、リ−ドフレ−ムを製造する際
に、ダウンセット形成用金型を用いて行われる。ところ
でリ−ドフレ−ムは、半導体チップの大きさに合わせて
設計されるので、半導体チップの大きさが変わると、ダ
ウンセット形成も変わってしまう。このため新規にダウ
ンセット形成用金型を作り直す必要があるが、この金型
もかなり高価である。このように半導体チップの大きさ
が変わると、モ−ルド金型の他ダウンセット形成用金型
も新たに用意しなければならないため、結局半導体装置
の製造コストが高くなってしまう。
形成された単層リ−ドフレ−ムが用いられているが、こ
のダウンセット形成は、リ−ドフレ−ムを製造する際
に、ダウンセット形成用金型を用いて行われる。ところ
でリ−ドフレ−ムは、半導体チップの大きさに合わせて
設計されるので、半導体チップの大きさが変わると、ダ
ウンセット形成も変わってしまう。このため新規にダウ
ンセット形成用金型を作り直す必要があるが、この金型
もかなり高価である。このように半導体チップの大きさ
が変わると、モ−ルド金型の他ダウンセット形成用金型
も新たに用意しなければならないため、結局半導体装置
の製造コストが高くなってしまう。
【０００７】本発明は、このような事情の下になされた
ものであり、その目的は、半導体装置の製造コストを低
減する技術を提供することにある。
ものであり、その目的は、半導体装置の製造コストを低
減する技術を提供することにある。
【０００８】
【課題を解決するための手段】このような課題を解決す
るために、本発明では、半導体チップ支持基板の周囲に
間隔を介して複数のリ−ド端子が設けられ、前記半導体
チップ支持基板上に搭載された半導体チップと前記リ−
ド端子の内端側とが導電路により接続された半導体装置
において、前記半導体チップ支持基板とリ−ド端子の内
端側は、柔軟性のある面状体の一面側に接着して設けら
れると共に、当該面状体の一面側から供給された液状封
止材の硬化により封止され、前記面状体は前記半導体チ
ップ支持基板の周囲の間隔からの液状封止材の液漏れを
防ぐものであることを特徴とする。この際面状体を加熱
により軟化させて、半導体チップ支持基板とリ−ド端子
の内端側とに接着させるようにしてもよい。
るために、本発明では、半導体チップ支持基板の周囲に
間隔を介して複数のリ−ド端子が設けられ、前記半導体
チップ支持基板上に搭載された半導体チップと前記リ−
ド端子の内端側とが導電路により接続された半導体装置
において、前記半導体チップ支持基板とリ−ド端子の内
端側は、柔軟性のある面状体の一面側に接着して設けら
れると共に、当該面状体の一面側から供給された液状封
止材の硬化により封止され、前記面状体は前記半導体チ
ップ支持基板の周囲の間隔からの液状封止材の液漏れを
防ぐものであることを特徴とする。この際面状体を加熱
により軟化させて、半導体チップ支持基板とリ−ド端子
の内端側とに接着させるようにしてもよい。
【０００９】さらにこのような半導体装置は、基板の一
部を取り除くことにより、半導体チップ支持基板の周囲
に間隔を介して複数のリ−ド端子が設けられた基板を用
い、前記半導体チップ支持基板上に搭載された半導体チ
ップと前記リ−ド端子の内端側とを導電路により接続
し、半導体チップとリ−ド端子の内端側を液状封止材に
より封止した後、半導体チップ支持基板とリ−ド端子と
を切り離す工程を含む半導体装置の製造方法において、
前記半導体チップ支持基板とリ−ド端子の内端側とを、
柔軟性のある面状体の一面側に接着する工程と、前記面
状体の一面側から液状封止材を供給し、この面状体によ
り前記半導体チップ支持基板の周囲の間隔からの液状封
止材の液漏れを防いで、前記半導体チップとリ−ド端子
の内端側とを封止する工程とを含む製造方法により製造
される。
部を取り除くことにより、半導体チップ支持基板の周囲
に間隔を介して複数のリ−ド端子が設けられた基板を用
い、前記半導体チップ支持基板上に搭載された半導体チ
ップと前記リ−ド端子の内端側とを導電路により接続
し、半導体チップとリ−ド端子の内端側を液状封止材に
より封止した後、半導体チップ支持基板とリ−ド端子と
を切り離す工程を含む半導体装置の製造方法において、
前記半導体チップ支持基板とリ−ド端子の内端側とを、
柔軟性のある面状体の一面側に接着する工程と、前記面
状体の一面側から液状封止材を供給し、この面状体によ
り前記半導体チップ支持基板の周囲の間隔からの液状封
止材の液漏れを防いで、前記半導体チップとリ−ド端子
の内端側とを封止する工程とを含む製造方法により製造
される。
【００１０】
【発明の実施の形態】以下に本発明の半導体装置につい
て説明する。図１は本発明の実施の一形態に係る半導体
装置の断面図である。図中２１は半導体チップ支持基板
をなす例えば銅板よりなるアイランドであり、このアイ
ランド２１の周囲には所定の間隔Ｓ１を介して多数のリ
−ド端子２２が配列されている。
て説明する。図１は本発明の実施の一形態に係る半導体
装置の断面図である。図中２１は半導体チップ支持基板
をなす例えば銅板よりなるアイランドであり、このアイ
ランド２１の周囲には所定の間隔Ｓ１を介して多数のリ
−ド端子２２が配列されている。
【００１１】前記アイランド２１とリ−ド端子２２の内
端側（インナ−リ−ド２２ａ）とはほぼ同一面上に配置
されており、これらの裏面側には例えば厚さが０．１０
ｍｍであって、例えば正方形状の面状体例えば樹脂製の
テ−プ３が貼着されている。この面状体は柔軟性を有す
るものであり、このような面状体としては例えば商品名
「カプトンテ−プ」東レ株式会社製等の樹脂テ−プを用
いることができる。前記テ−プ３は後述する液状封止材
のポッティングの際に、アイランド２１とリ−ド端子２
２との間の間隔Ｓ１やリ−ド端子２２間の間隔Ｓ２から
の液状封止材の液漏れを防ぐためのものである。
端側（インナ−リ−ド２２ａ）とはほぼ同一面上に配置
されており、これらの裏面側には例えば厚さが０．１０
ｍｍであって、例えば正方形状の面状体例えば樹脂製の
テ−プ３が貼着されている。この面状体は柔軟性を有す
るものであり、このような面状体としては例えば商品名
「カプトンテ−プ」東レ株式会社製等の樹脂テ−プを用
いることができる。前記テ−プ３は後述する液状封止材
のポッティングの際に、アイランド２１とリ−ド端子２
２との間の間隔Ｓ１やリ−ド端子２２間の間隔Ｓ２から
の液状封止材の液漏れを防ぐためのものである。
【００１２】ここでアイランド２１及びリ−ド端子２２
に関して図２を参照しながら説明する。図中２０は１枚
の例えば厚さ０．１２５ｍｍの銅板を打ち抜いてあるい
はエッチングして成形された基板であり、中央にアイラ
ンド２１となる部分が位置し、その周囲に多数のリ−ド
端子２２が配列されている。リ−ド端子２２は例えば線
幅が０．１２０ｍｍ，配列間隔Ｓ２がおよそ２１０μｍ
で並んでいる。アイランド２１の四隅からは線状部２０
ａが外側に伸び、基板の枠部２０ｂに繋がっている。こ
の線状部２０ａは後述の如く樹脂の封止が行われた後露
出部分が切断される。そして面状体３は、半導体装置の
パッケ−ジ部分の輪郭に対応する位置に外縁が位置する
ように基板の裏面側に貼着される。
に関して図２を参照しながら説明する。図中２０は１枚
の例えば厚さ０．１２５ｍｍの銅板を打ち抜いてあるい
はエッチングして成形された基板であり、中央にアイラ
ンド２１となる部分が位置し、その周囲に多数のリ−ド
端子２２が配列されている。リ−ド端子２２は例えば線
幅が０．１２０ｍｍ，配列間隔Ｓ２がおよそ２１０μｍ
で並んでいる。アイランド２１の四隅からは線状部２０
ａが外側に伸び、基板の枠部２０ｂに繋がっている。こ
の線状部２０ａは後述の如く樹脂の封止が行われた後露
出部分が切断される。そして面状体３は、半導体装置の
パッケ−ジ部分の輪郭に対応する位置に外縁が位置する
ように基板の裏面側に貼着される。
【００１３】前記アイランド２１の上面にはペ−スト剤
２４により半導体チップをなすダイ２３が接着されてお
り、このダイ２３は導電路をなすボンディングワイヤ２
５により前記インナ−リ−ド２２ａと接続されている。
またインナ−リ−ド２２ａの上面であって、予め設定さ
れた封止サイズに合わせた位置例えば面状体３の外縁に
対応する位置にはダム４が設けられている。このダム４
は、例えば幅０．３０ｍｍ、厚さ０．２ｍｍ程度のテ−
プを、例えば１層〜３層設けて、全体の高さＬ１が例え
ば０．５ｍｍ程度となるように構成されており、後述す
る液状封止材のポッティングの際、液状封止材が指定範
囲よりも外側へ流れ出ないようにするためのものであ
る。
２４により半導体チップをなすダイ２３が接着されてお
り、このダイ２３は導電路をなすボンディングワイヤ２
５により前記インナ−リ−ド２２ａと接続されている。
またインナ−リ−ド２２ａの上面であって、予め設定さ
れた封止サイズに合わせた位置例えば面状体３の外縁に
対応する位置にはダム４が設けられている。このダム４
は、例えば幅０．３０ｍｍ、厚さ０．２ｍｍ程度のテ−
プを、例えば１層〜３層設けて、全体の高さＬ１が例え
ば０．５ｍｍ程度となるように構成されており、後述す
る液状封止材のポッティングの際、液状封止材が指定範
囲よりも外側へ流れ出ないようにするためのものであ
る。
【００１４】図中５は液状封止材であり面状体３にダイ
２３の上方から滴下され、硬化によりダイ２３やリ−ド
端子２２等を封止してパッケ−ジし、これらを周囲環境
から物理的、化学的に保護するためのものである。この
液状封止材５としては例えばエポキシ樹脂等の粘度が低
くて、流動性が大きい樹脂が用いられる。
２３の上方から滴下され、硬化によりダイ２３やリ−ド
端子２２等を封止してパッケ−ジし、これらを周囲環境
から物理的、化学的に保護するためのものである。この
液状封止材５としては例えばエポキシ樹脂等の粘度が低
くて、流動性が大きい樹脂が用いられる。
【００１５】続いてこのような半導体装置の製造方法に
ついて、図３に基づいて説明する。先ず（ａ）工程にお
いて、アイランド２１とリ−ド端子２２の裏面側にテ−
プ３を貼着する。この工程は、例えば既述のように打ち
抜きあるいはエッチングにより、アイランド２１とリ−
ド端子２２とが一体化された基板２０（図２参照）を用
い、この基板２０の裏面側にテ−プ３を接触させ、基板
２０側を例えば２００℃に加熱してテ−プ３を軟化し、
両者を圧着させることにより接着させる。
ついて、図３に基づいて説明する。先ず（ａ）工程にお
いて、アイランド２１とリ−ド端子２２の裏面側にテ−
プ３を貼着する。この工程は、例えば既述のように打ち
抜きあるいはエッチングにより、アイランド２１とリ−
ド端子２２とが一体化された基板２０（図２参照）を用
い、この基板２０の裏面側にテ−プ３を接触させ、基板
２０側を例えば２００℃に加熱してテ−プ３を軟化し、
両者を圧着させることにより接着させる。
【００１６】次に（ｂ）工程において、アイランド２１
にペ−スト剤２４を塗布し、この上にダイ２３を載置
し、例えば加圧することにより、アイランド２１にペ−
スト剤２４を介してダイ２３を接着させる。続いて加
熱、紫外線等によりキュアを行なった後、（ｃ）工程に
おいて、前記リ−ド端子２２の内端側（インナ−リ−ド
２２ａ）とダイ２３とをボンディングワイヤ２５により
接続する。
にペ−スト剤２４を塗布し、この上にダイ２３を載置
し、例えば加圧することにより、アイランド２１にペ−
スト剤２４を介してダイ２３を接着させる。続いて加
熱、紫外線等によりキュアを行なった後、（ｃ）工程に
おいて、前記リ−ド端子２２の内端側（インナ−リ−ド
２２ａ）とダイ２３とをボンディングワイヤ２５により
接続する。
【００１７】この後（ｄ）工程において、インナ−リ−
ド２２ａ上の所定の位置に、既述のようにテ−プにより
ダム４を形成し、続いて（ｅ）工程において液状封止材
５のポッティングを行なう。具体的には液状封止材５を
ダイ２３の上方からダム４の内側に滴下した後加熱し、
液状封止材５を硬化させて、ダイ２３、インナ−リ−ド
２２ａ等を封止する。こうして封止した後、基板の周縁
部を切り落とし、アイランド２１とリ−ド端子２２とを
切り離し、リ−ド端子の露出部分であるアウタ−リ−ド
２２ｂに外装メッキを施してフォ−ミングを行ない、こ
のようにして半導体装置が製造される。
ド２２ａ上の所定の位置に、既述のようにテ−プにより
ダム４を形成し、続いて（ｅ）工程において液状封止材
５のポッティングを行なう。具体的には液状封止材５を
ダイ２３の上方からダム４の内側に滴下した後加熱し、
液状封止材５を硬化させて、ダイ２３、インナ−リ−ド
２２ａ等を封止する。こうして封止した後、基板の周縁
部を切り落とし、アイランド２１とリ−ド端子２２とを
切り離し、リ−ド端子の露出部分であるアウタ−リ−ド
２２ｂに外装メッキを施してフォ−ミングを行ない、こ
のようにして半導体装置が製造される。
【００１８】このような半導体装置では、アイランド２
１とリ−ド端子２２の裏面側にテ−プ３を貼着し、アイ
ランド２１とリ−ド端子２２との間の間隔Ｓ１や、リ−
ド端子２２間の間隔Ｓ２をこのテ−プ３で覆うようにし
たので、従来パッケ−ジタイプの半導体装置では適用さ
れていなかったポッティング樹脂封止という技術を適用
することができる。即ちこのようなパッケ−ジタイプの
半導体装置では、ポッティング樹脂封止を行おうとして
も、使用される樹脂が液状であるため樹脂が前記間隔Ｓ
１，Ｓ２から漏れてしまい、封止を行うことができなか
ったが、テ−プ３をアイランド２１等の裏面に貼着し、
前記間隔Ｓ１，Ｓ２を覆うようにしたので、液状封止材
５の液漏れをテ−プ３で防止することができ、これによ
りポッティング樹脂封止を行うことができる。
１とリ−ド端子２２の裏面側にテ−プ３を貼着し、アイ
ランド２１とリ−ド端子２２との間の間隔Ｓ１や、リ−
ド端子２２間の間隔Ｓ２をこのテ−プ３で覆うようにし
たので、従来パッケ−ジタイプの半導体装置では適用さ
れていなかったポッティング樹脂封止という技術を適用
することができる。即ちこのようなパッケ−ジタイプの
半導体装置では、ポッティング樹脂封止を行おうとして
も、使用される樹脂が液状であるため樹脂が前記間隔Ｓ
１，Ｓ２から漏れてしまい、封止を行うことができなか
ったが、テ−プ３をアイランド２１等の裏面に貼着し、
前記間隔Ｓ１，Ｓ２を覆うようにしたので、液状封止材
５の液漏れをテ−プ３で防止することができ、これによ
りポッティング樹脂封止を行うことができる。
【００１９】また液状封止材５の液漏れを樹脂製のテ−
プ３で防止するようにしたので、次のような利点が得ら
れる。即ち基板２０を加熱してテ−プ３に圧着させるよ
うにすれば、テ−プ３が軟化して接着されるので、とく
に接着剤等を用いなくても両者の接着を容易に行うこと
ができる。
プ３で防止するようにしたので、次のような利点が得ら
れる。即ち基板２０を加熱してテ−プ３に圧着させるよ
うにすれば、テ−プ３が軟化して接着されるので、とく
に接着剤等を用いなくても両者の接着を容易に行うこと
ができる。
【００２０】また微視的には、リ−ド端子２２自体の表
面に凹凸があり、アイランド２１とリ−ド端子２２との
間やリ−ド端子２２間に間隔Ｓ１，Ｓ２があるため、こ
れらは面一ではない。従って柔軟な面状体例えば樹脂製
のテ−プを用いればアイランド２１及びインナ−リ−ド
２２ａの表面に山谷があってもこれら面に一様に密着さ
せることができ、封止剤の液漏れを確実に防止できる。
さらにこのような半導体装置では、片面封止型となるた
めパッケ−ジの薄型化を図ることができるが、薄膜状の
面状体を用いることにより、さらに薄型化を図ることが
できる。
面に凹凸があり、アイランド２１とリ−ド端子２２との
間やリ−ド端子２２間に間隔Ｓ１，Ｓ２があるため、こ
れらは面一ではない。従って柔軟な面状体例えば樹脂製
のテ−プを用いればアイランド２１及びインナ−リ−ド
２２ａの表面に山谷があってもこれら面に一様に密着さ
せることができ、封止剤の液漏れを確実に防止できる。
さらにこのような半導体装置では、片面封止型となるた
めパッケ−ジの薄型化を図ることができるが、薄膜状の
面状体を用いることにより、さらに薄型化を図ることが
できる。
【００２１】このように本発明の半導体装置では、従来
のトランスファ−モ−ルド法で必要であったモ−ルド金
型が不要となり、半導体チップの大きさの変更に柔軟に
対処できる。即ち半導体装置の外形が変更しても、新規
に高価なモ−ルド金型を作り直す必要はなく、このため
モ−ルド金型の制作に必要であったコストやモ−ルド金
型の制作期間が不要となる。この結果モ−ルド樹脂によ
る封止に比べて、製造コストを低減することができ、量
産体制までの期間も短縮される。
のトランスファ−モ−ルド法で必要であったモ−ルド金
型が不要となり、半導体チップの大きさの変更に柔軟に
対処できる。即ち半導体装置の外形が変更しても、新規
に高価なモ−ルド金型を作り直す必要はなく、このため
モ−ルド金型の制作に必要であったコストやモ−ルド金
型の制作期間が不要となる。この結果モ−ルド樹脂によ
る封止に比べて、製造コストを低減することができ、量
産体制までの期間も短縮される。
【００２２】またモ−ルド樹脂封止を行わなくてすむこ
とから、リ−ド端子のダウンセット形成が不要となる。
従ってリ−ド端子の製造工程において、ダウンセット形
成のためのダウンセット形成金型が不要となり、ダウン
セット形成のための作業も不要となるので、リ−ド端子
の製造コストが低減する。このため半導体装置全体とし
て製造コストが低減する。
とから、リ−ド端子のダウンセット形成が不要となる。
従ってリ−ド端子の製造工程において、ダウンセット形
成のためのダウンセット形成金型が不要となり、ダウン
セット形成のための作業も不要となるので、リ−ド端子
の製造コストが低減する。このため半導体装置全体とし
て製造コストが低減する。
【００２３】さらに本発明の半導体装置の製造方法で
は、従来のトランスファ−モ−ルド工程をポッティング
工程に変えただけであり、ポッティング工程の前後の工
程は従来と変わらず、またリ−ド端子もダウンセット形
成が不要となる他は、従来のものと変わらない。このた
め従来のＱＦＰ型半導体装置の組立工程をそのまま適用
することができ、既存の設備を使用することができる。
は、従来のトランスファ−モ−ルド工程をポッティング
工程に変えただけであり、ポッティング工程の前後の工
程は従来と変わらず、またリ−ド端子もダウンセット形
成が不要となる他は、従来のものと変わらない。このた
め従来のＱＦＰ型半導体装置の組立工程をそのまま適用
することができ、既存の設備を使用することができる。
【００２４】以上において、本発明の半導体装置では、
液状封止材の液流れを防止するダムをテ−プにて形成す
る代わりに、例えば粘度の高いエポキシ樹脂を滴下する
ことにより形成するようにしてもよい。なおポッティン
グ工程では、必ずしもダムの形成を必要とするものでは
ない。
液状封止材の液流れを防止するダムをテ−プにて形成す
る代わりに、例えば粘度の高いエポキシ樹脂を滴下する
ことにより形成するようにしてもよい。なおポッティン
グ工程では、必ずしもダムの形成を必要とするものでは
ない。
【００２５】
【発明の効果】本発明によれば、金型を用いずに半導体
チップ支持基板とリ−ド端子の内端側とを液状封止材の
硬化により封止できるため、半導体装置の製造コストが
低減する。
チップ支持基板とリ−ド端子の内端側とを液状封止材の
硬化により封止できるため、半導体装置の製造コストが
低減する。
【図１】本発明の実施の一形態に係る半導体装置を示す
断面図である。
断面図である。
【図２】本発明の実施の一形態に係る半導体装置の製造
工程の一部を示す斜視図である。
工程の一部を示す斜視図である。
【図３】本発明の半導体装置の製造方法の一例を示す製
造工程図である。
造工程図である。
【図４】従来の半導体装置の製造工程を示す工程図であ
る。
る。
【図５】トランスファ−モ−ルド法を説明するための工
程図である。
程図である。
２１ アイランド ２２ リ−ド端子 ２２ａ インナ−リ−ド ２３ ダイ ２５ ボンディングワイヤ ３ 面状体 ４ ダム ５ 液状封止材
Claims (3)
- 【請求項１】 半導体チップ支持基板の周囲に間隔を介
して複数のリ−ド端子が設けられ、前記半導体チップ支
持基板上に搭載された半導体チップと前記リ−ド端子の
内端側とが導電路により接続された半導体装置におい
て、 前記半導体チップ支持基板とリ−ド端子の内端側は、柔
軟性のある面状体の一面側に接着して設けられると共
に、当該面状体の一面側から供給された液状封止材の硬
化により封止され、 前記面状体は前記半導体チップ支持基板の周囲の間隔か
らの液状封止材の液漏れを防ぐものであることを特徴と
する半導体装置。 - 【請求項２】 面状体を加熱により軟化させて、半導体
チップ支持基板とリ−ド端子の内端側とに接着させるこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項３】 基板の一部を取り除くことにより、半導
体チップ支持基板の周囲に間隔を介して複数のリ−ド端
子が設けられた基板を用い、前記半導体チップ支持基板
上に搭載された半導体チップと前記リ−ド端子の内端側
とを導電路により接続し、半導体チップとリ−ド端子の
内端側を液状封止材により封止した後、半導体チップ支
持基板とリ−ド端子とを切り離す工程を含む半導体装置
の製造方法において、 前記半導体チップ支持基板とリ−ド端子の内端側とを、
柔軟性のある面状体の一面側に接着する工程と、 前記面状体の一面側から液状封止材を供給し、この面状
体により前記半導体チップ支持基板の周囲の間隔からの
液状封止材の液漏れを防いで、前記半導体チップとリ−
ド端子の内端側とを封止する工程と、を含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8131225A JPH09293806A (ja) | 1996-04-26 | 1996-04-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8131225A JPH09293806A (ja) | 1996-04-26 | 1996-04-26 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09293806A true JPH09293806A (ja) | 1997-11-11 |
Family
ID=15052963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8131225A Pending JPH09293806A (ja) | 1996-04-26 | 1996-04-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09293806A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007037221A1 (ja) * | 2005-09-27 | 2007-04-05 | Sony Chemical & Information Device Corporation | 機能素子パッケージ及びその製造方法 |
| WO2026018399A1 (ja) * | 2024-07-18 | 2026-01-22 | Ａｓｔｅｍｏ株式会社 | 半導体モジュール、半導体モジュールの製造方法 |
-
1996
- 1996-04-26 JP JP8131225A patent/JPH09293806A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007037221A1 (ja) * | 2005-09-27 | 2007-04-05 | Sony Chemical & Information Device Corporation | 機能素子パッケージ及びその製造方法 |
| WO2026018399A1 (ja) * | 2024-07-18 | 2026-01-22 | Ａｓｔｅｍｏ株式会社 | 半導体モジュール、半導体モジュールの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1315605B1 (en) | Mold and method for encapsulating an electronic device | |
| US7741161B2 (en) | Method of making integrated circuit package with transparent encapsulant | |
| KR100859624B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3194917B2 (ja) | 樹脂封止方法 | |
| US7520052B2 (en) | Method of manufacturing a semiconductor device | |
| US7371618B2 (en) | Method of manufacturing wafer-level chip-size package and molding apparatus used in the method | |
| JP2001326238A (ja) | 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム | |
| JP3581814B2 (ja) | 樹脂封止方法及び樹脂封止装置 | |
| US7888179B2 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
| JPH07321139A (ja) | 半導体装置およびその製造方法 | |
| JP2003174124A (ja) | 半導体装置の外部電極形成方法 | |
| TW200816420A (en) | Sensor-type package structure and fabrication method thereof | |
| CN101425469A (zh) | 使用大尺寸面板的半导体构装方法 | |
| US6905910B1 (en) | Method of packaging an optical sensor | |
| JP3522177B2 (ja) | 半導体装置の製造方法 | |
| JP3879823B2 (ja) | 薄型半導体装置のモールド方法及びそのモールド金型 | |
| JP2000176967A (ja) | 樹脂封止装置 | |
| KR100220709B1 (ko) | 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지 | |
| JPH1092856A (ja) | チップサイズパッケージの樹脂封止方法及び樹脂封止装置 | |
| JP3729992B2 (ja) | 半導体装置の製造方法およびそれに使用されるテープキャリア | |
| JP2002110884A (ja) | リードフレーム積層物 | |
| JP3970671B2 (ja) | 半導体装置の製造方法 | |
| CN213184260U (zh) | 一种芯片的封装结构 | |
| WO2013037188A1 (en) | Pre-encapsulated islandless lead frame structures and manufacturing method | |
| JP4035240B2 (ja) | チップサイズパッケージの樹脂封止方法及び樹脂封止装置 |