JPH09293987A - 混成集積回路パッケージ - Google Patents

混成集積回路パッケージ

Info

Publication number
JPH09293987A
JPH09293987A JP8105495A JP10549596A JPH09293987A JP H09293987 A JPH09293987 A JP H09293987A JP 8105495 A JP8105495 A JP 8105495A JP 10549596 A JP10549596 A JP 10549596A JP H09293987 A JPH09293987 A JP H09293987A
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
circuit package
signal line
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8105495A
Other languages
English (en)
Inventor
Fumiaki Tsuji
文明 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8105495A priority Critical patent/JPH09293987A/ja
Publication of JPH09293987A publication Critical patent/JPH09293987A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/261—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions
    • H10W42/276—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions the arrangements being on an external surface of the package, e.g. on the outer surface of an encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】ノイズ・クロストーク対策が必要な信号ライン
を他のラインと分離独立した立体配線することによっ
て、ノイズ・クロストーク特性の向上を図る。 【解決手段】パッケージ内部の配線基板２の上に搭載し
た半導体ＩＣチップ３の電極の内、ノイズ・クロストー
ク対策が必要な信号ラインは、パッケージ上面に設けた
信号ライン外部接続用端子４に配線接続し、特にノイズ
・クロストーク対策が必要でない他の電極は、パッケー
ジ底面の外部接続用端子５に配線接続する。これによ
り、信号ラインの独立配線ができ、ノイズ・クロストー
ク特性の向上が図られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は混成集積回路パッケ
ージに関し、特にＥＭＩ（Ｅｌｅｃｔｒｏ ｍａｇｎｅ
ｔｉｃ ｉｎｔｅｒｆｅｒｆｅｒｅｃｅ）対策ＬＣＣ
（Ｌｅａｄｌｅｓｓｃｈｉｐ ｃａｒｒｉｅｒ）パッケ
ージの端子設置構造を有する混成集積回路パッケージに
関する。
【０００２】
【従来の技術】従来のＥＭＩ対策ＬＣＣパッケージの端
子設置構造を有する混成集積回路パッケージ（以下、混
成集積回路パッケージと記す）は図２に示すように、シ
ールド膜１の内部の配線基板２の上に搭載された半導体
ＩＣチップ３の電極は、信号ラインを含め全てがパッケ
ージ底面の同一面に設けられた外部接続用端子５に配線
接続された構造を有している。
【０００３】
【発明が解決しようとする課題】この従来の混成集積回
路パッケージでは、マザーボード上の配線パターンは同
一面上に形成しなければならないため、信号ラインが他
のラインからの影響を受け易く、ノイズ・クロストーク
特性が悪化するという問題点があった。
【０００４】一般に、混成集積回路の端子や配線は、同
一平面上に形成されるため配線間の信号干渉を生じやす
い。また、混成集積回路の端子に接続される外部配線に
おいても同様に同一平面上で、かつ長い配線が必要とな
るため、配線間での信号干渉が大きな問題となってい
る。
【０００５】さらに、このような混成集積回路の外部配
線と端子部を単独で完全シールドすることは困難である
ため、配線間干渉だけではなく外部電磁ノイズも受けや
すいという欠点も有している。
【０００６】本発明は、配線や端子の中でも、特に重要
な信号ラインを混成集積回路の内部配線だけではなく、
外部電極（端子）部も含めてほぼ完全に独立シールドす
る目的でなされたものである。また、この外部電極から
引き出される配線にシールド線を用いることで、混成集
積回路外部配線についても良好なシールド効果を得るこ
とを目的とする。
【０００７】
【課題を解決するための手段】本発明の混成集積回路パ
ッケージは、所定の信号ライン外部接続用端子を他のラ
インの外部接続用端子とは別に独立形成したことを特徴
とする。
【０００８】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
【０００９】図１は本発明の一実施の形態の混成集積回
路パッケージの断面図である。本発明の第１の実施の形
態の混成集積回路パッケージの構造は、図１に示すよう
に、パッケージ外面全体に導体からなるシールド膜１を
有し、その内部の配線基板２の上に半導体ＩＣチップ３
が搭載されている。この半導体ＩＣチップ３の電極の
内、ノイズ・クロストーク対策が必要な信号ラインにつ
いては、パッケージ上面に設けられた信号ライン外部接
続用端子４に配線接続し、特にノイズ・クロストーク対
策が必要でない他のラインは、パッケージ底面に設けら
れた一般の外部接続用端子５に配線接続されている。こ
れにより立体配線が可能となり、重要な信号ラインのノ
イズ・クロストーク特性を向上させる効果が得られる。
【００１０】この構造の混成集積回路パッケージは、多
層プリント配線板の一部をざぐり、半導体ＩＣチップ３
を搭載するキャビティを形成し、このキャビティ内に半
導体ＩＣチップ３を搭載し電気的接続完了後、エポキシ
等の封止樹脂６で密封封入したものである。ここで、信
号ライン外部接続用端子４は、プリント基板形成時にス
ルーホールにて形成されたもので、半導体ＩＣチップ３
搭載部分のざぐり時にこの部位を避けて削ったために形
成されたものである。混成集積回路内部配線で、信号ラ
イン外部接続用端子４は、任意の位置に形成することが
できるため、外の信号ラインと同一平面上に形成される
パターン部が極めて少くでき、また、そのパターン部の
シールドも容易に形成できることになる。さらに、信号
ライン外部接続用端子４の立体的に形成されたスルーホ
ール部分についてもキャビティの側面にめっきを施すこ
とによって、シールド効果を高めることができる。
【００１１】配線間の信号干渉は、その配線間に形成さ
れる静電容量に比例して大きくなる。従って、配線を接
近させる程、平行配線部位を長くする程信号干渉が大き
くなる。図１の構成では、この平行配線部位を極力少く
することと、配線間を近接させないようにしたものであ
る。
【００１２】前述のように、従来の混成集積回路の端子
や配線は同一平面上に形成されるため配線間の信号干渉
を生じやすい。また、外部接続用端子５に接続されてい
る外部配線においても同様に、同一平面上で、かつ長い
配線が必要となり、配線間の信号干渉を生じやすい。こ
のような問題に対し本発明は、信号干渉をできるだけ小
さくするため、配線や端子を分離配置することで混成集
積回路パッケージの内部配線や外部電極をほぼ完全にシ
ールドできる効果を有することになる。
【００１３】
【発明の効果】以上説明したように本発明は、ノイズ・
クロストーク対策が必要な半導体ＩＣチップの信号ライ
ンを、他のラインとほぼ完全に分離配線できるようにパ
ッケージ上面と底面にそれぞれの外部接続用端子を設け
たことにより、立体配線が可能になり、重要な信号ライ
ンのノイズ・クロストーク特性を向上させることができ
るという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施の形態の混成集積回路パッケー
ジの断面図である。
【図２】従来の混成集積回路パッケージの一例の断面図
である。
【符号の説明】
１ シールド膜 ２ 配線基板 ３ 半導体ＩＣチップ ４ 信号ライン外部接続用端子 ５ 外部接続用端子 ６ 封止樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 所定の信号ライン外部接続用端子を他の
    ラインの外部接続用端子とは別に独立形成したことを特
    徴とする混成集積回路パッケージ。
JP8105495A 1996-04-25 1996-04-25 混成集積回路パッケージ Pending JPH09293987A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8105495A JPH09293987A (ja) 1996-04-25 1996-04-25 混成集積回路パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8105495A JPH09293987A (ja) 1996-04-25 1996-04-25 混成集積回路パッケージ

Publications (1)

Publication Number Publication Date
JPH09293987A true JPH09293987A (ja) 1997-11-11

Family

ID=14409187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8105495A Pending JPH09293987A (ja) 1996-04-25 1996-04-25 混成集積回路パッケージ

Country Status (1)

Country Link
JP (1) JPH09293987A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179732A (ja) * 2004-12-24 2006-07-06 Hitachi Ltd 半導体パワーモジュール
US9001486B2 (en) 2005-03-01 2015-04-07 X2Y Attenuators, Llc Internally overlapped conditioners
US9019679B2 (en) 1997-04-08 2015-04-28 X2Y Attenuators, Llc Arrangement for energy conditioning
US9036319B2 (en) 1997-04-08 2015-05-19 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
CN111613614A (zh) * 2020-06-29 2020-09-01 青岛歌尔智能传感器有限公司 系统级封装结构和电子设备

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9019679B2 (en) 1997-04-08 2015-04-28 X2Y Attenuators, Llc Arrangement for energy conditioning
US9036319B2 (en) 1997-04-08 2015-05-19 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US9373592B2 (en) 1997-04-08 2016-06-21 X2Y Attenuators, Llc Arrangement for energy conditioning
JP2006179732A (ja) * 2004-12-24 2006-07-06 Hitachi Ltd 半導体パワーモジュール
US9001486B2 (en) 2005-03-01 2015-04-07 X2Y Attenuators, Llc Internally overlapped conditioners
CN111613614A (zh) * 2020-06-29 2020-09-01 青岛歌尔智能传感器有限公司 系统级封装结构和电子设备

Similar Documents

Publication Publication Date Title
JP4178880B2 (ja) モジュール部品
JP3415362B2 (ja) インピーダンス制御相互連結装置
US6603193B2 (en) Semiconductor package
JPH065847A (ja) 半導体パワーモジュール
KR100600202B1 (ko) 저인덕턴스집적회로패키지
US6847115B2 (en) Packaged semiconductor device for radio frequency shielding
JP2007129176A (ja) 電磁波シールドを有するパッケージデバイス
JP2002057268A (ja) 半導体集積回路装置、電気回路装置、電子機器及び制御機器
KR100663265B1 (ko) 다층 기판 및 그 제조 방법
JPH09293987A (ja) 混成集積回路パッケージ
US5616954A (en) Flat package for semiconductor IC
MXPA06009583A (es) Suministro optimizado de potencia para dispositivo de alto conteo de contactos de alta velocidad.
JP3082579B2 (ja) シールドケース
JPH0227836B2 (ja)
CN218514593U (zh) 一种具有隔绝杂讯功能的芯片封装结构
US20220310317A1 (en) Electronic component module
US11804425B2 (en) Electronic device and wiring board
KR100698570B1 (ko) 전자파 간섭을 감소시키는 패키지 디바이스
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
JP2867710B2 (ja) プラスチック・ピン・グリッド・アレイ
CN1938850A (zh) 最佳化至高速度、高接脚数装置的电力传输
US7838777B2 (en) Signal transmission structure, package structure and bonding method thereof
JP3640463B2 (ja) Ｍｍｉｃパッケージ
JP2800737B2 (ja) 半導体装置
KR20010059319A (ko) 수정 발진기의 전자파 간섭을 감소시키기 위한 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990202