JPH09305223A - 車載用電子制御ユニット - Google Patents
車載用電子制御ユニットInfo
- Publication number
- JPH09305223A JPH09305223A JP12083896A JP12083896A JPH09305223A JP H09305223 A JPH09305223 A JP H09305223A JP 12083896 A JP12083896 A JP 12083896A JP 12083896 A JP12083896 A JP 12083896A JP H09305223 A JPH09305223 A JP H09305223A
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- signal
- main cpu
- solenoid valve
- electronic control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 開発コスト及び製造コストの低減化及び小型
化が図れる車載用電子制御ユニットを提供する。 【解決手段】 予めサブＣＰＵ５２内のＲＯＭに記憶さ
れたチェックデータＸ１からＸｎを、通信線７７を介し
てそれらを順次サイクリックにメインＣＰＵ５１に送出
する。メインＣＰＵ５１では、予め決められた演算手順
で実行し、その結果データＹ１からＹｎを通信線７８を
介してサブＣＰＵ５２に送出する。次いで、サブＣＰＵ
５２内のＲＯＭに記憶された解Ｚ１からＺｎと、メイン
ＣＰＵ５１からの結果データＹ１からＹｎとを比較して
不一致であれば、メインＣＰＵ５１のＣＰＵコア６４が
異常であると判定して通信線５７を介してフェイルセー
フ処理信号をＯＲ回路５６に送出する。その結果、ＯＲ
回路５６は、フェイルセーフリレー５９をオフにし、警
告灯６０を点灯させる。
化が図れる車載用電子制御ユニットを提供する。 【解決手段】 予めサブＣＰＵ５２内のＲＯＭに記憶さ
れたチェックデータＸ１からＸｎを、通信線７７を介し
てそれらを順次サイクリックにメインＣＰＵ５１に送出
する。メインＣＰＵ５１では、予め決められた演算手順
で実行し、その結果データＹ１からＹｎを通信線７８を
介してサブＣＰＵ５２に送出する。次いで、サブＣＰＵ
５２内のＲＯＭに記憶された解Ｚ１からＺｎと、メイン
ＣＰＵ５１からの結果データＹ１からＹｎとを比較して
不一致であれば、メインＣＰＵ５１のＣＰＵコア６４が
異常であると判定して通信線５７を介してフェイルセー
フ処理信号をＯＲ回路５６に送出する。その結果、ＯＲ
回路５６は、フェイルセーフリレー５９をオフにし、警
告灯６０を点灯させる。
Description
【０００１】
【発明の属する技術の分野】本発明は、車載用電子制御
ユニット、特に被制御機器の制御確度を高めるためのフ
ェイルセーフ制御を行う車載用電子制御ユニットに関す
る。
ユニット、特に被制御機器の制御確度を高めるためのフ
ェイルセーフ制御を行う車載用電子制御ユニットに関す
る。
【０００２】
【従来の技術】フェイルセーフ制御は、制御系の誤動作
を検出した場合に、被制御機器を強制的に安全側に制御
するものである。
を検出した場合に、被制御機器を強制的に安全側に制御
するものである。
【０００３】例えば、アンチロック・ブレーキシステム
（以下、ＡＢＳという）用の電子制御ユニット（以下、
ＥＣＵという）は、車輪速度センサからのデータとこの
データから推定される車速とに基づいて車輪のロック開
始を検出したときに、ブレーキ圧を緩めて車輪のスリッ
プを防止することによりブレーキ作用を高めると共に車
両の安定性を維持して確実に停止できるようにするもの
である。このシステムにおいて、前述の通りシステム自
体の信頼性を高めることが重要である。
（以下、ＡＢＳという）用の電子制御ユニット（以下、
ＥＣＵという）は、車輪速度センサからのデータとこの
データから推定される車速とに基づいて車輪のロック開
始を検出したときに、ブレーキ圧を緩めて車輪のスリッ
プを防止することによりブレーキ作用を高めると共に車
両の安定性を維持して確実に停止できるようにするもの
である。このシステムにおいて、前述の通りシステム自
体の信頼性を高めることが重要である。
【０００４】そこで、従来のＥＣＵは、同一入力信号及
び同一クロック信号の基で同期して同じ演算処理を行う
二つの中央演算装置（以下、ＣＰＵという）を設け、こ
れら二つのＣＰＵの演算結果が一致したときのみＣＰＵ
の出力信号を用いて被制御機器の制御を行うことにより
信頼性を高めている。換言すれば、二重に装備されたＣ
ＰＵにおいて、一方のＣＰＵに対して他方のＣＰＵが冗
長回路の役目を担うことによってフェイルセーフ制御を
行うものである（例えば、特公平４−３１１２３号公
報）。
び同一クロック信号の基で同期して同じ演算処理を行う
二つの中央演算装置（以下、ＣＰＵという）を設け、こ
れら二つのＣＰＵの演算結果が一致したときのみＣＰＵ
の出力信号を用いて被制御機器の制御を行うことにより
信頼性を高めている。換言すれば、二重に装備されたＣ
ＰＵにおいて、一方のＣＰＵに対して他方のＣＰＵが冗
長回路の役目を担うことによってフェイルセーフ制御を
行うものである（例えば、特公平４−３１１２３号公
報）。
【０００５】しかしながら、この従来のＥＣＵは、上述
のように二重にＣＰＵを装備するのでコストが嵩むこと
になる。
のように二重にＣＰＵを装備するのでコストが嵩むこと
になる。
【０００６】そこで、上記従来のＥＣＵにおいて、二つ
のＣＰＵの各構成をメインＣＰＵとサブＣＰＵの関係に
したものがある。メインＣＰＵは本来の制御を行い、サ
ブＣＰＵは、メインＣＰＵの制御が正常に作動している
か否かを監視する。そのために、サブＣＰＵは、メイン
ＣＰＵの作動の監視に必要なロジックのみを有し、メイ
ンＣＰＵのそれよりも簡略化した演算処理を行う（例え
ば、特開平２−２９６５７０号公報）。
のＣＰＵの各構成をメインＣＰＵとサブＣＰＵの関係に
したものがある。メインＣＰＵは本来の制御を行い、サ
ブＣＰＵは、メインＣＰＵの制御が正常に作動している
か否かを監視する。そのために、サブＣＰＵは、メイン
ＣＰＵの作動の監視に必要なロジックのみを有し、メイ
ンＣＰＵのそれよりも簡略化した演算処理を行う（例え
ば、特開平２−２９６５７０号公報）。
【０００７】以下、メインＣＰＵとサブＣＰＵを有する
従来のＥＣＵを図１を参照しながらさらに詳しく説明す
る。ここに、図１は、従来の車載電子制御ユニットのブ
ロック図である。
従来のＥＣＵを図１を参照しながらさらに詳しく説明す
る。ここに、図１は、従来の車載電子制御ユニットのブ
ロック図である。
【０００８】図１において、車載用電子制御ユニット
（以下、ＥＣＵという）は、メインＣＰＵ１と、サブＣ
ＰＵ２とを備えている。
（以下、ＥＣＵという）は、メインＣＰＵ１と、サブＣ
ＰＵ２とを備えている。
【０００９】メインＣＰＵ１の入力は、車輪速度センサ
信号ＷＳを出力する車輪速度センサ３における一方の出
力に信号線４を介して接続されていると共に、メインＣ
ＰＵ１の出力は、信号線５を介してＯＲ回路６における
一方の入力に接続されている。
信号ＷＳを出力する車輪速度センサ３における一方の出
力に信号線４を介して接続されていると共に、メインＣ
ＰＵ１の出力は、信号線５を介してＯＲ回路６における
一方の入力に接続されている。
【００１０】サブＣＰＵ２の入力は、信号線７を介して
車輪速度センサ３における他の出力に接続されていると
共に、サブＣＰＵ２の出力は、信号線２５を介してＯＲ
回路６における他方の入力に接続されている。ＯＲ回路
６の出力は、通信線１１を介してフェイルセーフリレー
８及び警告灯９に接続されている。フェイルセーフリレ
ー８は、その作動により後述するソレノイドバルブ１０
への電源供給を絶ち、警告灯９は後述するＡＢＳ制御異
常を表示し、運転者に警告する。
車輪速度センサ３における他の出力に接続されていると
共に、サブＣＰＵ２の出力は、信号線２５を介してＯＲ
回路６における他方の入力に接続されている。ＯＲ回路
６の出力は、通信線１１を介してフェイルセーフリレー
８及び警告灯９に接続されている。フェイルセーフリレ
ー８は、その作動により後述するソレノイドバルブ１０
への電源供給を絶ち、警告灯９は後述するＡＢＳ制御異
常を表示し、運転者に警告する。
【００１１】メインＣＰＵ１は記憶手段１２を有する。
記憶手段１２は、メインＣＰＵ１が処理する演算論理等
のプログラムを格納している。
記憶手段１２は、メインＣＰＵ１が処理する演算論理等
のプログラムを格納している。
【００１２】メインＣＰＵ１はプログラム演算を司るＣ
ＰＵコア１３を備えている。ＣＰＵコア１３は、車輪速
度センサ３からの車輪速度センサ信号ＷＳのフィルタリ
ング等の処理をすると共にそれに基づいて車体速度信号
ＶＳを演算する車輪速度センサ信号処理部１４と、車輪
速度センサ信号ＷＳと車体速度信号ＶＳとに基づいてＡ
ＢＳ制御を司るＡＢＳ制御部１５と、ＡＢＳ制御部１５
からの制御信号に基づいてソレノイドバルブ１０の制御
を司るソレノイドバルブ制御部１６とを含む。メインＣ
ＰＵ１の出力は通信線１７を介してソレノイドバルブ１
０に接続されている。ここに、ソレノイドバルブ１０は
ソレノイドバルブ制御部１６からの制御信号に基づいて
ブレーキ圧の調節を行う。ソレノイドバルブ１０の出力
状態は通信線１８、１９を介して夫々メインＣＰＵ１及
びサブＣＰＵ２に送信される。
ＰＵコア１３を備えている。ＣＰＵコア１３は、車輪速
度センサ３からの車輪速度センサ信号ＷＳのフィルタリ
ング等の処理をすると共にそれに基づいて車体速度信号
ＶＳを演算する車輪速度センサ信号処理部１４と、車輪
速度センサ信号ＷＳと車体速度信号ＶＳとに基づいてＡ
ＢＳ制御を司るＡＢＳ制御部１５と、ＡＢＳ制御部１５
からの制御信号に基づいてソレノイドバルブ１０の制御
を司るソレノイドバルブ制御部１６とを含む。メインＣ
ＰＵ１の出力は通信線１７を介してソレノイドバルブ１
０に接続されている。ここに、ソレノイドバルブ１０は
ソレノイドバルブ制御部１６からの制御信号に基づいて
ブレーキ圧の調節を行う。ソレノイドバルブ１０の出力
状態は通信線１８、１９を介して夫々メインＣＰＵ１及
びサブＣＰＵ２に送信される。
【００１３】サブＣＰＵ２は、メインＣＰＵ１を含めた
システムを監視するマイクロプロセッサである。サブＣ
ＰＵ２は、ＣＰＵコア１３に対応するＣＰＵコア２０を
備えている。ＣＰＵコア２０は、ＣＰＵコア１３に含ま
れる車輪速度センサ信号処理部１４、ＡＢＳ制御部１５
及びソレノイドバルブ制御部１６に、夫々対応する車輪
速度センサ信号処理部１４’、ＡＢＳ部分制御部２１及
びソレノイドバルブ監視部２２を有する。
システムを監視するマイクロプロセッサである。サブＣ
ＰＵ２は、ＣＰＵコア１３に対応するＣＰＵコア２０を
備えている。ＣＰＵコア２０は、ＣＰＵコア１３に含ま
れる車輪速度センサ信号処理部１４、ＡＢＳ制御部１５
及びソレノイドバルブ制御部１６に、夫々対応する車輪
速度センサ信号処理部１４’、ＡＢＳ部分制御部２１及
びソレノイドバルブ監視部２２を有する。
【００１４】車輪速度センサ信号処理部１４’は、メイ
ンＣＰＵ１の車輪速度センサ信号処理部１４と同じであ
る。ＡＢＳ部分制御部２１は、ＣＰＵ１のＡＢＳ制御部
１５の作動の監視に必要な演算処理のみを行い、ＡＢＳ
制御は行わない。及びソレノイドバルブ監視部２２は、
ソレノイドバルブ１０の監視のみを行い、ソレノイドバ
ルブ１０の制御は行わない。
ンＣＰＵ１の車輪速度センサ信号処理部１４と同じであ
る。ＡＢＳ部分制御部２１は、ＣＰＵ１のＡＢＳ制御部
１５の作動の監視に必要な演算処理のみを行い、ＡＢＳ
制御は行わない。及びソレノイドバルブ監視部２２は、
ソレノイドバルブ１０の監視のみを行い、ソレノイドバ
ルブ１０の制御は行わない。
【００１５】メインＣＰＵ１及びサブＣＰＵ２は、互い
のデータの送出・受信のために通信線２３、２４を介し
て接続されている。
のデータの送出・受信のために通信線２３、２４を介し
て接続されている。
【００１６】以下、図１の従来の車載電子制御ユニット
の作動を説明する。
の作動を説明する。
【００１７】まず、車輪速度センサ３から同じ車輪速度
センサ信号ＷＳが通信線４、７を介して夫々メインＣＰ
Ｕ１とサブＣＰＵ２とに入力される。
センサ信号ＷＳが通信線４、７を介して夫々メインＣＰ
Ｕ１とサブＣＰＵ２とに入力される。
【００１８】次いで、メインＣＰＵ１は、記憶手段１２
に格納された演算論理を使用して以下の処理を行う。
に格納された演算論理を使用して以下の処理を行う。
【００１９】車輪速度センサ信号処理部１４では、車輪
速度センサ３からの車輪速度センサ信号ＷＳを処理す
る。この過程で、車輪速度センサ３の異常を判定した場
合は、通信線５を介してＯＲ回路６にフェイルセーフ処
理信号を送出する。
速度センサ３からの車輪速度センサ信号ＷＳを処理す
る。この過程で、車輪速度センサ３の異常を判定した場
合は、通信線５を介してＯＲ回路６にフェイルセーフ処
理信号を送出する。
【００２０】ＡＢＳ制御部１５では、車輪速度センサ信
号処理部１４で処理された車輪速度センサ信号ＷＳと、
当該信号から推定された車体速度信号ＶＳとに基づいて
ＡＢＳ制御に関する演算を行う。この過程でＡＢＳ制御
部１５の作動に関する異常を判別した場合は、通信線５
を介してＯＲ回路６にフェイルセーフ処理信号を送出す
る。
号処理部１４で処理された車輪速度センサ信号ＷＳと、
当該信号から推定された車体速度信号ＶＳとに基づいて
ＡＢＳ制御に関する演算を行う。この過程でＡＢＳ制御
部１５の作動に関する異常を判別した場合は、通信線５
を介してＯＲ回路６にフェイルセーフ処理信号を送出す
る。
【００２１】ソレノイドバルブ制御部１６では、ＡＢＳ
制御部１５の演算結果及び後述するソレノイドバルブ１
０からの応答結果に基づいてソレノイドバルブ１０の駆
動制御を行うべく通信線１７を介してソレノイドバルブ
１０に制御信号を送出する。この過程でソレノイドバル
ブ１０の制御に関する異常を判別した場合は、通信線５
を介してＯＲ回路６にフェイルセーフ処理信号を送出す
る。
制御部１５の演算結果及び後述するソレノイドバルブ１
０からの応答結果に基づいてソレノイドバルブ１０の駆
動制御を行うべく通信線１７を介してソレノイドバルブ
１０に制御信号を送出する。この過程でソレノイドバル
ブ１０の制御に関する異常を判別した場合は、通信線５
を介してＯＲ回路６にフェイルセーフ処理信号を送出す
る。
【００２２】ソレノイドバルブ１０は、ソレノイド制御
部１６からの制御信号に基づいてブレーキ圧の調節を行
い、その応答結果としての作動状態を通信線１８、１９
を介して夫々メインＣＰＵ１及びサブＣＰＵ２に送出す
る。
部１６からの制御信号に基づいてブレーキ圧の調節を行
い、その応答結果としての作動状態を通信線１８、１９
を介して夫々メインＣＰＵ１及びサブＣＰＵ２に送出す
る。
【００２３】ＯＲ回路６は、車輪速度センサ信号処理部
１４、ＡＢＳ制御部１５及びソレノイドバルブ制御部１
６の夫々からのフェイルセーフ処理信号に基づいて通信
線１１を介してフェイルセーフリレー８及び警告灯９を
作動させる。
１４、ＡＢＳ制御部１５及びソレノイドバルブ制御部１
６の夫々からのフェイルセーフ処理信号に基づいて通信
線１１を介してフェイルセーフリレー８及び警告灯９を
作動させる。
【００２４】一方、サブＣＰＵ２では、以下の処理が行
われる。
われる。
【００２５】車輪速度センサ信号処理部１４’では、車
輪速度センサ３からの車輪速度センサ信号ＷＳを処理す
る。この過程で、車輪速度センサ３の異常を判定した場
合は、通信線２５を介してＯＲ回路６にフェイルセーフ
処理信号を送出する。これらの処理は、ＣＰＵ１の車輪
速度センサ信号処理部１４と同様であり、冗長回路を構
成する。
輪速度センサ３からの車輪速度センサ信号ＷＳを処理す
る。この過程で、車輪速度センサ３の異常を判定した場
合は、通信線２５を介してＯＲ回路６にフェイルセーフ
処理信号を送出する。これらの処理は、ＣＰＵ１の車輪
速度センサ信号処理部１４と同様であり、冗長回路を構
成する。
【００２６】ＡＢＳ部分制御部２１では、通信線２３、
２４を介してＣＰＵ１とデータの通信を行うことによ
り、車輪速度センサ信号処理部１４で処理された車輪速
度センサ信号ＷＳと、当該信号ＷＳから推定された車体
速度信号ＶＳとに基づいてＡＢＳ制御部１５の作動の監
視に必要な演算処理を行い、当該演算処理された結果
と、ＣＰＵ１におけるＡＢＳ制御部１５において演算処
理された結果とで、両者が一致するか否かを照合する。
不一致の場合は、通信線２５を介してＯＲ回路６にフェ
イルセーフ処理信号を送出する。
２４を介してＣＰＵ１とデータの通信を行うことによ
り、車輪速度センサ信号処理部１４で処理された車輪速
度センサ信号ＷＳと、当該信号ＷＳから推定された車体
速度信号ＶＳとに基づいてＡＢＳ制御部１５の作動の監
視に必要な演算処理を行い、当該演算処理された結果
と、ＣＰＵ１におけるＡＢＳ制御部１５において演算処
理された結果とで、両者が一致するか否かを照合する。
不一致の場合は、通信線２５を介してＯＲ回路６にフェ
イルセーフ処理信号を送出する。
【００２７】ソレノイドバルブ監視部２２では、ソレノ
イドバルブ１０の作動状態を監視し、異常があれば通信
線２５を介してＯＲ回路６にフェイルセーフ処理信号を
送出する。
イドバルブ１０の作動状態を監視し、異常があれば通信
線２５を介してＯＲ回路６にフェイルセーフ処理信号を
送出する。
【００２８】ＯＲ回路６は、ＣＰＵ２の車輪速度センサ
信号処理部１４’、ＡＢＳ部分制御部２１及びソレノイ
ドバルブ監視部２２の夫々からのフェイルセーフ処理信
号に基づいて通信線２５を介してフェイルセーフリレー
８及び警告灯９を作動させる。また、メインＣＰＵ１
は、上述の各フェイルセーフ処理の場合は、通信線１７
を介してソレノイドバルブ１０に出力禁止信号を送出
し、ソレノイドバルブ１０をオフにする。
信号処理部１４’、ＡＢＳ部分制御部２１及びソレノイ
ドバルブ監視部２２の夫々からのフェイルセーフ処理信
号に基づいて通信線２５を介してフェイルセーフリレー
８及び警告灯９を作動させる。また、メインＣＰＵ１
は、上述の各フェイルセーフ処理の場合は、通信線１７
を介してソレノイドバルブ１０に出力禁止信号を送出
し、ソレノイドバルブ１０をオフにする。
【００２９】
【発明が解決しようとする課題】上記図１のＥＣＵによ
れば、サブＣＰＵ２は、メインＣＰＵ１の作動の監視の
ために、メインＣＰＵ１ほどではないが複雑な演算処理
を行う本来的なＣＰＵを必要とする。上記従来技術にお
いては、電子制御ユニットとしての、プロセッサ、ＲＯ
Ｍ、ＲＡＭ、ケーシング等のハード構成に関して、サブ
ＣＰＵ２は、２ＣＰＵ構成の場合と同様にメインＣＰＵ
１と変わるところがない。それ故、メインＣＰＵ１にお
いて、ＡＢＳ、燃料噴射制御システム（以下、ＥＦＩと
いう）、トラクション・コントロールシステム（以下、
ＴＣＳという）のような制御対象が変わったときに、サ
ブＣＰＵ２もメインＣＰＵ１の仕様に合わせて演算処理
ロジックを変更する必要がある。
れば、サブＣＰＵ２は、メインＣＰＵ１の作動の監視の
ために、メインＣＰＵ１ほどではないが複雑な演算処理
を行う本来的なＣＰＵを必要とする。上記従来技術にお
いては、電子制御ユニットとしての、プロセッサ、ＲＯ
Ｍ、ＲＡＭ、ケーシング等のハード構成に関して、サブ
ＣＰＵ２は、２ＣＰＵ構成の場合と同様にメインＣＰＵ
１と変わるところがない。それ故、メインＣＰＵ１にお
いて、ＡＢＳ、燃料噴射制御システム（以下、ＥＦＩと
いう）、トラクション・コントロールシステム（以下、
ＴＣＳという）のような制御対象が変わったときに、サ
ブＣＰＵ２もメインＣＰＵ１の仕様に合わせて演算処理
ロジックを変更する必要がある。
【００３０】よって、図１の従来技術の電子制御ユニッ
トは、コストが２ＣＰＵ構成の場合より低減できるとは
いえ、その低減の程度は少ない。
トは、コストが２ＣＰＵ構成の場合より低減できるとは
いえ、その低減の程度は少ない。
【００３１】本発明の目的は、開発コスト及び製造コス
トの低減化及び小型化が図れる車載用電子制御ユニット
を提供することにある。
トの低減化及び小型化が図れる車載用電子制御ユニット
を提供することにある。
【００３２】
【課題を解決するための手段】前述の目的を達成するた
めに、請求項１の車載用電子制御ユニットは、第１の記
憶手段に記憶されている演算論理に従って外部センサか
らの情報を演算処理し、この演算処理された結果をアク
チュエータに出力するマイクロプロセッサを備える車載
用電子制御ユニットにおいて、互いにデータを送受信す
べく前記マイクロプロセッサに接続されており、かつ前
記マイクロプロセッサの作動を監視する監視手段を備え
ており、前記監視手段は、前記マイクロプロセッサを検
査するためのチェックデータ及び前記チェックデータか
ら定まる解を予め記憶する第２の記憶手段と、前記チェ
ックデータに基づく前記マイクロプロセッサの演算処理
の結果及び前記予め記憶された解を照合し、当該演算処
理の結果と前記予め記憶された解とが不一致の場合に前
記マイクロプロセッサが異常であると判定する判定手段
とを備えることを特徴とする。
めに、請求項１の車載用電子制御ユニットは、第１の記
憶手段に記憶されている演算論理に従って外部センサか
らの情報を演算処理し、この演算処理された結果をアク
チュエータに出力するマイクロプロセッサを備える車載
用電子制御ユニットにおいて、互いにデータを送受信す
べく前記マイクロプロセッサに接続されており、かつ前
記マイクロプロセッサの作動を監視する監視手段を備え
ており、前記監視手段は、前記マイクロプロセッサを検
査するためのチェックデータ及び前記チェックデータか
ら定まる解を予め記憶する第２の記憶手段と、前記チェ
ックデータに基づく前記マイクロプロセッサの演算処理
の結果及び前記予め記憶された解を照合し、当該演算処
理の結果と前記予め記憶された解とが不一致の場合に前
記マイクロプロセッサが異常であると判定する判定手段
とを備えることを特徴とする。
【００３３】請求項２の車載用電子制御ユニットは、請
求項１の車載用電子制御ユニットにおいて、前記監視手
段が、異常判定時には前記アクチュエータの作動を禁止
するための信号を出力すべく構成されると共に、前記監
視手段にアクチュエータ側で判別された異常を示す信号
が入力されることことを特徴とする。
求項１の車載用電子制御ユニットにおいて、前記監視手
段が、異常判定時には前記アクチュエータの作動を禁止
するための信号を出力すべく構成されると共に、前記監
視手段にアクチュエータ側で判別された異常を示す信号
が入力されることことを特徴とする。
【００３４】請求項３の車載用電子制御ユニットは、請
求項１の車載用電子制御ユニットにおいて、前記監視手
段が、異常判定時には前記アクチュエータの作動を禁止
するための信号を出力すべく構成されると共に、前記監
視手段に前記外部センサ側で判別された異常を示す信号
が入力されることを特徴とする。
求項１の車載用電子制御ユニットにおいて、前記監視手
段が、異常判定時には前記アクチュエータの作動を禁止
するための信号を出力すべく構成されると共に、前記監
視手段に前記外部センサ側で判別された異常を示す信号
が入力されることを特徴とする。
【００３５】請求項１の車載用電子制御ユニットによれ
ば、第２の記憶手段が、マイクロプロセッサを検査する
ためのチェックデータ及びこのチェックデータから定ま
る解を予め記憶し、判定手段が、該チェックデータに基
づくマイクロプロセッサの演算処理の結果及び該予め記
憶された解を照合し、該演算処理の結果と該予め記憶さ
れた解とが不一致の場合にマイクロプロセッサが異常で
あると判定するので、マイクロプロセッサを監視する監
視手段に監視用の演算機能を付加する必要をなくすこと
ができ、単に監視用のチェックデータ及びそれから定ま
る解を記憶すれば足りるものとできる。また、マイクロ
プロセッサの使用用途が異なっても、監視手段のハード
構成は共通にでき、種々の電子制御ユニットに対して汎
用性を持たせることができ、設計を含めた開発コスト及
び製造コストを低減できる。
ば、第２の記憶手段が、マイクロプロセッサを検査する
ためのチェックデータ及びこのチェックデータから定ま
る解を予め記憶し、判定手段が、該チェックデータに基
づくマイクロプロセッサの演算処理の結果及び該予め記
憶された解を照合し、該演算処理の結果と該予め記憶さ
れた解とが不一致の場合にマイクロプロセッサが異常で
あると判定するので、マイクロプロセッサを監視する監
視手段に監視用の演算機能を付加する必要をなくすこと
ができ、単に監視用のチェックデータ及びそれから定ま
る解を記憶すれば足りるものとできる。また、マイクロ
プロセッサの使用用途が異なっても、監視手段のハード
構成は共通にでき、種々の電子制御ユニットに対して汎
用性を持たせることができ、設計を含めた開発コスト及
び製造コストを低減できる。
【００３６】請求項２の車載用電子制御ユニットによれ
ば、マイクロプロセッサの監視に加えてアクチュエータ
の異常をも監視でき、異常時には監視手段によりアクチ
ュエータの作動を禁止できるようになる。
ば、マイクロプロセッサの監視に加えてアクチュエータ
の異常をも監視でき、異常時には監視手段によりアクチ
ュエータの作動を禁止できるようになる。
【００３７】請求項３の車載用電子制御ユニットによれ
ば、マイクロプロセッサの監視に加えて外部センサの異
常をも監視でき、異常時には監視手段によりアクチュエ
ータの作動を禁止できるようになる。
ば、マイクロプロセッサの監視に加えて外部センサの異
常をも監視でき、異常時には監視手段によりアクチュエ
ータの作動を禁止できるようになる。
【００３８】
【発明の実施の形態】以下、本発明を図面に示す好まし
い実施の形態を参照しながら詳述する。
い実施の形態を参照しながら詳述する。
【００３９】まず、図２を参照しながら本発明の第１の
実施の形態を説明する。ここに、図２は、本発明の車載
用電子制御ユニットの第１の実施の形態のブロック図で
ある。
実施の形態を説明する。ここに、図２は、本発明の車載
用電子制御ユニットの第１の実施の形態のブロック図で
ある。
【００４０】図２において、車載用電子制御ユニット
（ＥＣＵ）は、マイクロプロセッサとしてのメインＣＰ
Ｕ５１と、監視手段としてのサブＣＰＵ５２とを備えて
いる。
（ＥＣＵ）は、マイクロプロセッサとしてのメインＣＰ
Ｕ５１と、監視手段としてのサブＣＰＵ５２とを備えて
いる。
【００４１】メインＣＰＵ５１の入力は、車輪速度セン
サ信号ＷＳを出力する外部センサとしての車輪速度セン
サ５３の出力に信号線５４を介して接続されていると共
に、メインＣＰＵ５１の出力は、信号線５５を介してＯ
Ｒ回路５６における一方の入力に接続されている。
サ信号ＷＳを出力する外部センサとしての車輪速度セン
サ５３の出力に信号線５４を介して接続されていると共
に、メインＣＰＵ５１の出力は、信号線５５を介してＯ
Ｒ回路５６における一方の入力に接続されている。
【００４２】サブＣＰＵ５２の出力は、信号線５７を介
してＯＲ回路５６における他方の入力に接続されてい
る。ＯＲ回路５６の出力は、通信線５８を介してフェイ
ルセーフリレー５９及び警告灯６０が接続されている。
フェイルセーフリレー５９は、その作動により後述する
アクチュエータとしてのソレノイドバルブ６１への電源
供給を絶ち、警告灯６０は、後述するＡＢＳ制御異常を
表示し、運転者に警告する。
してＯＲ回路５６における他方の入力に接続されてい
る。ＯＲ回路５６の出力は、通信線５８を介してフェイ
ルセーフリレー５９及び警告灯６０が接続されている。
フェイルセーフリレー５９は、その作動により後述する
アクチュエータとしてのソレノイドバルブ６１への電源
供給を絶ち、警告灯６０は、後述するＡＢＳ制御異常を
表示し、運転者に警告する。
【００４３】メインＣＰＵ５１は、ＲＯＭで構成された
第１の記憶手段６３を有している。第１の記憶手段６３
は、メインＣＰＵ５１が処理する演算論理等のプログラ
ムを格納している。
第１の記憶手段６３を有している。第１の記憶手段６３
は、メインＣＰＵ５１が処理する演算論理等のプログラ
ムを格納している。
【００４４】メインＣＰＵ５１はプログラム演算を司る
ＣＰＵコア６４を備えている。ＣＰＵコア６４は、フィ
ルタリング等の処理を車輪速度センサ５３からの車輪速
度センサ信号ＷＳのフィルタリング等の処理をすると共
にそれに基づいて車体速度信号ＶＳ’を演算する車輪速
度センサ信号処理部６５と、車輪速度センサ信号ＷＳと
当該信号ＷＳから推定された車体速度信号ＶＳ’とに基
づいてＡＢＳ制御を司るＡＢＳ制御部６６と、ＡＢＳ制
御部６６からの制御信号に基づいてソレノイドバルブ６
１の制御を司るソレノイドバルブ制御部６７とを含む。
ＣＰＵコア６４を備えている。ＣＰＵコア６４は、フィ
ルタリング等の処理を車輪速度センサ５３からの車輪速
度センサ信号ＷＳのフィルタリング等の処理をすると共
にそれに基づいて車体速度信号ＶＳ’を演算する車輪速
度センサ信号処理部６５と、車輪速度センサ信号ＷＳと
当該信号ＷＳから推定された車体速度信号ＶＳ’とに基
づいてＡＢＳ制御を司るＡＢＳ制御部６６と、ＡＢＳ制
御部６６からの制御信号に基づいてソレノイドバルブ６
１の制御を司るソレノイドバルブ制御部６７とを含む。
【００４５】ＣＰＵ５１は、通信線７０、７１、７２、
７３を介して出力ＩＣ７４に接続されている。出力ＩＣ
７４は通信線７５、７６を介してソレノイドバルブ６１
に接続されている。
７３を介して出力ＩＣ７４に接続されている。出力ＩＣ
７４は通信線７５、７６を介してソレノイドバルブ６１
に接続されている。
【００４６】通信線７０は、出力ＩＣ７４から後述する
メインＣＰＵ５１へソレノイドバルブ６１のフェイル信
号を伝送するためのものであり、通信線７１はメインＣ
ＰＵ５１から出力ＩＣ７４への後述する出力禁止信号を
伝送するためのものである。通信線７２、７３は、ソレ
ノイドバルブ６１の駆動制御信号及びその駆動制御信号
に応答した作動状態を示す信号をクロック同期式の８ビ
ットシリアル通信するためのものである。
メインＣＰＵ５１へソレノイドバルブ６１のフェイル信
号を伝送するためのものであり、通信線７１はメインＣ
ＰＵ５１から出力ＩＣ７４への後述する出力禁止信号を
伝送するためのものである。通信線７２、７３は、ソレ
ノイドバルブ６１の駆動制御信号及びその駆動制御信号
に応答した作動状態を示す信号をクロック同期式の８ビ
ットシリアル通信するためのものである。
【００４７】出力ＩＣ７４は、通信線７２、７３を介し
てメインＣＰＵ５１からのソレノイドバルブ駆動制御信
号を８ビットシリアル通信により受信してソレノイドバ
ルブ６１を通信線７５を介して駆動制御し、その応答結
果としてのソレノイドバルブ６１の作動状態を示す信号
を通信線７３を介してメインＣＰＵ５１に返送する。こ
こに、ソレノイドバルブ６１は出力ＩＣ７４からの制御
信号に基づいてブレーキ圧の調節を行う。また、出力Ｉ
Ｃはソレノイドバルブ６１のオン故障、オフ故障、通信
線７２，７３によるシリアル通信の異常を判別可能であ
り、異常を判別した場合は通信線７０を介してフェイル
信号をメインＣＰＵ５１へ伝送する。
てメインＣＰＵ５１からのソレノイドバルブ駆動制御信
号を８ビットシリアル通信により受信してソレノイドバ
ルブ６１を通信線７５を介して駆動制御し、その応答結
果としてのソレノイドバルブ６１の作動状態を示す信号
を通信線７３を介してメインＣＰＵ５１に返送する。こ
こに、ソレノイドバルブ６１は出力ＩＣ７４からの制御
信号に基づいてブレーキ圧の調節を行う。また、出力Ｉ
Ｃはソレノイドバルブ６１のオン故障、オフ故障、通信
線７２，７３によるシリアル通信の異常を判別可能であ
り、異常を判別した場合は通信線７０を介してフェイル
信号をメインＣＰＵ５１へ伝送する。
【００４８】サブＣＰＵ５２は、メインＣＰＵ５１を含
めたシステムを監視するマイクロプロセッサである。ま
た、サブＣＰＵ５２は、メインＣＰＵ５１を監視する判
定手段としてのメインＣＰＵ監視部７９を備えている。
めたシステムを監視するマイクロプロセッサである。ま
た、サブＣＰＵ５２は、メインＣＰＵ５１を監視する判
定手段としてのメインＣＰＵ監視部７９を備えている。
【００４９】メインＣＰＵ５１及びサブＣＰＵ５２は、
互いのデータの送出・受信のために通信線７７、７８を
介して接続されている。
互いのデータの送出・受信のために通信線７７、７８を
介して接続されている。
【００５０】以下、図２の本発明の車載電子制御ユニッ
トの第１の実施の形態の作動を説明する。
トの第１の実施の形態の作動を説明する。
【００５１】まず、車輪速度センサ５３から車輪速度セ
ンサ信号ＷＳが通信線５４を介してメインＣＰＵ５１に
入力される。
ンサ信号ＷＳが通信線５４を介してメインＣＰＵ５１に
入力される。
【００５２】次いで、メインＣＰＵ５１は、記憶手段６
３に格納された演算プログラムを使用して以下の処理を
行う。
３に格納された演算プログラムを使用して以下の処理を
行う。
【００５３】車輪速度センサ信号処理部６５では、車輪
速度センサ５３からの車輪速度センサ信号ＷＳを処理す
る。この過程で、車輪速度センサ５３の異常を判定した
場合は、通信線５５を介してＯＲ回路５６にフェイルセ
ーフ処理信号を送出する。
速度センサ５３からの車輪速度センサ信号ＷＳを処理す
る。この過程で、車輪速度センサ５３の異常を判定した
場合は、通信線５５を介してＯＲ回路５６にフェイルセ
ーフ処理信号を送出する。
【００５４】ＡＢＳ制御部６６では、車輪速度センサ信
号処理部６５で処理された車輪速度センサ信号ＷＳと、
当該信号ＷＳから推定された車体速度信号ＶＳ’とに基
づいてＡＢＳ制御に関する演算を行う。この過程でＡＢ
Ｓ制御部６６の作動に関する異常を判定した場合は、通
信線５５を介してＯＲ回路５８のフェイルセーフ処理信
号を送出する。
号処理部６５で処理された車輪速度センサ信号ＷＳと、
当該信号ＷＳから推定された車体速度信号ＶＳ’とに基
づいてＡＢＳ制御に関する演算を行う。この過程でＡＢ
Ｓ制御部６６の作動に関する異常を判定した場合は、通
信線５５を介してＯＲ回路５８のフェイルセーフ処理信
号を送出する。
【００５５】ソレノイドバルブ制御部６７では、ＡＢＳ
制御部６６の演算結果及び後述するソレノイドバルブ６
１からの応答結果に基づいてソレノイドバルブ６１の駆
動制御を行うべく、通信線７２及び７３を介する８ビッ
トシリアル通信によりソレノイドバルブ６１の駆動制御
信号を出力ＩＣ７４に送出する。
制御部６６の演算結果及び後述するソレノイドバルブ６
１からの応答結果に基づいてソレノイドバルブ６１の駆
動制御を行うべく、通信線７２及び７３を介する８ビッ
トシリアル通信によりソレノイドバルブ６１の駆動制御
信号を出力ＩＣ７４に送出する。
【００５６】出力ＩＣ７４は、メインＣＰＵ５１からの
ソレノイドバルブ６１の駆動制御信号を受信してソレノ
イドバルブ６１の制御信号を生成し、通信線７５を介し
て該信号をソレノイドバルブ６１に送出する。
ソレノイドバルブ６１の駆動制御信号を受信してソレノ
イドバルブ６１の制御信号を生成し、通信線７５を介し
て該信号をソレノイドバルブ６１に送出する。
【００５７】ソレノイドバルブ６１は、出力ＩＣ７４か
らの制御信号に基づいてブレーキ圧の調節を行い、その
応答結果としてのソレノイドバルブ６１の作動状態を示
す信号を通信線７６を介して出力ＩＣ７４に送出する。
らの制御信号に基づいてブレーキ圧の調節を行い、その
応答結果としてのソレノイドバルブ６１の作動状態を示
す信号を通信線７６を介して出力ＩＣ７４に送出する。
【００５８】ＯＲ回路５６は、車輪速度センサ信号処理
部６５、ＡＢＳ制御部６６及びソレノイドバルブ制御部
６７の夫々からのフェイルセーフ処理信号に基づいて通
信線５８を介してフェイルセーフリレー５９をオフに
し、警告灯６０を点灯させる。これにより、ソレノイド
バルブ６１への電源供給を絶つと共に運転者に警告す
る。
部６５、ＡＢＳ制御部６６及びソレノイドバルブ制御部
６７の夫々からのフェイルセーフ処理信号に基づいて通
信線５８を介してフェイルセーフリレー５９をオフに
し、警告灯６０を点灯させる。これにより、ソレノイド
バルブ６１への電源供給を絶つと共に運転者に警告す
る。
【００５９】また、メインＣＰＵ５１は、上述のフェイ
ルセーフ処理の場合は、通信線７１を介して出力ＩＣ７
４に出力禁止信号を送出し、その結果、出力ＩＣ７４は
ソレノイドバルブ６１をオフにする。この通信線７１を
介するソレノイドバルブ６１の制御系は、前述のフェイ
ルセーフリレー５９によるソレノイドバルブ６１のフェ
ールセーフの冗長回路を構成する。
ルセーフ処理の場合は、通信線７１を介して出力ＩＣ７
４に出力禁止信号を送出し、その結果、出力ＩＣ７４は
ソレノイドバルブ６１をオフにする。この通信線７１を
介するソレノイドバルブ６１の制御系は、前述のフェイ
ルセーフリレー５９によるソレノイドバルブ６１のフェ
ールセーフの冗長回路を構成する。
【００６０】一方、サブＣＰＵ５２では、メインＣＰＵ
監視部７９において以下の処理が行われる。
監視部７９において以下の処理が行われる。
【００６１】図３は、サブＣＰＵ５２のメインＣＰＵ監
視部７９で実行されるコアチェックを説明する概念図で
ある。図３において、図２と同じ構成要素には同じ参照
番号が付されている。これらの構成要素の説明は図２の
説明と同じである。
視部７９で実行されるコアチェックを説明する概念図で
ある。図３において、図２と同じ構成要素には同じ参照
番号が付されている。これらの構成要素の説明は図２の
説明と同じである。
【００６２】サブＣＰＵ５２は、メインＣＰＵ５１の動
作をチェックするために使用するチェックデータＸ１か
らＸｎ（ｎ＝２５６、以下同様）及びそれから定まる解
Ｚ１からＺｎを予め記憶する第２の記憶手段としてのＲ
ＯＭを有する。
作をチェックするために使用するチェックデータＸ１か
らＸｎ（ｎ＝２５６、以下同様）及びそれから定まる解
Ｚ１からＺｎを予め記憶する第２の記憶手段としてのＲ
ＯＭを有する。
【００６３】まず、予めサブＣＰＵ５２内のＲＯＭに記
憶されたチェックデータＸ１からＸｎを、通信線７７を
介して順次サイクリックにメインＣＰＵ５１に送出す
る。
憶されたチェックデータＸ１からＸｎを、通信線７７を
介して順次サイクリックにメインＣＰＵ５１に送出す
る。
【００６４】メインＣＰＵ５１では、サブＣＰＵ５２か
ら送出されたチェックデータＸ１からＸｎに基づいて予
め決められた演算手順を実行し、その結果データＹ１か
らＹｎを通信線７８を介してサブＣＰＵ５２に送出す
る。
ら送出されたチェックデータＸ１からＸｎに基づいて予
め決められた演算手順を実行し、その結果データＹ１か
らＹｎを通信線７８を介してサブＣＰＵ５２に送出す
る。
【００６５】次いで、サブＣＰＵ５２内のＲＯＭに記憶
された解Ｚ１からＺｎと、メインＣＰＵ５１からの結果
データＹ１からＹｎとを照合して不一致であれば、メイ
ンＣＰＵ５１のＣＰＵコア６４が異常であると判定して
通信線５７を介してフェイルセーフ処理信号をＯＲ回路
５６に送出する。その結果、ＯＲ回路５６は、フェイル
セーフリレー５９をオフにし、警告灯６０を点灯させ
る。
された解Ｚ１からＺｎと、メインＣＰＵ５１からの結果
データＹ１からＹｎとを照合して不一致であれば、メイ
ンＣＰＵ５１のＣＰＵコア６４が異常であると判定して
通信線５７を介してフェイルセーフ処理信号をＯＲ回路
５６に送出する。その結果、ＯＲ回路５６は、フェイル
セーフリレー５９をオフにし、警告灯６０を点灯させ
る。
【００６６】本第１の実施の形態によれば、メインＣＰ
Ｕ５１を監視するためにサブＣＰＵ５２において、メイ
ンＣＰＵ監視部７９に演算機能を不要にして、単にチェ
ックデータ及びそれから定まる解を記憶すればよいもの
とできる。また、同一仕様のマイクロプロセッサに対し
ては、たとえば、ＡＢＳ用ＥＣＵ、ＴＣＳ用のＥＣＵの
ように演算論理が異なってもメインＣＰＵ監視部７９の
ハード構成は共通にでき、種々のＥＣＵに対して汎用性
を持たせることができ、設計を含めた開発コスト及び製
造コストを低減できる。
Ｕ５１を監視するためにサブＣＰＵ５２において、メイ
ンＣＰＵ監視部７９に演算機能を不要にして、単にチェ
ックデータ及びそれから定まる解を記憶すればよいもの
とできる。また、同一仕様のマイクロプロセッサに対し
ては、たとえば、ＡＢＳ用ＥＣＵ、ＴＣＳ用のＥＣＵの
ように演算論理が異なってもメインＣＰＵ監視部７９の
ハード構成は共通にでき、種々のＥＣＵに対して汎用性
を持たせることができ、設計を含めた開発コスト及び製
造コストを低減できる。
【００６７】次に、図４を参照しながら本発明の第２の
実施の形態を説明する。ここに、図４は、本発明の車載
用電子制御ユニットの第２の実施の形態のブロック図で
ある。
実施の形態を説明する。ここに、図４は、本発明の車載
用電子制御ユニットの第２の実施の形態のブロック図で
ある。
【００６８】図４において、図２と同じ構成要素には同
じ参照番号が付されており、これらの構成要素の説明は
図２の説明と同様である。また、図４において、図２と
異なる構成要素には異なる参照番号を付し、その構成要
素のみ以下に説明する。
じ参照番号が付されており、これらの構成要素の説明は
図２の説明と同様である。また、図４において、図２と
異なる構成要素には異なる参照番号を付し、その構成要
素のみ以下に説明する。
【００６９】図４の装置が図２の装置と異なる点は、サ
ブＣＰＵ５２が、さらに、ソレノイドバルブ６１のステ
ータスを監視するソレノイドバルブ監視手段８１を備え
ており、ソレノイドバルブ監視手段８１は、通信線８
２、８３を介して夫々通信線７０、７１に接続されてい
る点である。
ブＣＰＵ５２が、さらに、ソレノイドバルブ６１のステ
ータスを監視するソレノイドバルブ監視手段８１を備え
ており、ソレノイドバルブ監視手段８１は、通信線８
２、８３を介して夫々通信線７０、７１に接続されてい
る点である。
【００７０】これにより、本第２の実施の形態は、本発
明の第１の実施の形態による効果に加えて、通信線８２
からのソレノイドバルブ６１のフェイル信号に基づいて
通信異常を含めたソレノイドバルブ６１の異常を監視で
きる。異常を検出した場合は、通信線８３、７１を介し
て出力ＩＣ７４に出力禁止信号を出力し、出力ＩＣ７４
の作動を禁止する。また、通信線５７を介してＯＲ回路
５６のフェイルセーフ処理信号を送出し、フェイルセー
フリレー５９を作動させてソレノイドバルブ６１への電
源供給を絶ち、警告灯６０を点灯する。
明の第１の実施の形態による効果に加えて、通信線８２
からのソレノイドバルブ６１のフェイル信号に基づいて
通信異常を含めたソレノイドバルブ６１の異常を監視で
きる。異常を検出した場合は、通信線８３、７１を介し
て出力ＩＣ７４に出力禁止信号を出力し、出力ＩＣ７４
の作動を禁止する。また、通信線５７を介してＯＲ回路
５６のフェイルセーフ処理信号を送出し、フェイルセー
フリレー５９を作動させてソレノイドバルブ６１への電
源供給を絶ち、警告灯６０を点灯する。
【００７１】さらに、図５を参照しながら本発明の第３
の実施の形態を説明する。ここに、図５は、本発明の車
載用電子制御ユニットの第３の実施の形態のブロック図
である。
の実施の形態を説明する。ここに、図５は、本発明の車
載用電子制御ユニットの第３の実施の形態のブロック図
である。
【００７２】図５において、図４と同じ構成要素には同
じ参照番号が付されており、これらの構成要素の説明は
図４の説明と同様である。また、図５において図４と異
なる構成要素には異なる参照番号を付し、その構成要素
のみ以下に説明する。
じ参照番号が付されており、これらの構成要素の説明は
図４の説明と同様である。また、図５において図４と異
なる構成要素には異なる参照番号を付し、その構成要素
のみ以下に説明する。
【００７３】図５の装置が図４の装置と異なる点は、通
信線５４の途中に、車輪速度センサ信号ＷＳを波形整形
して出力すると共に車輪速度センサ５３の断線等の故障
を判別して異常時にはフェイル信号を送出する入力ＩＣ
９１が設けられており、入力ＩＣ９１のフェイル信号が
通信線９２を介してメインＣＰＵ５１の入力に接続され
ており、サブＣＰＵ５２が、さらに、車輪速度センサ５
３を監視する車輪速度センサ監視手段９３を有してお
り、車輪速度センサ監視手段９３が通信線９４を介して
通信線９２接続されている点である。
信線５４の途中に、車輪速度センサ信号ＷＳを波形整形
して出力すると共に車輪速度センサ５３の断線等の故障
を判別して異常時にはフェイル信号を送出する入力ＩＣ
９１が設けられており、入力ＩＣ９１のフェイル信号が
通信線９２を介してメインＣＰＵ５１の入力に接続され
ており、サブＣＰＵ５２が、さらに、車輪速度センサ５
３を監視する車輪速度センサ監視手段９３を有してお
り、車輪速度センサ監視手段９３が通信線９４を介して
通信線９２接続されている点である。
【００７４】これにより、本第３の実施の形態は、上述
の本発明の第２の実施の形態の効果に加えて、入力ＩＣ
９１からの車輪速度センサ５３のフェイル信号に基づい
て、車輪速度センサ５３を監視でき、車輪速度センサ５
３の異常を検出した場合には、通信線８３を介して出力
ＩＣ７４に出力禁止信号を出力し、出力ＩＣ７４の作動
を禁止すると共に、通信線５７を介してＯＲ回路５６に
フェイルセーフ処理信号を送出し、フェイルセーフリレ
ー５９を作動させてソレノイドバルブ６１への電源供給
を絶ち、警告灯６０を点灯する。
の本発明の第２の実施の形態の効果に加えて、入力ＩＣ
９１からの車輪速度センサ５３のフェイル信号に基づい
て、車輪速度センサ５３を監視でき、車輪速度センサ５
３の異常を検出した場合には、通信線８３を介して出力
ＩＣ７４に出力禁止信号を出力し、出力ＩＣ７４の作動
を禁止すると共に、通信線５７を介してＯＲ回路５６に
フェイルセーフ処理信号を送出し、フェイルセーフリレ
ー５９を作動させてソレノイドバルブ６１への電源供給
を絶ち、警告灯６０を点灯する。
【００７５】上記第１から第３の実施の形態における車
載用電子制御ユニットの夫々は、アンチロック・ブレー
キシステム（ＡＢＳ）に使用されているが、この使用先
用途は、燃料噴射システム（ＥＦＩ）、トラクション・
コントロールシステム（ＴＣＳ）であってもよい。
載用電子制御ユニットの夫々は、アンチロック・ブレー
キシステム（ＡＢＳ）に使用されているが、この使用先
用途は、燃料噴射システム（ＥＦＩ）、トラクション・
コントロールシステム（ＴＣＳ）であってもよい。
【００７６】
【発明の効果】以上詳細に説明したように、請求項１の
車載用電子制御ユニットによれば、第２の記憶手段が、
マイクロプロセッサを検査するためのチェックデータ及
びこのチェックデータから定まる解を予め記憶し、判定
手段が、該チェックデータに基づくマイクロプロセッサ
の演算処理の結果及び該予め記憶された解を照合し、該
演算処理の結果と該予め記憶された解とが不一致の場合
にマイクロプロセッサが異常であると判定するので、マ
イクロプロセッサを監視する監視手段に監視用の演算機
能を付加する必要をなくすことができ、単に監視用のチ
ェックデータ及びそれから定まる解を記憶すれば足りる
ものとできる。また、マイクロプロセッサの使用用途が
異なっても、監視手段のハード構成は共通にでき、種々
の電子制御ユニットに対して汎用性を持たせることがで
き、設計を含めた開発コスト及び製造コストを低減でき
る。
車載用電子制御ユニットによれば、第２の記憶手段が、
マイクロプロセッサを検査するためのチェックデータ及
びこのチェックデータから定まる解を予め記憶し、判定
手段が、該チェックデータに基づくマイクロプロセッサ
の演算処理の結果及び該予め記憶された解を照合し、該
演算処理の結果と該予め記憶された解とが不一致の場合
にマイクロプロセッサが異常であると判定するので、マ
イクロプロセッサを監視する監視手段に監視用の演算機
能を付加する必要をなくすことができ、単に監視用のチ
ェックデータ及びそれから定まる解を記憶すれば足りる
ものとできる。また、マイクロプロセッサの使用用途が
異なっても、監視手段のハード構成は共通にでき、種々
の電子制御ユニットに対して汎用性を持たせることがで
き、設計を含めた開発コスト及び製造コストを低減でき
る。
【００７７】請求項２の車載用電子制御ユニットによれ
ば、マイクロプロセッサの監視に加えてアクチュエータ
の異常状態をも監視でき、異常時には監視手段によりア
クチュエータの作動を禁止できるようになる。
ば、マイクロプロセッサの監視に加えてアクチュエータ
の異常状態をも監視でき、異常時には監視手段によりア
クチュエータの作動を禁止できるようになる。
【００７８】請求項３の車載用電子制御ユニットによれ
ば、マイクロプロセッサの監視に加えて外部センサの作
動状態をも監視でき、異常時には監視手段によりアクチ
ュエータの作動を禁止できるようになる。
ば、マイクロプロセッサの監視に加えて外部センサの作
動状態をも監視でき、異常時には監視手段によりアクチ
ュエータの作動を禁止できるようになる。
【図１】図１は、従来の車載電子制御ユニットのブロッ
ク図である。
ク図である。
【図２】本発明の車載用電子制御ユニットの第１の実施
の形態のブロック図である。
の形態のブロック図である。
【図３】サブＣＰＵ５２のメインＣＰＵ監視部７９で実
行されるコアチェックを説明する概念図である。
行されるコアチェックを説明する概念図である。
【図４】本発明の車載用電子制御ユニットの第２の実施
の形態のブロック図である。
の形態のブロック図である。
【図５】本発明の車載用電子制御ユニットの第３の実施
の形態のブロック図である。
の形態のブロック図である。
５１ メインＣＰＵ ５２ サブＣＰＵ ５３ 車輪速度センサ ５６ ＯＲ回路 ５９ フェイルセーフリレー ６０ 警告灯 ６１ ソレノイドバルブ ６３ 第１の記憶手段 ６４ ＣＰＵコア ６５ 車輪速度センサ信号処理部 ６６ ＡＢＳ制御部 ６７ ソレノイドバルブ制御部 ７４ 出力ＩＣ ７９ メインＣＰＵ監視部 ８１ ソレノイドバルブ監視手段 ９１ 入力ＩＣ ９３ 車輪速度センサ監視手段
Claims (3)
- 【請求項１】 第１の記憶手段に記憶されている演算論
理に従って外部センサからの情報を演算処理し、この演
算処理された結果をアクチュエータに出力するマイクロ
プロセッサを備える車載用電子制御ユニットにおいて、
互いにデータを送受信すべく前記マイクロプロセッサに
接続されており、かつ前記マイクロプロセッサの作動を
監視する監視手段を備えており、前記監視手段は、前記
マイクロプロセッサを検査するためのチェックデータ及
び前記チェックデータから定まる解を予め記憶する第２
の記憶手段と、前記チェックデータに基づく前記マイク
ロプロセッサの演算処理の結果及び前記予め記憶された
解を照合し、当該演算処理の結果と前記予め記憶された
解とが不一致の場合に前記マイクロプロセッサが異常で
あると判定する判定手段とを備えることを特徴とする車
載用電子制御ユニット。 - 【請求項２】 前記監視手段が、異常判定時には前記ア
クチュエータの作動を禁止するための信号を出力すべく
構成されると共に、前記監視手段にアクチュエータ側で
判別された異常を示す信号が入力されることを特徴とす
る請求項１記載の車載用電子制御ユニット。 - 【請求項３】 前記監視手段が、異常判定時には前記ア
クチュエータの作動を禁止するための信号を出力すべく
構成されると共に、前記監視手段に前記外部センサ側で
判別された異常を示す信号が入力されることを特徴とす
る請求項１記載の車載用電子制御ユニット。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12083896A JP3716948B2 (ja) | 1996-04-19 | 1996-04-19 | 車載用電子制御ユニット |
| US09/391,944 US6243629B1 (en) | 1996-04-19 | 1999-09-08 | Electronic control unit for automotive vehicles |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12083896A JP3716948B2 (ja) | 1996-04-19 | 1996-04-19 | 車載用電子制御ユニット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09305223A true JPH09305223A (ja) | 1997-11-28 |
| JP3716948B2 JP3716948B2 (ja) | 2005-11-16 |
Family
ID=14796217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12083896A Expired - Lifetime JP3716948B2 (ja) | 1996-04-19 | 1996-04-19 | 車載用電子制御ユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3716948B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001067102A (ja) * | 1999-07-21 | 2001-03-16 | Hewlett Packard Co <Hp> | 冗長ステータスを表示するシステム |
| JP2006242604A (ja) * | 2005-02-28 | 2006-09-14 | Sunx Ltd | 短絡検出回路、検出センサ |
| JP2010058261A (ja) * | 2008-09-04 | 2010-03-18 | Samsung Electronics Co Ltd | ロボット及びその制御方法 |
| CN102077148A (zh) * | 2008-06-26 | 2011-05-25 | 菲尼克斯电气公司 | 监控系统 |
| JP2012074057A (ja) * | 2003-07-11 | 2012-04-12 | Yogitech Spa | 信頼性のあるマイクロコントローラ並びにその設計方法及びそのためのコンピュータプログラム |
| JP2016099798A (ja) * | 2014-11-21 | 2016-05-30 | 株式会社デンソー | 電子制御装置 |
| KR20180130475A (ko) * | 2018-11-29 | 2018-12-07 | 현대오트론 주식회사 | 마이크로컨트롤러 유닛 감시 장치 및 방법 |
-
1996
- 1996-04-19 JP JP12083896A patent/JP3716948B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001067102A (ja) * | 1999-07-21 | 2001-03-16 | Hewlett Packard Co <Hp> | 冗長ステータスを表示するシステム |
| JP2012074057A (ja) * | 2003-07-11 | 2012-04-12 | Yogitech Spa | 信頼性のあるマイクロコントローラ並びにその設計方法及びそのためのコンピュータプログラム |
| JP2006242604A (ja) * | 2005-02-28 | 2006-09-14 | Sunx Ltd | 短絡検出回路、検出センサ |
| CN102077148A (zh) * | 2008-06-26 | 2011-05-25 | 菲尼克斯电气公司 | 监控系统 |
| JP2011525667A (ja) * | 2008-06-26 | 2011-09-22 | フェニックス コンタクト ゲーエムベーハー ウント コムパニー カーゲー | 監視システム |
| US8744805B2 (en) | 2008-06-26 | 2014-06-03 | Phoenix Contact Gmbh & Co. Kg | Monitoring system |
| JP2010058261A (ja) * | 2008-09-04 | 2010-03-18 | Samsung Electronics Co Ltd | ロボット及びその制御方法 |
| US8831769B2 (en) | 2008-09-04 | 2014-09-09 | Samsung Electronics Co., Ltd. | Robot and method of controlling the same |
| JP2016099798A (ja) * | 2014-11-21 | 2016-05-30 | 株式会社デンソー | 電子制御装置 |
| KR20180130475A (ko) * | 2018-11-29 | 2018-12-07 | 현대오트론 주식회사 | 마이크로컨트롤러 유닛 감시 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3716948B2 (ja) | 2005-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6243629B1 (en) | Electronic control unit for automotive vehicles | |
| JP4594741B2 (ja) | 安全拘束システムにおいて車両状態情報を使用する装置および方法 | |
| US5987365A (en) | Electronic control apparatus for vehicle | |
| JP5254334B2 (ja) | 車両用ブレーキ装置および車両用ブレーキ装置の作動方法 | |
| US5684702A (en) | Control system having data correlation for controlling a vehicular anti-lock braking system | |
| JP5527270B2 (ja) | 車載用電子制御装置 | |
| JP3660105B2 (ja) | 車両用制御装置 | |
| JP2008532836A (ja) | 電子式自動車ブレーキ制御装置 | |
| JP2009040422A (ja) | 自動車用ブレーキ装置 | |
| JPH10508554A (ja) | 車両制御系用のマイクロプロセッサ装置 | |
| CN114096446B (zh) | 空气压力控制装置、空气压力回路以及制动控制系统 | |
| JP3716948B2 (ja) | 車載用電子制御ユニット | |
| JP2000305603A (ja) | 自己監視機能付き車載用電子制御装置 | |
| WO1995008464A1 (en) | Anti-lock control apparatus | |
| JPH0632240A (ja) | 検出信号処理方法 | |
| EP2776915B1 (en) | Determining the operating status of an electrical system having a system controller and an actuator controller | |
| US9187070B2 (en) | System and method for maintaining operational states of vehicle remote actuators during failure conditions | |
| JP3508614B2 (ja) | 自己監視機能付き車載用電子制御装置 | |
| JP2006315620A (ja) | 車載電子制御装置のリレー駆動回路 | |
| JP2002145046A (ja) | 自動車のブレーキ故障診断装置 | |
| JP2003261019A (ja) | センサ自己診断信号適正処理機能付き車載電子制御回路 | |
| JPH0697198B2 (ja) | 車載用電子制御装置と試験装置のリンク確立方法 | |
| JP3716664B2 (ja) | 自己監視機能付き車載用電子制御装置 | |
| JP2010137725A (ja) | 制御装置、制御システムおよび制御方法 | |
| JPH10175538A (ja) | 流体給排装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050824 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130909 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |