JPH09305412A - 最大割り込み禁止期間測定機能を有するマイクロコンピュータ - Google Patents
最大割り込み禁止期間測定機能を有するマイクロコンピュータInfo
- Publication number
- JPH09305412A JPH09305412A JP8121737A JP12173796A JPH09305412A JP H09305412 A JPH09305412 A JP H09305412A JP 8121737 A JP8121737 A JP 8121737A JP 12173796 A JP12173796 A JP 12173796A JP H09305412 A JPH09305412 A JP H09305412A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interrupt prohibition
- maximum
- value
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4825—Interrupt from clock, e.g. time of day
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】
【課題】 最大割り込み禁止期間を測定する際に、ユー
ザは、プログラムにおいて、それぞれが割り込み禁止ス
テップおよび割り込み許可ステップを含む各パスを認識
しなければならない課題があった。 【解決手段】 タイマ制御回路１３は、割り込み禁止状
態の開始時と終了時とを検出する。割り込み禁止期間カ
ウントタイマ１４は、割り込み禁止状態の開始時に計数
を開始する。比較器１５は、割り込み禁止状態の終了時
に計数値を入力し、その計数値が以前に入力した計数値
よりも大きいと判定した場合にその計数値を最大割り込
み禁止期間格納レジスタ１６に格納するものである。
ザは、プログラムにおいて、それぞれが割り込み禁止ス
テップおよび割り込み許可ステップを含む各パスを認識
しなければならない課題があった。 【解決手段】 タイマ制御回路１３は、割り込み禁止状
態の開始時と終了時とを検出する。割り込み禁止期間カ
ウントタイマ１４は、割り込み禁止状態の開始時に計数
を開始する。比較器１５は、割り込み禁止状態の終了時
に計数値を入力し、その計数値が以前に入力した計数値
よりも大きいと判定した場合にその計数値を最大割り込
み禁止期間格納レジスタ１６に格納するものである。
Description
【０００１】
【発明の属する技術分野】この発明は、割り込みを禁止
する機能を有するマイクロコンピュータであって、ユー
ザが割り込み禁止期間の最大値を容易に認識できるよう
な機能を含む最大割り込み禁止期間測定機能を有するマ
イクロコンピュータに関するものである。
する機能を有するマイクロコンピュータであって、ユー
ザが割り込み禁止期間の最大値を容易に認識できるよう
な機能を含む最大割り込み禁止期間測定機能を有するマ
イクロコンピュータに関するものである。
【０００２】
【従来の技術】マイクロコンピュータに搭載されるプロ
グラムの開発時に、プログラムにおける割り込み禁止期
間の長さを測定したい場合がある。特に、割り込み禁止
期間の長さの最大値が許容範囲を越えているか否かを判
定したい場合がある。図７は従来のプログラムの一例を
示すフローチャートである。このようなプログラムにお
いて、ステップＳＴ７１で割り込み禁止状態になったと
きから条件分岐ステップ（ステップＳＴ７２）および処
理Ａ（ステップＳＴ７３）を通ってステップＳＴ７５で
割り込み許可状態になったときまでの時間を測定する場
合を考える。
グラムの開発時に、プログラムにおける割り込み禁止期
間の長さを測定したい場合がある。特に、割り込み禁止
期間の長さの最大値が許容範囲を越えているか否かを判
定したい場合がある。図７は従来のプログラムの一例を
示すフローチャートである。このようなプログラムにお
いて、ステップＳＴ７１で割り込み禁止状態になったと
きから条件分岐ステップ（ステップＳＴ７２）および処
理Ａ（ステップＳＴ７３）を通ってステップＳＴ７５で
割り込み許可状態になったときまでの時間を測定する場
合を考える。
【０００３】時間測定の一つの方法として、プログラム
開発時に使用されるエミュレータ装置を用いる方法があ
る。その方法によると、ユーザは、エミュレータ装置に
おいて、ステップＳＴ７５でプログラムが停止するよう
にブレーク条件を設定し、ステップＳＴ７２において処
理Ａ側に分岐するような設定をあらかじめ行ってから、
プログラムをスタートさせる。ブレーク条件が成立した
とき、すなわち、プログラムがステップＳＴ７５に到達
したときにプログラムは停止する。一般にエミュレータ
装置はプログラムの開始時から停止時までの走行時間を
計測する機能を有する。従って、ユーザは、エミュレー
タ装置に表示されるプログラムの走行時間によって割り
込み禁止期間の長さを知ることができる。
開発時に使用されるエミュレータ装置を用いる方法があ
る。その方法によると、ユーザは、エミュレータ装置に
おいて、ステップＳＴ７５でプログラムが停止するよう
にブレーク条件を設定し、ステップＳＴ７２において処
理Ａ側に分岐するような設定をあらかじめ行ってから、
プログラムをスタートさせる。ブレーク条件が成立した
とき、すなわち、プログラムがステップＳＴ７５に到達
したときにプログラムは停止する。一般にエミュレータ
装置はプログラムの開始時から停止時までの走行時間を
計測する機能を有する。従って、ユーザは、エミュレー
タ装置に表示されるプログラムの走行時間によって割り
込み禁止期間の長さを知ることができる。
【０００４】時間測定の他の方法として、プログラム開
発時に使用されるロジックアナライザを用いる方法があ
る。その方法によると、ユーザは、マイクロコンピュー
タのバスにプローブが接続されたロジックアナライザに
おいて、例えば、ステップＳＴ７１に対応したアドレス
データをスタートトリガ条件として設定する。そして、
プログラムをスタートさせる。ロジックアナライザは、
スタートトリガ条件が成立すると、すなわち、プログラ
ムがＳＴ７１を通過すると掃引を開始する。ユーザは、
掃引開始時からステップＳＴ７５に対応したアドレスが
表示されている時点までの期間をロジックアナライザの
画面から読み取る。このようにして、ユーザは、割り込
み禁止期間の長さを知ることができる。
発時に使用されるロジックアナライザを用いる方法があ
る。その方法によると、ユーザは、マイクロコンピュー
タのバスにプローブが接続されたロジックアナライザに
おいて、例えば、ステップＳＴ７１に対応したアドレス
データをスタートトリガ条件として設定する。そして、
プログラムをスタートさせる。ロジックアナライザは、
スタートトリガ条件が成立すると、すなわち、プログラ
ムがＳＴ７１を通過すると掃引を開始する。ユーザは、
掃引開始時からステップＳＴ７５に対応したアドレスが
表示されている時点までの期間をロジックアナライザの
画面から読み取る。このようにして、ユーザは、割り込
み禁止期間の長さを知ることができる。
【０００５】なお、ステップＳＴ７１で割り込み禁止状
態になったときから分岐ステップ（ステップＳＴ７２）
および処理Ｂ（ステップＳＴ７４）を通ってステップＳ
Ｔ７６で割り込み許可状態になったときまでの時間を測
定する場合も、上述した方法によって割り込み禁止期間
の長さを測定することができる。そして、測定された２
つの割り込み禁止期間の長さのうち長い方を、図７に示
されたプログラムの最大割り込み禁止期間とする。大規
模なプログラムを開発する場合には、ユーザは、プログ
ラムにおける多数のパスについて割り込み禁止期間の長
さを測定し、測定された各長さのうち最大のものを最大
割り込み禁止期間とする。
態になったときから分岐ステップ（ステップＳＴ７２）
および処理Ｂ（ステップＳＴ７４）を通ってステップＳ
Ｔ７６で割り込み許可状態になったときまでの時間を測
定する場合も、上述した方法によって割り込み禁止期間
の長さを測定することができる。そして、測定された２
つの割り込み禁止期間の長さのうち長い方を、図７に示
されたプログラムの最大割り込み禁止期間とする。大規
模なプログラムを開発する場合には、ユーザは、プログ
ラムにおける多数のパスについて割り込み禁止期間の長
さを測定し、測定された各長さのうち最大のものを最大
割り込み禁止期間とする。
【０００６】それらの方法によると、ユーザは、プログ
ラムにおいて、それぞれが割り込み禁止ステップおよび
割り込み許可ステップを含む全てのパスを認識しなけれ
ばならない。しかし、プログラムが大規模で複雑なもの
になると、全てのパスを認識することは困難である。
ラムにおいて、それぞれが割り込み禁止ステップおよび
割り込み許可ステップを含む全てのパスを認識しなけれ
ばならない。しかし、プログラムが大規模で複雑なもの
になると、全てのパスを認識することは困難である。
【０００７】図８（Ａ），（Ｂ）は、特開昭５０−１４
２１３４号公報に示された従来の割り込み禁止期間監視
方式を示すブロック図およびタイミング図である。図に
おいて、８１はカウンタ、８２はカウンタ８１の計数値
９１がＣ1 になると割り込み要因９２を発生するタイマ
割り込み要因発生回路、８３はいくつかの割り込み要因
９２，９３および割り込み禁止信号９６を入力し割り込
み信号９４を出力する割り込み回路、８４は割り込み要
因９２，９３を分析する割り込み要因分析回路、８５は
タイマ割り込み信号９７を入力するとともにカウンタ８
１にプリセット値９５を出力するタイマ割り込み回路で
ある。
２１３４号公報に示された従来の割り込み禁止期間監視
方式を示すブロック図およびタイミング図である。図に
おいて、８１はカウンタ、８２はカウンタ８１の計数値
９１がＣ1 になると割り込み要因９２を発生するタイマ
割り込み要因発生回路、８３はいくつかの割り込み要因
９２，９３および割り込み禁止信号９６を入力し割り込
み信号９４を出力する割り込み回路、８４は割り込み要
因９２，９３を分析する割り込み要因分析回路、８５は
タイマ割り込み信号９７を入力するとともにカウンタ８
１にプリセット値９５を出力するタイマ割り込み回路で
ある。
【０００８】次に動作について説明する。割り込み回路
８３は、割り込み禁止信号９６が有意でないときにタイ
マ割り込み要因発生回路８２から割り込み要因９２を入
力すると、割り込み要因分析回路８４に対して割り込み
信号９４を出力する。割り込み要因分析回路８４は、割
り込み信号９４の発生原因がタイマ割り込みであること
を認識すると、タイマ割り込み回路８５に対してタイマ
割り込み信号９７を出力する。タイマ割り込み回路８５
は、タイマ割り込み信号９７を入力すると、カウンタ８
１の計数値９１を読み取るとともに、カウンタ８１に対
してプリセット値９５を出力する。プリセット値９５の
値は、Ｃ1 よりも大きい値Ｃ2 である。
８３は、割り込み禁止信号９６が有意でないときにタイ
マ割り込み要因発生回路８２から割り込み要因９２を入
力すると、割り込み要因分析回路８４に対して割り込み
信号９４を出力する。割り込み要因分析回路８４は、割
り込み信号９４の発生原因がタイマ割り込みであること
を認識すると、タイマ割り込み回路８５に対してタイマ
割り込み信号９７を出力する。タイマ割り込み回路８５
は、タイマ割り込み信号９７を入力すると、カウンタ８
１の計数値９１を読み取るとともに、カウンタ８１に対
してプリセット値９５を出力する。プリセット値９５の
値は、Ｃ1 よりも大きい値Ｃ2 である。
【０００９】割り込み禁止信号９６が有意でないときに
は、割り込み要因９２が発生した後直ちにタイマ割り込
み信号９７が発生する。従って、タイマ割り込み回路８
５が読み出したカウンタ８１の計数値９１はＣ1 であ
る。しかし、割り込み禁止信号９６が有意であるときに
は、割り込み要因９２が発生しても、割り込み回路８３
は割り込み信号９４を発生しない。割り込み禁止信号９
６が有意でなくなったときに、割り込み回路８３は割り
込み信号９４を発生する。割り込み禁止信号９６が有意
でなくなったときまで、カウンタ８１は計数を継続す
る。そのような場合には、タイマ割り込み回路８５がタ
イマ割り込み信号９７を入力したときに、カウンタ８１
の計数値９１は進んでいる。図８（Ｂ）には、時刻ｔC
で割り込み禁止信号９６が有意になり時刻ｔ0 で割り込
み禁止信号９６が有意でなくなったことが示されてい
る。従って、時刻ｔ0 においてタイマ割り込み回路８５
が読み出すカウンタ８１の計数値９１はＣ4 である。
は、割り込み要因９２が発生した後直ちにタイマ割り込
み信号９７が発生する。従って、タイマ割り込み回路８
５が読み出したカウンタ８１の計数値９１はＣ1 であ
る。しかし、割り込み禁止信号９６が有意であるときに
は、割り込み要因９２が発生しても、割り込み回路８３
は割り込み信号９４を発生しない。割り込み禁止信号９
６が有意でなくなったときに、割り込み回路８３は割り
込み信号９４を発生する。割り込み禁止信号９６が有意
でなくなったときまで、カウンタ８１は計数を継続す
る。そのような場合には、タイマ割り込み回路８５がタ
イマ割り込み信号９７を入力したときに、カウンタ８１
の計数値９１は進んでいる。図８（Ｂ）には、時刻ｔC
で割り込み禁止信号９６が有意になり時刻ｔ0 で割り込
み禁止信号９６が有意でなくなったことが示されてい
る。従って、時刻ｔ0 においてタイマ割り込み回路８５
が読み出すカウンタ８１の計数値９１はＣ4 である。
【００１０】タイマ割り込み回路８５は、カウンタ８１
から計数値９１を読み出したときに、記憶値と（計数値
−Ｃ1 ）とを比較する。（計数値−Ｃ1 ）は、割り込み
期間相当値である。割り込み期間相当値が記憶値を越え
ていたら、記憶値を割り込み期間相当値で更新する。あ
る程度プログラムが走行した後に記憶値は読み出され
る。そのときの記憶値は、プログラム走行期間内におけ
る最大割り込み禁止期間に相当する。このようにして、
ユーザは、最大割り込み禁止期間を認識することができ
る。なお、特開昭５０−１４２１３４号公報に示された
方式はマイクロコンピュータに適用されると特定されて
いないが、その方式をマイクロコンピュータに適用する
ことができる。
から計数値９１を読み出したときに、記憶値と（計数値
−Ｃ1 ）とを比較する。（計数値−Ｃ1 ）は、割り込み
期間相当値である。割り込み期間相当値が記憶値を越え
ていたら、記憶値を割り込み期間相当値で更新する。あ
る程度プログラムが走行した後に記憶値は読み出され
る。そのときの記憶値は、プログラム走行期間内におけ
る最大割り込み禁止期間に相当する。このようにして、
ユーザは、最大割り込み禁止期間を認識することができ
る。なお、特開昭５０−１４２１３４号公報に示された
方式はマイクロコンピュータに適用されると特定されて
いないが、その方式をマイクロコンピュータに適用する
ことができる。
【００１１】
【発明が解決しようとする課題】従来の最大割り込み禁
止期間測定機能を有するマイクロコンピュータは以上の
ように構成されているので、割り込み禁止期間を測定す
るためにカウンタ８１の計数値９１がＣ1 になるたびに
割り込み処理が起動される。従って、ユーザプログラム
が高い頻度で割り込み処理によって中断される。すなわ
ち、従来の方式によると、割り込み禁止期間を測定する
際にユーザプログラムの走行時間が長引いてしまい、プ
ログラムが正常に動作し得ない場合がある。その結果、
割り込み禁止期間の測定にも支障をきたす場合があると
いう課題があった。
止期間測定機能を有するマイクロコンピュータは以上の
ように構成されているので、割り込み禁止期間を測定す
るためにカウンタ８１の計数値９１がＣ1 になるたびに
割り込み処理が起動される。従って、ユーザプログラム
が高い頻度で割り込み処理によって中断される。すなわ
ち、従来の方式によると、割り込み禁止期間を測定する
際にユーザプログラムの走行時間が長引いてしまい、プ
ログラムが正常に動作し得ない場合がある。その結果、
割り込み禁止期間の測定にも支障をきたす場合があると
いう課題があった。
【００１２】この発明は上記のような課題を解決するた
めになされたもので、ユーザプログラムの実走行環境と
同一の環境において割り込み禁止期間の測定を行える最
大割り込み禁止期間測定機能を有するマイクロコンピュ
ータを得ることを目的とする。なお、実走行環境とは、
デバッグ時やテスト時ではない環境、すなわち、プログ
ラムが本来の目的で使用されている状況をいう。
めになされたもので、ユーザプログラムの実走行環境と
同一の環境において割り込み禁止期間の測定を行える最
大割り込み禁止期間測定機能を有するマイクロコンピュ
ータを得ることを目的とする。なお、実走行環境とは、
デバッグ時やテスト時ではない環境、すなわち、プログ
ラムが本来の目的で使用されている状況をいう。
【００１３】
【課題を解決するための手段】請求項１記載の発明に係
る最大割り込み禁止期間測定機能を有するマイクロコン
ピュータは、割り込み禁止状態の開始時と終了時とを検
出する禁止状態検出手段と、割り込み禁止状態の開始時
に計数を開始するカウンタ手段と、割り込み禁止状態の
終了時にカウンタ手段の計数値を入力し、その計数値が
以前に入力した計数値よりも大きいと判定した場合にそ
の計数値を記憶手段に格納する比較手段とを備えたもの
である。
る最大割り込み禁止期間測定機能を有するマイクロコン
ピュータは、割り込み禁止状態の開始時と終了時とを検
出する禁止状態検出手段と、割り込み禁止状態の開始時
に計数を開始するカウンタ手段と、割り込み禁止状態の
終了時にカウンタ手段の計数値を入力し、その計数値が
以前に入力した計数値よりも大きいと判定した場合にそ
の計数値を記憶手段に格納する比較手段とを備えたもの
である。
【００１４】請求項２記載の発明に係る最大割り込み禁
止期間測定機能を有するマイクロコンピュータは、禁止
状態検出手段が、ＣＰＵの割り込み禁止フラグの状態を
検出する割り込み禁止フラグ検出手段を含むものであ
る。
止期間測定機能を有するマイクロコンピュータは、禁止
状態検出手段が、ＣＰＵの割り込み禁止フラグの状態を
検出する割り込み禁止フラグ検出手段を含むものであ
る。
【００１５】請求項３記載の発明に係る最大割り込み禁
止期間測定機能を有するマイクロコンピュータは、禁止
状態検出手段が、ＣＰＵの割り込み禁止レベルが所定の
値以上であるか否かを検出する割り込み禁止レベル検出
手段を含むものである。
止期間測定機能を有するマイクロコンピュータは、禁止
状態検出手段が、ＣＰＵの割り込み禁止レベルが所定の
値以上であるか否かを検出する割り込み禁止レベル検出
手段を含むものである。
【００１６】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による最
大割り込み禁止期間測定機能を有するマイクロコンピュ
ータの主要部を示すブロック図である。図において、１
はＣＰＵ、２は割り込み禁止フラグの状態を示す割り込
み禁止フラグ信号、３は割り込み禁止レベルを示す割り
込み禁止レベル信号、４Ａは割り込み禁止測定レベル、
測定開始フラグおよびタイマオーバーフローフラグが設
定される測定制御レジスタ、５は割り込み禁止測定レベ
ルを示す割り込み禁止測定レベル信号、６は割り込み禁
止レベル信号３と割り込み禁止測定レベル信号５とを比
較する比較器（禁止状態検出手段、割り込み禁止レベル
検出手段）、８は比較器６の出力と割り込み禁止フラグ
信号２との論理和をとる論理和回路、１１は測定開始フ
ラグの状態を示す測定開始フラグ信号１０が有意である
ときに論理和回路８の出力を通過させる論理積回路、１
２はタイマオーバーフローフラグをセットするタイマオ
ーバーフロー信号、１３は割り込み禁止期間を計測する
割り込み禁止期間カウントタイマ（カウンタ手段）１４
を制御するタイマ制御回路（禁止状態検出手段、割り込
み禁止レベル検出手段、割り込み禁止フラグ検出手
段）、１５は割り込み禁止期間カウントタイマ１４の計
数値と最大割り込み禁止期間格納レジスタ（記憶手段）
１６の内容とを比較する比較器（比較手段）、１７はマ
イクロコンピュータのバスである。
説明する。 実施の形態１．図１はこの発明の実施の形態１による最
大割り込み禁止期間測定機能を有するマイクロコンピュ
ータの主要部を示すブロック図である。図において、１
はＣＰＵ、２は割り込み禁止フラグの状態を示す割り込
み禁止フラグ信号、３は割り込み禁止レベルを示す割り
込み禁止レベル信号、４Ａは割り込み禁止測定レベル、
測定開始フラグおよびタイマオーバーフローフラグが設
定される測定制御レジスタ、５は割り込み禁止測定レベ
ルを示す割り込み禁止測定レベル信号、６は割り込み禁
止レベル信号３と割り込み禁止測定レベル信号５とを比
較する比較器（禁止状態検出手段、割り込み禁止レベル
検出手段）、８は比較器６の出力と割り込み禁止フラグ
信号２との論理和をとる論理和回路、１１は測定開始フ
ラグの状態を示す測定開始フラグ信号１０が有意である
ときに論理和回路８の出力を通過させる論理積回路、１
２はタイマオーバーフローフラグをセットするタイマオ
ーバーフロー信号、１３は割り込み禁止期間を計測する
割り込み禁止期間カウントタイマ（カウンタ手段）１４
を制御するタイマ制御回路（禁止状態検出手段、割り込
み禁止レベル検出手段、割り込み禁止フラグ検出手
段）、１５は割り込み禁止期間カウントタイマ１４の計
数値と最大割り込み禁止期間格納レジスタ（記憶手段）
１６の内容とを比較する比較器（比較手段）、１７はマ
イクロコンピュータのバスである。
【００１７】図２は測定制御レジスタ４Ａの一構成例を
示す説明図である。図に示すように、測定制御レジスタ
４Ａは、３ビットの割り込み禁止測定レベル領域、測定
開始フラグおよびタイマオーバーフローフラグを含む。
示す説明図である。図に示すように、測定制御レジスタ
４Ａは、３ビットの割り込み禁止測定レベル領域、測定
開始フラグおよびタイマオーバーフローフラグを含む。
【００１８】次に動作について図３のフローチャートを
参照して説明する。ここで例にとるマイクロコンピュー
タは、複数個の割り込みを扱え、かつ、各割り込みに対
して割り込み優先度を設定できるものである。例えば、
１６個の割り込みを扱え、それぞれの割り込みに対して
８種類の優先度のいずれかを設定できるものである。そ
して、プログラムによって割り込み禁止レベルを設定で
きる。例えば、割り込み禁止レベルが「５」に設定され
ると、割り込み優先度が「５」以下の割り込みが禁止さ
れる。割り込み禁止レベルは、ＣＰＵ１内のレジスタに
設定される。なお、禁止することができる全ての割り込
みを禁止する割り込み禁止命令およびそれを解除する割
り込み許可命令も有する。割り込み禁止命令が実行され
ると、ＣＰＵ１内の割り込み禁止フラグがセットされ
る。
参照して説明する。ここで例にとるマイクロコンピュー
タは、複数個の割り込みを扱え、かつ、各割り込みに対
して割り込み優先度を設定できるものである。例えば、
１６個の割り込みを扱え、それぞれの割り込みに対して
８種類の優先度のいずれかを設定できるものである。そ
して、プログラムによって割り込み禁止レベルを設定で
きる。例えば、割り込み禁止レベルが「５」に設定され
ると、割り込み優先度が「５」以下の割り込みが禁止さ
れる。割り込み禁止レベルは、ＣＰＵ１内のレジスタに
設定される。なお、禁止することができる全ての割り込
みを禁止する割り込み禁止命令およびそれを解除する割
り込み許可命令も有する。割り込み禁止命令が実行され
ると、ＣＰＵ１内の割り込み禁止フラグがセットされ
る。
【００１９】ある特定の優先度を有する割り込みを禁止
する場合、プログラムは、割り込み禁止命令を実行する
か、または、その優先度以上の値に割り込み禁止レベル
を設定する。ある割り込み優先度以上の値に割り込み禁
止レベルが設定された場合には、その値以下の優先度を
有する割り込みは全て禁止される。従って、ある割り込
みに対する割り込み禁止期間を測定するには、その割り
込みの優先度以上の値に割り込み禁止レベルがなってい
る期間の長さ、および、割り込み禁止フラグがセットさ
れている期間の長さを測定する必要がある。
する場合、プログラムは、割り込み禁止命令を実行する
か、または、その優先度以上の値に割り込み禁止レベル
を設定する。ある割り込み優先度以上の値に割り込み禁
止レベルが設定された場合には、その値以下の優先度を
有する割り込みは全て禁止される。従って、ある割り込
みに対する割り込み禁止期間を測定するには、その割り
込みの優先度以上の値に割り込み禁止レベルがなってい
る期間の長さ、および、割り込み禁止フラグがセットさ
れている期間の長さを測定する必要がある。
【００２０】以下、割り込み優先度が「５」である割り
込みに対する割り込み禁止期間を測定する場合を例にと
る。その場合、割り込み禁止期間を測定するユーザは、
エミュレータ装置等を介して、測定制御レジスタ４Ａの
割り込み禁止測定レベル領域に「５」を設定する（ステ
ップＳＴ３１）。また、測定制御レジスタ４Ａ内の測定
開始フラグをセットする（ステップＳＴ３２）。その
後、プログラムをスタートさせる（ステップＳＴ３
３）。
込みに対する割り込み禁止期間を測定する場合を例にと
る。その場合、割り込み禁止期間を測定するユーザは、
エミュレータ装置等を介して、測定制御レジスタ４Ａの
割り込み禁止測定レベル領域に「５」を設定する（ステ
ップＳＴ３１）。また、測定制御レジスタ４Ａ内の測定
開始フラグをセットする（ステップＳＴ３２）。その
後、プログラムをスタートさせる（ステップＳＴ３
３）。
【００２１】プログラム走行中に割り込み禁止命令が実
行されると、ＣＰＵ１は、割り込み禁止フラグをセット
する。割り込み禁止フラグの状態は割り込み禁止フラグ
信号２に反映されるので、割り込み禁止フラグ信号２は
有意な状態になる。この場合にはハイレベルになる。有
意な割り込み禁止フラグ信号２は論理和回路８を通過
し、さらに、測定開始フラグ信号１０が有意であるから
論理積回路１１を通過する。すなわち、論理積回路１１
の出力に有意な信号が現れる。タイマ制御回路１３は、
論理積回路１１の出力が有意になると、割り込み禁止期
間カウントタイマ１４をリセットする。すると、割り込
み禁止期間カウントタイマ１４は初期値から計数を開始
する。
行されると、ＣＰＵ１は、割り込み禁止フラグをセット
する。割り込み禁止フラグの状態は割り込み禁止フラグ
信号２に反映されるので、割り込み禁止フラグ信号２は
有意な状態になる。この場合にはハイレベルになる。有
意な割り込み禁止フラグ信号２は論理和回路８を通過
し、さらに、測定開始フラグ信号１０が有意であるから
論理積回路１１を通過する。すなわち、論理積回路１１
の出力に有意な信号が現れる。タイマ制御回路１３は、
論理積回路１１の出力が有意になると、割り込み禁止期
間カウントタイマ１４をリセットする。すると、割り込
み禁止期間カウントタイマ１４は初期値から計数を開始
する。
【００２２】プログラム走行中に割り込み許可命令が実
行されると、ＣＰＵ１は、割り込み禁止フラグをリセッ
トする。従って、割り込み禁止フラグ信号２は有意でな
い状態になる。この場合にはローレベルになる。する
と、論理積回路１１の出力には有意でない信号が現れ
る。タイマ制御回路１３は、論理積回路１１の出力が有
意な状態から有意でない状態に移ると、割り込み禁止期
間カウントタイマ１４を停止する。
行されると、ＣＰＵ１は、割り込み禁止フラグをリセッ
トする。従って、割り込み禁止フラグ信号２は有意でな
い状態になる。この場合にはローレベルになる。する
と、論理積回路１１の出力には有意でない信号が現れ
る。タイマ制御回路１３は、論理積回路１１の出力が有
意な状態から有意でない状態に移ると、割り込み禁止期
間カウントタイマ１４を停止する。
【００２３】比較器１５は、論理積回路１１の出力が有
意な状態から有意でない状態に移ると、割り込み禁止期
間カウントタイマ１４の計数値と最大割り込み禁止期間
格納レジスタ１６に格納されている値とを読み出す。そ
して、両者を比較する。割り込み禁止期間カウントタイ
マ１４の計数値が最大割り込み禁止期間格納レジスタ１
６に格納されている値よりも大きい場合には、計数値を
最大割り込み禁止期間格納レジスタ１６に設定する。な
お、割り込み禁止期間カウントタイマ１４が計数動作を
行っているときにオーバーフローが生じた場合には、割
り込み禁止期間カウントタイマ１４は、測定制御レジス
タ４Ａ中のオーバーフローフラグをセットする。
意な状態から有意でない状態に移ると、割り込み禁止期
間カウントタイマ１４の計数値と最大割り込み禁止期間
格納レジスタ１６に格納されている値とを読み出す。そ
して、両者を比較する。割り込み禁止期間カウントタイ
マ１４の計数値が最大割り込み禁止期間格納レジスタ１
６に格納されている値よりも大きい場合には、計数値を
最大割り込み禁止期間格納レジスタ１６に設定する。な
お、割り込み禁止期間カウントタイマ１４が計数動作を
行っているときにオーバーフローが生じた場合には、割
り込み禁止期間カウントタイマ１４は、測定制御レジス
タ４Ａ中のオーバーフローフラグをセットする。
【００２４】割り込み禁止測定レベル信号５に「５」が
出力されているので、比較器６は、割り込み禁止レベル
信号３に「５」以上の値が現れると有意な信号を出力す
る。この場合にはハイレベルになる。プログラム走行中
の割り込み禁止レベルは、割り込み禁止レベル信号３と
して出力されている。従って、プログラム走行中に割り
込み禁止レベルが「５」以上に設定されると、比較器６
は有意な信号を出力する。比較器６からの有意な信号は
論理和回路８を通過し、さらに、測定開始フラグ信号１
０が有意であるから論理積回路１１を通過する。すなわ
ち、論理積回路１１の出力に有意な信号が現れる。タイ
マ制御回路１３は、論理積回路１１の出力が有意になる
と、割り込み禁止期間カウントタイマ１４をリセットす
る。すると、割り込み禁止期間カウントタイマ１４は初
期値から計数を開始する。
出力されているので、比較器６は、割り込み禁止レベル
信号３に「５」以上の値が現れると有意な信号を出力す
る。この場合にはハイレベルになる。プログラム走行中
の割り込み禁止レベルは、割り込み禁止レベル信号３と
して出力されている。従って、プログラム走行中に割り
込み禁止レベルが「５」以上に設定されると、比較器６
は有意な信号を出力する。比較器６からの有意な信号は
論理和回路８を通過し、さらに、測定開始フラグ信号１
０が有意であるから論理積回路１１を通過する。すなわ
ち、論理積回路１１の出力に有意な信号が現れる。タイ
マ制御回路１３は、論理積回路１１の出力が有意になる
と、割り込み禁止期間カウントタイマ１４をリセットす
る。すると、割り込み禁止期間カウントタイマ１４は初
期値から計数を開始する。
【００２５】プログラム走行中に割り込み禁止レベルが
「５」よりも小さい値に設定されると、比較器６は有意
でない信号を出力する。この場合にはローレベルにな
る。有意な割り込み禁止フラグ信号２が出力されていな
ければ、論理積回路１１の出力には有意でない信号が現
れる。タイマ制御回路１３は、論理積回路１１の出力が
有意な状態から有意でない状態に移ると、割り込み禁止
期間カウントタイマ１４を停止する。その後、比較器１
５は既に説明したように動作して、最大割り込み禁止期
間格納レジスタ１６の設定値を更新する。
「５」よりも小さい値に設定されると、比較器６は有意
でない信号を出力する。この場合にはローレベルにな
る。有意な割り込み禁止フラグ信号２が出力されていな
ければ、論理積回路１１の出力には有意でない信号が現
れる。タイマ制御回路１３は、論理積回路１１の出力が
有意な状態から有意でない状態に移ると、割り込み禁止
期間カウントタイマ１４を停止する。その後、比較器１
５は既に説明したように動作して、最大割り込み禁止期
間格納レジスタ１６の設定値を更新する。
【００２６】ある程度プログラムの走行が継続すると、
または、プログラムが所望のアドレスまで到達すると、
ユーザは、プログラムを停止する。そして、エミュレー
タ装置等を介して測定制御レジスタ４Ａの内容を読み出
す。測定制御レジスタ４Ａ中のオーバーフローフラグが
セットされている場合には、プログラム走行中に割り込
み禁止期間カウントタイマ１４は一度以上オーバーフロ
ーしたことになる。従って、正確な計数値が得られなか
ったことになるので、最大割り込み禁止期間の正確な測
定ができなかったと判断する（ステップＳＴ３４、ステ
ップＳＴ３６）。しかし、その場合でも、割り込み禁止
期間カウントタイマ１４の最大計数可能値を越える長期
間の割り込み禁止期間が存在したことを認識できる。
または、プログラムが所望のアドレスまで到達すると、
ユーザは、プログラムを停止する。そして、エミュレー
タ装置等を介して測定制御レジスタ４Ａの内容を読み出
す。測定制御レジスタ４Ａ中のオーバーフローフラグが
セットされている場合には、プログラム走行中に割り込
み禁止期間カウントタイマ１４は一度以上オーバーフロ
ーしたことになる。従って、正確な計数値が得られなか
ったことになるので、最大割り込み禁止期間の正確な測
定ができなかったと判断する（ステップＳＴ３４、ステ
ップＳＴ３６）。しかし、その場合でも、割り込み禁止
期間カウントタイマ１４の最大計数可能値を越える長期
間の割り込み禁止期間が存在したことを認識できる。
【００２７】割り込み禁止期間カウントタイマ１４がオ
ーバーフローしていなければ、ユーザは、エミュレータ
装置等を介して最大割り込み禁止期間格納レジスタ１６
の内容を読み出す（ステップＳＴ３４、ステップＳＴ３
５）。最大割り込み禁止期間格納レジスタ１６には、比
較器１５によって、プログラム走行中の最大割り込み禁
止期間に対応した計数値が格納されている。よって、ユ
ーザは、最大割り込み禁止期間格納レジスタ１６の格納
値から直ちに最大割り込み禁止期間を認識できる。
ーバーフローしていなければ、ユーザは、エミュレータ
装置等を介して最大割り込み禁止期間格納レジスタ１６
の内容を読み出す（ステップＳＴ３４、ステップＳＴ３
５）。最大割り込み禁止期間格納レジスタ１６には、比
較器１５によって、プログラム走行中の最大割り込み禁
止期間に対応した計数値が格納されている。よって、ユ
ーザは、最大割り込み禁止期間格納レジスタ１６の格納
値から直ちに最大割り込み禁止期間を認識できる。
【００２８】以上のように、この実施の形態１によれ
ば、ユーザは、プログラム中の任意の範囲における最大
割り込み禁止期間を容易に認識できる。また、測定制御
レジスタ４Ａに任意の割り込み禁止測定レベルを設定で
きるので、任意の優先度以上の割り込みが禁止されてい
る期間を測定できる。さらに、マイクロコンピュータに
内蔵されている測定制御レジスタ４Ａ内の測定開始フラ
グによって割り込み禁止期間測定のオン／オフができる
ので、エミュレータ装置等を用いたプログラムのテスト
の柔軟性が増す。
ば、ユーザは、プログラム中の任意の範囲における最大
割り込み禁止期間を容易に認識できる。また、測定制御
レジスタ４Ａに任意の割り込み禁止測定レベルを設定で
きるので、任意の優先度以上の割り込みが禁止されてい
る期間を測定できる。さらに、マイクロコンピュータに
内蔵されている測定制御レジスタ４Ａ内の測定開始フラ
グによって割り込み禁止期間測定のオン／オフができる
ので、エミュレータ装置等を用いたプログラムのテスト
の柔軟性が増す。
【００２９】実施の形態２．図４はこの発明の実施の形
態２による最大割り込み禁止期間測定機能を有するマイ
クロコンピュータの主要部を示すブロック図である。図
において、１はＣＰＵ、２は割り込み禁止フラグの状態
を示す割り込み禁止フラグ信号、４Ｂは測定開始フラグ
およびタイマオーバーフローフラグが設定される測定制
御レジスタ、１１は測定開始フラグの状態を示す測定開
始フラグ信号１０が有意であるときに割り込み禁止フラ
グ信号２を通過させる論理積回路、１２はタイマオーバ
ーフローフラグをセットするタイマオーバーフロー信
号、１３は割り込み禁止期間を計測する割り込み禁止期
間カウントタイマ１４を制御するタイマ制御回路、１５
は割り込み禁止期間カウントタイマ１４の計数値と最大
割り込み禁止期間格納レジスタ１６の内容とを比較する
比較器、１７はマイクロコンピュータのバスである。実
施の形態１と比較すると、この形態では、割り込み禁止
レベルによる割り込み禁止の区間を測定する部分が削除
されている。
態２による最大割り込み禁止期間測定機能を有するマイ
クロコンピュータの主要部を示すブロック図である。図
において、１はＣＰＵ、２は割り込み禁止フラグの状態
を示す割り込み禁止フラグ信号、４Ｂは測定開始フラグ
およびタイマオーバーフローフラグが設定される測定制
御レジスタ、１１は測定開始フラグの状態を示す測定開
始フラグ信号１０が有意であるときに割り込み禁止フラ
グ信号２を通過させる論理積回路、１２はタイマオーバ
ーフローフラグをセットするタイマオーバーフロー信
号、１３は割り込み禁止期間を計測する割り込み禁止期
間カウントタイマ１４を制御するタイマ制御回路、１５
は割り込み禁止期間カウントタイマ１４の計数値と最大
割り込み禁止期間格納レジスタ１６の内容とを比較する
比較器、１７はマイクロコンピュータのバスである。実
施の形態１と比較すると、この形態では、割り込み禁止
レベルによる割り込み禁止の区間を測定する部分が削除
されている。
【００３０】図５は測定制御レジスタ４Ｂの一構成例を
示す説明図である。図に示すように、測定制御レジスタ
４Ｂは、測定開始フラグおよびタイマオーバーフローフ
ラグを含む。
示す説明図である。図に示すように、測定制御レジスタ
４Ｂは、測定開始フラグおよびタイマオーバーフローフ
ラグを含む。
【００３１】次に動作について図６のフローチャートを
参照して説明する。ここで例にとるマイクロコンピュー
タは、複数個の割り込みを扱え、かつ、少なくとも、禁
止することができる全ての割り込みを禁止する割り込み
禁止命令およびそれを解除する割り込み許可命令を有す
る。割り込み禁止期間を測定するユーザは、エミュレー
タ装置等を介して、測定制御レジスタ４Ｂ内の測定開始
フラグをセットする（ステップＳＴ６１）。その後、プ
ログラムをスタートさせる（ステップＳＴ６２）。
参照して説明する。ここで例にとるマイクロコンピュー
タは、複数個の割り込みを扱え、かつ、少なくとも、禁
止することができる全ての割り込みを禁止する割り込み
禁止命令およびそれを解除する割り込み許可命令を有す
る。割り込み禁止期間を測定するユーザは、エミュレー
タ装置等を介して、測定制御レジスタ４Ｂ内の測定開始
フラグをセットする（ステップＳＴ６１）。その後、プ
ログラムをスタートさせる（ステップＳＴ６２）。
【００３２】プログラム走行中に割り込み禁止命令が実
行されると、ＣＰＵ１は、割り込み禁止フラグをセット
する。すると、割り込み禁止フラグ信号２が有意な状態
になる。この場合にはハイレベルになる。測定開始フラ
グ信号１０が有意であるから、有意な割り込み禁止フラ
グ信号２が論理積回路１１を通過する。すなわち、論理
積回路１１の出力に有意な信号が現れる。タイマ制御回
路１３は、論理積回路１１の出力が有意になると、割り
込み禁止期間カウントタイマ１４をリセットする。する
と、割り込み禁止期間カウントタイマ１４は初期値から
計数を開始する。
行されると、ＣＰＵ１は、割り込み禁止フラグをセット
する。すると、割り込み禁止フラグ信号２が有意な状態
になる。この場合にはハイレベルになる。測定開始フラ
グ信号１０が有意であるから、有意な割り込み禁止フラ
グ信号２が論理積回路１１を通過する。すなわち、論理
積回路１１の出力に有意な信号が現れる。タイマ制御回
路１３は、論理積回路１１の出力が有意になると、割り
込み禁止期間カウントタイマ１４をリセットする。する
と、割り込み禁止期間カウントタイマ１４は初期値から
計数を開始する。
【００３３】プログラム走行中に割り込み許可命令が実
行されると、ＣＰＵ１は、割り込み禁止フラグをリセッ
トする。従って、割り込み禁止フラグ信号２は有意でな
い状態になる。この場合にはローレベルになる。する
と、論理積回路１１の出力には有意でない信号が現れ
る。タイマ制御回路１３は、論理積回路１１の出力が有
意な状態から有意でない状態に移ると、割り込み禁止期
間カウントタイマ１４を停止する。
行されると、ＣＰＵ１は、割り込み禁止フラグをリセッ
トする。従って、割り込み禁止フラグ信号２は有意でな
い状態になる。この場合にはローレベルになる。する
と、論理積回路１１の出力には有意でない信号が現れ
る。タイマ制御回路１３は、論理積回路１１の出力が有
意な状態から有意でない状態に移ると、割り込み禁止期
間カウントタイマ１４を停止する。
【００３４】比較器１５は、論理積回路１１の出力が有
意な状態から有意でない状態に移ると、割り込み禁止期
間カウントタイマ１４の計数値と最大割り込み禁止期間
格納レジスタ１６に格納されている値とを読み出す。そ
して、両者を比較する。割り込み禁止期間カウントタイ
マ１４の計数値が最大割り込み禁止期間格納レジスタ１
６に格納されている値よりも大きい場合には、計数値を
最大割り込み禁止期間格納レジスタ１６に設定する。な
お、割り込み禁止期間カウントタイマ１４が計数動作を
行っているときにオーバーフローが生じた場合には、割
り込み禁止期間カウントタイマ１４は、測定制御レジス
タ４Ｂ中のオーバーフローフラグをセットする。
意な状態から有意でない状態に移ると、割り込み禁止期
間カウントタイマ１４の計数値と最大割り込み禁止期間
格納レジスタ１６に格納されている値とを読み出す。そ
して、両者を比較する。割り込み禁止期間カウントタイ
マ１４の計数値が最大割り込み禁止期間格納レジスタ１
６に格納されている値よりも大きい場合には、計数値を
最大割り込み禁止期間格納レジスタ１６に設定する。な
お、割り込み禁止期間カウントタイマ１４が計数動作を
行っているときにオーバーフローが生じた場合には、割
り込み禁止期間カウントタイマ１４は、測定制御レジス
タ４Ｂ中のオーバーフローフラグをセットする。
【００３５】ある程度プログラムの走行が継続すると、
または、プログラムが所望のアドレスまで到達すると、
ユーザは、プログラムを停止する。そして、エミュレー
タ装置等を介して測定制御レジスタ４Ｂの内容を読み出
す。測定制御レジスタ４Ｂ中のオーバーフローフラグが
セットされている場合には、プログラム走行中に割り込
み禁止期間カウントタイマ１４は一度以上オーバーフロ
ーしたことになる。従って、正確な計数値が得られなか
ったことになるので、最大割り込み禁止期間の正確な測
定ができなかったと判断する（ステップＳＴ６３、ステ
ップＳＴ６５）。しかし、その場合でも、割り込み禁止
期間カウントタイマ１４の最大計数可能値を越える長期
間の割り込み禁止期間が存在したことを認識できる。
または、プログラムが所望のアドレスまで到達すると、
ユーザは、プログラムを停止する。そして、エミュレー
タ装置等を介して測定制御レジスタ４Ｂの内容を読み出
す。測定制御レジスタ４Ｂ中のオーバーフローフラグが
セットされている場合には、プログラム走行中に割り込
み禁止期間カウントタイマ１４は一度以上オーバーフロ
ーしたことになる。従って、正確な計数値が得られなか
ったことになるので、最大割り込み禁止期間の正確な測
定ができなかったと判断する（ステップＳＴ６３、ステ
ップＳＴ６５）。しかし、その場合でも、割り込み禁止
期間カウントタイマ１４の最大計数可能値を越える長期
間の割り込み禁止期間が存在したことを認識できる。
【００３６】割り込み禁止期間カウントタイマ１４がオ
ーバーフローしていなければ、ユーザは、エミュレータ
装置等を介して最大割り込み禁止期間格納レジスタ１６
の内容を読み出す（ステップＳＴ６３、ステップＳＴ６
４）。最大割り込み禁止期間格納レジスタ１６には、比
較器１５によって、プログラム走行中の最大割り込み禁
止期間に対応した計数値が格納されている。よって、ユ
ーザは、最大割り込み禁止期間格納レジスタ１６の格納
値から直ちに最大割り込み禁止期間を認識できる。
ーバーフローしていなければ、ユーザは、エミュレータ
装置等を介して最大割り込み禁止期間格納レジスタ１６
の内容を読み出す（ステップＳＴ６３、ステップＳＴ６
４）。最大割り込み禁止期間格納レジスタ１６には、比
較器１５によって、プログラム走行中の最大割り込み禁
止期間に対応した計数値が格納されている。よって、ユ
ーザは、最大割り込み禁止期間格納レジスタ１６の格納
値から直ちに最大割り込み禁止期間を認識できる。
【００３７】
【発明の効果】以上のように、請求項１記載の発明によ
れば、マイクロコンピュータを、割り込み禁止状態の開
始時に計数を開始し、割り込み禁止状態の終了時の計数
値が以前に入力した計数値よりも大きい場合に計数値を
記憶するように構成したので、ユーザが割り込み禁止ス
テップおよび割り込み許可ステップを含む各パスを認識
しなくてもプログラムにおける最大割り込み禁止期間を
認識できる効果がある。また、割り込み禁止期間を測定
する際のプログラムの走行時間が実走行環境における走
行時間と変わらず、割り込み禁止期間の計測を正しく行
える効果がある。
れば、マイクロコンピュータを、割り込み禁止状態の開
始時に計数を開始し、割り込み禁止状態の終了時の計数
値が以前に入力した計数値よりも大きい場合に計数値を
記憶するように構成したので、ユーザが割り込み禁止ス
テップおよび割り込み許可ステップを含む各パスを認識
しなくてもプログラムにおける最大割り込み禁止期間を
認識できる効果がある。また、割り込み禁止期間を測定
する際のプログラムの走行時間が実走行環境における走
行時間と変わらず、割り込み禁止期間の計測を正しく行
える効果がある。
【００３８】請求項２記載の発明によれば、マイクロコ
ンピュータを、ＣＰＵの割り込み禁止フラグの状態を検
出する割り込み禁止フラグ検出手段を有するように構成
したので、プログラム中の任意の範囲における最大割り
込み禁止期間を容易に認識できる効果がある。
ンピュータを、ＣＰＵの割り込み禁止フラグの状態を検
出する割り込み禁止フラグ検出手段を有するように構成
したので、プログラム中の任意の範囲における最大割り
込み禁止期間を容易に認識できる効果がある。
【００３９】請求項３記載の発明によれば、マイクロコ
ンピュータを、ＣＰＵの割り込み禁止レベルが所定の値
以上であるか否かを検出する割り込み禁止レベル検出手
段を有するように構成したので、任意の優先度以上の割
り込みが禁止されている期間を測定できる効果がある。
ンピュータを、ＣＰＵの割り込み禁止レベルが所定の値
以上であるか否かを検出する割り込み禁止レベル検出手
段を有するように構成したので、任意の優先度以上の割
り込みが禁止されている期間を測定できる効果がある。
【図１】 この発明の実施の形態１による最大割り込み
禁止期間測定機能を有するマイクロコンピュータの主要
部を示すブロック図である。
禁止期間測定機能を有するマイクロコンピュータの主要
部を示すブロック図である。
【図２】 測定制御レジスタの一構成例を示す説明図で
ある。
ある。
【図３】 この発明の実施の形態１における最大割り込
み禁止期間測定処理を示すフローチャートである。
み禁止期間測定処理を示すフローチャートである。
【図４】 この発明の実施の形態２による最大割り込み
禁止期間測定機能を有するマイクロコンピュータの主要
部を示すブロック図である。
禁止期間測定機能を有するマイクロコンピュータの主要
部を示すブロック図である。
【図５】 測定制御レジスタの一構成例を示す説明図で
ある。
ある。
【図６】 この発明の実施の形態２における最大割り込
み禁止期間測定処理を示すフローチャートである。
み禁止期間測定処理を示すフローチャートである。
【図７】 従来のプログラムの一例を示すフローチャー
トである。
トである。
【図８】 （Ａ）は従来の割り込み禁止期間監視方式を
示すブロック図、（Ｂ）は従来の割り込み禁止期間監視
方式を示すタイミング図である。
示すブロック図、（Ｂ）は従来の割り込み禁止期間監視
方式を示すタイミング図である。
６ 比較器（禁止状態検出手段、割り込み禁止レベル検
出手段）、１３ タイマ制御回路（禁止状態検出手段、
割り込み禁止レベル検出手段、割り込み禁止フラグ検出
手段）、１４ 割り込み禁止期間カウントタイマ（カウ
ンタ手段）、１５ 比較器（比較手段）、１６ 最大割
り込み禁止期間格納レジスタ（記憶手段）。
出手段）、１３ タイマ制御回路（禁止状態検出手段、
割り込み禁止レベル検出手段、割り込み禁止フラグ検出
手段）、１４ 割り込み禁止期間カウントタイマ（カウ
ンタ手段）、１５ 比較器（比較手段）、１６ 最大割
り込み禁止期間格納レジスタ（記憶手段）。
Claims (3)
- 【請求項１】 プログラム内の最大割り込み禁止期間を
示す値を格納するための記憶手段と、割り込み禁止状態
の開始時と終了時とを検出する禁止状態検出手段と、前
記禁止状態検出手段が割り込み禁止状態の開始時を検出
すると計数を開始するカウンタ手段と、前記禁止状態検
出手段が割り込み禁止状態の終了時を検出すると前記カ
ウンタ手段の計数値を入力し、その計数値が前記記憶手
段に記憶されている値よりも大きいと判定した場合にそ
の計数値で前記記憶手段の内容を更新する比較手段とを
備えた最大割り込み禁止期間測定機能を有するマイクロ
コンピュータ。 - 【請求項２】 禁止状態検出手段は、ＣＰＵの割り込み
禁止フラグの状態を検出する割り込み禁止フラグ検出手
段を備えたことを特徴とする請求項１記載の最大割り込
み禁止期間測定機能を有するマイクロコンピュータ。 - 【請求項３】 禁止状態検出手段は、ＣＰＵの割り込み
禁止レベルが所定の値以上であるか否かを検出する割り
込み禁止レベル検出手段を備えたことを特徴とする請求
項１または請求項２記載の最大割り込み禁止期間測定機
能を有するマイクロコンピュータ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8121737A JPH09305412A (ja) | 1996-05-16 | 1996-05-16 | 最大割り込み禁止期間測定機能を有するマイクロコンピュータ |
| US08/736,142 US5740451A (en) | 1996-05-16 | 1996-10-28 | Microcomputer having function of measuring maximum interrupt-disabled time period |
| CN96118518A CN1076109C (zh) | 1996-05-16 | 1996-11-28 | 具有最大禁止中断期间测定功能的微型电子计算机 |
| TW085114802A TW376487B (en) | 1996-05-16 | 1996-11-30 | Microcomputer having maximum interruption inhibition period measuring function |
| KR1019970002179A KR100267427B1 (ko) | 1996-05-16 | 1997-01-25 | 최대 인터럽트 금지 기간 측정기능을 가지는 마이크로 컴퓨터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8121737A JPH09305412A (ja) | 1996-05-16 | 1996-05-16 | 最大割り込み禁止期間測定機能を有するマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09305412A true JPH09305412A (ja) | 1997-11-28 |
Family
ID=14818641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8121737A Pending JPH09305412A (ja) | 1996-05-16 | 1996-05-16 | 最大割り込み禁止期間測定機能を有するマイクロコンピュータ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5740451A (ja) |
| JP (1) | JPH09305412A (ja) |
| KR (1) | KR100267427B1 (ja) |
| CN (1) | CN1076109C (ja) |
| TW (1) | TW376487B (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5875342A (en) * | 1997-06-03 | 1999-02-23 | International Business Machines Corporation | User programmable interrupt mask with timeout |
| US6550015B1 (en) | 1999-02-10 | 2003-04-15 | Advanced Micro Devices Inc. | Scalable virtual timer architecture for efficiently implementing multiple hardware timers with minimal silicon overhead |
| EP1191453B1 (de) * | 2000-09-22 | 2008-11-12 | Infineon Technologies AG | Vorrichtung zur Auswahl und Weiterleitung von empfangenen Unterbrechungsanfragen gemäss konfigurierbarer Konditionen |
| US7020788B2 (en) * | 2001-06-01 | 2006-03-28 | Microchip Technology Incorporated | Reduced power option |
| US6976158B2 (en) * | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Repeat instruction with interrupt |
| US20030028696A1 (en) * | 2001-06-01 | 2003-02-06 | Michael Catherwood | Low overhead interrupt |
| US7003543B2 (en) * | 2001-06-01 | 2006-02-21 | Microchip Technology Incorporated | Sticky z bit |
| US6985986B2 (en) * | 2001-06-01 | 2006-01-10 | Microchip Technology Incorporated | Variable cycle interrupt disabling |
| US20030023836A1 (en) * | 2001-06-01 | 2003-01-30 | Michael Catherwood | Shadow register array control instructions |
| US20030005269A1 (en) * | 2001-06-01 | 2003-01-02 | Conner Joshua M. | Multi-precision barrel shifting |
| US6952711B2 (en) * | 2001-06-01 | 2005-10-04 | Microchip Technology Incorporated | Maximally negative signed fractional number multiplication |
| US20020184566A1 (en) * | 2001-06-01 | 2002-12-05 | Michael Catherwood | Register pointer trap |
| US6937084B2 (en) * | 2001-06-01 | 2005-08-30 | Microchip Technology Incorporated | Processor with dual-deadtime pulse width modulation generator |
| US7007172B2 (en) * | 2001-06-01 | 2006-02-28 | Microchip Technology Incorporated | Modified Harvard architecture processor having data memory space mapped to program memory space with erroneous execution protection |
| US7467178B2 (en) * | 2001-06-01 | 2008-12-16 | Microchip Technology Incorporated | Dual mode arithmetic saturation processing |
| US20030005268A1 (en) * | 2001-06-01 | 2003-01-02 | Catherwood Michael I. | Find first bit value instruction |
| US6975679B2 (en) * | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Configuration fuses for setting PWM options |
| US6934728B2 (en) * | 2001-06-01 | 2005-08-23 | Microchip Technology Incorporated | Euclidean distance instructions |
| US7181600B1 (en) | 2001-08-02 | 2007-02-20 | Mips Technologies, Inc. | Read-only access to CPO registers |
| US7185183B1 (en) | 2001-08-02 | 2007-02-27 | Mips Technologies, Inc. | Atomic update of CPO state |
| US6829667B2 (en) * | 2001-09-14 | 2004-12-07 | Intel Corporation | Method and system for improved processing of CPU intensive communications protocols by disabling per frame interrupts for an interrupt period |
| US7634638B1 (en) * | 2002-10-22 | 2009-12-15 | Mips Technologies, Inc. | Instruction encoding for system register bit set and clear |
| EP1699954B1 (en) * | 2004-01-01 | 2011-11-30 | DSM IP Assets B.V. | Process for making high-performance polyethylene multifilament yarn |
| US7831862B2 (en) * | 2007-01-30 | 2010-11-09 | Freescale Semiconductor, Inc. | Selective timer control during single-step instruction execution |
| US7853834B2 (en) * | 2007-01-30 | 2010-12-14 | Freescale Semiconductor, Inc. | Instruction-based timer control during debug |
| US7831818B2 (en) * | 2007-06-20 | 2010-11-09 | Freescale Semiconductor, Inc. | Exception-based timer control |
| JP5310819B2 (ja) | 2010-11-29 | 2013-10-09 | 株式会社デンソー | マイクロコンピュータ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50142134A (ja) * | 1974-05-07 | 1975-11-15 | ||
| US4099255A (en) * | 1976-12-10 | 1978-07-04 | Honeywell Information Systems Inc. | Interrupt apparatus for enabling interrupt service in response to time out conditions |
| JPH02174360A (ja) * | 1988-12-27 | 1990-07-05 | Canon Inc | 通信端末装置 |
| JPH03288943A (ja) * | 1990-04-05 | 1991-12-19 | Mitsubishi Electric Corp | 割込み応答時間計測方法 |
| JPH0474231A (ja) * | 1990-07-17 | 1992-03-09 | Nec Corp | 割込み制御回路 |
| US5542076A (en) * | 1991-06-14 | 1996-07-30 | Digital Equipment Corporation | Method and apparatus for adaptive interrupt servicing in data processing system |
| US5588125A (en) * | 1993-10-20 | 1996-12-24 | Ast Research, Inc. | Method and apparatus for increasing bus bandwidth on a system bus by inhibiting interrupts while posted I/O write operations are pending |
| US5539729A (en) * | 1994-12-09 | 1996-07-23 | At&T Corp. | Method for overload control in a packet switch that processes packet streams having different priority levels |
-
1996
- 1996-05-16 JP JP8121737A patent/JPH09305412A/ja active Pending
- 1996-10-28 US US08/736,142 patent/US5740451A/en not_active Expired - Fee Related
- 1996-11-28 CN CN96118518A patent/CN1076109C/zh not_active Expired - Fee Related
- 1996-11-30 TW TW085114802A patent/TW376487B/zh active
-
1997
- 1997-01-25 KR KR1019970002179A patent/KR100267427B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW376487B (en) | 1999-12-11 |
| CN1165993A (zh) | 1997-11-26 |
| KR970076248A (ko) | 1997-12-12 |
| US5740451A (en) | 1998-04-14 |
| CN1076109C (zh) | 2001-12-12 |
| KR100267427B1 (ko) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09305412A (ja) | 最大割り込み禁止期間測定機能を有するマイクロコンピュータ | |
| CA1095174A (en) | Digital computer monitoring and restart circuit | |
| JPH0454255B2 (ja) | ||
| US20040039935A1 (en) | Method and device for measuring the execution time of a real task in a real time system | |
| US5070476A (en) | Sequence controller | |
| US20230176882A1 (en) | Method for simulating a control unit on a computer based on the autosar standard, and computer therefor | |
| JPH0797321B2 (ja) | 割込み信号の処理方法 | |
| JPS59180463A (ja) | エンジン回転数読取り方式 | |
| JP2737645B2 (ja) | プログラム・デバッグ装置 | |
| JP2004151846A (ja) | 暴走検出装置 | |
| JP3387175B2 (ja) | 時間誤計測防止装置 | |
| KR100653545B1 (ko) | 컴퓨터 시스템에서 내부 시간 변경 감지 방법 | |
| JPH10161888A (ja) | 割込み制御装置 | |
| JPS6063647A (ja) | 指定プログラムの走行時間測定方法 | |
| KR100281973B1 (ko) | 중앙처리장치의 로드측정장치 | |
| JP2684462B2 (ja) | 車両用制御装置 | |
| JPH05257748A (ja) | マイクロプロセッサ装置 | |
| JPS62194486A (ja) | 時間計測装置 | |
| JP2022064080A (ja) | 検査システム | |
| JPH06103110A (ja) | ブレークポイント設定方式 | |
| JPH1124761A (ja) | 電源装置のための出力制御方法 | |
| JPH04160642A (ja) | コンピュータシステム | |
| JPH05233359A (ja) | デバッグ装置 | |
| JPS605343A (ja) | プログラムの渋滞検出方式 | |
| JPH06180349A (ja) | 実力評価試験装置 |