JPH09306158A - 垂直増設型メモリーモジュール - Google Patents
垂直増設型メモリーモジュールInfo
- Publication number
- JPH09306158A JPH09306158A JP8118043A JP11804396A JPH09306158A JP H09306158 A JPH09306158 A JP H09306158A JP 8118043 A JP8118043 A JP 8118043A JP 11804396 A JP11804396 A JP 11804396A JP H09306158 A JPH09306158 A JP H09306158A
- Authority
- JP
- Japan
- Prior art keywords
- module
- memory
- pin
- signal
- memory module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 102
- 239000000758 substrate Substances 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012508 change request Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】
【課題】 固有信号端子の変更が容易であり、かつ、そ
の組立作業が容易な垂直増設型メモリーモジュールを提
供する。 【解決手段】 本メモリーモジュールは、プリント基板
上に基板を貫通する雌雄一体型のソケットコネクタと、
選択信号が伝達されるモジュール認識信号ピン群が設け
られている。また、モジュール認識信号ピン群19は、
積層しようとするメモリーモジュールの数以上の本数を
有するモジュール選択信号ピン26と固有信号ピン27
の6対のピンで構成され、1対のモジュール選択信号ピ
ン26cと固有信号ピン27cが、ピンショートコネク
タ29を介して接続されている。
の組立作業が容易な垂直増設型メモリーモジュールを提
供する。 【解決手段】 本メモリーモジュールは、プリント基板
上に基板を貫通する雌雄一体型のソケットコネクタと、
選択信号が伝達されるモジュール認識信号ピン群が設け
られている。また、モジュール認識信号ピン群19は、
積層しようとするメモリーモジュールの数以上の本数を
有するモジュール選択信号ピン26と固有信号ピン27
の6対のピンで構成され、1対のモジュール選択信号ピ
ン26cと固有信号ピン27cが、ピンショートコネク
タ29を介して接続されている。
Description
【0001】
【発明の属する技術分野】本発明は、例えばパーソナル
コンピュータ等の情報機器類等に内蔵される垂直増設型
メモリーモジュールに関するものである。
コンピュータ等の情報機器類等に内蔵される垂直増設型
メモリーモジュールに関するものである。
【0002】
【従来の技術】従来から、パーソナルコンピュータ等の
情報機器では、そのアプリケーションによって必要なメ
モリー容量が異なるため、購入後、必要に応じてメモリ
ー容量を増設しながら機能の向上を図っていくことが行
われている。
情報機器では、そのアプリケーションによって必要なメ
モリー容量が異なるため、購入後、必要に応じてメモリ
ー容量を増設しながら機能の向上を図っていくことが行
われている。
【0003】図5はパーソナルコンピュータのメインボ
ードを示す図である。メインボード1上にはMPU2、
外部バスソケット3、メモリーモジュールコネクタ4等
が固定されている。また、SIMMモジュール5は、2
〜6層のプリント基板6上にメモリーIC7が複数個
(3〜16個程度)実装されるとともに、基板6の端に
メモリーモジュールコネクタ4と接続されて信号を受け
るための複数の平面端子群8が設けられ、これらが一単
位となったものである。そして、メインボード1上に設
けられたメモリーモジュールコネクタ4に上記のSIM
Mモジュール5が装着されるようになっている。メモリ
ーの最大容量は、メインボード1上にあるメモリーモジ
ュールコネクタ4の個数で制限され、例えば図5のよう
に、メモリーモジュールコネクタ4が4個あって1個の
SIMMモジュール5の容量が4Mバイトである場合、
4×4=16Mバイトとなる。そこで、メモリーの増設
は、メインボード1に予め装着しておいた空きのメモリ
ーモジュールコネクタ4に、このSIMMモジュール5
を必要容量に応じて取り付けることにより行われる。
ードを示す図である。メインボード1上にはMPU2、
外部バスソケット3、メモリーモジュールコネクタ4等
が固定されている。また、SIMMモジュール5は、2
〜6層のプリント基板6上にメモリーIC7が複数個
(3〜16個程度)実装されるとともに、基板6の端に
メモリーモジュールコネクタ4と接続されて信号を受け
るための複数の平面端子群8が設けられ、これらが一単
位となったものである。そして、メインボード1上に設
けられたメモリーモジュールコネクタ4に上記のSIM
Mモジュール5が装着されるようになっている。メモリ
ーの最大容量は、メインボード1上にあるメモリーモジ
ュールコネクタ4の個数で制限され、例えば図5のよう
に、メモリーモジュールコネクタ4が4個あって1個の
SIMMモジュール5の容量が4Mバイトである場合、
4×4=16Mバイトとなる。そこで、メモリーの増設
は、メインボード1に予め装着しておいた空きのメモリ
ーモジュールコネクタ4に、このSIMMモジュール5
を必要容量に応じて取り付けることにより行われる。
【0004】上記のメモリー増設の形態は、複数のメモ
リーモジュールを水平方向に並べるものであるが、機器
内でメモリーモジュールをより高密度に実装する手段と
して、複数のメモリーモジュールをメインボードに対し
て垂直方向に積層するという方法がある。例えば特開平
7−211853号公報には、図6に示すように、モジ
ュール基板10の上下各面に互いに嵌合可能な雄型の信
号コネクタ11、雌型の信号コネクタ12をそれぞれ配
したメモリーモジュール13の採用によって、複数のメ
モリーモジュールを垂直方向に積層してメモリーを増設
していく技術が開示されている。
リーモジュールを水平方向に並べるものであるが、機器
内でメモリーモジュールをより高密度に実装する手段と
して、複数のメモリーモジュールをメインボードに対し
て垂直方向に積層するという方法がある。例えば特開平
7−211853号公報には、図6に示すように、モジ
ュール基板10の上下各面に互いに嵌合可能な雄型の信
号コネクタ11、雌型の信号コネクタ12をそれぞれ配
したメモリーモジュール13の採用によって、複数のメ
モリーモジュールを垂直方向に積層してメモリーを増設
していく技術が開示されている。
【0005】
【発明が解決しようとする課題】ところで、メインボー
ド上に複数のメモリーモジュールを実装する場合には、
各メモリーモジュールに共通の信号ラインと個々のメモ
リーモジュールに固有の信号ラインとが必要となる。特
開平7−211853号公報に記載のメモリーモジュー
ルの場合、これら信号ラインは、信号コネクタに接続さ
れる信号ラインを介してメインボードとメモリーモジュ
ールを接続する構成となっており、共通信号ラインに関
しては全てのメモリーモジュールに一貫して設けられて
いる。
ド上に複数のメモリーモジュールを実装する場合には、
各メモリーモジュールに共通の信号ラインと個々のメモ
リーモジュールに固有の信号ラインとが必要となる。特
開平7−211853号公報に記載のメモリーモジュー
ルの場合、これら信号ラインは、信号コネクタに接続さ
れる信号ラインを介してメインボードとメモリーモジュ
ールを接続する構成となっており、共通信号ラインに関
しては全てのメモリーモジュールに一貫して設けられて
いる。
【0006】その一方、個々のメモリーモジュールの固
有信号ラインに関しては、例えば複数の固有信号ライン
のうち最も右側の端子をN番端子とすれば、隣接する
(N+1)番端子の信号ラインを一段上のメモリーモジ
ュールでは一番右側の端子にずらせて接続し、当該モジ
ュールにおけるN番の固有信号ラインとしている。この
ように、端子列はその番号を順次ずらせながら上段モジ
ュールに接続されていき、N番端子以外の残りの端子は
当該ボードの信号処理には取り入れず、そのまま上段モ
ジュールにバイパスさせる構成となっている。この構成
によって、いずれのメモリーモジュールにおいても常に
N番端子が固有信号ラインとなり、規格化が図れるとい
う効果が得られる。
有信号ラインに関しては、例えば複数の固有信号ライン
のうち最も右側の端子をN番端子とすれば、隣接する
(N+1)番端子の信号ラインを一段上のメモリーモジ
ュールでは一番右側の端子にずらせて接続し、当該モジ
ュールにおけるN番の固有信号ラインとしている。この
ように、端子列はその番号を順次ずらせながら上段モジ
ュールに接続されていき、N番端子以外の残りの端子は
当該ボードの信号処理には取り入れず、そのまま上段モ
ジュールにバイパスさせる構成となっている。この構成
によって、いずれのメモリーモジュールにおいても常に
N番端子が固有信号ラインとなり、規格化が図れるとい
う効果が得られる。
【0007】しかしながら、上記従来の垂直増設型メモ
リーモジュールでは、モジュール基板上の固有N番信号
端子に、そのモジュールでしか用いない固有信号が割り
当てられているが、メインボードから各メモリーモジュ
ールへの固有信号の伝達が全て信号ラインに頼っている
ため、例えば固有信号端子の位置をN番目から(N+
1)番目に変更したいという設計変更の要求があった場
合等に、それに対応することが極めて困難であった。
リーモジュールでは、モジュール基板上の固有N番信号
端子に、そのモジュールでしか用いない固有信号が割り
当てられているが、メインボードから各メモリーモジュ
ールへの固有信号の伝達が全て信号ラインに頼っている
ため、例えば固有信号端子の位置をN番目から(N+
1)番目に変更したいという設計変更の要求があった場
合等に、それに対応することが極めて困難であった。
【0008】また、メモリーモジュールを製作する際
に、モジュール基板の上下面に雄型の信号コネクタ、雌
型の信号コネクタをそれぞれ位置精度よく固定しなけれ
ばならないため、その組立作業が手間の掛かるものであ
った。
に、モジュール基板の上下面に雄型の信号コネクタ、雌
型の信号コネクタをそれぞれ位置精度よく固定しなけれ
ばならないため、その組立作業が手間の掛かるものであ
った。
【0009】本発明は、上記の課題を解決するためにな
されたものであって、固有信号端子の変更が容易であ
り、かつ、その組立作業が容易な垂直増設型メモリーモ
ジュールを提供することを目的とする。
されたものであって、固有信号端子の変更が容易であ
り、かつ、その組立作業が容易な垂直増設型メモリーモ
ジュールを提供することを目的とする。
【0010】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の垂直増設型メモリーモジュールは、モジ
ュール基板上にメモリーICとモジュール認識信号ピン
群が設けられ、モジュール認識信号ピン群は、少なくと
も積層しようとするメモリーモジュールの数以上の本数
を有しその中の少なくとも1本にメインボードから選択
信号が伝達されるモジュール選択信号ピンと、当該メモ
リーモジュール上の任意の信号線に接続された固有信号
ピンで構成され、かつ、選択信号が伝達されるモジュー
ル選択信号ピンと固有信号ピンが、着脱可能な接続部材
を介して接続されていることを特徴とするものである。
めに、本発明の垂直増設型メモリーモジュールは、モジ
ュール基板上にメモリーICとモジュール認識信号ピン
群が設けられ、モジュール認識信号ピン群は、少なくと
も積層しようとするメモリーモジュールの数以上の本数
を有しその中の少なくとも1本にメインボードから選択
信号が伝達されるモジュール選択信号ピンと、当該メモ
リーモジュール上の任意の信号線に接続された固有信号
ピンで構成され、かつ、選択信号が伝達されるモジュー
ル選択信号ピンと固有信号ピンが、着脱可能な接続部材
を介して接続されていることを特徴とするものである。
【0011】また、前記固有信号ピンを、モジュール選
択信号ピンと同数で各モジュール選択信号ピンと対をな
す複数のピンで構成し、これら全ての固有信号ピン同士
を接続するとともに、選択信号が伝達されるモジュール
選択信号ピンとこのモジュール選択信号ピンと対をなす
固有信号ピンをピンショートコネクタにより接続する形
態としてもよい。さらに、モジュール同士の信号接続お
よびモジュール同士の固定を行う雌雄一体型ソケットコ
ネクタを、前記モジュール基板を貫通するようにモジュ
ール基板に固定してもよい。
択信号ピンと同数で各モジュール選択信号ピンと対をな
す複数のピンで構成し、これら全ての固有信号ピン同士
を接続するとともに、選択信号が伝達されるモジュール
選択信号ピンとこのモジュール選択信号ピンと対をなす
固有信号ピンをピンショートコネクタにより接続する形
態としてもよい。さらに、モジュール同士の信号接続お
よびモジュール同士の固定を行う雌雄一体型ソケットコ
ネクタを、前記モジュール基板を貫通するようにモジュ
ール基板に固定してもよい。
【0012】
【発明の実施の形態】以下、本発明の一実施の形態を図
1〜図4を参照して説明する。図1は本実施の形態の垂
直増設型メモリーモジュール15(以下、単にメモリー
モジュールと記す)の全体構成を示す図である。この図
に示すように、本実施の形態のメモリーモジュール15
は、プリント基板16(モジュール基板)、メモリーI
C17、雌雄一体型ソケットコネクタ18、モジュール
認識信号ピン群19、その他回路構成部品等で構成され
ている。
1〜図4を参照して説明する。図1は本実施の形態の垂
直増設型メモリーモジュール15(以下、単にメモリー
モジュールと記す)の全体構成を示す図である。この図
に示すように、本実施の形態のメモリーモジュール15
は、プリント基板16(モジュール基板)、メモリーI
C17、雌雄一体型ソケットコネクタ18、モジュール
認識信号ピン群19、その他回路構成部品等で構成され
ている。
【0013】図1(a)に示すように、プリント基板1
6上の中央部に複数個のメモリーIC17が固定され、
周辺部に2個の雌雄一体型ソケットコネクタ18(以
下、単にソケットコネクタと記す)と1組のモジュール
認識信号ピン群19が固定されている。メモリーIC1
7は、当該のアプリケーションに要求されるメモリーの
入出力数や容量により異なる任意の構成を持っている。
そして、ソケットコネクタ18は、複数のメモリーモジ
ュールに共通な信号の接続およびメモリーモジュール自
身の物理的な固定を行うためのもの、モジュール認識信
号ピン群19は、各メモリーモジュールを選択するため
の信号の接続を行うためのもの、である。
6上の中央部に複数個のメモリーIC17が固定され、
周辺部に2個の雌雄一体型ソケットコネクタ18(以
下、単にソケットコネクタと記す)と1組のモジュール
認識信号ピン群19が固定されている。メモリーIC1
7は、当該のアプリケーションに要求されるメモリーの
入出力数や容量により異なる任意の構成を持っている。
そして、ソケットコネクタ18は、複数のメモリーモジ
ュールに共通な信号の接続およびメモリーモジュール自
身の物理的な固定を行うためのもの、モジュール認識信
号ピン群19は、各メモリーモジュールを選択するため
の信号の接続を行うためのもの、である。
【0014】図1(b)に示すように、プリント基板1
6にはスルーホール20が形成されており、このスルー
ホール20を貫通するようにソケットコネクタ18が配
置され、プリント基板16に半田付けにより固定されて
いる。図2はソケットコネクタ18の拡大図であるが、
図2(a)、(b)に示すように、ソケットコネクタ1
8は、ピン支持部21の上面にピン形状のオス端子22
が複数本設けられ、ピン支持部21の下面には他のソケ
ットコネクタの各オス端子と嵌合する穴形状のメス端子
23が設けられた構成となっている。
6にはスルーホール20が形成されており、このスルー
ホール20を貫通するようにソケットコネクタ18が配
置され、プリント基板16に半田付けにより固定されて
いる。図2はソケットコネクタ18の拡大図であるが、
図2(a)、(b)に示すように、ソケットコネクタ1
8は、ピン支持部21の上面にピン形状のオス端子22
が複数本設けられ、ピン支持部21の下面には他のソケ
ットコネクタの各オス端子と嵌合する穴形状のメス端子
23が設けられた構成となっている。
【0015】図3はメインボード24上に複数枚のメモ
リーモジュール15、15、…を実装する様子を示す図
である。このように、メモリーモジュール15のソケッ
トコネクタ18の位置に相当するメインボード24上の
個所にも同様のソケットコネクタ18aが設けられてお
り、メインボード24上に複数のメモリーモジュール1
5を実装する際にソケットコネクタ18のオス端子22
とメス端子23を嵌合させることによって、各メモリー
モジュール15が物理的に固定されると同時に、メイン
ボード24からメモリーモジュール15へ、また各メモ
リーモジュール15間で共通信号が伝達される構成とな
っている。
リーモジュール15、15、…を実装する様子を示す図
である。このように、メモリーモジュール15のソケッ
トコネクタ18の位置に相当するメインボード24上の
個所にも同様のソケットコネクタ18aが設けられてお
り、メインボード24上に複数のメモリーモジュール1
5を実装する際にソケットコネクタ18のオス端子22
とメス端子23を嵌合させることによって、各メモリー
モジュール15が物理的に固定されると同時に、メイン
ボード24からメモリーモジュール15へ、また各メモ
リーモジュール15間で共通信号が伝達される構成とな
っている。
【0016】図4はモジュール認識信号ピン群19の構
成を示す図である。このモジュール認識信号ピン群19
の構成は、メインボード24上にメモリーモジュール1
5を実装しようとする最大の枚数によって変える必要が
あるが、本実施の形態はメモリーモジュール15の実装
最大枚数を6枚とする例である。図4(a)に示すよう
に、プリント基板16上にピン支持部25が固定され、
図4(b)に示すように、ピン支持部25の上面から2
本1対で6対のピン26、27、…が突出している。一
方の列の6本のピンはモジュール選択信号ピン26であ
り、これらには個別モジュール選択信号端子(図示略)
が接続されている。そして、個別モジュール選択信号端
子を通じて当該メモリーモジュール15を選択、認識さ
せるための選択信号が伝達されるようになっている。他
方の列の6本のピンは固有信号ピン27であり、6本の
ピン全てにショート配線28がなされた上で当該メモリ
ーモジュール15上に実装されたメモリーICの選択信
号端子(図示略)に接続されている。そして、モジュー
ル選択信号ピン26のうちの1本のモジュール選択信号
ピン26cとそれと対をなす固有信号ピン27cが、着
脱可能なピンショートコネクタ29(接続部材)によっ
て接続されている。
成を示す図である。このモジュール認識信号ピン群19
の構成は、メインボード24上にメモリーモジュール1
5を実装しようとする最大の枚数によって変える必要が
あるが、本実施の形態はメモリーモジュール15の実装
最大枚数を6枚とする例である。図4(a)に示すよう
に、プリント基板16上にピン支持部25が固定され、
図4(b)に示すように、ピン支持部25の上面から2
本1対で6対のピン26、27、…が突出している。一
方の列の6本のピンはモジュール選択信号ピン26であ
り、これらには個別モジュール選択信号端子(図示略)
が接続されている。そして、個別モジュール選択信号端
子を通じて当該メモリーモジュール15を選択、認識さ
せるための選択信号が伝達されるようになっている。他
方の列の6本のピンは固有信号ピン27であり、6本の
ピン全てにショート配線28がなされた上で当該メモリ
ーモジュール15上に実装されたメモリーICの選択信
号端子(図示略)に接続されている。そして、モジュー
ル選択信号ピン26のうちの1本のモジュール選択信号
ピン26cとそれと対をなす固有信号ピン27cが、着
脱可能なピンショートコネクタ29(接続部材)によっ
て接続されている。
【0017】図4(c)は、実装する複数のメモリーモ
ジュール15のモジュール認識信号ピン群19の部分を
示す図である。この図に示すように、例えばメモリーモ
ジュール15Aでは6対のピンのうち一番右側の対26
a、27aにピンショートコネクタ29が固定され、メ
モリーモジュール15Bでは右側から2番目の対26
b、27b、…、メモリーモジュール15Fでは一番左
側の対26f、27f、というように、各メモリーモジ
ュール15A〜15Fで異なる対のピンにピンショート
コネクタ29が固定されている。そこで、メインボード
24が例えばメモリーモジュール15Aを選択した場
合、その選択信号が各メモリーモジュール15A〜15
Fの一番右側のモジュール選択信号ピン26aに伝達さ
れるが、メモリーモジュール15B〜15Fでは一番右
側のモジュール選択信号ピン26aは孤立しているた
め、メモリーモジュール15B〜15Fは応答しない。
ところが、メモリーモジュール15Aでは一番右側のモ
ジュール選択信号ピン26aはピンショートコネクタ2
9によって互いにショート配線された固有信号ピン27
に接続されているため、選択信号はメモリーモジュール
15A上のメモリーICの選択信号端子に伝達される。
ジュール15のモジュール認識信号ピン群19の部分を
示す図である。この図に示すように、例えばメモリーモ
ジュール15Aでは6対のピンのうち一番右側の対26
a、27aにピンショートコネクタ29が固定され、メ
モリーモジュール15Bでは右側から2番目の対26
b、27b、…、メモリーモジュール15Fでは一番左
側の対26f、27f、というように、各メモリーモジ
ュール15A〜15Fで異なる対のピンにピンショート
コネクタ29が固定されている。そこで、メインボード
24が例えばメモリーモジュール15Aを選択した場
合、その選択信号が各メモリーモジュール15A〜15
Fの一番右側のモジュール選択信号ピン26aに伝達さ
れるが、メモリーモジュール15B〜15Fでは一番右
側のモジュール選択信号ピン26aは孤立しているた
め、メモリーモジュール15B〜15Fは応答しない。
ところが、メモリーモジュール15Aでは一番右側のモ
ジュール選択信号ピン26aはピンショートコネクタ2
9によって互いにショート配線された固有信号ピン27
に接続されているため、選択信号はメモリーモジュール
15A上のメモリーICの選択信号端子に伝達される。
【0018】本実施の形態のメモリーモジュール15に
おいては、モジュール選択信号ピン26と固有信号ピン
27からなる6対のピンで構成されるモジュール認識信
号ピン群19が設けられ、その中の1対のモジュール選
択信号ピン26と固有信号ピン27をピンショートコネ
クタ29で互いに接続する構成であるから、ピンショー
トコネクタ29の設置位置を変更することによって、選
択信号端子として機能させるピンの位置を容易に変更す
ることができる。
おいては、モジュール選択信号ピン26と固有信号ピン
27からなる6対のピンで構成されるモジュール認識信
号ピン群19が設けられ、その中の1対のモジュール選
択信号ピン26と固有信号ピン27をピンショートコネ
クタ29で互いに接続する構成であるから、ピンショー
トコネクタ29の設置位置を変更することによって、選
択信号端子として機能させるピンの位置を容易に変更す
ることができる。
【0019】また、プリント基板16を貫通させてソケ
ットコネクタ18を取り付けているため、従来のメモリ
ーモジュールのように、基板の両面それぞれに雄型の信
号コネクタ、雌型の信号コネクタを固定する必要がなく
なり、メモリーモジュールの組立作業性を向上させるこ
とができる。さらに、図3に示したように、メインボー
ド24にも同様のソケットコネクタ18aを取り付けた
ことでメインボード24の下面にもメモリーモジュール
15を実装でき、このメモリーモジュール15を内蔵す
る機器の内部空間を有効に利用することができる。
ットコネクタ18を取り付けているため、従来のメモリ
ーモジュールのように、基板の両面それぞれに雄型の信
号コネクタ、雌型の信号コネクタを固定する必要がなく
なり、メモリーモジュールの組立作業性を向上させるこ
とができる。さらに、図3に示したように、メインボー
ド24にも同様のソケットコネクタ18aを取り付けた
ことでメインボード24の下面にもメモリーモジュール
15を実装でき、このメモリーモジュール15を内蔵す
る機器の内部空間を有効に利用することができる。
【0020】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えばモジュール認識信号ピン群を、1本のモジュール選
択信号ピンと1本の固有信号ピンを対とする6対のピン
構成としたが、モジュール選択信号ピンに関しては1枚
のメモリーモジュールに対して2本以上のピンを割り当
ててもよいため、6本に限らず、少なくともメモリーモ
ジュールを実装しようとする最大の数以上あればよい。
また、固有信号ピンに関しても6本に限らず、ピンショ
ートコネクタの形状は変わるものの、メモリーモジュー
ル上の任意の信号線に接続された少なくとも1本の固有
信号ピンがあればよい。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えばモジュール認識信号ピン群を、1本のモジュール選
択信号ピンと1本の固有信号ピンを対とする6対のピン
構成としたが、モジュール選択信号ピンに関しては1枚
のメモリーモジュールに対して2本以上のピンを割り当
ててもよいため、6本に限らず、少なくともメモリーモ
ジュールを実装しようとする最大の数以上あればよい。
また、固有信号ピンに関しても6本に限らず、ピンショ
ートコネクタの形状は変わるものの、メモリーモジュー
ル上の任意の信号線に接続された少なくとも1本の固有
信号ピンがあればよい。
【0021】
【発明の効果】以上、詳細に説明したように、本発明の
垂直増設型メモリーモジュールによれば、複数本のモジ
ュール選択信号ピンと固有信号ピンを含むモジュール認
識信号ピン群が設けられ、その中の選択信号が伝達され
るモジュール選択信号ピンと固有信号ピンが着脱可能な
接続部材で接続された構成であるから、接続部材の設置
位置を変更することによって、選択信号端子として機能
させるピンの位置を容易に変更することができる。ま
た、モジュール基板を貫通させて雌雄一体型コネクタを
取り付けた場合、従来のメモリーモジュールのように、
基板の両面それぞれに雄型の信号コネクタ、雌型の信号
コネクタを固定する必要がなくなり、メモリーモジュー
ルの組立作業性を向上させることができる。
垂直増設型メモリーモジュールによれば、複数本のモジ
ュール選択信号ピンと固有信号ピンを含むモジュール認
識信号ピン群が設けられ、その中の選択信号が伝達され
るモジュール選択信号ピンと固有信号ピンが着脱可能な
接続部材で接続された構成であるから、接続部材の設置
位置を変更することによって、選択信号端子として機能
させるピンの位置を容易に変更することができる。ま
た、モジュール基板を貫通させて雌雄一体型コネクタを
取り付けた場合、従来のメモリーモジュールのように、
基板の両面それぞれに雄型の信号コネクタ、雌型の信号
コネクタを固定する必要がなくなり、メモリーモジュー
ルの組立作業性を向上させることができる。
【図1】本発明の一実施の形態であるメモリーモジュー
ルを示す、(a)平面図、(b)側面図、である。
ルを示す、(a)平面図、(b)側面図、である。
【図2】同、メモリーモジュールのソケットコネクタ部
分を示す、(a)側面図、(b)裏面図、である。
分を示す、(a)側面図、(b)裏面図、である。
【図3】同、メモリーモジュールを複数枚メインボード
に実装した状態を示す側面図である。
に実装した状態を示す側面図である。
【図4】同、メモリーモジュールのモジュール認識信号
ピン群部分を示す、(a)側面図、(b)平面図、
(c)複数のメモリーモジュールを積層した状態の側面
図、である。
ピン群部分を示す、(a)側面図、(b)平面図、
(c)複数のメモリーモジュールを積層した状態の側面
図、である。
【図5】従来のメインボードとメモリーモジュールの例
を示す図である。
を示す図である。
【図6】従来のメモリーモジュールの一例を示す、
(a)平面図、(b)側面図、である。
(a)平面図、(b)側面図、である。
15,15A,15B,15F メモリーボード 16 プリント基板(モジュール基板) 17 メモリーIC 18,18a 雌雄一体型ソケットコネクタ 19 モジュール認識信号ピン群 20 スルーホール 21 ピン支持部 22 オス端子 23 メス端子 24 メインボード 25 ピン支持部 26,26a,26b,26c,26f モジュール選
択信号ピン 27,27a,27b,27c,27f 固有信号ピン 28 ショート配線 29 ピンショートコネクタ(接続部材)
択信号ピン 27,27a,27b,27c,27f 固有信号ピン 28 ショート配線 29 ピンショートコネクタ(接続部材)
Claims (3)
- 【請求項1】 メインボード上に垂直方向に積層するこ
とによりメモリー増設を行う垂直増設型メモリーモジュ
ールであって、 該モジュール基板上にメモリーICとモジュール認識信
号ピン群が設けられ、 該モジュール認識信号ピン群は、少なくとも積層しよう
とするメモリーモジュールの数以上の本数を有しその中
の少なくとも1本にメインボードから選択信号が伝達さ
れるモジュール選択信号ピンと、当該メモリーモジュー
ル上の任意の信号線に接続された固有信号ピンで構成さ
れ、かつ、前記選択信号が伝達されるモジュール選択信
号ピンと前記固有信号ピンが、着脱可能な接続部材を介
して接続されていることを特徴とする垂直増設型メモリ
ーモジュール。 - 【請求項2】 請求項1に記載の垂直増設型メモリーモ
ジュールにおいて、 前記固有信号ピンが、前記モジュール選択信号ピンと同
数で各モジュール選択信号ピンと対をなす複数のピンで
構成され、 これら全ての固有信号ピン同士が接続されるとともに、
前記選択信号が伝達されるモジュール選択信号ピンと該
モジュール選択信号ピンと対をなす固有信号ピンがピン
ショートコネクタにより接続されていることを特徴とす
る垂直増設型メモリーモジュール。 - 【請求項3】 請求項1または2に記載の垂直増設型メ
モリーモジュールにおいて、 モジュール同士の信号接続およびモジュール同士の固定
を行う雌雄一体型ソケットコネクタが、前記モジュール
基板を貫通するように該モジュール基板に固定されたこ
とを特徴とする垂直増設型メモリーモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8118043A JPH09306158A (ja) | 1996-05-13 | 1996-05-13 | 垂直増設型メモリーモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8118043A JPH09306158A (ja) | 1996-05-13 | 1996-05-13 | 垂直増設型メモリーモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09306158A true JPH09306158A (ja) | 1997-11-28 |
Family
ID=14726627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8118043A Pending JPH09306158A (ja) | 1996-05-13 | 1996-05-13 | 垂直増設型メモリーモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09306158A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505496B1 (ko) * | 2000-12-04 | 2005-07-29 | 인터내셔널 비지네스 머신즈 코포레이션 | 메모리 모듈, 메모리 어셈블리, 메모리 서브시스템 및메모리 시스템 |
-
1996
- 1996-05-13 JP JP8118043A patent/JPH09306158A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505496B1 (ko) * | 2000-12-04 | 2005-07-29 | 인터내셔널 비지네스 머신즈 코포레이션 | 메모리 모듈, 메모리 어셈블리, 메모리 서브시스템 및메모리 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1316682C (zh) | 晶片化电源连接器 | |
| US6976848B2 (en) | Sockets for module extension and memory system using same | |
| US5335146A (en) | High density packaging for device requiring large numbers of unique signals utilizing orthogonal plugging and zero insertion force connetors | |
| US5502621A (en) | Mirrored pin assignment for two sided multi-chip layout | |
| US6641411B1 (en) | Low cost high speed connector | |
| US7168961B2 (en) | Expansible interface for modularized printed circuit boards | |
| US4871317A (en) | Surface mounted component adaptor for interconnecting of surface mounted circuit components | |
| US20010009032A1 (en) | Structure having multiple levels of programmable integrated circuits for interconnecting electronic components | |
| US6416333B1 (en) | Extension boards and method of extending boards | |
| EP3158839B1 (en) | System and methods for producing modular stacked integrated circuits | |
| US6011695A (en) | External bus interface printed circuit board routing for a ball grid array integrated circuit package | |
| US20150064964A1 (en) | Double Stack Compact Flash Card Connector | |
| JP3660552B2 (ja) | 相互接続システム | |
| US6344975B1 (en) | Modular backplane | |
| US6382983B2 (en) | Module mounting system | |
| US6774657B2 (en) | Apparatus and method of inspecting semiconductor integrated circuit | |
| US5406199A (en) | Test fixture carrying a channel card for logic level translation | |
| US6735090B1 (en) | High-speed memory device, socket mounting structure for mounting a high-speed memory device and mounting method of mounting high-speed memory device | |
| JPH117348A (ja) | マルチプロセッサ接続方式 | |
| US20060172614A1 (en) | Universal systems printed circuit blocks and method for interconnecting the same | |
| JP3100338U (ja) | 中央処理装置インタフェースカード | |
| KR100505641B1 (ko) | 메모리 모듈 및 이를 구비하는 메모리 시스템 | |
| JPS62155596A (ja) | 電子回路 | |
| JPS6015359Y2 (ja) | 信号接続装置 | |
| US4959555A (en) | Interconnection medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080325 |