JPH09306738A - インダクタ素子 - Google Patents
インダクタ素子Info
- Publication number
- JPH09306738A JPH09306738A JP8125105A JP12510596A JPH09306738A JP H09306738 A JPH09306738 A JP H09306738A JP 8125105 A JP8125105 A JP 8125105A JP 12510596 A JP12510596 A JP 12510596A JP H09306738 A JPH09306738 A JP H09306738A
- Authority
- JP
- Japan
- Prior art keywords
- spiral pattern
- spiral
- inductor element
- pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 無線通信で使用され、スパイラル状パターン
の占有面積が小さく、かつ、高いインダクタンス値を得
ることができるスパイラル状のインダクタ素子を提供す
る。 【解決手段】 誘電体基板１１の上面に、第１のスパイ
ラル状パターン１２を形成する。また、誘電体基板１１
の下面に、第２のスパイラル状パターン１３を形成す
る。第１のスパイラル状パターン１２の巻き方向と第２
のスパイラル状パターン１３の巻き方向を同じにする。
第１のスパイラル状パターン１２の内部導体端のランド
１４ａと第２のスパイラル状パターン１３の内部導体端
のランド１４ｃをスルーホール１５によって接続する。
の占有面積が小さく、かつ、高いインダクタンス値を得
ることができるスパイラル状のインダクタ素子を提供す
る。 【解決手段】 誘電体基板１１の上面に、第１のスパイ
ラル状パターン１２を形成する。また、誘電体基板１１
の下面に、第２のスパイラル状パターン１３を形成す
る。第１のスパイラル状パターン１２の巻き方向と第２
のスパイラル状パターン１３の巻き方向を同じにする。
第１のスパイラル状パターン１２の内部導体端のランド
１４ａと第２のスパイラル状パターン１３の内部導体端
のランド１４ｃをスルーホール１５によって接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、主として無線通信
で使用される回路基板パターンによるインダクタ素子に
関するものである。
で使用される回路基板パターンによるインダクタ素子に
関するものである。
【０００２】
【従来の技術】マイクロ波領域においては、いかなる導
電性の線状エレメントもインダクタとなる。スパイラル
状のインダクタ素子は、スパイラル状の導体線路を用い
ることにより、小さい占有面積で高いインダクタンス値
を得ようとするものである。図５に、従来技術における
スパイラル状導体線路を用いたインダクタ素子の構成を
示す。図５に示すように、誘電体基板３１の一方の面に
は、スパイラル状パターンが形成されている。スパイラ
ル状パターン３２の長さは、使用される波長に比べて十
分小さい。このにようなスパイラル状のインダクタ素子
は、パターンを基板上に形成することによって簡単に作
製することができる。
電性の線状エレメントもインダクタとなる。スパイラル
状のインダクタ素子は、スパイラル状の導体線路を用い
ることにより、小さい占有面積で高いインダクタンス値
を得ようとするものである。図５に、従来技術における
スパイラル状導体線路を用いたインダクタ素子の構成を
示す。図５に示すように、誘電体基板３１の一方の面に
は、スパイラル状パターンが形成されている。スパイラ
ル状パターン３２の長さは、使用される波長に比べて十
分小さい。このにようなスパイラル状のインダクタ素子
は、パターンを基板上に形成することによって簡単に作
製することができる。
【０００３】
【発明が解決しようとする課題】無線機を小型化するに
は回路を小型化する必要があり、そのためには回路を構
成するそれぞれの素子を小型化する必要がある。回路を
小型化するためのインダクタ素子としてはチップインダ
クタが考えられるが、このチップインダクタは、基板パ
ターンによって形成することができるスパイラル状のイ
ンダクタ素子に比べて作製が困難である。
は回路を小型化する必要があり、そのためには回路を構
成するそれぞれの素子を小型化する必要がある。回路を
小型化するためのインダクタ素子としてはチップインダ
クタが考えられるが、このチップインダクタは、基板パ
ターンによって形成することができるスパイラル状のイ
ンダクタ素子に比べて作製が困難である。
【０００４】一方、上記したスパイラル状のインダクタ
素子においては、高いインダクタンス値を得るためにス
パイラルの巻き数を増やす必要があり、パターンの占有
面積が大きくなる。このため、スパイラル状のインダク
タ素子は、回路を小型化しようとする場合には不向きで
あった。
素子においては、高いインダクタンス値を得るためにス
パイラルの巻き数を増やす必要があり、パターンの占有
面積が大きくなる。このため、スパイラル状のインダク
タ素子は、回路を小型化しようとする場合には不向きで
あった。
【０００５】本発明は、従来技術における前記課題を解
決するためになされたものであり、スパイラル状パター
ンの占有面積が小さく、かつ、高いインダクタンス値を
得ることができるスパイラル状のインダクタ素子を提供
することを目的とする。
決するためになされたものであり、スパイラル状パター
ンの占有面積が小さく、かつ、高いインダクタンス値を
得ることができるスパイラル状のインダクタ素子を提供
することを目的とする。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るインダクタ素子の構成は、基板と、前
記基板の一方の面に形成された第１のスパイラル状パタ
ーンと、前記基板の他方の面に形成された第２のスパイ
ラル状パターンと、前記基板の内部に形成され、前記第
１のスパイラル状パターンの内部導体端と前記第２のス
パイラル状パターンの内部導体端とを接続するスルーホ
ールとを備えたものである。このインダクタ素子の構成
によれば、従来のスパイラル状のインダクタ素子に比べ
て、同一の占有面積において約２倍の長さの導体線路が
得られるので、同一の占有面積を有する従来のスパイラ
ル状のインダクタ素子に比べて高いインダクタンス値が
得られる。その結果、インダクタンス値を高くすると同
時に回路の小型化を図ることができる。
め、本発明に係るインダクタ素子の構成は、基板と、前
記基板の一方の面に形成された第１のスパイラル状パタ
ーンと、前記基板の他方の面に形成された第２のスパイ
ラル状パターンと、前記基板の内部に形成され、前記第
１のスパイラル状パターンの内部導体端と前記第２のス
パイラル状パターンの内部導体端とを接続するスルーホ
ールとを備えたものである。このインダクタ素子の構成
によれば、従来のスパイラル状のインダクタ素子に比べ
て、同一の占有面積において約２倍の長さの導体線路が
得られるので、同一の占有面積を有する従来のスパイラ
ル状のインダクタ素子に比べて高いインダクタンス値が
得られる。その結果、インダクタンス値を高くすると同
時に回路の小型化を図ることができる。
【０００７】また、前記本発明の構成においては、第１
のスパイラル状パターンの巻き方向と第２のスパイラル
状パターンの巻き方向が同じであるのが好ましい。この
好ましい例によれば、それぞれのスパイラル状パターン
に電流が流れることによって生じる磁束は強め合うよう
に作用する。その結果、さらに高いインダクタンス値が
得られる。
のスパイラル状パターンの巻き方向と第２のスパイラル
状パターンの巻き方向が同じであるのが好ましい。この
好ましい例によれば、それぞれのスパイラル状パターン
に電流が流れることによって生じる磁束は強め合うよう
に作用する。その結果、さらに高いインダクタンス値が
得られる。
【０００８】また、前記本発明の構成においては、第１
のスパイラル状パターンが形成された基板の一方の面に
形成された出力端子と、前記基板の内部に形成され、第
２のスパイラル状パターンの外部導体端と前記出力端子
とを接続するスルーホールとをさらに備えているのが好
ましい。この好ましい例によれば、インダクタ素子の入
出力端子を同一平面上に配置することができる。
のスパイラル状パターンが形成された基板の一方の面に
形成された出力端子と、前記基板の内部に形成され、第
２のスパイラル状パターンの外部導体端と前記出力端子
とを接続するスルーホールとをさらに備えているのが好
ましい。この好ましい例によれば、インダクタ素子の入
出力端子を同一平面上に配置することができる。
【０００９】また、前記本発明の構成においては、第１
のスパイラル状パターンと第２のスパイラル状パターン
とが重ならないようにずらして配置されているのが好ま
しい。この好ましい例によれば、第１のスパイラル状パ
ターンと第２のスパイラル状パターンの導体線路間の結
合容量を抑えることができるので、インダクタンス値の
低下を抑えることができる。
のスパイラル状パターンと第２のスパイラル状パターン
とが重ならないようにずらして配置されているのが好ま
しい。この好ましい例によれば、第１のスパイラル状パ
ターンと第２のスパイラル状パターンの導体線路間の結
合容量を抑えることができるので、インダクタンス値の
低下を抑えることができる。
【００１０】また、前記本発明の構成においては、第１
のスパイラル状パターンの線路幅と第２のスパイラル状
パターンの線路幅が異なるのが好ましい。この好ましい
例によれば、基板を重ねた多層基板構成において第１及
び第２のスパイラル状パターンが形成された基板の両面
で実効誘電率が異なり、第１のスパイラル状パターンの
特性インピーダンスと第２のスパイラル状パターンの特
性インピーダンスとが異なっても、第１のスパイラル状
パターンの線路幅と第２のスパイラル状パターンの線路
幅を適当に変えることにより、第１のスパイラル状パタ
ーンの特性インピーダンスと第２のスパイラル状パター
ンの特性インピーダンスを一致させることができる。
のスパイラル状パターンの線路幅と第２のスパイラル状
パターンの線路幅が異なるのが好ましい。この好ましい
例によれば、基板を重ねた多層基板構成において第１及
び第２のスパイラル状パターンが形成された基板の両面
で実効誘電率が異なり、第１のスパイラル状パターンの
特性インピーダンスと第２のスパイラル状パターンの特
性インピーダンスとが異なっても、第１のスパイラル状
パターンの線路幅と第２のスパイラル状パターンの線路
幅を適当に変えることにより、第１のスパイラル状パタ
ーンの特性インピーダンスと第２のスパイラル状パター
ンの特性インピーダンスを一致させることができる。
【００１１】
【発明の実施の形態】以下、実施の形態を用いて本発明
をさらに具体的に説明する。 〈第１の実施の形態〉図１は本発明に係るインダクタ素
子の第１の実施の形態を示す斜視図である。図１に示す
ように、厚さ０．３ｍｍの誘電体基板（例えば、ガラス
エポキシ基板）１１の上面には、導体線路幅０．２ｍ
ｍ、線路間隔０．２５ｍｍの角形の第１のスパイラル状
パターン（材質は銅）１２が形成されている。また、誘
電体基板１１の下面には、第１のスパイラル状パターン
１２との対向位置に同じく導体線路幅０．２ｍｍ、線路
間隔０．２５ｍｍの角形の第２のスパイラル状パターン
１３が形成されている。尚、第１及び第２のスパイラル
状パターン１２、１３の長さは、使用される波長に比べ
て十分小さく設定されている。第１のスパイラル状パタ
ーン１２の内外部導体端には、それぞれ接触部として寸
法１ｍｍ×１ｍｍのランド１４ａ、１４ｂが設けられて
いる。また、第２のスパイラル状パターン１３の内外部
導体端にも、同じくそれぞれ接触部として寸法１ｍｍ×
１ｍｍのランド１４ｃ、１４ｄが設けられている。第１
のスパイラル状パターン１２の巻き方向と第２のスパイ
ラル状パターン１３の巻き方向は同じであり、第１のス
パイラル状パターン１２の内部導体端のランド１４ａと
第２のスパイラル状パターン１３の内部導体端のランド
１４ｃとは、誘電体基板１１の内部に形成されたスルー
ホール１５によって接続されている。また、誘電体基板
１１の上面には出力端子１７が形成されており、この出
力端子１７と第２のスパイラル状パターン１３の外部導
体端のランド１４ｄとは、誘電体基板１１の内部に形成
されたスルーホール１６によって接続されている。すな
わち、入力端子（第１のスパイラル状パターン１２の外
部導体端のランド１４ｂ）と出力端子１７とは同一平面
上に形成されている。このように入力端子と出力端子を
同一平面上に設けることにより、表面実装の点で有利と
なる。
をさらに具体的に説明する。 〈第１の実施の形態〉図１は本発明に係るインダクタ素
子の第１の実施の形態を示す斜視図である。図１に示す
ように、厚さ０．３ｍｍの誘電体基板（例えば、ガラス
エポキシ基板）１１の上面には、導体線路幅０．２ｍ
ｍ、線路間隔０．２５ｍｍの角形の第１のスパイラル状
パターン（材質は銅）１２が形成されている。また、誘
電体基板１１の下面には、第１のスパイラル状パターン
１２との対向位置に同じく導体線路幅０．２ｍｍ、線路
間隔０．２５ｍｍの角形の第２のスパイラル状パターン
１３が形成されている。尚、第１及び第２のスパイラル
状パターン１２、１３の長さは、使用される波長に比べ
て十分小さく設定されている。第１のスパイラル状パタ
ーン１２の内外部導体端には、それぞれ接触部として寸
法１ｍｍ×１ｍｍのランド１４ａ、１４ｂが設けられて
いる。また、第２のスパイラル状パターン１３の内外部
導体端にも、同じくそれぞれ接触部として寸法１ｍｍ×
１ｍｍのランド１４ｃ、１４ｄが設けられている。第１
のスパイラル状パターン１２の巻き方向と第２のスパイ
ラル状パターン１３の巻き方向は同じであり、第１のス
パイラル状パターン１２の内部導体端のランド１４ａと
第２のスパイラル状パターン１３の内部導体端のランド
１４ｃとは、誘電体基板１１の内部に形成されたスルー
ホール１５によって接続されている。また、誘電体基板
１１の上面には出力端子１７が形成されており、この出
力端子１７と第２のスパイラル状パターン１３の外部導
体端のランド１４ｄとは、誘電体基板１１の内部に形成
されたスルーホール１６によって接続されている。すな
わち、入力端子（第１のスパイラル状パターン１２の外
部導体端のランド１４ｂ）と出力端子１７とは同一平面
上に形成されている。このように入力端子と出力端子を
同一平面上に設けることにより、表面実装の点で有利と
なる。
【００１２】上記の構成において、基板上面の第１のス
パイラル状パターン１２と基板下面のスパイラル状パタ
ーン１３はそれぞれインダクタ素子を構成すると共に、
これらはスルーホール１５を介して直列に接続されてい
る。従って、本実施の形態によれば、従来のスパイラル
状のインダクタ素子に比べて、同一の占有面積において
約２倍の長さの導体線路が得られるので、同一の占有面
積を有する従来のスパイラル状のインダクタ素子に比べ
て高いインダクタンス値が得られる。また、上記したよ
うに、第１のスパイラル状パターン１２の巻き方向と第
２のスパイラル状パターン１３の巻き方向が同じである
ので、それぞれのスパイラル状パターン１２、１３に電
流が流れることによって生じる磁束は強め合うように作
用する。その結果、さらに高いインダクタンス値が得ら
れる。
パイラル状パターン１２と基板下面のスパイラル状パタ
ーン１３はそれぞれインダクタ素子を構成すると共に、
これらはスルーホール１５を介して直列に接続されてい
る。従って、本実施の形態によれば、従来のスパイラル
状のインダクタ素子に比べて、同一の占有面積において
約２倍の長さの導体線路が得られるので、同一の占有面
積を有する従来のスパイラル状のインダクタ素子に比べ
て高いインダクタンス値が得られる。また、上記したよ
うに、第１のスパイラル状パターン１２の巻き方向と第
２のスパイラル状パターン１３の巻き方向が同じである
ので、それぞれのスパイラル状パターン１２、１３に電
流が流れることによって生じる磁束は強め合うように作
用する。その結果、さらに高いインダクタンス値が得ら
れる。
【００１３】上記の構成において、第１及び第２のスパ
イラル状パターン１２、１３の巻き数を１、２、３、４
（占有面積はそれぞれ１．９ｍｍ×１．９ｍｍ、２．８
ｍｍ×２．８ｍｍ、３．７ｍｍ×３．７ｍｍ、４．６ｍ
ｍ×４．６ｍｍ）と変えてインダクタンス値を測定し
た。図２に、従来のスパイラル状のインダクタ素子（図
５）と本実施の形態のスパイラル状のインダクタ素子に
おける、スパイラル状パターンの巻き数とインダクタン
ス値との関係を示す。図２中、実線は本実施の形態のス
パイラル状のインダクタ素子の測定値を示し、点線は従
来のスパイラル状のインダクタ素子の測定値を示す。図
２に示すように、本実施の形態のように構成することに
より、同じ巻き数、すなわち同じ占有面積で高いインダ
クタンス値を得ることができた。
イラル状パターン１２、１３の巻き数を１、２、３、４
（占有面積はそれぞれ１．９ｍｍ×１．９ｍｍ、２．８
ｍｍ×２．８ｍｍ、３．７ｍｍ×３．７ｍｍ、４．６ｍ
ｍ×４．６ｍｍ）と変えてインダクタンス値を測定し
た。図２に、従来のスパイラル状のインダクタ素子（図
５）と本実施の形態のスパイラル状のインダクタ素子に
おける、スパイラル状パターンの巻き数とインダクタン
ス値との関係を示す。図２中、実線は本実施の形態のス
パイラル状のインダクタ素子の測定値を示し、点線は従
来のスパイラル状のインダクタ素子の測定値を示す。図
２に示すように、本実施の形態のように構成することに
より、同じ巻き数、すなわち同じ占有面積で高いインダ
クタンス値を得ることができた。
【００１４】尚、本実施の形態においては、第１のスパ
イラル状パターン１２の巻き方向と第２のスパイラル状
パターン１３の巻き方向を同じにしているが、必ずしも
この構成に限定されるものではなく、第１のスパイラル
状パターン１２の巻き方向と第２のスパイラル状パター
ン１３の巻き方向は逆であってもよい。
イラル状パターン１２の巻き方向と第２のスパイラル状
パターン１３の巻き方向を同じにしているが、必ずしも
この構成に限定されるものではなく、第１のスパイラル
状パターン１２の巻き方向と第２のスパイラル状パター
ン１３の巻き方向は逆であってもよい。
【００１５】また、本実施の形態においては、入力端子
（第１のスパイラル状パターン１２の外部導体端のラン
ド１４ｂ）と出力端子１７を同一平面上に形成している
が、必ずしもこの構成に限定されるものではなく、入力
端子と出力端子を別々の面に設ける構成であってもよ
い。
（第１のスパイラル状パターン１２の外部導体端のラン
ド１４ｂ）と出力端子１７を同一平面上に形成している
が、必ずしもこの構成に限定されるものではなく、入力
端子と出力端子を別々の面に設ける構成であってもよ
い。
【００１６】〈第２の実施の形態〉図３（ａ）は本発明
に係るインダクタ素子の第２の実施の形態を示す斜視
図、図３（ｂ）はその平面図である。
に係るインダクタ素子の第２の実施の形態を示す斜視
図、図３（ｂ）はその平面図である。
【００１７】図３に示すように、基板上面の第１のスパ
イラル状パターン１２と基板下面の第２のスパイラル状
パターン１３とは、重ならないようにずらして配置され
ている。その他の構成は上記第１の実施の形態の構成と
同様であるため、同一の箇所には同一の符号を付してそ
の説明は省略する。
イラル状パターン１２と基板下面の第２のスパイラル状
パターン１３とは、重ならないようにずらして配置され
ている。その他の構成は上記第１の実施の形態の構成と
同様であるため、同一の箇所には同一の符号を付してそ
の説明は省略する。
【００１８】上記のような構成を採用すれば、第１のス
パイラル状パターン１２と第２のスパイラル状パターン
１３の導体線路間の結合容量を抑えることができるの
で、インダクタンス値の低下を抑えることができる。
パイラル状パターン１２と第２のスパイラル状パターン
１３の導体線路間の結合容量を抑えることができるの
で、インダクタンス値の低下を抑えることができる。
【００１９】〈第３の実施の形態〉図４（ａ）は本発明
に係るインダクタ素子の第３の実施の形態を示す斜視
図、図４（ｂ）は図４（ａ）のＡ−Ａ断面図である。
に係るインダクタ素子の第３の実施の形態を示す斜視
図、図４（ｂ）は図４（ａ）のＡ−Ａ断面図である。
【００２０】図４に示すように、本実施の形態において
は、第１のスパイラル状パターン１２の導体線路幅と第
２のスパイラル状パターン１３の導体線路幅とが異なっ
ている。その他の構成は上記第１の実施の形態の構成と
同様であるため、同一の箇所には同一の符号を付してそ
の説明は省略する。
は、第１のスパイラル状パターン１２の導体線路幅と第
２のスパイラル状パターン１３の導体線路幅とが異なっ
ている。その他の構成は上記第１の実施の形態の構成と
同様であるため、同一の箇所には同一の符号を付してそ
の説明は省略する。
【００２１】ところで、基板を重ねた多層基板構成にお
いては、第１及び第２のスパイラル状パターン１２、１
３が形成されている誘電体基板１１の上面及び下面で実
効誘電率が異なる場合がある。実効誘電率が異なると、
導体線路の特性インピーダンスが異なり、第１のスパイ
ラル状パターン１２と第２のスパイラル状パターン１３
との間でインピーダンスの整合がとれなくなってしま
う。しかし、本実施の形態のような構成を採用すれば、
第１のスパイラル状パターン１２の導体線路幅と第２の
スパイラル状パターン１３の導体線路幅を異ならせるこ
とにより、導体線路の特性インピーダンスを適当に変え
ることができるので、第１のスパイラル状パターン１２
と第２のスパイラル状パターン１３との間でインピーダ
ンスの整合をとることができる。
いては、第１及び第２のスパイラル状パターン１２、１
３が形成されている誘電体基板１１の上面及び下面で実
効誘電率が異なる場合がある。実効誘電率が異なると、
導体線路の特性インピーダンスが異なり、第１のスパイ
ラル状パターン１２と第２のスパイラル状パターン１３
との間でインピーダンスの整合がとれなくなってしま
う。しかし、本実施の形態のような構成を採用すれば、
第１のスパイラル状パターン１２の導体線路幅と第２の
スパイラル状パターン１３の導体線路幅を異ならせるこ
とにより、導体線路の特性インピーダンスを適当に変え
ることができるので、第１のスパイラル状パターン１２
と第２のスパイラル状パターン１３との間でインピーダ
ンスの整合をとることができる。
【００２２】尚、本実施の形態においては、第１のスパ
イラル状パターン１２の導体線路幅と第２のスパイラル
状パターン１３の導体線路幅を異ならせた以外は、上記
第１の実施の形態の構成と同じ構成を採用しているが、
上記第２の実施の形態の構成をも採り入れれば、上記効
果に加えてインダクタンス値の低下を抑えることも可能
となる。
イラル状パターン１２の導体線路幅と第２のスパイラル
状パターン１３の導体線路幅を異ならせた以外は、上記
第１の実施の形態の構成と同じ構成を採用しているが、
上記第２の実施の形態の構成をも採り入れれば、上記効
果に加えてインダクタンス値の低下を抑えることも可能
となる。
【００２３】また、上記第１〜第３の実施の形態におい
ては、角形のスパイラル状パターン１２、１３を例に挙
げて説明したが、必ずしもこの構成に限定されるもので
はなく、例えば円形のスパイラル状パターンを用いても
同様の効果が得られる。
ては、角形のスパイラル状パターン１２、１３を例に挙
げて説明したが、必ずしもこの構成に限定されるもので
はなく、例えば円形のスパイラル状パターンを用いても
同様の効果が得られる。
【００２４】
【発明の効果】以上説明したように、本発明に係るイン
ダクタ素子によれば、従来のスパイラル状のインダクタ
素子に比べて、同一の占有面積において約２倍の長さの
導体線路が得られるので、同一の占有面積を有する従来
のスパイラル状のインダクタ素子に比べて高いインダク
タンス値が得られる。その結果、インダクタンス値を高
くすると同時に回路の小型化を図ることができる。
ダクタ素子によれば、従来のスパイラル状のインダクタ
素子に比べて、同一の占有面積において約２倍の長さの
導体線路が得られるので、同一の占有面積を有する従来
のスパイラル状のインダクタ素子に比べて高いインダク
タンス値が得られる。その結果、インダクタンス値を高
くすると同時に回路の小型化を図ることができる。
【図１】本発明に係るインダクタ素子の第１の実施の形
態を示す斜視図である。
態を示す斜視図である。
【図２】本発明の第１の実施の形態のスパイラル状のイ
ンダクタ素子と従来のスパイラル状のインダクタ素子に
おける、スパイラル状パターンの巻き数とインダクタン
ス値との関係を示す図である。
ンダクタ素子と従来のスパイラル状のインダクタ素子に
おける、スパイラル状パターンの巻き数とインダクタン
ス値との関係を示す図である。
【図３】（ａ）は本発明に係るインダクタ素子の第２の
実施の形態を示す斜視図、（ｂ）はその平面図である。
実施の形態を示す斜視図、（ｂ）はその平面図である。
【図４】（ａ）は本発明に係るインダクタ素子の第３の
実施の形態を示す斜視図、（ｂ）は（ａ）のＡ−Ａ断面
図である。
実施の形態を示す斜視図、（ｂ）は（ａ）のＡ−Ａ断面
図である。
【図５】従来技術におけるスパイラル状導体線路を用い
たインダクタ素子の構成を示す斜視図である。
たインダクタ素子の構成を示す斜視図である。
１１ 誘電体基板 １２ 第１のスパイラル状パターン １３ 第２のスパイラル状パターン １４ａ、１４ｂ、１４ｃ、１４ｄ ランド １５、１６ スルーホール １７ 出力端子
Claims (5)
- 【請求項１】 基板と、前記基板の一方の面に形成され
た第１のスパイラル状パターンと、前記基板の他方の面
に形成された第２のスパイラル状パターンと、前記基板
の内部に形成され、前記第１のスパイラル状パターンの
内部導体端と前記第２のスパイラル状パターンの内部導
体端とを接続するスルーホールとを備えたインダクタ素
子。 - 【請求項２】 第１のスパイラル状パターンの巻き方向
と第２のスパイラル状パターンの巻き方向が同じである
請求項１に記載のインダクタ素子。 - 【請求項３】 第１のスパイラル状パターンが形成され
た基板の一方の面に形成された出力端子と、前記基板の
内部に形成され、第２のスパイラル状パターンの外部導
体端と前記出力端子とを接続するスルーホールとをさら
に備えた請求項１又は請求項２に記載のインダクタ素
子。 - 【請求項４】 第１のスパイラル状パターンと第２のス
パイラル状パターンとが重ならないようにずらして配置
された請求項１〜３のいずれかに記載のインダクタ素
子。 - 【請求項５】 第１のスパイラル状パターンの線路幅と
第２のスパイラル状パターンの線路幅が異なる請求項１
〜３のいずれかに記載のインダクタ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8125105A JPH09306738A (ja) | 1996-05-20 | 1996-05-20 | インダクタ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8125105A JPH09306738A (ja) | 1996-05-20 | 1996-05-20 | インダクタ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09306738A true JPH09306738A (ja) | 1997-11-28 |
Family
ID=14901980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8125105A Pending JPH09306738A (ja) | 1996-05-20 | 1996-05-20 | インダクタ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09306738A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204338A (ja) * | 1998-01-13 | 1999-07-30 | Mitsubishi Materials Corp | 固体電子部品 |
| FR2839582A1 (fr) * | 2002-05-13 | 2003-11-14 | St Microelectronics Sa | Inductance a point milieu |
| JP2005223262A (ja) * | 2004-02-09 | 2005-08-18 | Mitsubishi Materials Corp | 積層型コモンモードチョークコイル及びその製造方法 |
| JP2012248804A (ja) * | 2011-05-31 | 2012-12-13 | Elna Co Ltd | プリント配線板及びその製造方法 |
-
1996
- 1996-05-20 JP JP8125105A patent/JPH09306738A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204338A (ja) * | 1998-01-13 | 1999-07-30 | Mitsubishi Materials Corp | 固体電子部品 |
| FR2839582A1 (fr) * | 2002-05-13 | 2003-11-14 | St Microelectronics Sa | Inductance a point milieu |
| US7362204B2 (en) | 2002-05-13 | 2008-04-22 | Stmicroelectronics S.A. | Inductance with a midpoint |
| JP2005223262A (ja) * | 2004-02-09 | 2005-08-18 | Mitsubishi Materials Corp | 積層型コモンモードチョークコイル及びその製造方法 |
| JP2012248804A (ja) * | 2011-05-31 | 2012-12-13 | Elna Co Ltd | プリント配線板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380608B1 (en) | Multiple level spiral inductors used to form a filter in a printed circuit board | |
| US7978031B2 (en) | High frequency module provided with power amplifier | |
| US6137376A (en) | Printed BALUN circuits | |
| US4999597A (en) | Bifilar planar inductor | |
| JPH07106815A (ja) | ストリップライン共振器 | |
| WO2000054363A1 (en) | Balun | |
| US6850127B2 (en) | Laminated electronic component | |
| JP2840814B2 (ja) | チップ型トランス | |
| JP2005317725A (ja) | 電子部品 | |
| US7369018B2 (en) | Dielectric filter | |
| JP2001068958A (ja) | ローパスフィルタおよび回路基板 | |
| JPH09306738A (ja) | インダクタ素子 | |
| US20070035363A1 (en) | Electromagnetic delay line inductance element | |
| JPH088499A (ja) | 分布定数回路のプリント回路基板構造 | |
| JPH11225035A (ja) | Ｌｃフィルタ | |
| JPH04245410A (ja) | 複同調回路用プリントコイル | |
| JP2005012559A (ja) | カプラ及びカプラアレー | |
| JPH0338813A (ja) | Ｌｃ複合部品 | |
| JP2003283284A (ja) | 平面化フィルタ | |
| JP2001006941A (ja) | 高周波トランスおよびインピーダンス変換器 | |
| JP4043242B2 (ja) | 面実装型の電子回路ユニット | |
| JP2002170717A (ja) | チップインダクタ | |
| JP2002299986A (ja) | 電子回路ユニット | |
| JP2005018627A (ja) | データ転送回路基板 | |
| KR20030071059A (ko) | 되감기식 나선형 이층 인덕터 |