JPH09306821A - 半導体装置及びその合わせマーク - Google Patents

Abstract

(57)【要約】 【課題】金属膜が高温の成膜工程により形成される場合
にも、フォトリソグラフィー工程において高い合わせ精
度を実現することができる半導体装置を提供する。 【解決手段】金属配線４を成形するためのフォトリソグ
ラフィー工程において、金属配線４の位置とその下に形
成されている層２の位置とを合わせるために金属配線４
の下の層２に形成された段差部により構成される合わせ
マークを具備し、段差部近傍の凸部領域側に開口部３を
具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フォトリソグラフ
ィー工程に用いられる合わせマークを有する半導体装置
と合わせマークに関し、特に、例えばリフロー技術、ま
たは高温スパッタ技術、またはレーザーメルト技術等、
高温の成膜工程により形成された膜をフォトリソグラフ
ィー法により加工する時に用いられる合わせマークを有
する半導体装置に関する。

【０００２】

【従来の技術】一般に半導体装置は、フォトリソグラフ
ィー法を用いて様々なパターンに加工された、例えば配
線層等の複数の層を半導体基板上に積層することにより
製造される。ここで、これらの複数の層の間の相互の位
置を正確に合せることが、半導体装置の高集積化に対し
て重要な技術となっている。すなわち、複数のパターン
の間の位置を正確に合せることができない場合には、こ
れに伴う複数の層の間の短絡等を防止するために、常に
合せ余裕を確保する必要が生じて、これが集積密度の向
上を妨げる要因となるからである。

【０００３】複数の層の相互のパターンの位置を合わせ
るために、一般に、各層を加工すると同時に、例えばダ
イシングライン上に合せマークが形成される。この合せ
マークは、例えば凹または凸形状を有しており、先に形
成された層の合せマークの端の段差部を計測することに
より、先に形成された層の位置を確認する。さらに、こ
の位置に合わせて、後に形成される層のパターニングを
行う。

【０００４】このため、相互のパターンを正確に合せる
ためには、正確な位置にマークを形成することと、正確
に位置を測定することが必要となる。図５および図６
に、接続孔と配線層のパターンとを合せるために使用さ
れる従来の合せマークの構造を示す。図５の（ａ）は、
凸形状を有する合せマークの上面図、図５の（ｂ）は、
同図（ａ）のＡ−Ａ´断面図である。図６は、凹形状を
有する合せマークの上面図、図６の（ｂ）は、同図
（ａ）のＡ−Ａ´断面図である。

【０００５】これらの合せマークは、接続孔と同時に例
えばダイシングライン上の層間絶縁膜２に形成される。
この後、接続孔および合せマークが形成されている層間
絶縁膜２上に、配線層を構成する例えば金属膜を形成
し、この金属膜をフォトリソグラフィー法とエッチング
技術を用いて加工して配線層を形成する。この時に、配
線層の位置を接続孔の位置に合せるために、合わせマー
クの端の段差部を計測する。

【０００６】ここで、配線層を構成する例えばＡｌ等の
金属膜が、例えばリフロー技術、または高温スパッタ技
術、またはレーザーメルト技術等、高温の成膜工程によ
り形成される場合には、金属が溶融したり金属結晶粒の
粒径が拡大する。この時に、金属結晶が不均一に成長す
るため、金属膜が形成された後の合わせマークの形状
が、図５の（ｃ）および（ｄ）、または図６の（ｃ）お
よび（ｄ）に示すように、変形する。すなわち、本来直
線であるべき合わせマークの端の段差部に凹凸が生じ
て、直線ではなくなる。このため、このような凹凸に起
因して、合わせマークの段差部の正確な計測が困難とな
り、例えば配線層の位置を接続孔の位置に対して正確に
合わせることができないという問題を生じる。

【０００７】このように、半導体装置を構成する各層の
位置を相互に正確に合わせることができない場合、半導
体装置の特性が劣化したり、各層の間の短絡等、致命的
な不良が発生する可能性がある。

【０００８】このような問題を解決し、合わせ精度を向
上するために、例えば金属の結晶成長を抑制する様々な
方法が考えられる。すなわち、熱処理温度の低温化等、
熱負荷を緩和する方法、または金属の堆積膜厚を薄膜化
する方法、または層間絶縁膜等の下地膜を変更する方法
である。

【０００９】しかし、熱負荷を緩和することは、リフロ
ー技術、または高温スパッタ技術、またはレーザーメル
ト技術等の高温の成膜工程が有する本来の利点を損なう
ため、困難である。また、金属の堆積膜厚または層間絶
縁膜等の下地膜は、主に半導体装置の特性から決定され
るものであり、これらを変更することは、半導体装置の
特性が劣化する可能性があるため、困難である。

【００１０】また、合わせ精度を向上するために、合わ
せマーク上の金属膜を除去して、合わせマークを露出す
るという方法が考えられる。しかし、このためには、金
属膜を除去するという工程を増加する必要があるため、
好ましくない。

【００１１】

【発明が解決しようとする課題】このように、従来の半
導体装置では、金属膜が高温の成膜工程により形成され
る場合に、金属結晶が不均一に成長するため、フォトリ
ソグラフィー法において高い合わせ精度を実現すること
が困難であった。

【００１２】本発明の目的は、金属膜が高温の成膜工程
により形成される場合にも、フォトリソグラフィー工程
において高い合わせ精度を実現することができる半導体
装置及びその合わせマークを提供することである。

【００１３】

【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明による半導体装置は、金属配線
を成形するためのフォトリソグラフィー工程において、
前記金属配線の位置とその下に形成されている層の位置
とを合わせるために前記金属配線の下の層に形成された
段差部により構成される合わせマークを具備する半導体
装置において、前記段差部近傍の凸部領域側に開口部を
具備することを特徴とする。

【００１４】また、上記の半導体装置において、前記開
口部は溝により構成されることも可能である。さらに、
前記溝の幅は０．６μｍ以下であることが可能である。

【００１５】また、前述の半導体装置において、前記開
口部は、複数の孔により構成されることも可能である。
さらに、前記孔の径は１μｍ未満であることが可能であ
る。

【００１６】また、本発明による半導体装置は、前述の
半導体装置において、前記開口部が、前記段差部から１
μｍ未満の距離に形成されていることを特徴とする。こ
のように本発明による半導体装置は、合わせマークの段
差部近傍の凸部領域側に開口部を具備するため、この合
わせマークが形成されている層の上に、例えばリフロー
技術、または高温スパッタ技術、またはレーザーメルト
技術等の高温の成膜工程を用いて金属膜を形成した時
に、凸部領域に形成された開口部の内部に金属が流れ込
み、凸部領域上の金属の量を低減することができる。こ
れにより、金属膜が不均一に成長することを抑制するこ
とができ、合わせマークの端に凹凸が生じることを抑制
することができる。このようにして、金属膜が高温の成
膜工程により形成される場合にも、フォトリソグラフィ
ー工程において高い合わせ精度を実現することができ
る。これにより、性能の優れた高密度の半導体装置を実
現することが可能となる。

【００１７】また、開口部が溝により構成され、この溝
の幅は０．６μｍ以下である本発明による半導体装置で
は、合わせマークの凸部領域上の金属が、溝の内部に容
易に流れ込むことができる。一般に、金属は溶融した時
にその表面積を最小とするような形状となる。ここで、
溝の幅が０．６μｍ以上の場合には、溶融した金属が溝
の内部に流れ込むことにより金属膜の表面積を小さくす
ることはできないが、溝の幅が０．６μｍ以下の場合に
は、溶融した金属が溝の内部を埋め込むことにより、金
属膜の表面積を小さくすることができる。このため、溝
の幅を０．６μｍ以下とすることにより、合わせマーク
の凸部領域上の金属が溝の内部に容易に流れ込み、金属
膜が不均一に成長することを抑制して、合わせマークの
端の形状を改善することができる。

【００１８】また、開口部が孔により構成され、孔の径
が１μｍ未満である半導体装置では、前述の溝の場合と
同様に、合わせマークの凸部領域上の金属が孔の内部に
容易に流れ込み、金属膜が不均一に成長することを抑制
して、合わせマークの端の形状を改善することができ
る。

【００１９】さらに、開口部は、段差部から１μｍ未満
の距離に形成されている本発明による半導体装置では、
合わせマークの凸部領域上の凸部の端の近傍の金属を開
口部の内部に流れ込ませることができるため、特に段差
部近傍の金属が不均一に成長することを抑制することが
でき、これにより、合わせマークの形状を改善すること
ができ、合わせ制度を向上することができる。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１の（ａ）は、本発明の
第１の実施の形態による半導体装置が有する合わせマー
クの構造を示す上面図、図１の（ｂ）は、同図（ａ）の
Ａ−Ａ´断面図である。

【００２１】また、図２の（ａ）は、本発明の第２の実
施の形態による半導体装置が有する合わせマークの構造
を示す上面図、図２の（ｂ）は、同図（ａ）のＡ−Ａ´
断面図である。

【００２２】これら図に示すように、本発明の第１また
は第２の実施の形態による半導体装置は、合わせマーク
の凸部領域に、その端の段差部から例えば１μｍ未満程
度の近傍に、例えば０．６μｍ以下の幅の溝３が形成さ
れている。この溝３は、例えば層間絶縁膜２に接続孔を
形成する時に、合わせマークと共に形成する。

【００２３】このように本実施の形態では、合わせマー
クの凸部領域の端の段差部の近傍に溝３が形成されてい
るため、例えばリフロー技術、または高温スパッタ技
術、またはレーザーメルト技術等の高温の成膜工程を用
いて金属膜を形成する時に、合わせマークの凸部領域上
の金属がこの溝３の内部に流れ込み、凸部領域上の金属
の膜厚を低減することができる。これにより、金属結晶
粒が成長する時に、結晶粒径が不均一となることを抑制
し、合わせマークの端に凹凸が生じることを抑制するこ
とができる。

【００２４】図１の（ｃ）および（ｄ）、または図２の
（ｃ）および（ｄ）に、金属膜を形成した後の合わせマ
ークの形状を示す。この金属膜４として、例えばスパッ
タ技術を用いて、Ｔｉ等により構成されるバリアメタル
層を例えば０．１３μｍ程度の膜厚となるように形成し
た後に、例えば４７０℃の温度で７分間のリフロー技術
を用いて、膜厚が例えば０．６μｍ程度のＡｌ膜を形成
することができる。これらの図に示すように、本実施の
形態によれば、高温の成膜工程を用いて金属膜４を形成
した時に、合わせマークの段差部の形状を改善すること
ができる。

【００２５】また、一般に、金属は溶融した時にその表
面積を最小とするような形状となる。ここで、溝３の幅
が０．６μｍ以上の場合には、溶融した金属４が溝３の
内部に流れ込むことにより金属膜４の表面積を小さくす
ることはできないため、金属４は溝３の内部に流れ込ま
ず、合わせマークの端の形状を改善することはできな
い。これに対して、溝の幅が０．６μｍ以下の場合に
は、溶融した金属４が溝６の内部を埋め込むような形状
となり、金属膜の表面積を小さくすることができる。こ
のため、溶融した金属４が溝３の内部に容易に流れ込
み、合わせマークの端の形状が改善される。

【００２６】ただし、このような溝３の最大幅は、金属
膜４の膜厚に影響される。すなわち、金属膜４の膜厚が
厚い場合には、溝３の幅が０．６μｍより広い場合にも
合わせマークの端の形状を改善することができる。一
方、金属膜４の膜厚が薄い場合には、０．６μｍの幅の
溝３では合わせマークの端の形状を改善することができ
ない。

【００２７】また、溝３の最小幅は、フォトリソグラフ
ィー法の最小加工幅と金属膜４の構造とに影響される。
すなわち、本実施の形態のようにバリアメタル層を形成
する場合には、このバリアメタル層により溝３が埋め込
まれない程度に溝３の幅を確保する必要がある。例えば
本実施の形態のように、０．１３μｍの膜厚のバリアメ
タル層を形成する場合には、この膜厚の約２倍である
０．３μｍ程度以上の幅を有する溝３を形成する必要が
ある。

【００２８】また、金属膜４の成膜工程における温度が
より高温である場合、またはリフロー時間がより長い場
合には、金属膜４が溝３の内部に流れ込みやすくなるた
め、溝３の幅が０．６μｍ以上の場合にも、合わせマー
クの形状を改善することができる。

【００２９】また、上記の実施の形態では、合わせマー
クは、端にそれぞれ１つずつ溝３を有しているが、例え
ば複数の溝３を高密度に形成した場合には、すべての溝
３に均一に金属膜４が流れ込まずに、これらの溝３の一
部分に金属膜４が流れ込み、溝３の一部分には金属膜４
が流れ込まないという現象が生じる。このため、合わせ
マークの端の形状を改善することができない。

【００３０】ただし、前述の０．６μｍ以上の幅の溝３
を有する場合と同様に、金属の成膜工程における温度が
高温である場合、または時間が長い場合には、金属膜が
より均一に溝３の内部に流れ込むため、溝３が高密度に
形成されている場合にも、合わせマークの形状を改善す
ることができる。

【００３１】さらに、溝３の深さが金属膜４の堆積膜厚
と同程度である場合には、合わせマークの形状は改善さ
れず、溝３の深さを、金属膜４の堆積膜厚より深く形成
することが望ましい。

【００３２】また、溝３を合わせマークの段差と同時に
形成することにより、溝３を形成するための工程を新た
に追加する必要がなくなる。このため、本発明を実施す
るために製造工程が増加することはない。

【００３３】また、本発明による第３の実施の形態とし
て、合わせマークの凸部領域の端の段差部の近傍に、例
えば直径１μｍ未満の孔５を例えば３μｍ程度のピッチ
で多数個並べて形成することも可能である。この孔５と
段差部との間の距離は、前述の実施の形態における溝３
の場合と同様に、例えば１μｍ未満とすることが望まし
い。図３の（ａ）に、本実施の形態による半導体装置が
有する合わせマークの構造を示す上面図、図３の（ｂ）
に、同図（ａ）のＡ−Ａ´断面図を示す。また、図３の
（ｃ）および（ｄ）に、高温の成膜工程を用いて金属膜
４を形成した後の合わせマークの形状を示す。

【００３４】この図に示すように、孔５を多数個形成す
ることによっても、前述の第１または第２の実施の形態
における溝３と同様に、この孔５の内部に金属膜４が流
れ込むため、金属膜４が不均一に成長することを抑制
し、合わせマークの形状を改善することができる。さら
に、この孔の形状は、図３に示すような円形に限らず、
例えば図４の（ａ）から（ｃ）に上面図を示すような、
様々な形状とすることができる。

【００３５】

【発明の効果】以上のように、本発明による半導体装置
では、金属膜が高温の成膜工程により形成される場合に
も、合わせマークの端に凹凸が生じることを抑制するこ
とができるため、フォトリソグラフィー法において高い
合わせ精度を実現することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による半導体装置の
構造を示す上面図および断面図。

【図２】本発明の第２の実施の形態による半導体装置の
構造を示す上面図および断面図。

【図３】本発明の第３の実施の形態による半導体装置の
構造を示す上面図および断面図。

【図４】本発明の第３の実施の形態による半導体装置の
他の構造を示す上面図。

【図５】従来の半導体装置の構造を示す上面図および断
面図。

【図６】従来の半導体装置の構造を示す上面図および断
面図。

【符号の説明】

１…半導体基板、 ２…層間絶縁膜、 ３…溝、 ４…金属膜、 ５…孔

Claims (8)

【特許請求の範囲】
1. 【請求項１】 金属配線を成形するためのフォトリソグ
   ラフィー工程において、前記金属配線の位置とその下に
   形成されている層の位置とを合わせるために前記金属配
   線の下の層に形成された段差部により構成される合わせ
   マークを具備する半導体装置において、前記段差部近傍
   の凸部領域側に開口部を具備することを特徴とする半導
   体装置。
2. 【請求項２】 前記開口部は溝により構成される請求項
   １記載の半導体装置。
3. 【請求項３】 前記溝の幅は０．６μｍ以下である請求
   項２記載の半導体装置。
4. 【請求項４】 前記溝を覆う溶融して形成された金属膜
   は、前記溝内に入り込み、その表面積が最小となること
   を特徴とする請求項３記載の半導体装置。
5. 【請求項５】 前記開口部は、複数の孔により構成され
   る請求項１記載の半導体装置。
6. 【請求項６】 前記孔の径は１μｍ未満である請求項５
   記載の半導体装置。
7. 【請求項７】 前記開口部は、前記段差部から１μｍ未
   満の距離に形成されている請求項１乃至６記載の半導体
   装置。
8. 【請求項８】 金属配線を成形するためのフォトリソグ
   ラフィー工程において、前記金属配線の位置とその下に
   形成されている層の位置とを合わせるために前記金属配
   線の下の層に形成された段差部により構成される合わせ
   マークにおいて、前記段差部近傍の凸部領域側に開口部
   を具備することを特徴とする合わせマーク。