JPH09306837A - 薄膜状半導体およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ガラスのような絶縁物質でなる基板上に形成
された、高品質でしかも電極として利用可能な程度の低
抵抗の薄膜状シリコン系半導体、および該半導体を低温
かつ簡便なプロセスにて製造する方法を提供すること。 【解決手段】 絶縁性基板上に形成された薄膜状シリコ
ン系半導体であって、キャリア濃度が１×１０²⁰ｃｍ^-3
以上である、薄膜状シリコン系半導体。このような薄膜
状シリコン系半導体は、絶縁性基板上にプラズマＣＶＤ
法でドーパント原子を含むアモルファスシリコン系薄膜
を形成する工程、および該薄膜にパルスレーザーを照射
する工程により得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜太陽電池、薄
膜トランジスタなどの大面積半導体デバイスに応用が可
能で、ガラス基板のような絶縁性基板上に形成されるこ
とで、電極としての役割を果たし得る、低抵抗性の薄膜
状シリコン系半導体およびその製造方法に関する。

【０００２】

【従来の技術】ガラスをはじめとする絶縁物質でなる基
板上にデバイスを作製するには、電流の取り出し用の下
地電極を必要とすることが多い。例えば、アモルファス
シリコン太陽電池などの場合には、この下地電極にはイ
ンジウム錫オキシド（ＩＴＯ）、ＳｎＯ₂、ＺｎＯなど
の透明導電酸化膜が用いられている。ところが、これら
の膜の上に直接、高品質なシリコン薄膜、例えば結晶粒
子サイズが大きく結晶欠陥の少ない結晶性シリコンの薄
膜を低温で成長させるのはかなり困難である。従って、
シリコン薄膜そのものを低抵抗化して電極として用いる
ことができればこのような他の電極材料は不必要である
と考えられる。さらに、結晶性のシリコン薄膜を形成す
ればその上部に形成されるべき層のシード層としても働
くことから、ガラス基板上に低温プロセスで薄膜多結晶
シリコン太陽電池などのデバイスを作製するのに非常に
有用である。

【０００３】低抵抗の薄膜状シリコンを形成するには、
i）ドーパント原子を含むシリコンのアモルファス膜を
熱アニールすることによる固相成長法；ii）熱分解によ
るＣＶＤ法によりドーパント原子を含む結晶性膜を直接
成長させる方法；iii）一旦形成された多結晶シリコン
膜にドーパント原子をイオン注入した後にアニールを行
って再結晶化させる方法；などが通常用いられている。

【０００４】上記従来の方法においては、種々の問題が
ある。例えば、i、ii、およびiiiの方法においては、い
ずれもドーピングの量に制限があり、iおよびiiの方法
においては、そしてiiiの方法において熱アニール法を
採用した場合には、ドーパント原子の活性化率が悪いな
どの欠点がある。そのため、シリコン膜の低抵抗化と膜
の高品質化（例えば、結晶粒径が大きく結晶欠陥が少な
い）を両立させるには限界がある。例えばキャリア濃度
で１×１０²⁰ｃｍ^-3以上、シート抵抗にして２００Ω／
□以下の低抵抗の薄膜状シリコンを得ることは、特にｐ
型の場合には困難である。熱分解によるＣＶＤ法では、
ドーピング量が多くなると結晶化があまり進まないた
め、得られるシリコン膜の結晶の粒径が小さくなる。さ
らに上記iの固相成長法や、iiiのイオン注入後に固相成
長させる方法においては、６００℃前後でアニールを行
うと良質な多結晶シリコンが得られると言われている
が、この程度の成長温度ではドーパント原子の活性化率
が不十分なために低抵抗化には限界があり、しかも成長
速度が遅いという問題がある。さらにこれらのいずれの
手法においてもプロセス温度が高く、基板がガラスの場
合、高融点の高価なものを用いなければならない。

【０００５】

【発明が解決しようとする課題】本発明は、上記従来の
課題を解決するためになされたものであり、その目的と
するところは、安価に入手し得るガラスのような絶縁物
質でなる基板上に高品質でしかも電極として利用可能な
程度の低抵抗の薄膜状シリコン系半導体、および該半導
体を低温かつ簡便なプロセスにて製造する方法を提供す
ることにある。

【０００６】

【課題を解決するための手段】発明者らは種々の検討を
行った結果、比較的多量のドーパント原子を含むアモル
ファスシリコン系薄膜を絶縁基板上に形成し、これにパ
ルスレーザーを照射することで薄膜の結晶化およびドー
パント原子のキャリア化を行うと、最終的に低抵抗かつ
高品質の薄膜状シリコン系半導体が形成されるという知
見を得、本発明を完成するに至った。

【０００７】本発明の薄膜状シリコン系半導体は、絶縁
性基板上に形成された薄膜状シリコン系半導体であっ
て、そのキャリア濃度は１×１０²⁰ｃｍ^-3以上であり、
そのことにより上記目的が達成される。

【０００８】好適な実施態様においては、上記薄膜状シ
リコン系半導体の膜厚は３０ｎｍ以上１μｍ以下であ
り、そのシート抵抗は２００Ω／□以下である。

【０００９】本発明の薄膜状シリコン系半導体は、絶縁
性基板上に形成されたドーパント原子を含む薄膜状シリ
コン系半導体であって、その表面あるいは基板との界面
の近傍１０ｎｍ以内の部分に、１×１０²¹ｃｍ^-3以上の
割合で該ドーパント原子が含まれる。

【００１０】本発明の薄膜状シリコン系半導体は、絶縁
性基板上にプラズマＣＶＤ法でドーパント原子を含むア
モルファスシリコン系薄膜を形成する工程、および該薄
膜にパルスレーザーを照射する工程、により得られ、そ
のキャリア濃度は１×１０²⁰ｃｍ^-3以上である。

【００１１】好適な実施態様によれば、上記ドーパント
原子はボロンである。

【００１２】本発明の薄膜状シリコン系半導体の製造方
法は、絶縁性基板上にプラズマＣＶＤ法でドーパント原
子を含むアモルファスシリコン系薄膜を形成する工程、
および該薄膜にパルスレーザーを照射することにより該
ドーパント原子を活性化させて、キャリア濃度を１×１
０²⁰ｃｍ^-3以上とする工程を包含する。

【００１３】好適な実施態様によれば、上記ドーパント
原子はボロンであり、該ボロンは上記プラズマＣＶＤ法
により上記アモルファスシリコン系薄膜中に取り込まれ
る。

【００１４】

【発明の実施の形態】本発明の薄膜状シリコン系半導体
を得るには、まず、ドーパント原子を含有するアモルフ
ァスシリコン系薄膜を絶縁性基板上に形成する。これ
は、プラズマＣＶＤ法により行われる。このプラズマＣ
ＶＤ法を採用すると純度が高くしかも大面積で均一な膜
を得ることが可能であり、しかもドーパント原子の濃度
は、必要に応じて任意に制御され得る。ドーパント原子
は、通常、Ｓｉ １００重量部に対して０．１〜１０重
量部の割合で薄膜中に含有させる。これは、プラズマＣ
ＶＤ法において、低基板温度下で原料ガスの混合比を変
えることにより達成され、薄膜中に固溶限界濃度以上の
ドーパント原子を容易に取り込ませることが可能であ
る。ｐ型半導体薄膜を形成する場合にはドーパント原子
としては、Ｂ、Ａｌ、Ｇａなどが、ｎ型半導体薄膜を形
成する場合にはＰ、Ａｓ、Ｓｂなどが利用され得る。こ
のようにして形成されるアモルファス膜の膜厚は、３０
ｎｍ以上１μｍ以下、望ましくは５０ｎｍ以上５００ｎ
ｍ以下、さらに好ましくは、５０ｎｍ以上３００ｎｍ以
下である。この厚みは、後述のパルスレーザー照射で一
度に薄膜の結晶化が可能であり、かつ十分低いシート抵
抗を得ることの可能な厚みである。

【００１５】次に、形成されたドーパント原子を含むア
モルファスシリコン薄膜にパルスレーザーを照射する。
使用されるパルスレーザーの波長は、５０〜１０００ｎ
ｍ、好ましくは１５０〜５００ｎｍであり、そのパルス
幅は狭く、通常、１ナノ秒〜５マイクロ秒、好ましく
は、１０ナノ秒〜１マイクロ秒である。レーザーのエネ
ルギー密度は、通常、５０〜１０００ｍＪ／ｃｍ²、望
ましくは２００〜５００ｍＪ／ｃｍ²である。このよう
なパルスレーザー光源としては、例えば、ＫｒＦ（波長
２４８ｎｍ）、ＸｅＣｌ（波長３０８ｎｍ）、ＡｒＦ
（波長１９３ｎｍ）エキシマレーザーが用いられる。

【００１６】このようにパルスレーザーが照射されるこ
とにより、基板上のアモルファスシリコン薄膜のアニー
リングが行われる。レーザーが照射されるとシリコン薄
膜は溶融し、次いで冷却固化して結晶化する。本法にお
いては、波長の短いパルスレーザーが採用されるため、
基板を長時間高温にさらすことなく瞬時に膜のみを溶融
・固化させることが可能である。その結果、高品質な多
結晶シリコン薄膜、具体的には結晶粒が大きく、ある面
方位に強く配向し、表面が平滑であり、かつ電気的特性
の優れた結晶性のシリコン薄膜が得られる。

【００１７】上記パルスレーザー照射によるシリコン薄
膜の結晶化とともに、薄膜中に含有されるドーパント原
子の電気的活性化が起こる。つまり、パルスレーザーを
照射してシリコン膜を溶融させたときに、ドーパント原
子は冷却固化後も膜中に残ってそのほとんどが活性化さ
れてキャリア源となる。よって結晶シリコン薄膜中のド
ーパント原子の固溶限界濃度である４×１０²¹ｃｍ^-3付
近までの任意のキャリア濃度、通常１×１０²⁰ｃｍ^-3を
以上のキャリア濃度を有する、低抵抗のシリコン薄膜が
作製できる。

【００１８】ドーピング量に制限がないため、出発材料
のアモルファスシリコン膜中にはさらに高濃度のドーパ
ント原子を含ませることができる。ドーパント原子は結
晶シリコン膜中に固溶限界濃度以上の濃度では存在でき
ないため、パルスレーザーを照射してシリコン膜を溶融
・冷却固化していく過程で、ドーパント原子が高濃度の
場合は、過剰なドーパント原子が薄膜表面および薄膜と
基板との界面の方向に吐き出される。その結果、表面お
よび基板との界面近傍にバルク中よりも数倍もの濃度の
ドーパント原子が偏析する。このようなドーパント原子
が過剰に含有されるシリコン薄膜は、その表面から約１
０ｎｍ以内の部分および基板との界面から約１０ｎｍ以
内の部分に、通常、１×１０²¹ｃｍ^-3以上の割合でドー
パント原子を含有する。このような高濃度ドーパント層
が障壁となり、その後のバルクシリコン中からのドーパ
ント原子の再離脱（揮発）が抑制される。その結果、バ
ルクシリコンだけでは得られないような低シート抵抗の
シリコン薄膜が得られる。

【００１９】

【実施例】以下に本発明の実施例について説明する。

【００２０】（実施例１）出発材料であるアモルファス
シリコン膜は、ガラス基板上にＲＦプラズマＣＶＤ法に
より作製する。ここでガラス基板にはコーニング＃７０
５９ガラスなどを用いるが、さらに低融点で安価なソー
ダガラスなどでも十分適用できる。ＲＦプラズマＣＶＤ
法における成膜条件は以下に記す通りである：基板温度
３００〜４００℃、反応室内圧力１．０Ｔｏｒｒ、ＲＦ
Ｐｏｗｅｒ １６ｍＷ／ｃｍ²；原料ガスにはシラン
（ＳｉＨ₄）を、不純物ドーピングガスにはジボラン
（Ｂ₂Ｈ₆）を用い、その流量比は例えば１：０．００２
２である。

【００２１】形成されたアモルファスシリコン薄膜に、
以下の条件にてレーザー光を照射する。このときの雰囲
気は室温・大気中でよいが、レーザー照射前に一度例え
ば４５０℃〜５５０℃の範囲の温度に試料を加熱し、ア
モルファスシリコン膜中に残留している水素原子を放出
させる処理を行うことが望ましい。レーザー光源にはＫ
ｒＦ：波長２４８ｎｍのエキシマレーザーを使用する。
レーザーパルス幅は約２５ナノ秒、レーザーエネルギー
密度は５０〜６００ｍＪ／ｃｍ²、望ましくは２００〜
５００ｍＪ／ｃｍ²である。

【００２２】レーザー照射により形成された薄膜は、双
晶がやや見られるものの、粒径数百ｎｍの結晶がかなり
均一に成長していることが電子顕微鏡による観察などか
ら確認される。作製条件によっては平均粒径１μｍ以上
にまで達する薄膜も得られた。この結晶はＸ線回折スペ
クトルにより（１１１）方向に強く配向していることが
わかった。

【００２３】作製されたシリコン膜の電気的特性の具体
例を挙げる。アモルファスシリコンの膜厚が１５０ｎｍ
のとき、パルスレーザーエネルギー密度を３５０ｍＪ／
ｃｍ²とすれば、得られる薄膜のシート抵抗は約５０Ω
／□であり、膜厚が３００ｎｍのとき、パルスレーザー
エネルギー密度を５００ｍＪ／ｃｍ²とすればシート抵
抗は約３０Ω／□であった。ホール効果測定によれば、
いずれの膜厚においてもレーザー照射条件を最適化する
ことで比抵抗１×１０^-3Ωｃｍ以下、キャリア濃度７×
１０²⁰ｃｍ^-3以上、ホール移動度１０ｃｍ²／Ｖ秒以上
が達成された。ホール効果は室温、磁場５０００ガウス
の条件で測定される。また、シート抵抗も上記ホール効
果の測定で得られるが、これとは別に簡便に４端子シー
ト抵抗測定器でも測定され得る。

【００２４】上記のように低抵抗化を実現できるのは、
薄膜中にボロン原子が高濃度に取り込まれているだけで
なく、これらのほとんどがキャリアとしてほぼ１００％
近く活性化されていることによる。

【００２５】（実施例２）本実施例では、実施例１より
も約１桁ほどドーピング量の高い場合について説明す
る。

【００２６】出発材料である高濃度ドープアモルファス
シリコン系薄膜は、ガラス基板上にＲＦプラズマＣＶＤ
法により作製する。ここでガラス基板にはコーニング＃
７０５９ガラスなどを用いるが、さらに低融点で安価な
ソーダガラスなどでも十分適用できる。ＲＦプラズマＣ
ＶＤ法における成膜条件は以下に記す通りである：基板
温度３００〜４００℃、反応室内圧力１．０Ｔｏｒｒ、
ＲＦ Ｐｏｗｅｒ １６ｍＷ／ｃｍ²；原料ガスにはシ
ラン（ＳｉＨ₄）を、不純物ドーピングガスにはジボラ
ン（Ｂ₂Ｈ₆）を用い、その流量比は例えば１：０．０１
６である。

【００２７】形成されたアモルファスシリコン薄膜に、
以下の条件にてレーザー光を照射する。この時の雰囲気
は室温・大気中でよいが、レーザー照射前に一度例えば
４５０℃〜５５０℃の範囲の温度に試料を加熱し、アモ
ルファスシリコン膜中に残留している水素原子を放出さ
せる処理を行うことが望ましい。レーザー光源にはＫｒ
Ｆ：波長２４８ｎｍのエキシマレーザーを使用する。レ
ーザーパルス幅は約２５ｎ秒、レーザーエネルギー密度
は５０〜６００ｍＪ／ｃｍ²、望ましくは２００〜５０
０ｍＪ／ｃｍ²である。

【００２８】作製されたｐ型シリコン薄膜半導体の電気
的特性の具体例を挙げる。アモルファスシリコンの膜厚
が１５０ｎｍのとき、パルスレーザーエネルギー密度を
３５０ｍＪ／ｃｍ²とすれば、得られる薄膜のシート抵
抗は約１１Ω／□であり、膜厚が３００ｎｍのとき、パ
ルスレーザーエネルギー密度を５００ｍＪ／ｃｍ²とす
ればシート抵抗は約６Ω／□であった。ホール効果測定
によれば、いずれの膜厚においても比抵抗が２．５×１
０^-4ｃｍ以下、キャリア濃度が３×１０²¹ｃｍ^-3以上と
いう、バルクシリコンでも容易に得られないような値を
示している。

【００２９】次に、上記と同様の方法で、ドーピングガ
スとしてホスフィン（ＰＨ₃）を用い、ドーパントとし
てリン原子を含有するｎ型の薄膜半導体を形成した。

【００３０】図ｌに上記ｐ型およびｎ型の半導体薄膜の
膜厚とシート抵抗との関係をそれぞれ示す。図中黒丸
は、ボロンをドーパントとして含有するｐ型半導体薄膜
の測定値を示し、白丸は、リンをドーパントとして含有
するｎ型半導体薄膜の測定値を示す。ｐ型半導体薄膜の
場合を見ると、膜厚の増加に従ってシート抵抗が減少
し、４５０ｎｍでは５〜６Ω／□にまで下がっている。
３００ｎｍの厚みまでは完全な多結晶膜であり、４５０
ｎｍでは一部アモルファス部分が残留したり、結晶粒子
サイズが小さい場合もある。従って、目的に応じて膜厚
を設定する必要がある。このｐ型半導体薄膜の場合に
は、リンをドーパントとして含有するｎ型半導体薄膜の
場合よりも、全範囲にわたって数分の１も抵抗が低くな
っている。パルスレーザーを照射してシリコン膜を溶融
させたときに、ｐ型膜におけるドーパントであるボロン
原子はｎ型膜におけるドーパントであるリン原子と比べ
て蒸発による再離脱が起こりにくく、しかも、冷却固化
後も膜中に残ってその殆とが活性化されてキャリア源と
なることがわかる。

【００３１】他のプロセスで形成した結晶Ｓｉの場合に
は、一般的にはｎ型の方が低抵抗であることが多く、ｐ
型でこれほど低抵抗の薄膜が得られた例はない。プラズ
マＣＶＤ法による高濃度ドープアモルファスシリコン系
膜の形成とパルスレーザーによるアニールプロセスによ
り上記効果が得られると考えられる。

【００３２】上記ボロンをドーパントとして含有するｐ
型半導体薄膜の、膜中のボロンの深さ方向（厚み方向）
の分布をＳＩＭＳ（Secondary Ion Mass Spectrosco
py）を用いて調べた結果を図２示す。図２において横軸
は膜の深さ（膜の表面からの距離；表面を０とする）を
示しており、縦軸は該表面からの距離の位置におけるボ
ロン濃度を示す。薄膜の表面付近には約５×１０²¹ｃｍ
^-3という、それ以外の領域よりも３倍以上もの濃度のボ
ロン原子が存在することがわかる。これは出発材料のア
モルファスシリコン系薄膜中には均一に分布していたも
のが、結晶化によって固溶限界を越えたために吐き出さ
れて偏析したものである。この超高濃度のドーパント層
が存在するために、バルクｐ型シリコンでの限界を越え
た低シート抵抗の多結晶シリコン膜が得られる。

【００３３】（実施例３）次に、実施例ｌあるいは実施
例２で述べた作製プロセスを２回以上繰り返すことで、
より低いシート抵抗の多結晶シリコン膜を得る実施例に
ついて説明する。まず、出発材料である高濃度ドープア
モルファスシリコン膜の第１層を、ガラス基板上にＲＦ
プラズマＣＶＤ法により形成する。ここでガラス基板に
はコーニング＃７０５９ガラスなどを用いるが、さらに
低融点で安価なソーダガラスなどでも十分適用できる。
ＲＦプラズマＣＶＤ法における成膜条件は以下に記す通
りである：基板温度３００〜４００℃、反応室内圧力
１．０Ｔｏｒｒ、ＲＦ Ｐｏｗｅｒ １６ｍＷ／ｃ
ｍ²；原料ガスにはシラン（ＳｉＨ₄）を、不純物ドーピ
ングガスにはジボラン（Ｂ₂Ｈ₆）を用い、その流量比は
例えば１：０．０２５である。

【００３４】形成されたアモルファスシリコン膜第１層
に、以下の条件にてレーザー光を照射する。このときの
雰囲気は室温・大気中でよいが、レーザー照射前に一度
例えば４５０℃〜５５０℃の範囲の温度に試料を加熱
し、アモルファスシリコン膜中に残留している水素原子
を放出させる処理を行うことが望ましい。レーザー光源
にはＫｒＦ：波長２４８ｎｍのエキシマレーザーを使用
する。レーザーパルス幅は約２５ナノ秒、レーザーエネ
ルギー密度は５０〜６００ｍＪ／ｃｍ²、望ましくは２
００〜５００ｍＪ／ｃｍ²である。

【００３５】このようにして作製した多結晶シリコン膜
の上に、さらに高濃度ドープアモルファスシリコン膜第
２層を上記と同様にプラズマＣＶＤ法にて成膜する。そ
してこの積層膜に再び上記と同様にパルスレーザーを照
射して結晶化させる。こうして成膜、レーザー照射を繰
り返すことで低シート抵抗の多結晶シリコン積層膜が形
成される。

【００３６】作製されたシリコン積層膜の電気的特性の
具体例を挙げる。アモルファスシリコンの第１層の膜厚
が２００ｎｍ、第２層の膜厚が２００ｎｍで合計４００
ｎｍのとき、シート抵抗は約４Ω／□であった。さらに
各々膜厚が２００ｎｍの第３層および第４層をさらに積
層して合計膜厚８００ｎｍとした場合には、シート抵抗
は約２Ω／□であった。２００ｎｍの厚みの第１層のみ
のときにはシート抵抗は約８Ω／□であったので、膜厚
にほぼ反比例した割合でシート抵抗が低減できる。この
ように、必要に応じて多層の薄膜を形成することによ
り、シート抵抗をさらに低減させることが可能となる。

【００３７】

【発明の効果】本発明によれば、このように、絶縁性基
板上に形成された高品質でかつ電極として用いることが
可能な低抵抗の薄膜状のシリコン系半導体が得られ得
る。このような低抵抗の薄膜状のシリコン系半導体を用
いると、他の電極材料が不要である。このような薄膜状
シリコン系半導体は、通常多結晶薄膜であるため、これ
をシード層あるいは結晶化制御層とすることで、低温プ
ロセスにて結晶シリコン系半導体をその上に成長させる
こともできる。従って、本発明の薄膜状のシリコン系半
導体は、種々の薄膜デバイスヘの応用が可能である。

【図面の簡単な説明】

【図１】本発明の薄膜状のシリコン系半導体の膜厚とシ
ート抵抗との関係を示すグラフ。図中黒丸はｐ型、白丸
はｎ型の薄膜状半導体を示す。

【図２】本発明の薄膜状のシリコン系半導体の膜の表面
からの距離と、該表面からの距離の位置におけるボロン
濃度との関係を示すプロファイル。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６２７Ｇ 21/336 (72)発明者 山本 憲治 兵庫県神戸市兵庫区吉田町１丁目１−３− 504

Claims (7)

【特許請求の範囲】
1. 【請求項１】 絶縁性基板上に形成された薄膜状シリコ
   ン系半導体であって、キャリア濃度が１×１０²⁰ｃｍ^-3
   以上である、薄膜状シリコン系半導体。
2. 【請求項２】 膜厚が３０ｎｍ以上１μｍ以下であり、
   シート抵抗が２００Ω／□以下である、請求項１に記載
   の薄膜状シリコン系半導体。
3. 【請求項３】 絶縁性基板上に形成されたドーパント原
   子を含む薄膜状シリコン系半導体であって、その表面あ
   るいは基板との界面の近傍１０ｎｍ以内の部分に、１×
   １０²¹ｃｍ^-3以上の割合で該ドーパント原子が含まれ
   る、薄膜状シリコン系半導体。
4. 【請求項４】 絶縁性基板上にプラズマＣＶＤ法でドー
   パント原子を含むアモルファスシリコン系薄膜を形成す
   る工程、および該薄膜にパルスレーザーを照射する工
   程、 により得られる薄膜状シリコン系半導体であって、 キャリア濃度が１×１０²⁰ｃｍ^-3以上である、薄膜状シ
   リコン系半導体。
5. 【請求項５】 前記ドーパント原子がボロンである、請
   求項３または４に記載の薄膜状シリコン半導体。
6. 【請求項６】 絶縁性基板上にプラズマＣＶＤ法でドー
   パント原子を含むアモルファスシリコン系薄膜を形成す
   る工程、および該薄膜にパルスレーザーを照射すること
   により該ドーパント原子を活性化させて、キャリア濃度
   を１×１０²⁰ｃｍ^-3以上とする工程を包含する、薄膜状
   シリコン系半導体の製造方法。
7. 【請求項７】 前記ドーパント原子がボロンであり、前
   記プラズマＣＶＤ法により前記アモルファスシリコン系
   薄膜中に取り込まれる、請求項６に記載の製造方法。