JPH09306867A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH09306867A JPH09306867A JP11923896A JP11923896A JPH09306867A JP H09306867 A JPH09306867 A JP H09306867A JP 11923896 A JP11923896 A JP 11923896A JP 11923896 A JP11923896 A JP 11923896A JP H09306867 A JPH09306867 A JP H09306867A
- Authority
- JP
- Japan
- Prior art keywords
- titanium
- silicon
- film
- hydrogen
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 87
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 87
- 239000010703 silicon Substances 0.000 claims abstract description 87
- 239000010936 titanium Substances 0.000 claims abstract description 58
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 57
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 35
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 27
- 238000000137 annealing Methods 0.000 claims abstract description 18
- 239000001257 hydrogen Substances 0.000 claims abstract description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 18
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000004140 cleaning Methods 0.000 claims description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 abstract description 14
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 230000004888 barrier function Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 55
- 239000010410 layer Substances 0.000 description 34
- 229910008484 TiSi Inorganic materials 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- -1 that is Chemical compound 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 低抵抗Ｃ５４構造のチタンシリサイドの製造
プロセスが複雑で、かつ相変化によるチタンシリサイド
の体積変化により半導体素子が劣化する。
【解決手段】 拡散層２等のシリコン表面に原子状水素
を照射して表面付近におけるシリコンのダングリングボ
ンドを水素で埋め表面を安定化させる。原子状水素照射
後に、シリコン表面上にチタン膜を形成し、アニール処
理を施してシリコンとチタン膜との界面にチタンシリサ
イド層を形成する。シリコン表面上にチタン膜を形成す
る前に、原子状水素を照射すると水素がバリヤとなりチ
タンとシリコンの反応が抑制される。そして、アニール
処理を施し雰囲気温度を例えば７００℃とするとシリコ
ン基板内の水素が脱離して、シリコンとチタンとの界面
で急激にシリサイド化反応が進み、チタンシリサイドの
Ｃ５４構造が形成される。このため、チタンシリサイド
を相変化させる必要がなく、相変化による体積変化を抑
制することができる。
A manufacturing process of titanium silicide having a low resistance C54 structure is complicated, and a semiconductor element is deteriorated due to a volume change of titanium silicide due to a phase change. SOLUTION: A silicon surface such as a diffusion layer 2 is irradiated with atomic hydrogen to fill a silicon dangling bond near the surface with hydrogen to stabilize the surface. After the atomic hydrogen irradiation, a titanium film is formed on the silicon surface and an annealing treatment is performed to form a titanium silicide layer at the interface between the silicon and the titanium film. When atomic hydrogen is irradiated before forming a titanium film on the silicon surface, hydrogen acts as a barrier to suppress the reaction between titanium and silicon. Then, when annealing is performed and the ambient temperature is set to 700 ° C., for example, hydrogen in the silicon substrate is desorbed, a silicidation reaction rapidly progresses at the interface between silicon and titanium, and a titanium silicide C54 structure is formed. Therefore, it is not necessary to change the phase of titanium silicide, and the volume change due to the phase change can be suppressed.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法、特に金属膜とシリコンとのコンタクトを形成する
ための半導体装置製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device for forming a contact between a metal film and silicon.
【０００２】[0002]
【従来の技術】近年、半導体装置の微細化、高機能化に
伴い、金属電極と半導体基板とのコンタクト部におい
て、浅い接合層と金属電極との間のコンタクト抵抗を低
減することが非常に重要な課題となっている。さらに、
ゲート電極および拡散層自体を低抵抗化することも微細
化を進める上で重要な課題となっている。2. Description of the Related Art In recent years, with the miniaturization and higher performance of semiconductor devices, it is very important to reduce the contact resistance between the shallow junction layer and the metal electrode at the contact portion between the metal electrode and the semiconductor substrate. Has become a problem. further,
Reducing the resistance of the gate electrode and the diffusion layer itself is also an important issue for miniaturization.
【０００３】上記コンタクト抵抗を低減する方法とし
て、従来より、電極材料としてチタンシリサイドを採用
することが提案されている。これは、チタンシリサイド
が、従来コンタクト層として用いられてきたアルミニウ
ム合金に比べ、シリコンとの接触抵抗が小さくかつ熱的
安定性に優れるためである。As a method of reducing the contact resistance, it has been proposed to use titanium silicide as an electrode material. This is because titanium silicide has a lower contact resistance with silicon and is excellent in thermal stability as compared with an aluminum alloy that has been conventionally used as a contact layer.
【０００４】また、ゲート電極および拡散層自体の低抵
抗化を図るために、従来ゲート電極として使用されてき
たポリシリコン（多結晶シリコン）をチタンシリサイド
に代え、また、高濃度拡散層をチタンシリサイドに置き
換える試みもなされつつある。Further, in order to reduce the resistance of the gate electrode and the diffusion layer itself, the polysilicon (polycrystalline silicon) conventionally used as the gate electrode is replaced with titanium silicide, and the high concentration diffusion layer is formed with titanium silicide. Attempts to replace it with are being made.
【０００５】上述のように半導体装置に用いることが提
案されているチタンシリサイドは、Ｔｉ5 Ｓｉ3 、Ｔｉ
Ｓｉ、ＴｉＳｉ2 （Ｃ４９）、ＴｉＳｉ2 （Ｃ５４）と
いろいろな相構造を有することが知られている。これら
の相構造のうちＴｉＳｉ2（Ｃ５４）は、最も低抵抗で
あり、コンタクト抵抗の低減に最適である。チタンシリ
サイドは、例えば、シリコン基板上にチタン膜を形成し
た状態でアニール処理を施すと、まず常温付近で界面に
アモルファスＴｉＳｉが形成され、３００℃程度でその
粒径が変化する。雰囲気温度が４００〜５００℃付近に
なるとＴｉＳｉは、ＴｉＳｉ2 （Ｃ４９）に相変化し、
さらに６００〜８００℃で、ＴｉＳｉ2 （Ｃ４９）は、
最適なＴｉＳｉ2 （Ｃ５４）へと変化する。ところが、
チタンシリサイドをこのように相変化させると、相変化
にあたって体積が変化するため、クラックの発生等によ
って素子が劣化してしまうという問題が指摘されてい
る。Titanium silicide, which has been proposed to be used for a semiconductor device as described above, includes Ti 5 Si 3 and Ti.
It is known to have various phase structures such as Si, TiSi 2 (C49) and TiSi 2 (C54). Of these phase structures, TiSi 2 (C54) has the lowest resistance and is optimal for reducing the contact resistance. When titanium silicide is annealed with a titanium film formed on a silicon substrate, for example, amorphous TiSi is first formed at the interface near room temperature, and its grain size changes at about 300 ° C. When the ambient temperature reaches around 400 to 500 ° C., TiSi undergoes a phase change to TiSi 2 (C49),
Further, at 600 to 800 ° C., TiSi 2 (C49)
Change to optimum TiSi 2 (C54). However,
It has been pointed out that such a phase change of titanium silicide causes a change in volume due to the phase change, resulting in deterioration of the device due to cracks or the like.
【０００６】そこで、チタンシリサイドの相変化に際し
て体積変化を少なくするために、従来、イオン注入法に
よってシリコン表面をプリアモルファス化してからその
上層にチタン膜を形成する方法が提案されている（信学
技報ＳＤＭ９５−１７３）。Therefore, in order to reduce the volume change when the phase of titanium silicide is changed, there has been conventionally proposed a method in which a silicon surface is preamorphized by an ion implantation method and then a titanium film is formed on the preamorphous layer (Shingaku) Technical report SDM95-173).
【０００７】また、他の方法として、モリブデン等の重
金属をシリコン基板上に形成したチタン膜上から打ち込
んで、Ｃ５４核形成を促進させたり（Ａｐｐｌ．Ｐｈｙ
ｓ．Ｌｅｔｔ．６７，３７２９（１９９５）．）、コン
タクト孔内にポリシリコンを成膜しその上にチタン膜を
形成し、シリサイド化する（特開平６−８５０８３号公
報）等の方法が提案されている。As another method, a heavy metal such as molybdenum may be implanted into a titanium film formed on a silicon substrate to accelerate C54 nucleation (Appl. Phy.
s. Lett. 67, 3729 (1995). ), A polysilicon film is formed in the contact hole, a titanium film is formed on the polysilicon film, and silicidation is performed (JP-A-6-85083).
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、これら
のプロセスは複雑であり、そのプロセスウインドウは狭
く、また、イオン注入によって素子の他の部分にダメー
ジを与えたりして、素子の歩留りの低下を招く可能性が
あった。さらに、チタンシリサイドを相転移させてＣ５
４を形成していることから体積変化を完全に抑制するこ
とが難しく、素子の他の部分の破壊や劣化を引き起こす
可能性が依然として存在している。However, these processes are complicated, their process windows are narrow, and other parts of the device are damaged by ion implantation, resulting in a decrease in device yield. There was a possibility. Further, titanium silicide undergoes a phase transition to produce C5.
4 is formed, it is difficult to completely suppress the volume change, and there is still a possibility of causing destruction or deterioration of other parts of the element.
【０００９】本発明は、上記課題に鑑みなされたもの
で、低抵抗Ｃ５４構造のチタンシリサイドを簡単なプロ
セスによって形成し、かつ同素子の劣化を引き起こさな
い製造方法を提供することを目的とする。The present invention has been made in view of the above problems, and an object of the present invention is to provide a manufacturing method in which titanium silicide having a low resistance C54 structure is formed by a simple process and which does not cause deterioration of the element.
【００１０】[0010]
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、次の様な特徴を有する。The present invention has been made to achieve the above object and has the following features.
【００１１】すなわち、本発明は、まず、シリコン基板
やシリコン膜の表面に原子状水素を照射し、原子状水素
照射後において、シリコン基板またはシリコン膜上にチ
タン膜を形成する。その後、アニール処理を施して前記
シリコン基板と前記チタン膜との界面にチタンシリサイ
ド層を形成することを特徴とする。That is, according to the present invention, first, the surface of a silicon substrate or a silicon film is irradiated with atomic hydrogen, and after the atomic hydrogen irradiation, a titanium film is formed on the silicon substrate or the silicon film. After that, an annealing process is performed to form a titanium silicide layer at the interface between the silicon substrate and the titanium film.
【００１２】このように、シリコン表面にチタン膜を形
成する前に、シリコン表面に対して原子状水素を照射
し、シリコン表面に存在している不安定なダングリング
ボンド等と水素と結合させ、シリコン表面を安定化させ
る。ここで、照射する水素として、水素分子を用いた場
合には、水素分子がシリコン基板表面付近のタングリン
グボンドと反応しないので、安定なシリコン表面は得ら
れない。従って、照射する水素は、上述のように原子状
であることが好ましい。As described above, before forming a titanium film on the silicon surface, the silicon surface is irradiated with atomic hydrogen to bond with unstable dangling bonds and the like existing on the silicon surface, Stabilizes the silicon surface. Here, when hydrogen molecules are used as the hydrogen for irradiation, the hydrogen molecules do not react with the tangling bonds near the surface of the silicon substrate, so that a stable silicon surface cannot be obtained. Therefore, the hydrogen to be irradiated is preferably atomic as described above.
【００１３】このように照射された原子状水素によって
シリコン基板の表面が安定化されるので、この状態にお
けるシリコン表面上にチタン膜を形成しただけでは、界
面にチタンシリサイドは形成されない。これは、水素が
バリヤとなってチタンとシリコンの反応が抑制されるた
めである。Since the surface of the silicon substrate is stabilized by the atomic hydrogen thus irradiated, titanium silicide is not formed at the interface only by forming a titanium film on the silicon surface in this state. This is because hydrogen acts as a barrier to suppress the reaction between titanium and silicon.
【００１４】次に、アニール処理を施すと、雰囲気温度
が一定温度（例えば４００〜６００℃程度）に達するこ
とによりシリコン基板内の水素が脱離し、これによりシ
リコンとチタン膜との界面において急激にシリサイド化
反応が進み、アニール処理温度７００℃付近でチタンシ
リサイドのＣ５４構造が形成される。従って、従来のよ
うにチタンシリサイドを相変化させてこのＣ５４構造と
する必要がなく、相変化による体積の変化が防止され
る。Next, when an annealing treatment is performed, the atmospheric temperature reaches a constant temperature (for example, about 400 to 600 ° C.), so that hydrogen in the silicon substrate is desorbed, whereby the interface between the silicon and the titanium film is sharply released. The silicidation reaction proceeds, and a C54 structure of titanium silicide is formed at an annealing temperature of around 700 ° C. Therefore, it is not necessary to change the phase of titanium silicide to form this C54 structure as in the conventional case, and the change in volume due to the phase change is prevented.
【００１５】また、本発明においては、シリコン基板ま
たはシリコン膜上に形成された絶縁膜にコンタクトホー
ルを形成し、コンタクトホール底部のシリコン半導体表
面を湿式清浄によって清浄化する。次に、例えば真空雰
囲気にて、原子状水素を少なくともコンタクトホール底
部のシリコン表面に照射し、コンタクトホール内にチタ
ン膜を形成する。そして、チタン膜形成後、アニール処
理を施し、上述のようにシリコン基板とチタン膜との界
面にチタンシリサイド層を形成する。このような製造法
を採用することにより、微細な半導体装置においても簡
単なプロセスで、シリコンとチタン膜との良好なコンタ
クトを得ることが可能となる。Further, in the present invention, a contact hole is formed in a silicon substrate or an insulating film formed on a silicon film, and the silicon semiconductor surface at the bottom of the contact hole is cleaned by wet cleaning. Next, in a vacuum atmosphere, for example, atomic hydrogen is applied to at least the silicon surface at the bottom of the contact hole to form a titanium film in the contact hole. Then, after the titanium film is formed, an annealing process is performed to form a titanium silicide layer on the interface between the silicon substrate and the titanium film as described above. By adopting such a manufacturing method, it becomes possible to obtain a good contact between the silicon and the titanium film by a simple process even in a fine semiconductor device.
【００１６】また、シリコン基板内の安定化に不可欠な
原子状水素は、真空装置に水素ガスを導入し、加熱した
タングステンフィラメントに曝すことによって水素分子
を水素原子に解離して生成する。Atomic hydrogen, which is indispensable for stabilization in the silicon substrate, is generated by introducing hydrogen gas into a vacuum device and exposing it to a heated tungsten filament to dissociate hydrogen molecules into hydrogen atoms.
【００１７】さらに、上記構成に加え、チタン膜を形成
後、チタンナイトライド層を形成し、このチタンナイト
ライド層上にアルミニウム層を形成する工程を設け、こ
のアルミニウム層形成後に、アニール処理を施してシリ
コン基板表面とチタン膜との界面にチタンシリサイド層
を形成するという構成も採用可能である。Further, in addition to the above structure, a step of forming a titanium nitride layer after forming the titanium film and forming an aluminum layer on the titanium nitride layer is provided, and annealing treatment is performed after the formation of the aluminum layer. It is also possible to adopt a configuration in which a titanium silicide layer is formed at the interface between the silicon substrate surface and the titanium film.
【００１８】以上のように本発明では、シリコン基板表
面を原子状水素の照射によって安定化させ、その上にチ
タン薄膜を形成してから、アニール処理によって界面に
チタンシリサイド層を形成する。従って、各種半導体素
子の製造にあたり、簡単なプロセスによって低抵抗のチ
タンシリサイドをシリコンとチタンとの界面に形成で
き、また低抵抗なＣ５４構造のチタンシリサイドがシリ
サイド形成当初から得られるので、チタンシリサイドの
相変化に基づく体積変化により、半導体素子が劣化する
ことを好適に防止することができる。As described above, according to the present invention, the surface of the silicon substrate is stabilized by irradiation with atomic hydrogen, a titanium thin film is formed on the surface, and then a titanium silicide layer is formed at the interface by annealing. Therefore, in manufacturing various semiconductor elements, low-resistance titanium silicide can be formed at the interface between silicon and titanium by a simple process, and low-resistance C54 structure titanium silicide can be obtained from the beginning of the formation of the silicide. It is possible to preferably prevent the semiconductor element from deteriorating due to the volume change based on the phase change.
【００１９】[0019]
【発明の実施の形態】以下、本発明の好適な実施の形態
（以下、実施形態という）について、図面を参照して説
明する。なお、本発明は下記の実施形態には限定される
ものではない。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention (hereinafter referred to as embodiments) will be described below with reference to the drawings. The present invention is not limited to the embodiments described below.
【００２０】実施形態１．本実施形態は、シリコン基板
に形成された不純物拡散層２とこの上層に形成された金
属配線層とのコンタクトをとる場合の好適な製造方法を
示すものである。図１及び図２は、本実施形態の製造方
法を示している。Embodiment 1. The present embodiment shows a preferred manufacturing method for making contact between the impurity diffusion layer 2 formed on the silicon substrate and the metal wiring layer formed on the impurity diffusion layer 2. 1 and 2 show the manufacturing method of this embodiment.
【００２１】まず、図１（１−１）のように、シリコン
基板１の所定の位置に不純物をイオン注入して拡散層２
を得る。この後、ＳｉＯ2 等の絶縁膜３をＣＶＤ法等に
より形成する。さらに、レジストパターニングを行い、
ドライエッチングによって絶縁膜３にコンタクトホール
４を開口する。なお、コンタクトホールの径は作製され
るデバイスに応じて決定されるものである。First, as shown in FIG. 1A, the diffusion layer 2 is formed by ion-implanting impurities into a predetermined position of the silicon substrate 1.
Get. After that, the insulating film 3 such as SiO 2 is formed by the CVD method or the like. Furthermore, resist patterning is performed,
A contact hole 4 is opened in the insulating film 3 by dry etching. The diameter of the contact hole is determined according to the device to be manufactured.
【００２２】次に、コンタクトホール底部、すなわち露
出した拡散層２表面を清浄にするために湿式洗浄を行
う。この湿式洗浄は、例えば、ＲＣＡ洗浄、すなわち、
アンモニア、過酸化水素を含む溶液による洗浄と、希フ
ッ酸溶液による洗浄にて行う。そして、このような湿式
洗浄により、シリコン表面から付着粒子を除去し、また
シリコン酸化皮膜を除去する。Next, wet cleaning is performed to clean the bottom of the contact hole, that is, the exposed surface of the diffusion layer 2. This wet cleaning is, for example, RCA cleaning, that is,
Cleaning is performed with a solution containing ammonia and hydrogen peroxide and cleaning with a dilute hydrofluoric acid solution. Then, such wet cleaning removes adhered particles from the silicon surface and also removes the silicon oxide film.
【００２３】洗浄後、基板をチタン膜作製用の真空装置
内の所定の基板位置にセットし、その後装置内を１×１
０-8ｔｏｒｒまで真空排気する。真空排気されたところ
で、装置内に所定量の水素ガス、具体的には５×１０-7
ｔｏｒｒ水素ガスを導入し、図１（１−２）に示すよう
に、この導入された水素ガスを通電して加熱したタング
ステンフィラメント５に曝す。水素ガス、すなわち水素
分子は、このタングステンフィラメント５に曝されるこ
とにより、水素原子に解離し、得られた水素原子がシリ
コン表面に照射される。水素原子はシリコン基板１の表
面付近にドープされ、シリコン結晶内のダングリングホ
ンドを埋める。このため、シリコン基板１の表面は、安
定化したシリコン表面６となる。その後、水素ガスの導
入を止め、またタングステンフィラメント５への通電を
切る。After cleaning, the substrate was set at a predetermined substrate position in a vacuum apparatus for producing a titanium film, and then the inside of the apparatus was set at 1 × 1.
Evacuate to 0 -8 torr. After being evacuated, a predetermined amount of hydrogen gas, specifically 5 × 10 −7 , was stored in the device.
Torr hydrogen gas is introduced, and as shown in FIG. 1 (1-2), the introduced hydrogen gas is energized and exposed to the heated tungsten filament 5. The hydrogen gas, that is, hydrogen molecules, is exposed to the tungsten filament 5 to dissociate into hydrogen atoms, and the obtained hydrogen atoms are irradiated on the silicon surface. Hydrogen atoms are doped near the surface of the silicon substrate 1 to fill the dangling bonds in the silicon crystal. Therefore, the surface of the silicon substrate 1 becomes the stabilized silicon surface 6. After that, the introduction of hydrogen gas is stopped and the tungsten filament 5 is de-energized.
【００２４】次に、図２（１−３）に示すように、上述
のようにしてシリコン表面を安定化させた状態で、その
上にチタン膜７をマグネトロンスパッタ法によって形成
する。Next, as shown in FIG. 2 (1-3), a titanium film 7 is formed on the silicon surface by magnetron sputtering, with the silicon surface stabilized as described above.
【００２５】具体的には、装置内にアルゴンガスを５×
１０-3ｔｏｒｒ導入し、チタンターゲットにＤＣ電圧を
印加し、プラズマを発生させる。アルゴンイオンによっ
てスパッタされたチタン原子は、上記基板上に５０ｎｍ
の厚さ堆積する。なお、チタン膜７の作製はスパッタ法
に限らず、蒸着法、ＣＶＤ法でもよい。Specifically, 5 × of argon gas is put in the apparatus.
After introducing 10 −3 torr, a DC voltage is applied to the titanium target to generate plasma. Titanium atoms sputtered by argon ions have a thickness of 50 nm on the substrate.
Deposit thickness. The titanium film 7 may be produced not only by the sputtering method but also by the vapor deposition method or the CVD method.
【００２６】シリコン表面上にチタン膜７が形成されて
も、シリコンとチタンとの界面ではシリコンが水素によ
って安定化されているので、シリコンとチタンの反応は
抑制されている。尚、チタン膜厚は２０ｎｍから１００
ｎｍの範囲であればよい。Even if the titanium film 7 is formed on the silicon surface, the reaction between silicon and titanium is suppressed because the silicon is stabilized by hydrogen at the interface between silicon and titanium. The titanium film thickness is 20 nm to 100
It may be in the range of nm.
【００２７】次に、７００℃で３０ｓｅｃのアニール処
理を行う。低温においては、上述のように水素がチタン
とシリコンの反応を抑制している。アニール処理によっ
て基板の温度が上昇し、４００−６００℃以上になると
シリコン結晶内から水素が解離し始める。水素が解離す
るとこれにより急速にチタンとシリコンの反応が進行
し、７００℃以上で、Ｃ５４構造のチタンシリサイドが
形成される。従って、７００℃で３０ｓｅｃのアニール
処理を行うことにより、図２（１−４）に示すように、
拡散層２のシリコンとチタン膜７の界面に低抵抗のＣ５
４構造のチタンシリサイド層８が形成される。Next, annealing treatment is performed at 700 ° C. for 30 seconds. At low temperatures, hydrogen suppresses the reaction between titanium and silicon as described above. The annealing treatment raises the temperature of the substrate, and when it rises to 400-600 ° C. or higher, hydrogen begins to dissociate from the inside of the silicon crystal. When hydrogen is dissociated, the reaction between titanium and silicon rapidly progresses, and titanium silicide having a C54 structure is formed at 700 ° C. or higher. Therefore, by performing an annealing treatment at 700 ° C. for 30 seconds, as shown in FIG.
A low resistance C5 is formed on the interface between the silicon of the diffusion layer 2 and the titanium film 7.
A titanium silicide layer 8 having a four structure is formed.
【００２８】ここで、下の表を用いて、上記実施形態１
の方法により製造した半導体装置と、他の方法により製
造した半導体装置との素子クラック発生率について比較
する。下の表１において、［実施形態］は、本実施形態
の方法により製造した半導体装置、［比較例１］は原子
状水素を照射せず湿式洗浄後直ちにシリコン表面上にチ
タン膜を形成した半導体装置、［比較例２］は湿式洗浄
後、イオン注入し、シリコン表面をアモルファス化し、
さらにチタン膜を形成した半導体装置の場合である。Now, referring to the table below, the first embodiment
The element crack occurrence rates of the semiconductor device manufactured by the above method and the semiconductor device manufactured by another method will be compared. In Table 1 below, [Embodiment] is a semiconductor device manufactured by the method of the present embodiment, and [Comparative Example 1] is a semiconductor in which a titanium film is formed on the silicon surface immediately after wet cleaning without irradiation with atomic hydrogen. The apparatus, [Comparative Example 2], was wet-cleaned and then ion-implanted to make the silicon surface amorphous.
This is the case of a semiconductor device in which a titanium film is further formed.
【００２９】[0029]
【表１】 上記表から明らかなように、本実施形態による半導体装
置では素子クラックの発生率が「０」であるのに対し、
比較例１および比較例２ではクラック発生率がそれぞれ
「１５％」、「２％」となっている。本実施形態におい
ては、７００℃のアニール処理を行うまでは、チタンと
シリコンとの反応が抑制されており、アニール処理によ
って、界面に直接Ｃ５４の相構造を有するチタンシリサ
イドが形成される。[Table 1] As is clear from the above table, in the semiconductor device according to the present embodiment, the occurrence rate of element cracks is “0”,
In Comparative Example 1 and Comparative Example 2, the crack occurrence rates are "15%" and "2%", respectively. In the present embodiment, the reaction between titanium and silicon is suppressed until the annealing process at 700 ° C. is performed, and the annealing process forms titanium silicide having a C54 phase structure directly at the interface.
【００３０】従って、本実施形態の製造方法によって半
導体装置を製造することにより、簡単なプロセスで拡散
層と金属層との良好なコンタクトが得られると共に、従
来のようにシリコンとチタンとの界面に形成されたチタ
ンシリサイドが相変化することなく、体積変化がほとん
どないため、体積変化による素子のクラックの発生が確
実に防止される。Therefore, by manufacturing the semiconductor device by the manufacturing method of this embodiment, good contact between the diffusion layer and the metal layer can be obtained by a simple process, and at the interface between silicon and titanium as in the conventional case. Since the formed titanium silicide does not undergo a phase change and there is almost no volume change, the occurrence of cracks in the element due to the volume change can be reliably prevented.
【００３１】実施形態２ 本実施形態２の特徴は、本発明の製造方法をメモリ等の
高集積化素子の製造に適用したことである。以下、本実
施形態２の製造方法について図３及び図４を用いて説明
する。Second Embodiment A feature of the second embodiment is that the manufacturing method of the present invention is applied to manufacturing a highly integrated device such as a memory. Hereinafter, the manufacturing method of the second embodiment will be described with reference to FIGS. 3 and 4.
【００３２】まず、図３（２−１）に示すように、ｎ型
シリコン基板（１００）上にＭＯＳ構造の素子を形成
し、その上にＣＶＤ層間絶縁膜３を形成する。なお、図
示したＭＯＳ構造の素子では、ゲート酸化膜１１上に形
成されたゲート電極膜１２とサイドウォール１３をマス
クとして不純物ドープを行うことによりソース、ドレイ
ン領域となる拡散層２が形成されている。また図中シリ
コン酸化層１０は、ＬＯＣＯＳ酸化によって形成され、
シリコン基板１に形成される複数の素子を分離してい
る。First, as shown in FIG. 3 (2-1), a MOS structure element is formed on an n-type silicon substrate (100), and a CVD interlayer insulating film 3 is formed thereon. In the illustrated MOS structure element, the diffusion layer 2 serving as the source and drain regions is formed by performing impurity doping using the gate electrode film 12 and the sidewall 13 formed on the gate oxide film 11 as a mask. . In the figure, the silicon oxide layer 10 is formed by LOCOS oxidation,
A plurality of elements formed on the silicon substrate 1 are separated.
【００３３】層間絶縁膜３形成後、図３（２−２）に示
すように、レジストパターニングを行い、ドライエッチ
ングによってソース、ドレインの電極をとるためのコン
タクトホール４を絶縁膜３に開口する。さらに、コンタ
クトホール底部を湿式洗浄、例えば希フッ酸洗浄を含む
ＲＣＡ洗浄によって清浄にし、基板を電極作製用真空装
置へ搬送する。基板を装置内にセットした後、５×１０
-8ｔｏｒｒまで真空排気する。その後、真空チェンバー
内に水素ガスを５×１０-7ｔｏｒｒまで導入し、実施形
態１同様に、装置内に設置されたタングステンフィラメ
ント５を通電加熱することによって水素分子を水素原子
に解離させる。After the interlayer insulating film 3 is formed, as shown in FIG. 3 (2-2), resist patterning is performed, and contact holes 4 for taking source and drain electrodes are formed in the insulating film 3 by dry etching. Further, the bottom of the contact hole is cleaned by wet cleaning, for example, RCA cleaning including diluted hydrofluoric acid cleaning, and the substrate is transferred to a vacuum device for electrode production. After setting the substrate in the device, 5 x 10
-Evacuate to -8 torr. Thereafter, hydrogen gas is introduced into the vacuum chamber up to 5 × 10 −7 torr, and the tungsten filaments 5 installed in the apparatus are electrically heated to dissociate hydrogen molecules into hydrogen atoms, as in the first embodiment.
【００３４】解離した水素原子は、図３（２−３）に示
すように、コンタクトホール４の底に露出している清浄
なシリコン表面に選択的に吸着し、安定化したシリコン
表面６が形成される。その後、水素ガスの導入を止め、
タングステンフィラメント５への通電を切る。The dissociated hydrogen atoms are selectively adsorbed on the clean silicon surface exposed at the bottom of the contact hole 4 to form a stabilized silicon surface 6, as shown in FIG. 3 (2-3). To be done. After that, the introduction of hydrogen gas was stopped,
The power to the tungsten filament 5 is cut off.
【００３５】次に、図４（２−４）に示すように、チタ
ン膜７をスパッタ法によって約５０ｎｍ成膜する。な
お、チタン膜７厚は２０ｎｍから１００ｎｍの範囲であ
ればよい。その後、実施形態１と同様に、７００℃で３
０ｓｅｃのアニール処理を行うことによって、拡散層２
とチタン膜７との界面においてチタンとシリコンとを反
応させ、低抵抗のＣ５４構造のチタンシリサイド層８を
形成する。Next, as shown in FIG. 4 (2-4), a titanium film 7 is formed to a thickness of about 50 nm by a sputtering method. The thickness of the titanium film 7 may be in the range of 20 nm to 100 nm. Then, as in the first embodiment, at 700 ° C., 3
By performing the annealing treatment for 0 sec, the diffusion layer 2
Titanium and silicon are caused to react with each other at the interface between the titanium film 7 and the titanium film 7 to form a titanium silicide layer 8 having a low resistance C54 structure.
【００３６】更に、同真空装置を用いてチタン膜７上
に、バリヤメタルであるチタンナイトライド膜１４、ア
ルミ合金膜１５を順次成膜し、図４（２−５）に示すよ
うな積層構造配線を得る。そして、これらの配線層をパ
ターニングすれば、所望の電極及び配線が得られる。Further, a titanium nitride film 14, which is a barrier metal, and an aluminum alloy film 15 are sequentially formed on the titanium film 7 by using the same vacuum device, and a laminated structure wiring as shown in FIG. 4 (2-5) is formed. To get Then, by patterning these wiring layers, desired electrodes and wirings can be obtained.
【００３７】上述したような本実施形態２の製造方法に
よれば、Ｃ５４のチタンシリサイドを拡散層２とチタン
膜７との界面に相変化を経ることなく直接形成できるの
で、図４（２−５）に示すごとき微細構造の装置におい
ても、素子クラック等が発生することなく良好に素子の
半導体層と金属層とのコンタクをとることができる。According to the manufacturing method of the second embodiment as described above, since the titanium silicide of C54 can be directly formed at the interface between the diffusion layer 2 and the titanium film 7 without undergoing a phase change, the structure shown in FIG. Even in the device having a fine structure as shown in 5), the contact between the semiconductor layer and the metal layer of the element can be satisfactorily taken without causing element cracks or the like.
【００３８】なお、以上説明した実施形態１及び２にお
いては、シリコン基板の表面とチタン膜とのコンタクト
をとる場合を例にとって説明したが、基板としてシリコ
ン基板には限られない。例えば、ガラス、セラミックま
たはサファイア等からなる絶縁基板やその他様々な基板
上に薄膜素子等を形成する場合において、基板上に形成
されたシリコン膜と金属層とのコンタクトをとる場合に
も上記同様に本発明の製造方法を適用することができ
る。In the first and second embodiments described above, the case where the surface of the silicon substrate is contacted with the titanium film has been described as an example, but the substrate is not limited to the silicon substrate. For example, in the case of forming a thin film element or the like on an insulating substrate made of glass, ceramic, sapphire or the like or other various substrates, the same applies to the case where the silicon film formed on the substrate is contacted with the metal layer. The manufacturing method of the present invention can be applied.
【図１】 本発明の実施形態１に係る半導体装置の製造
方法を工程順に模式的に示す断面図である。FIG. 1 is a sectional view schematically showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention in the order of steps.
【図２】 図１の製造工程に続く工程を模式的に示す断
面図である。FIG. 2 is a cross-sectional view schematically showing a step that follows the manufacturing step in FIG.
【図３】 本発明の実施形態２に係る半導体装置の製造
方法を工程順に模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing the method of manufacturing the semiconductor device according to the second embodiment of the present invention in the order of steps.
【図４】 図３の製造工程に続く工程を模式的に示す断
面図である。FIG. 4 is a cross-sectional view schematically showing a step that follows the manufacturing step in FIG.
１ シリコン基板、２ 拡散層、３ 絶縁膜、４ コン
タクトホール、５ タングステンフィラメント、６ 水
素によって安定化したシリコン表面、７ チタン膜、８
チタンシリサイド層、１０ シリコン酸化膜、１１
ゲート酸化膜、１２ ゲート電極膜、１３ サイドウォ
ール、１４ チタンナイトライド膜、１５ アルミ合金
膜。1 silicon substrate, 2 diffusion layer, 3 insulating film, 4 contact hole, 5 tungsten filament, 6 silicon surface stabilized by hydrogen, 7 titanium film, 8
Titanium silicide layer, 10 silicon oxide film, 11
Gate oxide film, 12 gate electrode film, 13 sidewall, 14 titanium nitride film, 15 aluminum alloy film.
Claims (6)
子状水素を照射する工程と、 前記原子状水素照射後、前記シリコン基板またはシリコ
ン膜上にチタン膜を形成する工程と、 前記チタン膜形成後、アニール処理を施して前記シリコ
ン基板またはシリコン膜と、前記チタン膜との界面にチ
タンシリサイド層を形成する工程と、 を有することを特徴とする半導体装置の製造方法。1. A step of irradiating a silicon substrate or a silicon film surface with atomic hydrogen, a step of forming a titanium film on the silicon substrate or the silicon film after the atomic hydrogen irradiation, and a step of forming the titanium film, And a step of forming a titanium silicide layer at an interface between the silicon substrate or the silicon film and the titanium film by performing an annealing treatment.
された絶縁膜にコンタクトホールを形成する工程と、 前記コンタクトホール底部のシリコン表面を湿式清浄に
よって清浄化する工程と、 原子状水素を少なくとも前記コンタクトホール底部のシ
リコン表面に照射する工程と、 前記原子状水素照射後、少なくとも前記コンタクトホー
ル内にチタン膜を形成する工程と、 前記チタン膜形成後、アニール処理によって前記シリコ
ン基板またはシリコン膜と、前記チタン膜との界面にチ
タンシリサイド層を形成する工程と、 を有することを特徴とする半導体装置の製造方法。2. A step of forming a contact hole in a silicon substrate or an insulating film formed on a silicon film, a step of cleaning the silicon surface at the bottom of the contact hole by wet cleaning, and atomic hydrogen at least the contact. A step of irradiating the silicon surface at the bottom of the hole, a step of forming a titanium film in at least the contact hole after the atomic hydrogen irradiation, and a silicon substrate or a silicon film by an annealing treatment after the titanium film is formed, And a step of forming a titanium silicide layer at the interface with the titanium film.
の半導体装置の製造方法において、 前記原子状水素は、真空装置に水素ガスを導入し、加熱
したタングステンフィラメントに曝すことによって水素
分子を水素原子に解離して生成することを特徴とする半
導体装置の製造方法。3. The method for manufacturing a semiconductor device according to claim 1, wherein hydrogen gas is introduced into the atomic hydrogen by introducing hydrogen gas into a vacuum device and exposing it to a heated tungsten filament. A method for manufacturing a semiconductor device, characterized in that hydrogen is dissociated to produce hydrogen atoms.
導体装置の製造方法において、 さらに、前記チタン膜を形成後、チタンナイトライド層
を形成する工程と、 前記チタンナイトライド層上にアルミニウム層を形成す
る工程と、を有し、 前記アルミニウム層形成後に、前記アニール処理を施し
て前記シリコン基板表面と前記チタン膜との界面にチタ
ンシリサイド層を形成することを特徴とする半導体装置
の製造方法。4. The method of manufacturing a semiconductor device according to claim 1, further comprising the step of forming a titanium nitride layer after forming the titanium film, and the titanium nitride layer on the titanium nitride layer. And a step of forming an aluminum layer on the surface of the silicon substrate. After the formation of the aluminum layer, the annealing process is performed to form a titanium silicide layer at an interface between the surface of the silicon substrate and the titanium film. Manufacturing method.
導体装置の製造方法において、 前記シリコン基板またはシリコン膜と、前記チタン膜と
の界面に形成されるチタンシリサイド層は、Ｃ５４の相
構造を有することを特徴とする半導体装置の製造方法。5. The method of manufacturing a semiconductor device according to claim 1, wherein the titanium silicide layer formed at the interface between the silicon substrate or the silicon film and the titanium film is C54. A method of manufacturing a semiconductor device having a phase structure.
導体装置の製造方法において、 前記アニール処理は、７００℃程度で行うことを特徴と
する半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 1, wherein the annealing process is performed at about 700 ° C.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11923896A JPH09306867A (en) | 1996-05-14 | 1996-05-14 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11923896A JPH09306867A (en) | 1996-05-14 | 1996-05-14 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09306867A true JPH09306867A (en) | 1997-11-28 |
Family
ID=14756390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11923896A Pending JPH09306867A (en) | 1996-05-14 | 1996-05-14 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09306867A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270813A (en) * | 2001-03-08 | 2002-09-20 | Nec Corp | Method for manufacturing semiconductor device |
| EP1615265A1 (en) * | 2004-07-06 | 2006-01-11 | Fujitsu Limited | Semiconductor device and fabrication method thereof |
-
1996
- 1996-05-14 JP JP11923896A patent/JPH09306867A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270813A (en) * | 2001-03-08 | 2002-09-20 | Nec Corp | Method for manufacturing semiconductor device |
| EP1615265A1 (en) * | 2004-07-06 | 2006-01-11 | Fujitsu Limited | Semiconductor device and fabrication method thereof |
| US7642192B2 (en) | 2004-07-06 | 2010-01-05 | Fujitsu Microelectronics Limited | Semiconductor device and fabrication method thereof |
| US8114764B2 (en) | 2004-07-06 | 2012-02-14 | Fujitsu Semiconductor Limited | Semiconductor device and fabrication method thereof |
| US8809919B2 (en) | 2004-07-06 | 2014-08-19 | Fujitsu Semiconductor Limited | Semiconductor device with inverted trapezoidal cross sectional profile in surface areas of substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937817B2 (en) | Method of forming oxide film on semiconductor substrate surface and method of manufacturing MOS semiconductor device | |
| US5831335A (en) | Semiconductor device contains refractory metal or metal silicide with less than 1% weight of halogen atom | |
| KR100530401B1 (en) | Semiconductor device having a low-resistance gate electrode | |
| US6091152A (en) | Semiconductor device and method for fabricating the same | |
| JP2861869B2 (en) | Method for manufacturing semiconductor device | |
| TW445646B (en) | Fabrication method of semiconductor device using selective epitaxial growth | |
| JPH0367334B2 (en) | ||
| JP2692554B2 (en) | Method for manufacturing semiconductor device | |
| JPH08186085A (en) | Method for manufacturing semiconductor device | |
| JPH08274047A (en) | Method for manufacturing semiconductor device | |
| JP3313432B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6004872A (en) | Method of manufacturing semiconductor device | |
| JP3486118B2 (en) | Method for manufacturing semiconductor device | |
| JPH0774129A (en) | Semiconductor device and manufacturing method thereof | |
| US20100151677A1 (en) | Etch method in the manufacture of a semiconductor device | |
| JPH09306867A (en) | Method for manufacturing semiconductor device | |
| JP3589801B2 (en) | Method of forming oxide film on semiconductor substrate surface | |
| JPH10270381A (en) | Method for manufacturing semiconductor device | |
| JP3284415B2 (en) | Method for manufacturing semiconductor device | |
| JP3023189B2 (en) | Method for manufacturing semiconductor device | |
| JP2002026317A (en) | Semiconductor device and manufacturing method thereof | |
| JP2793248B2 (en) | Manufacturing method of semiconductor / element structure | |
| JPH07161660A (en) | Manufacture of semiconductor device | |
| JP3058956B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3261444B2 (en) | Manufacturing method of semiconductor thin film |