JPH09307133A - フォトダイオードとその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 特性の優れたフォトダイオードを提供する。 【解決手段】 基本の半導体材料としてシリコンを用い
たフォトダイオードにおける光が入射する側のｎ型半導
体層３内に、前記したｎ型半導体層３と真性半導体層２
との接合面におけるゲルマニウムの割合いが最大で、前
記の接合面から離隔するにしたがってゲルマニウムの割
合いが減少して行くようなシリコンとゲルマニウムとの
混晶層を設けて、光が入射する側のｎ型半導体層におけ
る前記したシリコンとゲルマニウムとの混晶層の部分に
電位勾配（電位傾度）生じさせ、それにより光が入射す
る側の不純物半導体層で入射光５により発生した電子・
ホール対におけるホールが、前記した光が入射する側の
不純物半導体層における前記したシリコンとゲルマニウ
ムとの混晶層の部分に電位勾配（電位傾度）によってシ
リコンによる真性半導体層の方にドリフトして電流を発
生させることができるようにして、光が入射する側の不
純物半導体層を薄くすることなく（電気抵抗値が低い状
態のままで）、光が入射する側の不純物半導体層を薄く
した場合と同様な効果を容易に得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は基本の半導体材料と
してシリコンを用いたフォトダイオード、及びその製造
方法に関する。

【０００２】

【従来の技術】光を電気信号に変換する場合に使用され
る光ー電気変換素子としては、ｐｉｎ構造のフォトダイ
オードやｐｎ接合型のフォトタイオード等が実用されて
いる。図１は基本の半導体材料としてシリコンを用いた
ｐｉｎ構造のフォトダイオードの構成例を示す斜視図で
あり、図において１はシリコンのｐ型半導体層によるｐ
型基板であり、２はシリコンの真性半導体層（ｉ型
層）、３はシリコンのｎ型半導体層、４は電源、５は入
射光である。なお、図１に例示したｐｉｎ構造のフォト
ダイオードは、基板にシリコンのｐ型半導体層を用い、
シリコンのｎ型半導体層側に入射光５を与えるような構
成のものとされているが、ｐｉｎ構造のフォトダイオー
ドが、基板にシリコンのｎ型半導体層を用い、シリコン
のｐ型半導体層側に入射光５を与えるような構成のもの
として構成されても良いことは当然である。

【０００３】図１２は、図１に例示したｐｉｎ構造のフ
ォトダイオードにおけるバンド構造を説明している図で
あり、入射光５が図１２の右方からシリコンのｎ型半導
体層３に入射している。なお、図１２中の点線Ｆで示す
エネルギレベルはフェルミ準位である（他の図において
も、フェルミ準位を点線Ｆで示してある）。さて、ｐｉ
ｎ構造のフォトダイオードでは、電源４から印加された
電圧の大部分がシリコンの真性半導体層（ｉ型層）２に
かかっているために、シリコンの真性半導体層（ｉ型
層）２内に空乏層が広がっている。なお、ｐｉｎ構造の
フォトダイオードでは、シリコンのｐ型半導体層とシリ
コンのｎ型半導体層とにおける空乏層の幅は図示できな
い程に小さいので、図１２中にはシリコンのｐ型半導体
層とシリコンのｎ型半導体層とにおける空乏層は示して
いない。

【０００４】入射光５が、ｐｉｎ構造のフォトダイオー
ドにおけるシリコンのｎ型半導体層３側から入射した場
合に、光のエネルギ（ｈν）がバンドギャップ（Ｅｇ）
よりも大きいと、シリコンのｎ型半導体層３内で吸収さ
れて電子・ホール対を発生する。ところで、シリコンの
ｎ型半導体層３の多数キャリアは電子であるために、シ
リコンのｎ型半導体層３内で発生した前記のホールは、
エネルギを失ないながら価電子帯の頂上の方（バンド図
中の上方）に行き、その後、間もなく近傍の電子と再結
合して光を発生させる。しかし前記のホールはエネルギ
を失なっているので、前記の再結合によって発生した光
のエネルギはエネルギギャップと同じである。図１３に
例示されているように、エネルギギャップと同じエネル
ギの光は吸収効率が著るしく低いので、前記した再結合
によって発生した光は、事実上再利用できないのであ
り、前記のようにシリコンのｎ型半導体層３内で吸収さ
れて光は殆ど無駄になってしまう。

【０００５】前記したシリコンのｎ型半導体層３内で吸
収されなかった光が、シリコンの真性半導体層（ｉ型
層）２に達すると、前記の光はシリコンの真性半導体層
（ｉ型層）２内で吸収されて電子・ホール対を発生す
る。ところで、シリコンの真性半導体層（ｉ型層）２内
には、電子もホールも少ないので、前記のようにシリコ
ンの真性半導体層（ｉ型層）２内で発生した電子・ホー
ル対は、互いの間でしか再結合することができないが、
既述のように、シリコンの真性半導体層（ｉ型層）２に
は大きな電界が掛かっているために、前記の電子・ホー
ル対における電子はシリコンのｎ型半導体層３の方に移
動し、また前記の電子・ホール対におけるホールはシリ
コンのｐ型半導体層１の方に移動して、両者が離れるこ
とにより再結合を行なえず、したがって１個の光子につ
いて電荷ｅと対応するような電流が発生する。

【０００６】また、前記のシリコンの真性半導体層（ｉ
型層）２内でも吸収されなかった光は、シリコンのｐ型
半導体層によるｐ型基板１に達して吸収され、電子・ホ
ール対を発生する。前記の電子・ホール対における電子
はエネルギを失ないながら伝導帯の底に落ちて行くが、
シリコンのｐ型半導体層によるｐ型基板１の多数キャリ
アはホールであるために、前記の電子は間もなくホール
と再結合して光を発生する。しかし、前記の再結合によ
って発生した光のエネルギは、エネルギギャップと同じ
であるために吸収効率が著るしく低く、前記した再結合
によって発生した光は、事実上、再利用できない。前述
のことからフォトダイオードにおける光から電気への変
換は、殆ど空乏層で行なわれから、フォトダイオードの
光ー電気の変換効率を向上させるためには、フォトダイ
オードにおける光が入射する側の不純物半導体層をでき
るだけ薄くし、空乏層［ｐｉｎ構造のフォトダイオード
ではシリコンの真性半導体層(ｉ型層)］をできるだけ厚
くすればよい。

【０００７】

【発明が解決しようとする課題】しかしながら、フォト
ダイオードの光ー電気の変換効率を向上させるためにフ
ォトダイオードにおける光が入射する側の不純物半導体
層を薄くした場合には、前記の光が入射する側の不純物
半導体層の電気抵抗値が高くなる。それで、電流が流れ
ると前記した光が入射する側の不純物半導体層に大きな
電圧降下が生じて、空乏層［ｐｉｎ構造のフォトダイオ
ードではシリコンの真性半導体層(ｉ型層)］に印加され
る電圧が低下するために、光ー電気変換効率が低下して
しまい、また、前記の電気抵抗の増加により素子の周波
数特性が劣化するという問題が生じる。また、近年にな
って光ディスクの記録密度の向上のために、波長の短い
光が使用されるようになったのに伴って、光ディスクの
記録再生装置における光検出器として使用されるフォト
ダイオードで変換の対象にする光も短波長されたが、光
の波長が短くなる程（光子のエネルギが大になる程）、
フォトダイオードにおける光が入射する側の不純物半導
体層における光の吸収量が多くなるために、再生出力が
低下するということも問題になる。

【０００８】さらに、最近になって電池駆動によるポー
タブル型の電子機器が多く使用されるようになったが、
電池駆動によるポータブル型の電子機器では、機器の動
作用の電源電圧が低く設定される傾向にあり、機器で使
用されているフォトダイオードに印加される電圧値も低
くなって来ている。ところで、フォトダイオードに印加
される電圧値が、充分に高い場合には、空乏層［ｐｉｎ
構造のフォトダイオードではシリコンの真性半導体層
(ｉ型層)］に印加される電圧も高くできるために、ホー
ルを飽和速度で移動させている状態でフォトダイオード
を使用できるが、前記のような理由で、機器の電源の電
圧が低く設定された場合には、フォトダイオードをホー
ルが飽和速度で移動している状態で動作させることがで
きないことになる。一方、例えば光ディスクの記録再生
装置におけるデータの読出し、転送レート等は高速化の
傾向にあるため、低い印加電圧によっても高速に動作す
るようなフォトダイオードの出現が望まれていた。

【０００９】

【課題を解決するための手段】本発明は、基本の半導体
材料としてシリコンを用いたｐｉｎ構造のフォトダイオ
ードにおける光が入射する側の不純物半導体層内に、前
記した光が入射する側の不純物半導体層と真性半導体層
との接合面におけるゲルマニウムの割合いが最大で、前
記の接合面から離隔するにしたがってゲルマニウムの割
合いが減少して行くようなシリコンとゲルマニウムとの
混晶層を構成させてなるフォトダイオード、及び基本の
半導体材料としてシリコンを用いたｐｉｎ構造のフォト
ダイオードにおける真性半導体層内に、ｐ型不純物半導
体層と真性半導体層との接合面におけるゲルマニウムの
割合いが最大で、前記の接合面から離隔するにしたがっ
てゲルマニウムの割合いが減少して行くようなシリコン
とゲルマニウムとの混晶層を構成させてなるフォトダイ
オード、ならびに基本の半導体材料としてシリコンを用
いたｐｉｎ構造のフォトダイオードにおける基板側の不
純物半導体層内に、前記した基板側の不純物半導体層と
真性半導体層との接合面におけるゲルマニウムの割合い
が最大で、前記の接合面から離隔するにしたがってゲル
マニウムの割合いが減少して行くようなシリコンとゲル
マニウムとの混晶層を構成させてなるフォトダイオー
ド、及び基本の半導体材料としてシリコンを用いたｐｎ
接合構造のフォトダイオードにおけるｐｎ接合面におけ
るゲルマニウムの割合いが最大で、前記の接合面から離
隔するにしたがってゲルマニウムの割合いが減少して行
くようなシリコンとゲルマニウムとの混晶層を構成させ
てなるフォトダイオード、及びシリコン基板上に気相成
長法によりフォトダイオードを構成させるときに、所定
の接合面におけるゲルマニウムの割合いが予め定めた最
大値となるように反応ガスの割合いを制御するようにし
たフォトダイオードの製造方法、及びシリコン基板上に
気相成長法により構成させたフォトダイオードにおける
所定の接合面に、ゲルマニウム・イオンの分布の最大部
分が位置するように、ゲルマニウム・イオンの注入時の
エネルギを制御し、その後熱処理によりシリコンとゲル
マニウムとを混晶させるようにしたフォトダイオードの
製造方法を提供する。

【００１０】

【発明の実施の形態】以下、添付図面を参照して本発明
のフォトダイオードとその製造方法についての具体的な
内容を詳細に説明する。まず、図２は基本の半導体材料
としてシリコンを用いたｐｉｎ構造のフォトダイオード
における光が入射する側の不純物半導体層（シリコンの
ｎ型半導体層３）内に、前記した光が入射する側のシリ
コンのｎ型半導体層３とシリコンによる真性半導体層２
との接合面におけるゲルマニウムの割合いが最大で、前
記の接合面から離隔するにしたがってゲルマニウムの割
合いが減少して行くようなシリコンとゲルマニウムとの
混晶層を構成させた本発明の第１の実施態様のフォトダ
イオードのバンド構造を示している図である（外形状は
図１に示す斜視図と同様）。

【００１１】図２において矢印７は、光が入射する側の
シリコンのｎ型半導体層３とシリコンによる真性半導体
層２との接合面の位置を指示している図面符号であり、
また矢印８はシリコンによる真性半導体層２とシリコン
のｐ型半導体層１の接合面の位置を指示している図面符
号である（他の図中における矢印７，８も同様の図面符
号である）。また図２中の６は光が入射する側のシリコ
ンのｎ型半導体層３内に、前記した光が入射する側のシ
リコンのｎ型半導体層３とシリコンによる真性半導体層
２との接合面におけるゲルマニウムの割合いが最大で、
前記の接合面から離隔するにしたがいゲルマニウムの割
合いが減少して行くようなシリコンとゲルマニウムとの
混晶層におけるゲルマニウムの割合の変化態様を示して
いる。

【００１２】本発明の第１の実施態様のフォトダイオー
ドにおいては、前記のように光が入射する側のシリコン
のｎ型半導体層３内に、前記した光が入射する側のシリ
コンのｎ型半導体層３とシリコンによる真性半導体層２
との接合面におけるゲルマニウムの割合いが最大で、前
記の接合面から離隔するにしたがってゲルマニウムの割
合いが減少して行くようなシリコンとゲルマニウムとの
混晶層を設けたことにより、光が入射する側のシリコン
のｎ型半導体層３における価電子帯の頂部が、前記した
シリコンとゲルマニウムとの混晶層におけるゲルマニウ
ムの割合いと対応して、図２中の曲線９のように、シリ
コンによる真性半導体層２との接合面に近付くにつれて
エネルギの高い方に曲がって行くために、光が入射する
側のシリコンのｎ型半導体層３におけるバンドギャップ
が、前記したシリコンとゲルマニウムとの混晶層におけ
るゲルマニウムの割合いと対応して狭くなるように変化
する。それで、光が入射する側のシリコンのｎ型半導体
層３における前記したシリコンとゲルマニウムとの混晶
層の部分には電位勾配（電位傾度）が生じる。

【００１３】したがって、本発明の第１の実施態様のｐ
ｉｎ構造のフォトダイオードにおけるシリコンのｎ型半
導体層３側に入射光５が入射して、シリコンのｎ型半導
体層３内で吸収され、その結果として発生した電子・ホ
ール対におけるホールは、前記の光が入射する側のシリ
コンのｎ型半導体層３内の前記したシリコンとゲルマニ
ウムとの混晶層の部分の電位勾配（電位傾度）によって
シリコンによる真性半導体層２の方にドリフトする。そ
のために、光が入射する側のシリコンのｎ型半導体層３
内に発生した多数の電子・ホール対におけるかなりの数
のホールが、ｎ型半導体層３の多数キャリアの電子と再
結合する前にシリコンによる真性半導体層２内に達して
電流を発生させることができるようになる。すなわち、
本発明の第１の実施態様のｐｉｎ構造のフォトダイオー
ドでは、光が入射する側のシリコンのｎ型半導体層３を
薄くすることなく（電気抵抗値が低い状態のままで）、
光が入射する側のシリコンのｎ型半導体層３を薄くした
場合と同様な効果を容易に得ることができる。

【００１４】次に、図３は基本の半導体材料としてシリ
コンを用いたｐｉｎ構造のフォトダイオードにおける光
が入射する側の不純物半導体層（シリコンのｎ型半導体
層３）内に、前記した光が入射する側のシリコンのｎ型
半導体層３とシリコンによる真性半導体層２との接合面
の近傍にゲルマニウムの割合いの一定なシリコンとゲル
マニウムとの混晶層を構成させた本発明の第２の実施態
様のフォトダイオードのバンド構造を示している図であ
る（外形状は図１に示す斜視図と同様）。そして、図３
中の１０は光が入射する側のシリコンのｎ型半導体層３
内に、前記した光が入射する側のシリコンのｎ型半導体
層３とシリコンによる真性半導体層２との接合面の近傍
にゲルマニウムの割合いの一定な状態のシリコンとゲル
マニウムとの混晶層におけるゲルマニウムの割合を示し
ている。

【００１５】前記した本発明の第２の実施態様のフォト
ダイオードにおいては、前記のように光が入射する側の
シリコンのｎ型半導体層３内に、前記した光が入射する
側のシリコンのｎ型半導体層３とシリコンによる真性半
導体層２との接合面の近傍にゲルマニウムの割合いの一
定なシリコンとゲルマニウムとの混晶層を設けたことに
より、光が入射する側のシリコンのｎ型半導体層３にお
ける価電子帯の頂部が、前記したシリコンとゲルマニウ
ムとの混晶層におけるゲルマニウムの割合いと対応し
て、図３中の曲線１１のように、シリコンによる真性半
導体層２との接合面の近傍においてエネルギが高くなっ
ているために、光が入射する側のシリコンのｎ型半導体
層３におけるバンドギャップが、前記したシリコンとゲ
ルマニウムとの混晶層の部分で狭くなっている。

【００１６】したがって、本発明の第２の実施態様のｐ
ｉｎ構造のフォトダイオードにおけるシリコンのｎ型半
導体層３側に入射光５が入射して、シリコンのｎ型半導
体層３内で吸収され、その結果として発生した電子・ホ
ール対におけるホールが再結合して発生したエネルギの
低い光でも、前記したシリコンとゲルマニウムとの混晶
層の部分における狭いバンドギャップの部分に達すれ
ば、その部分で光を再び吸収させることができ、その結
果として発生した電子・ホール対におけるホールがシリ
コンによる真性半導体層２内に達して電流を発生させる
ことも可能とするのである。

【００１７】次に図４は基本の半導体材料としてシリコ
ンを用いたｐｉｎ構造のフォトダイオードにおけるシリ
コンによる真性半導体層２内に、基板側の不純物半導体
層１(シリコンのｐ型半導体層１)と真性半導体層２との
接合面におけるゲルマニウムの割合いが最大で、前記の
接合面から離隔するにしたがってゲルマニウムの割合い
が減少して行くようなシリコンとゲルマニウムとの混晶
層を構成させた本発明の第３の実施態様のフォトダイオ
ードのバンド構造を示している図である（外形状は図１
に示す斜視図と同様)。そして、図４中の１２はシリコ
ンによる真性半導体層２内に、基板側のシリコンのｐ型
半導体層１とシリコンによる真性半導体層２との接合面
におけるゲルマニウムの割合いが最大で、前記の接合面
から離隔するにしたがいゲルマニウムの割合いが減少し
て行くようなシリコンとゲルマニウムとの混晶層におけ
るゲルマニウムの割合の変化態様を示している。

【００１８】本発明の第３の実施態様のフォトダイオー
ドにおいては、前記のようにシリコンによる真性半導体
層２内に、前記した基板側のシリコンのｐ型半導体層１
とシリコンによる真性半導体層２との接合面におけるゲ
ルマニウムの割合いが最大で、前記の接合面から離隔す
るにしたがってゲルマニウムの割合いが減少して行くよ
うなシリコンとゲルマニウムとの混晶層を設けたことに
より、シリコンによる真性半導体層２における伝導帯の
頂部が、前記したシリコンとゲルマニウムとの混晶層に
おけるゲルマニウムの割合いと対応して、図４中の線１
３のように、基板側のシリコンのｐ型半導体層１との接
合面に近付くにつれてエネルギが高い方に移動するため
に、シリコンによる真性半導体層２におけるバンドギャ
ップが、前記したシリコンとゲルマニウムとの混晶層に
おけるゲルマニウムの割合いと対応して狭くなるように
変化する。それで、シリコンによる真性半導体層２にお
ける前記したシリコンとゲルマニウムとの混晶層の部分
には電位勾配（電位傾度）が生じる。

【００１９】したがって、本発明の第３の実施態様のｐ
ｉｎ構造のフォトダイオードにおけるシリコンのｎ型半
導体層３側に入射光５が入射して、シリコンのｎ型半導
体層３内で吸収され、その結果として発生した電子・ホ
ール対におけるホールで、シリコンによる真性半導体層
２に達したものと、真性半導体層２内で発生したホール
とは、シリコンによる真性半導体層２における前記した
シリコンとゲルマニウムとの混晶層の部分における電位
勾配（電位傾度）によって、大きな移動速度でシリコン
による真性半導体層２を移動して基板側のシリコンのｐ
型半導体層１に供給される。

【００２０】前記のように本発明の第３の実施態様のｐ
ｉｎ構造のフォトダイオードでは、前記のようにシリコ
ンによる真性半導体層２におけるシリコンとゲルマニウ
ムとの混晶層の部分における電位勾配（電位傾度）によ
り、大きな移動速度でホールをシリコンによる真性半導
体層２内を移動させることができるようにしたために、
次のような効果が得られる。すなわち、周知のようにホ
ールの有効質量が大であるために、ホールの移動速度は
電子の移動速度よりも遅い。ところで、フォトダイオー
ドによって検出された光は、フォトダイオードから電流
の形で出力されるから、フォトダイオードの周波数特性
は移動速度の遅いホールの移動速度によって決定され
る。

【００２１】それで、フォトダイオードの周波数特性を
改善するためには、ホールの移動速度を上昇させること
が必要とされる。ところで、フォトダイオードに対して
充分に高い電圧（例えば１０ボルト）が印加できる場合
には、ホールは飽和速度で移動できるので、その場合の
フォトダイオードの周波数特性は、前記したホールの飽
和速度によって決定される。しかし、既述のように電池
駆動によるポータブル型の電子機器では、機器の動作用
の電源電圧が低く設定される傾向にあり、機器で使用さ
れているフォトダイオードに印加される電圧値も低くな
って来ており、フォトダイオードに印加される電圧値
が、例えば３ボルト程度というようなことがあり、その
ように低い電圧が印加されたような場合には、ホールの
移動速度を飽和速度に達しさせうるような大きさの電界
を、シリコンの真性半導体層(ｉ型層）に対して与える
ことができないことも生じる。

【００２２】ところが、既述した本発明の第３の実施態
様のフォトダイオードのように、シリコンによる真性半
導体層２内に、前記した基板側のシリコンのｐ型半導体
層１とシリコンによる真性半導体層２との接合面におけ
るゲルマニウムの割合いが最大で、前記の接合面から離
隔するにしたがってゲルマニウムの割合いが減少して行
くようなシリコンとゲルマニウムとの混晶層を設けて、
シリコンによる真性半導体層２における伝導帯の頂部
が、前記したシリコンとゲルマニウムとの混晶層におけ
るゲルマニウムの割合いと対応して、図４中の線１３の
ように、基板側のシリコンのｐ型半導体層１との接合面
に近付くにつれてエネルギが高い方に移動し、シリコン
による真性半導体層２におけるバンドギャップが、前記
したシリコンとゲルマニウムとの混晶層におけるゲルマ
ニウムの割合いと対応して狭くなるように変化して、シ
リコンによる真性半導体層２における前記したシリコン
とゲルマニウムとの混晶層の部分に電位勾配（電位傾
度）が生じている場合には、前記のシリコンとゲルマニ
ウムとの混晶層の部分の電位勾配（電位傾度）によって
ホールの移動速度が大きくなるために、フォトダイオー
ドの周波数特性を向上できるのである。

【００２３】前記したシリコンとゲルマニウムとの混晶
層の部分の電位勾配（電位傾度）は、電子に対してはそ
の移動速度を遅くする方向の電界となるが、フォトダイ
オードの周波数特性は、もっぱらホールの移動速度によ
って決定されるので、前記の原因によって電子の移動速
度が減少したとしても、フォトダイオードの周波数特性
には影響を与えることがない。前記のように、本発明の
第３の実施態様のフォトダイオードでは、フォトダイオ
ードに印加される電圧が低い場合でも、シリコンによる
真性半導体層２における前記したシリコンとゲルマニウ
ムとの混晶層の部分に生じる電位勾配（電位傾度）によ
って、実質的に高い電圧が印加されたと同様にホールの
移動速度を高めることが可能となるが、本発明の第３の
実施態様のフォトダイオードに対して高い電圧（例えば
１０ボルト）が印加された場合でも良い結果が得られ
る。すなわち、シリコンとゲルマニウムとの混晶層に
は、ホールの移動速度の飽和速度が大きくなるという性
質があるから、本発明の第３の実施態様のフォトダイオ
ードに対して高い電圧（例えば１０ボルト）が印加され
た場合には、より一層高速にホールを移動させることが
できるからである。

【００２４】次に、図５は基本の半導体材料としてシリ
コンを用いたｐｉｎ構造のフォトダイオードにおける基
板側の不純物半導体層（シリコンのｐ型半導体層１）内
に、前記した基板側のシリコンのｐ型半導体層１と真性
半導体層２との接合面におけるゲルマニウムの割合いが
最大で、前記の接合面から離隔するにしたがってゲルマ
ニウムの割合いが減少して行くようなシリコンとゲルマ
ニウムとの混晶層を構成させた本発明の第４の実施態様
のフォトダイオードのバンド構造を示している図である
（外形状は図１に示す斜視図と同様）。図５中の１４は
基板側のシリコンのｐ型半導体層１内に、前記した基板
側のシリコンのｐ型半導体１とシリコンによる真性半導
体層２との接合面におけるゲルマニウムの割合いが最大
で、前記の接合面から離隔するにしたがいゲルマニウム
の割合いが減少して行くようなシリコンとゲルマニウム
との混晶層におけるゲルマニウムの割合の変化態様を示
している。

【００２５】本発明の第４の実施態様のフォトダイオー
ドにおいては、前記のように基板側のシリコンのｐ型半
導体１内に、前記した基板側のシリコンのｐ型半導体１
とシリコンによる真性半導体層２との接合面におけるゲ
ルマニウムの割合いが最大で、前記の接合面から離隔す
るにしたがってゲルマニウムの割合いが減少して行くよ
うなシリコンとゲルマニウムとの混晶層を設けたことに
より、基板側のシリコンのｐ型半導体１における伝導帯
の頂部が、前記したシリコンとゲルマニウムとの混晶層
におけるゲルマニウムの割合いと対応して、図５中の曲
線１５のように、シリコンによる真性半導体層２との接
合面に近付くにつれてエネルギの低い方に曲がって行く
ために、基板側のシリコンのｐ型半導体１におけるバン
ドギャップが、前記したシリコンとゲルマニウムとの混
晶層におけるゲルマニウムの割合いと対応して狭くなる
ように変化する。それで、基板側のシリコンのｐ型半導
体１における前記したシリコンとゲルマニウムとの混晶
層の部分には電位勾配（電位傾度）が生じる。

【００２６】したがって、本発明の第４の実施態様のｐ
ｉｎ構造のフォトダイオードでは、前記した基板側のシ
リコンのｐ型半導体１内で発生した電子・ホール対にお
ける電子が、前記の基板側のシリコンのｐ型半導体１内
の前記したシリコンとゲルマニウムとの混晶層の部分の
電位勾配（電位傾度）によってシリコンによる真性半導
体層２の方にドリフトして行く。そして前記の多数の電
子・ホール対におけるかなりの数の電子が、基板側のシ
リコンのｐ型半導体１内の多数キャリアのホールと再結
合する前にシリコンによる真性半導体層２内に達して電
流の発生に寄与できるようにする。

【００２７】次に図６にバンド構造を示してある本発明
の第５の実施態様のフォトダイオードは、 バンド構
造が図２によって例示されている本発明の第１の実施態
様の基本の半導体材料としてシリコンを用いたｐｉｎ構
造のフォトダイオードと同様に、光が入射する側の不純
物半導体層３(シリコンのｎ型半導体層３)内に、前記の
シリコンのｎ型半導体層３とシリコンの真性半導体層２
との接合面におけるゲルマニウムの割合いが最大で、前
記の接合面から離隔するにしたがってゲルマニウムの割
合いが減少(図２中の曲線６参照)して行くようなシリコ
ンとゲルマニウムとの混晶層を構成させ、 バンド構
造が図４によって例示されている本発明の第３の実施態
様のフォトダイオードと同様に、基本の半導体材料とし
てシリコンを用いたｐｉｎ構造のフォトダイオードにお
けるシリコンの真性半導体層２内に、基板側の不純物半
導体層１（シリコンのｐ型半導体層１）と前記のシリコ
ンの真性半導体層２との接合面におけるゲルマニウムの
割合いが最大で、前記の接合面から離隔するにしたがっ
てゲルマニウムの割合いが減少（図４中の曲線１２参
照）して行くようなシリコンとゲルマニウムとの混晶層
を構成させ、 バンド構造が図５によって例示されて
いる本発明の第４の実施態様のフォトダイオードと同様
に、基本の半導体材料としてシリコンを用いたｐｉｎ構
造のフォトダイオードにおける基板側の不純物半導体層
１（シリコンのｐ型半導体層１）内に、前記した基板側
のシリコンのｐ型半導体層１とシリコンの真性半導体層
２との接合面におけるゲルマニウムの割合いが最大で、
前記の接合面から離隔するにしたがってゲルマニウムの
割合いが減少(図５中の曲線１４参照)して行くようなシ
リコンとゲルマニウムとの混晶層を構成させてなるもの
である。

【００２８】次に図７にバンド構造を示してある本発明
の第６の実施態様のフォトダイオードは、バンド構造が
図６によって示されている本発明の第５の実施態様のフ
ォトダイオードにおける基板側の不純物半導体層１（シ
リコンのｐ型半導体層１）の導電型と、光が入射する側
の不純物半導体層３(シリコンのｎ型半導体層３)の導電
型とを逆にした構成態様の基本の半導体材料としてシリ
コンを用いたｐｉｎ構造のフォトダイオードであり、こ
の本発明の第６の実施態様のフォトダイオードは、
光が入射する側の不純物半導体層１(シリコンのｐ型半
導体層１)内に、前記のシリコンのｐ型半導体層１とシ
リコンの真性半導体層２との接合面におけるゲルマニウ
ムの割合いが最大で、前記の接合面から離隔するにした
がってゲルマニウムの割合いが減少(図７中の曲線１４
参照)して行くようなシリコンとゲルマニウムとの混晶
層を構成させ、 シリコンの真性半導体層２内に、ｐ
型不純物半導体層１（シリコンのｐ型半導体層１）と前
記のシリコンの真性半導体層２との接合面におけるゲル
マニウムの割合いが最大で、前記の接合面から離隔する
にしたがってゲルマニウムの割合いが減少（図７中の曲
線１２参照）して行くようなシリコンとゲルマニウムと
の混晶層を構成させ、 基板側の不純物半導体層３
（シリコンのｎ型半導体層３）内に、前記した基板側の
シリコンのｎ型半導体層３とシリコンの真性半導体層２
との接合面におけるゲルマニウムの割合いが最大で、前
記の接合面から離隔するにしたがってゲルマニウムの割
合いが減少(図７中の曲線６参照)して行くようなシリコ
ンとゲルマニウムとの混晶層を構成させてなるものであ
る。

【００２９】図６にバンド構造が示されている本発明の
第５の実施態様のフォトダイオードと、図７にバンド構
造が示されている本発明の第６の実施態様のフォトダイ
オードとの動作態様や、それぞれの構成とされたことに
よって得られる効果は、図２，図４，図５の各図を参照
し、本発明の第１，第３，第４の各実施態様のフォトダ
イオードについて既述したところから明らかであると思
われるので、ここで、再度の説明の記載を行なうことは
省略する。

【００３０】次に図８は、基本の半導体材料としてシリ
コンを用いたｐｎ接合構造のフォトダイオードにおける
ｐｎ接合面におけるゲルマニウムの割合いが最大で、前
記の接合面から離隔するにしたがってゲルマニウムの割
合いが減少して行くようなシリコンとゲルマニウムとの
混晶層を構成させた本発明の第７の実施態様のフォトダ
イオードのバンド構造を示している図であり、図中の矢
印ｊはフォトダイオードにおけるｐｎ接合面の位置を指
示している図面符号である。図８中の曲線１６は、基板
側のシリコンのｐ型半導体層１内と、光が入射する側の
不純物半導体層３(シリコンのｎ型半導体層３)内とに、
前記した両不純物半導体層１，３間に形成されるｐｎ接
合面におけるゲルマニウムの割合いが最大で、前記の接
合面から離隔するにしたがいゲルマニウムの割合いが減
少して行くようなシリコンとゲルマニウムとの混晶層に
おけるゲルマニウムの割合の変化態様を示している。

【００３１】そして本発明の第７の実施態様のフォトダ
イオードにおいては、前記のように基板側のシリコンの
ｐ型半導体１内と、光が入射する側の不純物半導体層３
(シリコンのｎ型半導体層３)内とに、前記した両不純物
半導体層１，３間に形成されるｐｎ接合面におけるゲル
マニウムの割合いが最大で、前記の接合面から離隔する
にしたがいゲルマニウムの割合いが減少（図８中の曲線
１６参照）して行くようなシリコンとゲルマニウムとの
混晶層を設けたことにより、前記した両不純物半導体層
１，３内に形成される空乏層におけるエネルギギャップ
が、図８中の線１７，１８，Ｆの相互関係から明らかな
ように、光が入射する側の不純物半導体層３(シリコン
のｎ型半導体層３)における価電子帯と、基板側のシリ
コンのｐ型半導体１における伝導帯とが、空乏層へ向か
って傾斜するようになるから、その結果として、前記し
た両不純物半導体層１，３内で発生したキャリアが出力
電流に寄与するようになる。また、前記のように両不純
物半導体層１，３間に形成されるｐｎ接合面におけるゲ
ルマニウムの割合いが最大で、前記の接合面から離隔す
るにしたがいゲルマニウムの割合いが減少（図８中の曲
線１６参照）して行くようなシリコンとゲルマニウムと
の混晶層を設けたことにより、フォトダイオードが、ど
のようなバイアス条件で動作しても前記の効果が得られ
る。

【００３２】次に、本発明のフォトダイオードの製造方
法について説明する。本発明のフォトダイオードの製造
方法についての以下の実施例の説明は、図６にバンド構
造を示してある本発明の第５の実施態様のフォトダイオ
ード、すなわち、バンド構造が図２によって例示され
ている本発明の第１の実施態様の基本の半導体材料とし
てシリコンを用いたｐｉｎ構造のフォトダイオードと同
様に、光が入射する側の不純物半導体層３(シリコンの
ｎ型半導体層３)内に、前記のシリコンのｎ型半導体層
３とシリコンの真性半導体層２との接合面におけるゲル
マニウムの割合いが最大で、前記の接合面から離隔する
にしたがってゲルマニウムの割合いが減少(図２中の曲
線６参照)して行くようなシリコンとゲルマニウムとの
混晶層を構成させ、バンド構造が図４によって例示さ
れている本発明の第３の実施態様のフォトダイオードと
同様に、基本の半導体材料としてシリコンを用いたｐｉ
ｎ構造のフォトダイオードにおけるシリコンの真性半導
体層２内に、基板側の不純物半導体層１（シリコンのｐ
型半導体層１）と前記のシリコンの真性半導体層２との
接合面におけるゲルマニウムの割合いが最大で、前記の
接合面から離隔するにしたがってゲルマニウムの割合い
が減少（図４中の曲線１２参照）して行くようなシリコ
ンとゲルマニウムとの混晶層を構成させる。

【００３３】バンド構造が図５によって例示されてい
る本発明の第４の実施態様のフォトダイオードと同様
に、基本の半導体材料としてシリコンを用いたｐｉｎ構
造のフォトダイオードにおける基板側の不純物半導体層
１（シリコンのｐ型半導体層１）内に、前記した基板側
のシリコンのｐ型半導体層１とシリコンの真性半導体層
２との接合面におけるゲルマニウムの割合いが最大で、
前記の接合面から離隔するにしたがってゲルマニウムの
割合いが減少(図５中の曲線１４参照)して行くようなシ
リコンとゲルマニウムとの混晶層を構成させてなる、基
本の半導体材料としてシリコンを用いたｐｉｎ構造のフ
ォトダイオードの製造する場合を例にとり、（１）シリ
コン基板上に気相成長法によりフォトダイオードを構成
させるときに、所定の接合面におけるゲルマニウムの割
合いが予め定めた最大値となるように反応ガスの割合い
を制御するようにしたフォトダイオードの製造方法、及
び（２）シリコン基板上に気相成長法により構成させた
フォトダイオードにおける所定の接合面に、ゲルマニウ
ム・イオンの分布の最大部分が位置するように、ゲルマ
ニウム・イオンの注入時のエネルギを制御し、その後活
性化のための熱処理を行なうことにより、シリコンとゲ
ルマニウムとを混晶させるようにしたフォトダイオード
の製造方法とについて行なわれている。

【００３４】図９は気相成長法による製造装置（ゲルマ
ニウムとシリコンとを混晶させることができるシリコン
エピタキシャル装置）を使用し、前記の（１）として挙
げた製造方法を適用して、既述した本発明の第５の実施
態様のフォトダイオードを製造する場合の１実施例につ
いての概略工程を示す図である。図９の（ａ）はｐ型シ
リコン基板１９上に、不純物を含まないシリコンとゲル
マニウムとの混晶層２０を気相成長法により形成させ
る。この状態において前記の不純物を含まないシリコン
とゲルマニウムとの混晶層２０は真性半導体（ｉ型層）
層の状態になっている。前記のシリコンとゲルマニウム
との混晶層２０におけるゲルマニウムの割合いは、前記
したシリコンとゲルマニウムとの混晶層２０の表面にお
けるゲルマニウムの割合いが最大で、前記の接合面から
離隔するにしたがってゲルマニウムの割合いが減少(図
５，図６中の曲線１４参照)して行くように制御されて
いる。

【００３５】次に前記の不純物を含まないシリコンとゲ
ルマニウムとの混晶層２０に対してｐ型不純物を拡散さ
せて、図９の（ｂ）に示されているように、前記の混晶
層２０をｐ型シリコン基板１９と同一の導電型に属する
シリコンとゲルマニウムとの混晶半導体層２１にする。
シリコンとゲルマニウムとの混晶層２０に対してｐ型不
純物を拡散させて、シリコンとゲルマニウムとの混晶不
純物半導体層２１を形成させるようにする方法として
は、例えば拡散炉を用いてｐ型不純物をシリコンとゲル
マニウムとの混晶層２０内に熱拡散させる方法、あるい
はイオン注入装置を用いて、真性半導体層（ｉ型層）の
状態の前記したシリコンとゲルマニウムとの混晶層２０
に、ｐ型不純物のイオンを注入させた後に活性化のため
の熱処理を行なう方法等が用いられてもよい。そして、
図９の（ｂ）に示されているように、ｐ型シリコン基板
１９と同一の導電型に属するシリコンとゲルマニウムと
の混晶半導体層２１とは一体的にｐ型シリコン基板１９
として機能する構成部分とされるのであり、前記したシ
リコンとゲルマニウムとの混晶半導体層２１の表面はｐ
型シリコン基板１９の表面とされる。

【００３６】次いで、前記したｐ型シリコン基板１９の
表面（シリコンとゲルマニウムとの混晶不純物半導体層
２１の表面）上には、図９の（ｃ）に示されているよう
に、シリコンとゲルマニウムとの混晶層を含んだ構成態
様のシリコンの真性半導体層（ｉ型層）２２が形成され
る。前記したシリコンの真性半導体層（ｉ型層）２２内
に設けられるシリコンとゲルマニウムとの混晶層におけ
るゲルマニウムの割合いは、前記したｐ型シリコン基板
１９の表面（シリコンとゲルマニウムとの混晶不純物半
導体層２１の表面）との接合面におけるゲルマニウムの
割合いが最大で、前記の接合面から離隔するにしたがっ
てゲルマニウムの割合いが減少(図４，図６中の曲線１
２参照)して行くように制御されている。なお、前記し
たシリコンの真性半導体層（ｉ型層）２２には、１立方
センチメートル当り、１４乗オーダの不純物（シリコン
の真性半導体層２２の導電型を基板の不純物半導体の導
電型と同一にさせるような不純物…設例ではボロン）を
極めて小量添加されることが多い。

【００３７】次に、図９の（ｃ）に示されているシリコ
ンの真性半導体層（ｉ型層）層２２の上に、図９の
（ｄ）に示されているように、シリコンとゲルマニウム
との混晶層を含んだ構成態様の薄いシリコンのｎ型半導
体層２３が形成される。前記したシリコンのｎ型半導体
層２３内に設けられるシリコンとゲルマニウムとの混晶
層におけるゲルマニウムの割合いは、前記したシリコン
の真性半導体層（ｉ型層）層２２の表面との接合面にお
けるゲルマニウムの割合いが最大で、前記の接合面から
離隔するにしたがってゲルマニウムの割合いが減少(図
２，図６中の曲線６参照)して行くように制御されてい
る。

【００３８】前記したシリコンとゲルマニウムとの混晶
層を含んだ構成態様の薄いシリコンのｎ型半導体層２３
は、シリコンとゲルマニウムとの混晶層を含んだ半導体
層を気相成長法によって形成させる際にｎ型不純物も添
加することにより、一度の工程でシリコンとゲルマニウ
ムとの混晶層を含んだ構成態様の薄いシリコンのｎ型半
導体層２３を、シリコンの真性半導体層（ｉ型層）層２
２の上に形成させるようにしたり、あるいはシリコンの
真性半導体層（ｉ型層）層２２の上に、一たんシリコン
とゲルマニウムとの混晶層を含んだ真性半導体層を形成
させた後に、前記のシリコンとゲルマニウムとの混晶層
を含んだ真性半導体層にｎ型不純物を熱拡散させて構成
させたり、ｎ型不純物（例えば、燐、砒素）のイオンを
注入した後に活性化のための熱処理を行なって構成させ
たりすることができる。

【００３９】次に、図１０は先に製造方法の（２）とし
て挙げた製造方法を適用して、既述した本発明の第５の
実施態様のフォトダイオードを製造する場合の１実施例
についての概略工程を示す図であり、図１０の（ａ）は
気相成長法による製造装置（ゲルマニウムとシリコンと
を混晶させることができるシリコンエピタキシャル装
置）を使用して、ｐ型シリコン基板２４上に、シリコン
の真性半導体層２５と、ｎ型シリコン層２６とを順次に
形成させて構成したフォトダイオードである。図１０の
（ｂ）は、前記した図１０の（ａ）に示してあるフォト
ダイオードのｐ型シリコン基板２４と、シリコンの真性
半導体層２５と、ｎ型シリコン層２６とにおける所定の
部分に対してゲルマニウムイオンを注入２７した後に、
活性化のための熱処理を行なうことにより、前記した所
定の部分にシリコンとゲルマニウムとの混晶層が構成さ
れた状態のｐ型シリコン基板２４ｘと、シリコンとゲル
マニウムとの混晶層が構成された状態のシリコンの真性
半導体層２５ｘと、シリコンとゲルマニウムとの混晶層
が構成された状態のｎ型シリコン層２６ｘとからなるフ
ォトダイオードを示している。

【００４０】ところで、図１０の（ａ），（ｂ）に示さ
れているような工程を有する製造方法で採用しているイ
オン注入法によって、ゲルマニウムのイオンを前記した
図１０の（ａ）に示してあるフォトダイオードのｐ型シ
リコン基板２４と、シリコンの真性半導体層２５と、ｎ
型シリコン層２６とにおける所定の部分に対してゲルマ
ニウムイオンを注入２７した場合に、注入されたゲルマ
ニウムはガウス分布となるために、気相成長法が適用さ
れた場合のように特定の部分からゲルマニウムの割合い
を急激に増加させる、というようなことは実現できな
い。すなわち、フォトダイオードのｐ型シリコン基板２
４と、シリコンの真性半導体層２５と、ｎ型シリコン層
２６とにおける所定の部分に、シリコンとゲルマニウム
との混晶層を構成させるのにイオン注入法が採用された
場合には、ｐ型シリコン基板２４、シリコンの真性半導
体層２５、ｎ型シリコン層２６の内の特定な１つの半導
体層だけに、独立した状態でシリコンとゲルマニウムと
の混晶層を構成させることはできない。

【００４１】図１１はフォトダイオードのｐ型シリコン
基板２４ｘとシリコンの真性半導体層２５ｘとの接合面
（矢印８で指示されている部分）と、シリコンの真性半
導体層２５ｘとｎ型シリコン層２６ｘとの接合面（矢印
７で指示されている部分）とが、ゲルマニウムの割合い
が最大値となるように、イオン注入法を採用してゲルマ
ニウムのイオンが注入された場合に、前記した各部に構
成されるシリコンとゲルマニウムとの混晶層におけるゲ
ルマニウムの割合いの変化状態を示している図である。
図１１に例示されているように、イオン注入法によって
シリコンとゲルマニウムとの混晶層を構成させる場合
に、ｐ型シリコン基板２４ｘとシリコンの真性半導体層
２５ｘとの接合面（矢印８で指示されている部分）と、
シリコンの真性半導体層２５ｘとｎ型シリコン層２６ｘ
との接合面（矢印７で指示されている部分）とをゲルマ
ニウムの割合いが最大値となるようにして、ゲルマニウ
ムのイオンが注入されたときは、前記した各接合面の両
側にゲルマニウムが分布されることになる。

【００４２】ところで、フォトダイオードのｐ型シリコ
ン基板２４ｘとシリコンの真性半導体層２５ｘとの接合
面（矢印８で指示されている部分）において、ゲルマニ
ウムの割合が最大値となるように、イオン注入法を採用
してゲルマニウムのイオンを注入した場合に、前記した
ｐ型シリコン基板２４ｘとシリコンの真性半導体層２５
ｘとの各部に構成されるシリコンとゲルマニウムとの混
晶層におけるゲルマニウムの割合いの変化状態は、フォ
トダイオードの動作に悪影響を生じさせるようなことは
ない。

【００４３】しかし、シリコンの真性半導体層２５ｘと
ｎ型シリコン層２６ｘとの接合面（矢印７で指示されて
いる部分）とが、ゲルマニウムの割合いが最大値となる
ように、イオン注入法を採用してゲルマニウムのイオン
を注入した場合に、前記したシリコンの真性半導体層２
５ｘとｎ型シリコン層２６ｘとの双方に分布するゲルマ
ニウムの分布状態において、図１１中に２８で示してあ
る部分は、既述したところから判かるように、ホールの
移動速度を低下させるように機能するために、フォトダ
イオードの周波数特性の劣化を招くおそれがある。それ
で、イオン注入法を採用してゲルマニウムのイオンを注
入してシリコンとゲルマニウムとの混晶層を構成させる
場合には、前記の点に留意して、シリコンの真性半導体
層２５ｘにシリコンとゲルマニウムとの混晶層が構成さ
れた場合に得られる特性の改善効果と、ｎ型シリコン層
２６ｘにシリコンとゲルマニウムとの混晶層が構成され
た場合に得られる特性の改善効果とのどちらを優先させ
るのかを考えて実施することが必要である。

【００４４】

【発明の効果】以上、詳細に説明したところから明らか
なように、本発明のフォトダイオードの製造方法で製造
された本発明のフォトダイオードにおいては、基本の半
導体材料としてシリコンを用いたフォトダイオードにお
ける光が入射する側の不純物半導体層内に、前記した光
が入射する側の不純物半導体層と真性半導体層との接合
面におけるゲルマニウムの割合いが最大で、前記の接合
面から離隔するにしたがってゲルマニウムの割合いが減
少して行くようなシリコンとゲルマニウムとの混晶層を
設けたことにより、前記した光が入射する側の不純物半
導体層における価電子帯の頂部が、前記したシリコンと
ゲルマニウムとの混晶層におけるゲルマニウムの割合い
と対応して、真性半導体層との接合面に近付くにつれて
エネルギの高い方に曲がって行くために、光が入射する
側の不純物半導体層におけるバンドギャップが、前記し
たシリコンとゲルマニウムとの混晶層におけるゲルマニ
ウムの割合いと対応して狭くなるように変化して、光が
入射する側の不純物半導体層における前記したシリコン
とゲルマニウムとの混晶層の部分に電位勾配（電位傾
度）生じ、それにより光が入射する側の不純物半導体層
で入射光５により発生した電子・ホール対におけるホー
ルが、前記した光が入射する側の不純物半導体層におけ
る前記したシリコンとゲルマニウムとの混晶層の部分に
電位勾配（電位傾度）によってシリコンによる真性半導
体層の方にドリフトして電流を発生させることができる
ようになるから、光が入射する側の不純物半導体層を薄
くすることなく（電気抵抗値が低い状態のままで）、光
が入射する側の不純物半導体層を薄くした場合と同様な
効果を容易に得ることができる。また、本発明のフォト
ダイオードでは、真性半導体層内に、ｐ型不純物半導体
層とシリコンによる真性半導体層との接合面におけるゲ
ルマニウムの割合いが最大で、前記の接合面から離隔す
るにしたがってゲルマニウムの割合いが減少して行くよ
うなシリコンとゲルマニウムとの混晶層を設けたことに
より、シリコンによる真性半導体層における伝導帯の頂
部が、前記したシリコンとゲルマニウムとの混晶層にお
けるゲルマニウムの割合いと対応して、ｐ型不純物半導
体層との接合面に近付くにつれてエネルギが高い方に移
動するために、シリコンによる真性半導体層におけるバ
ンドギャップが、前記したシリコンとゲルマニウムとの
混晶層におけるゲルマニウムの割合いと対応して狭くな
るように変化する。それで、シリコンによる真性半導体
層における前記したシリコンとゲルマニウムとの混晶層
の部分には電位勾配（電位傾度）が生じ、したがって、
本発明のフォトダイオードでは、光が入射する側の不純
物半導体層内に入射光によって発生した電子・ホール対
におけるホールが、シリコンによる真性半導体層に達し
た場合、または真性半導体層中に発生したホールが、シ
リコンによる真性半導体層２における前記したシリコン
とゲルマニウムとの混晶層の部分における前記の電位勾
配（電位傾度）によって、大きな移動速度でシリコンに
よる真性半導体層を移動して基板側の不純物半導体層に
供給されるから、フォトダイオードの周波数特性が改善
できる。さらに、本発明のフォトダイオードにおいて
は、基板側の不純物半導体内に、前記した基板側の不純
物半導体層とシリコンによる真性半導体層との接合面に
おけるゲルマニウムの割合いが最大で、前記の接合面か
ら離隔するにしたがってゲルマニウムの割合いが減少し
て行くようなシリコンとゲルマニウムとの混晶層を設け
たことにより、基板側の不純物半導体における伝導帯の
頂部が、前記したシリコンとゲルマニウムとの混晶層に
おけるゲルマニウムの割合いと対応して、シリコンによ
る真性半導体層との接合面に近付くにつれてエネルギの
低い方に曲がって行くために、基板側の不純物半導体に
おけるバンドギャップが、前記したシリコンとゲルマニ
ウムとの混晶層におけるゲルマニウムの割合いと対応し
て狭くなるように変化し、基板側の不純物半導体におけ
る前記したシリコンとゲルマニウムとの混晶層の部分に
は電位勾配（電位傾度）が生じるために、前記した基板
側の不純物半導体内で発生した電子・ホール対における
電子が、前記の基板側の不純物半導体内の前記したシリ
コンとゲルマニウムとの混晶層の部分の電位勾配（電位
傾度）によってシリコンによる真性半導体層の方にドリ
フトして行き、前記の多数の電子・ホール対におけるか
なりの数の電子が、基板側の不純物半導体内の多数キャ
リアのホールと再結合する前にシリコンによる真性半導
体層内に達して電流の発生に寄与できるようにする。

【図面の簡単な説明】

【図１】基本の半導体材料としてシリコンを用いたｐｉ
ｎ構造のフォトダイオードの構成例を示す斜視図である

【図２】本発明の第１の実施態様のフォトダイオードに
おけるバンド構造を示している図である。

【図３】本発明の第２の実施態様のフォトダイオードに
おけるバンド構造を示している図である。

【図４】本発明の第３の実施態様のフォトダイオードに
おけるバンド構造を示している図である。

【図５】本発明の第４の実施態様のフォトダイオードに
おけるバンド構造を示している図である。

【図６】本発明の第５の実施態様のフォトダイオードに
おけるバンド構造を示している図である。

【図７】本発明の第６の実施態様のフォトダイオードに
おけるバンド構造を示している図である。

【図８】本発明の第７の実施態様のフォトダイオードに
おけるバンド構造を示している図である。

【図９】本発明のフォトダイオードの製造方法の工程図
である。

【図１０】本発明のフォトダイオードの製造方法の工程
図である。

【図１１】本発明のフォトダイオードの製造方法によっ
て製造されたフォトダイオードのおけるバンド構造の例
を示している図である。

【図１２】ｐｉｎ構造のフォトダイオードにおけるバン
ド構造を説明している図である。

【図１３】光エネルギと吸収係数との関係を示す図であ
る。

【符号の説明】

１…シリコンのｐ型半導体層によるｐ型基板、２…シリ
コンの真性半導体層（ｉ型層）、３…シリコンのｎ型半
導体層、４…電源、５…入射光、６，７，Ｊ…異なる半
導体層の接合面の位置を示す符号、９…ｐ型シリコン基
板、２０…不純物を含まないシリコンとゲルマニウムと
の混晶層、２１…ｐ型シリコン基板１９と同一の導電型
に属するシリコンとゲルマニウムとの混晶半導体層、２
２…シリコンとゲルマニウムとの混晶層を含んだ構成態
様のシリコンの真性半導体層（ｉ型層）、２３…シリコ
ンとゲルマニウムとの混晶層を含んだ構成態様の薄いシ
リコンのｎ型半導体層、２４，２４ｘ…フォトダイオー
ドのｐ型シリコン基板、２５，２５ｘ…シリコンの真性
半導体層、２６，２６ｘ…ｎ型シリコン層、２７…イオ
ンビーム、

Claims (6)

【特許請求の範囲】
1. 【請求項１】 基本の半導体材料としてシリコンを用い
   たｐｉｎ構造のフォトダイオードにおける光が入射する
   側の不純物半導体層内に、前記した光が入射する側の不
   純物半導体層と真性半導体層との接合面におけるゲルマ
   ニウムの割合いが最大で、前記の接合面から離隔するに
   したがってゲルマニウムの割合いが減少して行くような
   シリコンとゲルマニウムとの混晶層を構成させてなるフ
   ォトダイオード。
2. 【請求項２】 基本の半導体材料としてシリコンを用い
   たｐｉｎ構造のフォトダイオードにおける真性半導体層
   内に、ｐ型不純物半導体層と真性半導体層との接合面に
   おけるゲルマニウムの割合いが最大で、前記の接合面か
   ら離隔するにしたがってゲルマニウムの割合いが減少し
   て行くようなシリコンとゲルマニウムとの混晶層を構成
   させてなるフォトダイオード。
3. 【請求項３】 基本の半導体材料としてシリコンを用い
   たｐｉｎ構造のフォトダイオードにおける基板側の不純
   物半導体層内に、前記した基板側の不純物半導体層と真
   性半導体層との接合面におけるゲルマニウムの割合いが
   最大で、前記の接合面から離隔するにしたがってゲルマ
   ニウムの割合いが減少して行くようなシリコンとゲルマ
   ニウムとの混晶層を構成させてなるフォトダイオード。
4. 【請求項４】 基本の半導体材料としてシリコンを用い
   たｐｎ接合構造のフォトダイオードにおけるｐｎ接合面
   におけるゲルマニウムの割合いが最大で、前記の接合面
   から離隔するにしたがってゲルマニウムの割合いが減少
   して行くようなシリコンとゲルマニウムとの混晶層を構
   成させてなるフォトダイオード。
5. 【請求項５】 シリコン基板上に気相成長法によりフォ
   トダイオードを構成させるときに、所定の接合面におけ
   るゲルマニウムの割合いが予め定めた最大値となるよう
   に反応ガスの割合いを制御することを特徴とするフォト
   ダイオードの製造方法。
6. 【請求項６】 シリコン基板上に構成させたフォトダイ
   オードにおける所定の接合面に、ゲルマニウム・イオン
   の分布の最大部分が位置するように、ゲルマニウム・イ
   オンの注入時のエネルギを制御し、その後熱処理により
   シリコンとゲルマニウムとを混晶させることを特徴とす
   るフォトダイオードの製造方法。