JPH09307435A

JPH09307435A - ドリフト警報発生回路

Info

Publication number: JPH09307435A
Application number: JP8116068A
Authority: JP
Inventors: Masahiro Nagumo; 正浩南雲; Tomoyuki Terayama; 知幸寺山
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1996-05-10
Filing date: 1996-05-10
Publication date: 1997-11-28

Abstract

(57)【要約】【課題】瞬時的障害による位相ドリフトにはドリフト
警報を出力しない。【解決手段】ＰＬＯ２は外部入力クロックＩに位相同
期するように生成クロックＪの発振周波数を制御する。
位相比較回路１４はクロックＪの分周クロックＫとクロ
ックＩの位相差を監視しており、この位相差が所定値以
上のときに位相ずれ信号Ａを出力する。ドリフト検出信
号発生回路１５は信号Ａの出力が開始されると、ドリフ
ト検出信号Ｂの出力を開始し、信号Ａが周期的に出力さ
れ続けるドリフト期間の終了まで信号Ｂを継続出力す
る。マスク信号発生回路１６は信号Ｂの出力開始に応じ
てマスク信号Ｄの出力を開始し、ＰＬＯ２の位相引き込
み時間に等しい時間が経過するまで信号Ｄを継続出力す
る。ドリフト警報出力回路１８は、信号Ｂの遅延信号
（出力開始を信号Ｄに合わせた信号）Ｃが出力されてお
り、かつ信号Ｄが出力されていない期間にドリフト警報
信号Ｅを出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、外部から入力され
た基準クロックに内部で生成したクロックを位相同期さ
せる位相同期発振回路に対して設けられ、前記外部クロ
ックと前記生成クロックの位相ドリフトを検出して警報
を発するドリフト警報発生回路に関する。

【０００２】

【従来の技術】従来、このようなドリフト警報発生回路
は、外部クロックと位相同期発振回路（ＰＬＯ：Phase
Locked Oscillator ）の生成クロックの位相差を監視
し、この位相差が所定値以上になったとき、外部クロッ
クあるいはＰＬＯに障害が発生したものとしてドリフト
警報を出力するものであった。

【０００３】通常、伝送システム等においては、ＰＬＯ
とドリフト警報発生回路の組を複数設けて、ＰＬＯの生
成クロックに対して冗長構成をとっており、この複数の
ＰＬＯのうちの一つを選択し、そのＰＬＯの生成クロッ
クを各装置に供給する。そして選択中のＰＬＯに対応す
るドリフト警報発生回路からドリフト警報が出力される
と、供給クロックを別のＰＬＯの生成クロックへ切り替
える。

【０００４】

【発明が解決しようとする課題】上記従来のドリフト警
報発生回路は、外部クロックに位相跳び（位相が瞬時的
に不連続となる障害）等の瞬時的な障害が発生した場合
やＰＬＯに瞬時的な障害が発生した場合にも、外部クロ
ックとＰＬＯの生成クロックの位相差が所定値以上とな
るので、ドリフト警報を出力してしまい、これにより伝
送システムは、供給クロックを別のＰＬＯの生成クロッ
クへと切り替えるので、供給クロックに瞬断が発生す
る。しかしこのような場合には、ＰＬＯの位相引き込み
時間内に生成クロックは再び外部クロックに位相同期す
るので、ドリフト警報を出力することは、供給クロック
に余計な瞬断を発生させることとなる。

【０００５】このように従来のドリフト警報発生回路に
おいては、外部クロックあるいはＰＬＯの瞬時的障害発
生を継続的障害発生と誤認してドリフト警報を出力して
しまうという問題があった。

【０００６】ここで、位相引き込み時間とは、ＰＬＯに
おいて、位相ドリフト発生から位相同期するまでにかか
る時間の上限値である。

【０００７】本発明はこのような従来の問題を解決する
ものであり、位相跳び等の瞬時的障害による位相ドリフ
トに対してはドリフト警報を出力しないドリフト警報発
生回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に本発明のドリフト警報発生回路は、外部から入力され
た基準クロックに内部で生成したクロックを位相同期さ
せる位相同期発振回路に対して設けられるドリフト警報
発生回路において、前記外部クロックと前記生成クロッ
クとの位相差を監視しており、前記位相差が所定値以上
となる位相ずれが発生すると、ドリフト検出信号の出力
を開始し、前記位相ずれが周期的あるいは継続的に発生
し続ける位相ドリフト期間の終了まで前記ドリフト検出
信号を継続出力するドリフト検出手段と、前記ドリフト
検出信号の出力開始に同期してマスク信号の出力を開始
し、前記位相同期発振回路の位相引き込み時間に等しい
時間が経過するまで、前記マスク信号を継続出力するマ
スク信号発生回路と、前記ドリフト検出信号が出力され
ており、かつ前記マスク信号が出力されていない期間に
ドリフト警報を出力するドリフト警報出力回路とを有す
ることを特徴とするものである。

【０００９】また請求項２に記載のドリフト警報発生回
路は、前記ドリフト検出手段が、前記外部クロックと前
記生成クロックの位相差を監視しており、前記位相ずれ
が発生しているときに位相ずれ信号を出力する位相比較
回路と、前記位相ずれ信号の出力が開始されると、前記
ドリフト検出信号の出力を開始し、所定時間経過するま
でドリフト検出信号の出力を継続し、前記所定時間が経
過する以前に再び位相ずれ信号の出力が開始されると、
この時点から前記所定時間が経過するまでドリフト検出
信号の出力を延長継続し、前記所定時間を前記ドリフト
期間において周期的に発生する前記位相ずれの発生時間
間隔以上の時間とするドリフト検出信号発生回路とを有
することを特徴とするものである。

【００１０】請求項３に記載のドリフト警報発生回路
は、前記マスク信号発生回路が、前記ドリフト検出信号
の出力開始に同期してマスク信号の出力を開始し、前記
位相引き込み時間に等しい時間が経過するまで前記マス
ク信号の出力を継続し、前記位相引き込み時間に等しい
時間が経過する以前に再びドリフト検出信号の出力が開
始されると、この時点から前記位相引き込み時間に等し
い時間が経過するまでマスク信号の出力を延長継続する
ことを特徴とするものである。

【００１１】従って本発明によれば、ドリフト検出手段
により位相ドリフト期間に対応したドリフト検出信号を
出力するとともに、このドリフト検出信号出力開始から
位相同期発振回路の位相引き込み時間を経過するまで、
マスク信号発生回路によってマスク信号を出力し、ドリ
フト警報出力回路によって、ドリフト検出信号が出力さ
れており、かつマスク信号が出力されていない期間にド
リフト警報を出力することにより、外部クロックの位相
跳び等の瞬時的障害による位相ドリフトに対してドリフ
ト警報を出力しないようにすることができる。

【００１２】

【発明の実施の形態】図１は本発明のドリフト警報発生
回路の実施の形態を示す回路ブロック図である。図１に
示すドリフト警報発生回路１は、位相同期発振回路（Ｐ
ＬＯ：PhaseLocked Oscillator ）２に対して設けられ
ている。

【００１３】ＰＬＯ２は、外部入力クロックに位相同期
したクロックを生成する発振回路であり、電圧制御発振
器（ＶＣＯ：Voltage Controlled Oscillator ）２１と
分周器２２と位相比較器２３と積分回路２４とを有し、
これらはフィードバックループ（ＰＬＬ：Phase Locked
Loop ）を形成している。このＰＬＯ２の生成クロック
は、基準クロックとして各装置（図示せず）に供給され
る。またこの生成クロックの周波数は外部入力クロック
周波数の２ⁿ倍（ｎは０または正の整数）であるものと
する。

【００１４】ＶＣＯ２１は、入力された周波数制御電圧
（直流電圧）Ｍに基づく周波数で発振してクロックを生
成し、周波数制御電圧Ｍの変化に応じて発振周波数を変
化させる。ここでは、周波数制御電圧Ｍが大きくなるに
従って、発振周波数を上げる。

【００１５】分周器２２は、ＶＣＯ２１の生成クロック
Ｊを２ⁿ分周して、外部入力クロックＩと同じ周波数レ
ベルの分周クロックＫを出力する。例えば、生成クロッ
クＪの周波数が外部入力クロックＩの周波数の４倍であ
るときは、生成クロックＪを４分周する。

【００１６】位相比較器２３は、外部入力クロックＩと
分周器２２からの分周クロックＫとの位相差に応じた周
波数制御パルスＬを出力する。例えば、位相差に比例し
てパルス幅が変化する周波数制御パルスＬを出力する。
外部入力クロックの立ち上がり（あるいは立ち下がり）
に対して分周クロックの立ち上がり（あるいは立ち下が
り）が遅れ位相であるときは、その位相差に応じたパル
ス幅の正極性の周波数制御パルスを出力し、逆に進み位
相であるときは、その位相差に応じたパルス幅の負極性
の周波数制御パルスを出力し、両クロックの立ち上がり
（あるいは立ち下がり）が同位相であるとき（同期して
いるとき）はパルスを出力しない。

【００１７】積分回路２４は、位相比較器２３からの周
波数制御パルスＬを時間積分して、外部入力クロックＩ
と生成クロックＪの分周クロックＫとの位相差の時間積
分値に比例する直流の周波数制御電圧Ｍを生成し、これ
をＶＣＯ２１に出力する。この周波数制御電圧Ｍは、こ
こでは、外部入力クロックの立ち上がり（あるいは立ち
下がり）に対して分周クロックの立ち上がり（あるいは
立ち下がり）が遅れ位相である期間は、その位相差の積
分値に応じて増加し、逆に進み位相である期間は、その
位相差の積分値に応じて減少し、両クロックが同期して
いる期間は、一定値となる。

【００１８】ここで、外部入力クロックＩとＶＣＯ２１
の生成クロックＪとの位相同期（以下、単に位相ロック
と称する）は、外部入力クロックの位相跳び等の瞬時的
障害の発生や外部入力クロックまたはＰＬＯ２における
継続的な障害の発生に起因して外れるが（以下、この位
相ロックの外れを位相ドリフトと称する）、外部入力ク
ロックＩの位相跳び等の瞬時的障害が原因で位相ドリフ
トが発生した場合には、ＰＬＯ２は位相引き込み時間内
で位相ロックを復旧させる。

【００１９】次にドリフト警報発生回路１は、位相比較
回路１４とドリフト検出信号発生回路１５と遅延回路１
６とマスク信号発生回路１７とドリフト警報出力回路１
８とを有する。

【００２０】位相比較回路１４は、外部入力クロックＩ
とＰＬＯ２の分周器２２から入力される分周クロックＫ
との位相差を監視しており、この位相差が所定値以上で
あるときに位相ずれ信号を出力する。ここでは、外部入
力クロックＪと分周クロックＫの立ち上がり（または立
ち下がり）の位相差が所定のしきい値θ以上であるとき
に、Ｌｏｗレベル（以下、‘Ｌ’と表示する）となる位
相ずれ信号Ａを出力する。尚、瞬時的障害による位相ド
リフト期間においては、上記の位相ずれ信号Ａは周期的
に出力される。

【００２１】ドリフト検出信号発生回路１５は、位相ず
れ信号Ａの出力が開始されると、ドリフト検出信号Ｂの
出力を開始し、位相ずれ信号Ａが周期的あるいは継続的
に出力され続けるドリフト期間の終了までドリフト検出
信号Ｂを継続出力する。このドリフト検出信号Ｂは、こ
こでは、ドリフト期間に対応してＨｉｇｈレベル（以
下、‘Ｈ’と表示する）となる信号である。またこのド
リフト検出信号発生回路１５は、例えば、位相ずれ信号
Ａがアクティブ（‘Ｌ’）になると、タイマセットして
出力を‘Ｌ’から‘Ｈ’に変化させ、タイマ設定時間Ｔ
１経過後にタイムアップして出力を‘Ｌ’に戻し、タイ
ムアップ以前に再び位相ずれ信号Ａがアクティブ
（‘Ｌ’）になると、この時点で出力を‘Ｈ’に保持し
たまま再びタイマセットするタイマ回路を用いて実現で
きる。上記のタイマ設定時間Ｔ１は、位相ドリフト期間
において周期的に発生する位相ずれの発生時間間隔以上
の値、すなわち周期的に出力される位相ずれ信号Ａの出
力時間間隔以上の値に設定され、かつこの出力時間間隔
に近似していることが好ましい。

【００２２】ここでは、ドリフト検出信号発生回路１５
として単安定マルチバイブレータ１５ａ（７４シリーズ
の単安定マルチバイブレータＩＣ「７４ＨＣ１２３」）
を用いる。単安定マルチバイブレータ１５ａは、トリガ
入力端子ＩＮとトリガ反転入力端子ｎＩＮと受動素子接
続端子ＣＧおよびＣＲと出力端子Ｑとを有し、ＣＧ端子
が接地され、ｎＩＮに位相ずれ信号Ａ（アクティブレベ
ル＝‘Ｌ’）が入力され、Ｑの出力をドリフト検出信号
Ｂ（アクティブレベル＝‘Ｈ’）とするものであり、位
相ずれ信号が‘Ｈ’から‘Ｌ’になるとタイマセットし
てＱの出力信号を‘Ｌ’から‘Ｈ’にし、ＣＧ−ＣＲ端
子間に接続されたコンデンサＣ１とＣＲ端子−電源ＶＤ
Ｄ間に接続された抵抗Ｒ１とにより決まるタイマ設定時
間Ｔ１経過後にタイムアップしてＱの出力信号を‘Ｌ’
に戻す。またタイムアップ以前に再び位相ずれ信号がア
クティブになると、この時点でＱの出力を‘Ｈ’に保持
したまま再びタイマセットし、上記のタイマ動作をす
る。尚、この単安定マルチバイブレータ１６ａは、位相
ずれ信号が入力されてからドリフト信号Ｂの出力を開始
するまでに、すなわち位相ずれ信号Ａが‘Ｌ’となって
からドリフト検出信号Ｂを‘Ｈ’とするまでの遅延時間
（タイマセット時間）を要する。

【００２３】マスク信号発生回路１６は、ドリフト検出
信号Ｂの出力開始に応じてマスク信号Ｄの出力を開始
し、ＰＬＯ２の位相引き込み時間に等しい時間が経過す
るまでマスク信号Ｄを継続出力する。このマスク信号Ｄ
は、ここでは、ドリフト検出信号Ｂの出力開始に応じて
‘Ｌ’から‘Ｈ’となり、位相引き込み時間に等しい期
間、‘Ｈ’となる信号である。またこのドリフト検出信
号発生回路１５は、例えば、ドリフト検出信号Ｂがアク
ティブ（‘Ｈ’）になると、タイマセットして出力を
‘Ｌ’から‘Ｈ’に変化させ、タイマ設定時間Ｔ２経過
後にタイムアップして出力を‘Ｌ’に戻し、タイムアッ
プ以前に再びドリフト検出信号がアクティブになると、
この時点で出力を‘Ｈ’に保持したまま再びタイマセッ
トするタイマ回路を用いて実現できる。上記のタイマ設
定時間Ｔ２（＞Ｔ１）は、ＰＬＯ２の位相引き込み時間
に等しい値に設定する。

【００２４】ここでは、マスク信号発生回路１６として
ドリフト検出信号発生回路１５と同じ単安定マルチバイ
ブレータ１６ａ（単安定マルチバイブレータ１５ａと同
じＩＣ「７４ＨＣ１２３」）を用いている。単安定マル
チバイブレータ１６ａは、ＣＧ端子が接地され、トリガ
入力端子ＩＮにドリフト検出信号Ｂ（アクティブレベル
＝‘Ｈ’）が入力され、出力端子Ｑの出力をマスク信号
Ｄ（アクティブレベル＝‘Ｈ’）とするものであり、ド
リフト検出信号Ｂがアクティブ（‘Ｈ’）になるとタイ
マセットしてＱの出力を‘Ｌ’から‘Ｈ’にし、ＣＧ−
ＣＲ端子間に接続されたコンデンサＣ２とＣＲ端子−電
源ＶＤＤ間に接続された抵抗Ｒ２とにより決まるタイマ
時間Ｔ２経過後にタイムアップしてＱの出力を‘Ｌ’に
戻す。またタイムアップ以前に再びドリフト検出信号Ｂ
がアクティブになると、この時点でＱの出力を‘Ｈ’に
保持したまま再びタイマセットする。尚、この単安定マ
ルチバイブレータ１６ａは、ドリフト検出信号が入力さ
れてからマスク信号の出力を開始するまでに、すなわち
ドリフト検出信号Ｂが‘Ｈ’となってからマスク信号Ｄ
を‘Ｈ’とするまでに遅延時間（タイマセット時間）Ｔ
ｄを要する。

【００２５】遅延回路１７は、上記のドリフト検出信号
Ｂに対するマスク信号Ｄの遅延を補償するものであり、
ドリフト検出信号発生回路１５からのドリフト検出信号
Ｂを上記のタイマセット時間Ｔｄだけ遅延して遅延ドリ
フト検出信号Ｃを出力する。この遅延回路１７は、例え
ば、Ｄフリップフロップ（７４シリーズＩＣ「７４ＨＣ
１７５」）を用いて実現できる。

【００２６】ドリフト警報出力回路１８は、ドリフト検
出信号Ｂが出力されており、かつマスク信号Ｄが出力さ
れていない期間にドリフト警報信号Ｅを出力する。この
ドリフト警報信号Ｅは、ここでは、ドリフト検出信号Ｂ
が出力されており（‘Ｈ’であり）、かつマスク信号Ｄ
が出力されていないときに（‘Ｌ’であるときに）、
‘Ｈ’となる信号である。このドリフト警報出力回路１
８は、ここでは、入力端子と反転入力端子を有する２入
力のＮＯＲゲート１８ａである。ＮＯＲゲート１８ａの
入力端子には遅延回路１７からの遅延ドリフト検出信号
Ｃが入力され、反転出力端子にはマスク信号Ｄが入力さ
れる。尚、反転入力端子と入力端子を有する２入力のＮ
ＡＮＤゲート等を用いても容易に実現できる。

【００２７】尚、上記のドリフト検出信号発生回路１５
およびマスク信号発生回路１６は単安定マルチバイブレ
ータ等のタイマー回路に限定されるものではなく、例え
ばカウンタ回路を用いても実現可能である。

【００２８】次に、ＰＬＯ２の動作について説明する。
ＶＣＯ２１の生成クロックＪは、各装置に基準クロック
として供給されるととともに、分周器２２に入力され
る。分周器２２はこの生成クロックＪを分周して、外部
入力クロックＩと同じ周波数の分周クロックＫを出力す
る。この分周クロックＫは、位相比較器２３およびドリ
フト警報発生回路１の位相比較回路１４に入力される。
位相比較器２３は外部入力クロックＩと分周クロックＫ
の位相差を検出し、この位相差に応じた周波数制御パル
スＬを生成し、この周波数制御パルスＬは積分回路２４
に入力される。積分回路２４は周波数制御パルスＬを時
間積分することにより、外部入力クロックＩと分周クロ
ックＫとの位相差分の時間積分値に比例する周波数制御
電圧Ｍを生成し、これをＶＣＯ２１に入力する。これに
よりＶＣＯ２１の生成クロックＪの周波数は、外部入力
クロックＩの周波数の２ⁿとなるように制御され、生成
クロックＪは外部入力クロックＩに同期する。

【００２９】次にドリフト警報発生回路１の動作につい
て説明する。図２はドリフト警報発生回路１における動
作タイミングチャートである。尚、図２においては、説
明の簡単にするため単安定マルチバイブレータ１５ａの
タイマセット時間を０としている。

【００３０】図２において、ＰＬ１、ＰＬ２、ＰＬ３は
ＰＬＯ２による位相ロック期間、ＰＤ１〜ＰＤ３は外部
入力クロックの位相跳び等の瞬時的障害による位相ドリ
フト期間、期間ＰＤ４は継続的な障害発生に起因する位
相ドリフト期間を示す。

【００３１】まず期間Ｐ１（位相ロック期間ＰＬ１）に
おける動作を説明する。このときは、ＰＬＯ２により外
部入力クロックＩと分周クロックＫとの位相差はしきい
値θよりも小さい値に制御されているので、位相比較回
路１４は位相ずれ信号Ａを出力しない（位相ずれ信号Ａ
は常に‘Ｈ’）。従ってドリフト検出信号発生回路１５
はドリフト検出信号Ｂを出力せず（ドリフト検出信号Ｂ
は常に‘Ｌ’）、ドリフト警報出力回路１８はドリフト
警報信号Ｅを出力されない（ドリフト警報信号Ｅは常に
‘Ｌ’）。尚、期間Ｐ２の位相ロック期間ＰＬ２および
期間Ｐ３の位相ロック期間ＰＬ２およびＰＬ３における
動作も上記と同じである。

【００３２】次に期間Ｐ２における動作を説明する。時
刻ｔ１で外部入力クロックに位相跳びが発生すると、位
相比較回路１４において、外部入力クロックＩと分周ク
ロックＫとの位相差は時刻ｔ１、ｔ２、ｔ３で周期的に
しきい値θ以上となり、位相ずれ信号Ａは時刻ｔ１、ｔ
２、ｔ３で‘Ｈ’から‘Ｌ’となる。

【００３３】時刻ｔ１で位相ずれ信号Ａが‘Ｈ’から
‘Ｌ’になると、ドリフト検出信号発生回路１５がタイ
マーセットされ、ドリフト検出信号Ｂが‘Ｌ’から
‘Ｈ’となる。位相ずれ信号Ａは時刻ｔ２、ｔ３で
‘Ｈ’から‘Ｌ’になり、時刻ｔ１、ｔ２、ｔ３の間隔
は時間Ｔ１以内であるので、ドリフト検出信号発生回路
１５は、ドリフト検出信号Ｂを‘Ｈ’に保持したまま、
時刻ｔ２、ｔ３でタイマセットされ、ドリフト検出信号
Ｂは時刻ｔ３から時間Ｔ１経過後に‘Ｌ’から‘Ｈ’と
なる。このドリフト検出信号Ｂが‘Ｈ’である時間は位
相引き込み時間（マスク信号発生回路１６のタイマ時
間）Ｔ２より短い。

【００３４】時刻ｔ１でドリフト検出信号Ｂが‘Ｌ’か
ら‘Ｈ’になると、マスク信号発生回路１６がタイマー
セットされ、時刻ｔ１からタイマセット時間Ｔｄ経過後
に、マスク信号Ｄが‘Ｌ’から‘Ｈ’になる。このマス
ク信号Ｄは時刻ｔ１＋Ｔｄから位相引き込み時間Ｔ２経
過後に‘Ｌ’となる。

【００３５】上記のドリフト検出信号発生回路１５から
出力されたドリフト検出信号Ｂは、遅延回路１７によっ
て、マスク信号発生回路１６のタイマセット時間Ｔｄだ
け遅延され、遅延ドリフト検出信号Ｃとしてドリフトア
ラーム発生回路１８の反転入力端子に入力され、また上
記のマスク信号Ｄはドリフト警報出力回路１８の入力端
子に入力される。しかし遅延ドリフト検出信号Ｃが
‘Ｈ’である時刻ｔ１＋Ｔｄからｔ３＋Ｔ１＋Ｔｄまで
の期間において、マスク信号Ｄは‘Ｈ’であるので、遅
延ドリフト検出信号Ｃはマスク信号Ｄによってマスクさ
れ、ドリフト警報信号Ｅは出力されない（‘Ｌ’のまま
である）。

【００３６】次に期間Ｐ３における動作を説明する。時
刻ｔ４で外部入力クロックに位相跳びが発生し、外部入
力クロックＩと分周クロックＫとの位相差がしきい値θ
以上となり、位相ずれ信号Ａが‘Ｈ’から‘Ｌ’になる
と、ドリフト検出信号発生回路１５がタイマーセットさ
れ、ドリフト検出信号Ｂが‘Ｌ’からＨとなり、時間Ｔ
１経過後に‘Ｌ’に戻る。また時刻ｔ５で外部入力クロ
ックに位相跳びが発生すると、外部入力クロックＩと分
周クロックＫとの位相差は時刻ｔ５、ｔ６でしきい値θ
以上となり、位相ずれ信号Ａは時刻ｔ５、ｔ６で‘Ｈ’
から‘Ｌ’となる。時刻ｔ５で位相ずれ信号Ａが‘Ｈ’
から‘Ｌ’になると、ドリフト検出信号発生回路１５が
タイマーセットされ、ドリフト検出信号Ｂが‘Ｌ’から
‘Ｈ’となる。位相ずれ信号Ａは時刻ｔ６で‘Ｈ’から
‘Ｌ’になり、時刻ｔ５、ｔ６の間隔は時間Ｔ１以内で
あるので、ドリフト検出信号Ｂは‘Ｈ’に保持されたま
ま、時刻ｔ６においてドリフト検出信号発生回路１５は
タイマセットされ、ドリフト検出信号Ｂは時刻ｔ６から
時間Ｔ１経過後に‘Ｌ’から‘Ｈ’となる。ドリフト検
出信号Ｂが‘Ｈ’となる時刻ｔ４からｔ４＋Ｔ１までの
時間および時刻ｔ５からｔ６＋Ｔ１までの時間は、いず
れも位相引き込み時間Ｔ２より短い。

【００３７】時刻ｔ４でドリフト検出信号Ｂが‘Ｌ’か
ら‘Ｈ’になると、マスク信号発生回路１６がタイマー
セットされ、時刻ｔ４＋Ｔｄにマスク信号Ｄが‘Ｌ’か
ら‘Ｈ’になる。また時刻ｔ４＋Ｔｄからｔ５までの時
間は位相引き込み時間Ｔ２より短いので、時刻ｔ５でド
リフト検出信号Ｂが再び‘Ｌ’から‘Ｈ’になると、マ
スク信号発生回路１６はマスク信号Ｄを‘Ｈ’に保持し
たままタイマセットされ、マスク信号Ｄは時刻ｔ５から
時間Ｔｄ＋Ｔ２経過後に‘Ｈ’から‘Ｌ’となる。

【００３８】ドリフト警報出力回路１８において、遅延
ドリフト検出信号Ｃが‘Ｈ’である時刻ｔ４＋Ｔｄから
ｔ４＋Ｔ１＋Ｔｄまでの期間および時刻ｔ５＋Ｔｄから
ｔ６＋Ｔ１＋Ｔｄにおいて、マスク信号Ｄは‘Ｈ’であ
るので、遅延ドリフト検出信号Ｃはいずれもマスク信号
Ｄによってマスクされ、ドリフト警報信号Ｅは出力され
ない（‘Ｌ’のままである）。

【００３９】最後に期間Ｐ４における動作を説明する。
時刻ｔ７で外部入力クロックまたはＰＬＯ２に障害が発
生すると、位相比較回路１４において、外部入力クロッ
クＩと分周クロックＫとの位相差は時刻ｔ７以降、周期
的にしきい値θ以上となり、位相ずれ信号Ａが周期的に
出力される（‘Ｈ’から‘Ｌ’となる）。

【００４０】時刻ｔ７で位相ずれ信号Ａが‘Ｈ’から
‘Ｌ’になると、ドリフト検出信号発生回路１５がタイ
マーセットされ、ドリフト検出信号Ｂが‘Ｌ’から
‘Ｈ’となる。位相ずれ信号Ａは時刻ｔ７以降周期的に
‘Ｈ’から‘Ｌ’になり、この間隔は時間Ｔ１以内であ
るので、ドリフト検出信号発生回路１５は、ドリフト検
出信号Ｂを‘Ｈ’に保持したまま、位相ずれ信号Ａによ
りタイマセットされ、ドリフト検出信号Ｂは時刻ｔ７以
降から継続的に‘Ｈ’となる。

【００４１】時刻ｔ７でドリフト検出信号Ｂが‘Ｌ’か
ら‘Ｈ’になると、マスク信号発生回路１６がタイマー
セットされ、時刻ｔ７からタイマセット時間Ｔｄ経過後
に、マスク信号Ｄが‘Ｌ’から‘Ｈ’になる。このマス
ク信号Ｄは時刻ｔ７＋Ｔｄから位相引き込み時間Ｔ２経
過後に‘Ｌ’となる。

【００４２】上記のドリフト検出信号発生回路１５から
出力されたドリフト検出信号Ｂは、遅延回路１７によっ
て、マスク信号発生回路１６のタイマセット時間Ｔｄだ
け遅延され、ドリフトアラーム発生回路１８の反転入力
端子に入力され、また上記のマスク信号Ｄはドリフト警
報出力回路１８の入力端子に入力される。

【００４３】ドリフト警報出力回路１８において、遅延
ドリフト検出信号Ｃは時刻ｔ７＋Ｔｄ以降‘Ｈ’である
が、時刻ｔ７＋Ｔｄからｔ７＋Ｔ２＋Ｔｄまでの期間に
おいては、マスク信号Ｄも‘Ｈ’であるので遅延ドリフ
ト検出信号Ｃはマスク信号Ｄによってマスクされ、ドリ
フト警報信号Ｅは出力されない（‘Ｌ’のままであ
る）。そして時刻ｔ７＋Ｔ２＋Ｔｄでマスク信号Ｄが
‘Ｌ’となると、ドリフト警報信号Ｅが出力され
（‘Ｌ’から‘Ｈ’となる）、障害発生を報知する。

【００４４】このように上記実施の形態によれば、位相
比較回路１４によって、外部入力クロックＩと分周クロ
ックＫの位相差が所定値以上となるとき位相ずれ信号Ａ
を出力し、ドリフト検出信号発生回路１５によって、位
相ずれ信号Ａが継続的あるいは連続的に出力される位相
ドリフト期間に対応したドリフト検出信号Ｂを出力する
とともに、マスク信号発生回路１６によって、ドリフト
検出信号Ｂの出力開始からＰＬＯ２の位相引き込み時間
を経過するまでマスク信号Ｄを出力し、ドリフト警報出
力回路１８によって、ドリフト検出信号が出力されてお
り、かつマスク信号が出力されていない期間にドリフト
警報を出力することにより、外部クロックの位相跳び等
の瞬時的障害による位相ドリフトに対してドリフト警報
を出力しないようにすることができる。

【００４５】

【発明の効果】以上のように本発明によれば、位相ドリ
フト期間に対応して出力されるドリフト検出信号を、ド
リフト検出信号出力開始から位相同期発振回路の位相引
き込み時間に等しい時間を経過するまで出力されるマス
ク信号によってマスクし、ドリフト検出信号がマスクさ
れていない期間がある場合にドリフト警報を出力するこ
とにより、外部クロックの位相跳び等の瞬時的障害によ
る位相ドリフトに対してドリフト警報を出力しないよう
にすることができるので、伝送システム等における無用
な供給クロック切り替えを低減することができるという
効果を有する。

【図面の簡単な説明】

【図１】本発明のドリフト警報発生回路の実施の形態を
示す回路ブロック図である。

【図２】本発明の実施の形態のドリフト警報発生回路に
おける動作タイミングチャートである。

【符号の説明】

１ドリフト警報発生回路２位相同期発振回路（ＰＬＯ）１４位相比較回路１５ドリフト検出信号発生回路１６マスク信号発生回路１５ａ、１６ａ単安定マルチバイブレータ（７４ＨＣ
１２３）１７遅延回路１８ドリフト警報出力回路１８ａ２入力ＮＯＲゲート２１電圧制御発振器（ＶＣＯ）２２分周器２３位相比較器２４積分回路Ａ位相ずれ信号Ｂドリフト検出信号Ｃ遅延ドリフト検出信号Ｄマスク信号Ｅドリフト警報信号Ｉ外部入力クロックＪ生成クロックＫ分周クロックＬ周波数制御パルスＭ周波数制御電圧

Claims

【特許請求の範囲】

【請求項１】外部から入力された基準クロックに内部
で生成したクロックを位相同期させる位相同期発振回路
に対して設けられるドリフト警報発生回路において、前記外部クロックと前記生成クロックとの位相差を監視
しており、前記位相差が所定値以上となる位相ずれが発
生すると、ドリフト検出信号の出力を開始し、前記位相
ずれが周期的あるいは継続的に発生し続ける位相ドリフ
ト期間の終了まで前記ドリフト検出信号を継続出力する
ドリフト検出手段と、前記ドリフト検出信号の出力開始に同期してマスク信号
の出力を開始し、前記位相同期発振回路の位相引き込み
時間に等しい時間が経過するまで、前記マスク信号を継
続出力するマスク信号発生回路と、前記ドリフト検出信号が出力されており、かつ前記マス
ク信号が出力されていない期間にドリフト警報を出力す
るドリフト警報出力回路とを有することを特徴とするド
リフト警報発生回路。
【請求項２】前記ドリフト検出手段は、前記外部クロックと前記生成クロックの位相差を監視し
ており、前記位相ずれが発生しているときに位相ずれ信
号を出力する位相比較回路と、前記位相ずれ信号の出力が開始されると、前記ドリフト
検出信号の出力を開始し、所定時間経過するまでドリフ
ト検出信号の出力を継続し、前記所定時間が経過する以
前に再び位相ずれ信号の出力が開始されると、この時点
から前記所定時間が経過するまでドリフト検出信号の出
力を延長継続し、前記所定時間を前記ドリフト期間にお
いて周期的に発生する前記位相ずれの発生時間間隔以上
の時間とするドリフト検出信号発生回路とを有すること
を特徴とする請求項１に記載のドリフト警報発生回路。
【請求項３】前記マスク信号発生回路は、前記ドリフ
ト検出信号の出力開始に同期してマスク信号の出力を開
始し、前記位相引き込み時間に等しい時間が経過するま
で前記マスク信号の出力を継続し、前記位相引き込み時
間に等しい時間が経過する以前に再びドリフト検出信号
の出力が開始されると、この時点から前記位相引き込み
時間に等しい時間が経過するまでマスク信号の出力を延
長継続することを特徴とする請求項１に記載のドリフト
警報発生回路。