JPH09307596A - 利得制御回路付き直交変調器 - Google Patents
利得制御回路付き直交変調器Info
- Publication number
- JPH09307596A JPH09307596A JP8120448A JP12044896A JPH09307596A JP H09307596 A JPH09307596 A JP H09307596A JP 8120448 A JP8120448 A JP 8120448A JP 12044896 A JP12044896 A JP 12044896A JP H09307596 A JPH09307596 A JP H09307596A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- carrier
- signal
- output
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 本発明は、利得制御時においてもキャリアリ
ークの増大を抑圧することができる利得制御回路付き直
交変調器を提供する。 【解決手段】 直交変調回路10と、変調波信号を利得制
御する利得制御回路５と、前記搬送波と任意のＤＣ値を
乗算し任意の位相と振幅を有する信号を出力するキャン
セル搬送波信号制御回路17と、利得制御した変調波信号
とキャンセル搬送波信号制御回路17の出力信号を加算す
る加算器14とを備え、キャンセル搬送波信号制御回路17
に入力する前記ＤＣ値を調整することにより、直交変調
回路10の出力部に現れるキャリアリークを制御するよう
にしたものである。
ークの増大を抑圧することができる利得制御回路付き直
交変調器を提供する。 【解決手段】 直交変調回路10と、変調波信号を利得制
御する利得制御回路５と、前記搬送波と任意のＤＣ値を
乗算し任意の位相と振幅を有する信号を出力するキャン
セル搬送波信号制御回路17と、利得制御した変調波信号
とキャンセル搬送波信号制御回路17の出力信号を加算す
る加算器14とを備え、キャンセル搬送波信号制御回路17
に入力する前記ＤＣ値を調整することにより、直交変調
回路10の出力部に現れるキャリアリークを制御するよう
にしたものである。
Description
【０００１】
【発明の属する技術分野】本発明は携帯電話等の移動無
線通信機器においてＱＰＳＫ変調方式等の直交変調を行
う際に、受信側における受信信号の誤り率の劣化の原因
となるキャリアリークを抑圧する利得制御回路付き直交
変調器に関する。
線通信機器においてＱＰＳＫ変調方式等の直交変調を行
う際に、受信側における受信信号の誤り率の劣化の原因
となるキャリアリークを抑圧する利得制御回路付き直交
変調器に関する。
【０００２】
【従来の技術】図３は従来の利得制御回路付き直交変調
器の一例を示すブロック図であり、図中、１は第１のミ
キサ、２は第２のミキサ、３は第１の加算器、４は90°
移相器、５は利得制御回路、６は出力アンプ、７は搬送
波入力端子、８はベースバンドＩ信号入力端子、９はベ
ースバンドＱ信号入力端子、10は直交変調回路、18は直
交変調器出力端子であって、それぞれ図示の通り接続さ
れている。その動作としては、まず、搬送波入力端子７
から入力した搬送波を90°移相器４により直交する２信
号ＣＯＳ(ωct)，ＳＩＮ(ωct)に分岐する。分岐した一
方の搬送波は第１のミキサ１に入力し、同様にこの第１
のミキサ１に入力したベースバンドＩ信号と乗算する。
分岐した他方の搬送波は第２のミキサ２に入力し、同様
にこの第２のミキサ２に入力したベースバンドＱ信号と
乗算する。次に、第１のミキサ１および第２のミキサ２
の出力信号を第１の加算器３で加算し、変調波信号を生
成する。この変調波信号は利得制御回路５に入力され、
利得制御されたあと出力アンプ６で増幅されて直交変調
器出力端子18から出力される。
器の一例を示すブロック図であり、図中、１は第１のミ
キサ、２は第２のミキサ、３は第１の加算器、４は90°
移相器、５は利得制御回路、６は出力アンプ、７は搬送
波入力端子、８はベースバンドＩ信号入力端子、９はベ
ースバンドＱ信号入力端子、10は直交変調回路、18は直
交変調器出力端子であって、それぞれ図示の通り接続さ
れている。その動作としては、まず、搬送波入力端子７
から入力した搬送波を90°移相器４により直交する２信
号ＣＯＳ(ωct)，ＳＩＮ(ωct)に分岐する。分岐した一
方の搬送波は第１のミキサ１に入力し、同様にこの第１
のミキサ１に入力したベースバンドＩ信号と乗算する。
分岐した他方の搬送波は第２のミキサ２に入力し、同様
にこの第２のミキサ２に入力したベースバンドＱ信号と
乗算する。次に、第１のミキサ１および第２のミキサ２
の出力信号を第１の加算器３で加算し、変調波信号を生
成する。この変調波信号は利得制御回路５に入力され、
利得制御されたあと出力アンプ６で増幅されて直交変調
器出力端子18から出力される。
【０００３】ここで前記キャリアリークを抑圧する手段
としては、利得制御回路５の制御電圧をある一定の値に
保ち、直交変調器出力端子18の変調波信号出力レベルを
固定して、直交変調回路10へ入力する直交ベースバンド
信号ＩおよびＱのＤＣバイアス値を調整し、キャリアリ
ークを抑圧する。
としては、利得制御回路５の制御電圧をある一定の値に
保ち、直交変調器出力端子18の変調波信号出力レベルを
固定して、直交変調回路10へ入力する直交ベースバンド
信号ＩおよびＱのＤＣバイアス値を調整し、キャリアリ
ークを抑圧する。
【０００４】直交変調器のこのようなキャリアリーク発
生の原因としては、直交変調回路に入力する直交ベース
バンド信号ＩおよびＱのＤＣオフセットや、直交変調回
路を構成する抵抗等の素子間の相対的なばらつき以外
に、例えば直交変調器をＩＣ化してＳＳＯＰのような小
型パッケージに封入した場合、チップ上あるいは端子
間，ボンディングワイヤ間のアイソレーション不足によ
り相互干渉し、変調器ＩＣに入力したローカル信号がＩ
Ｃチップ上の高インピーダンス回路部分に干渉したり、
直交変調器出力端子あるいはボンディングワイヤ等に干
渉してキャリアリークとなって出力される可能性が考え
られ、前記のキャリアリーク抑圧手段では、直交変調回
路の一定利得時において、本来のＤＣオフセットによる
キャリアリーク量と位相を調整し、これと、絶対量の決
まっているアイソレーション不足により相互干渉して漏
洩した搬送波とを加算して、直交変調器出力端子に現れ
るキャリアリークを見かけ上キャンセルしている。
生の原因としては、直交変調回路に入力する直交ベース
バンド信号ＩおよびＱのＤＣオフセットや、直交変調回
路を構成する抵抗等の素子間の相対的なばらつき以外
に、例えば直交変調器をＩＣ化してＳＳＯＰのような小
型パッケージに封入した場合、チップ上あるいは端子
間，ボンディングワイヤ間のアイソレーション不足によ
り相互干渉し、変調器ＩＣに入力したローカル信号がＩ
Ｃチップ上の高インピーダンス回路部分に干渉したり、
直交変調器出力端子あるいはボンディングワイヤ等に干
渉してキャリアリークとなって出力される可能性が考え
られ、前記のキャリアリーク抑圧手段では、直交変調回
路の一定利得時において、本来のＤＣオフセットによる
キャリアリーク量と位相を調整し、これと、絶対量の決
まっているアイソレーション不足により相互干渉して漏
洩した搬送波とを加算して、直交変調器出力端子に現れ
るキャリアリークを見かけ上キャンセルしている。
【０００５】
【発明が解決しようとする課題】しかしながら、前記利
得制御回路付き直交変調器では、利得制御回路により利
得制御を行った場合、変調回路出力の変調波信号の出力
レベルを制御するのと同時に本来のＤＣオフセットによ
るキャリアリーク量も制御されるため、加算されること
により直交変調器出力端子で見かけ上キャンセルしてい
たキャリアリークがそのバランスを崩し、キャリアリー
クが増大するという問題点があった。
得制御回路付き直交変調器では、利得制御回路により利
得制御を行った場合、変調回路出力の変調波信号の出力
レベルを制御するのと同時に本来のＤＣオフセットによ
るキャリアリーク量も制御されるため、加算されること
により直交変調器出力端子で見かけ上キャンセルしてい
たキャリアリークがそのバランスを崩し、キャリアリー
クが増大するという問題点があった。
【０００６】本発明は、上記従来の問題点を解決するも
のであり、利得制御を行った場合でもキャリアリークの
増大を抑圧することができる利得制御回路付き直交変調
器を提供することを目的とする。
のであり、利得制御を行った場合でもキャリアリークの
増大を抑圧することができる利得制御回路付き直交変調
器を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の利得制御回路付
き直交変調器は、搬送波とＩ，Ｑベースバンド信号を直
交変調する直交変調回路と、直交変調回路から出力する
変調波信号の利得を制御する利得制御回路と、前記搬送
波と任意のＤＣ値を乗算し任意の位相と振幅を有する信
号を出力するキャンセル搬送波信号制御回路と、前記利
得制御回路の出力と前記キャンセル搬送波信号制御回路
の出力を加算する加算器を備えたものである。
き直交変調器は、搬送波とＩ，Ｑベースバンド信号を直
交変調する直交変調回路と、直交変調回路から出力する
変調波信号の利得を制御する利得制御回路と、前記搬送
波と任意のＤＣ値を乗算し任意の位相と振幅を有する信
号を出力するキャンセル搬送波信号制御回路と、前記利
得制御回路の出力と前記キャンセル搬送波信号制御回路
の出力を加算する加算器を備えたものである。
【０００８】この本発明によれば、利得制御回路から出
力する変調波信号と、キャンセル搬送波信号制御回路か
ら出力するキャンセル搬送波信号とを加算することによ
り、直交変調器の利得制御を行った場合でも、直交変調
器出力のキャリアリークの増大を抑圧することができ
る。
力する変調波信号と、キャンセル搬送波信号制御回路か
ら出力するキャンセル搬送波信号とを加算することによ
り、直交変調器の利得制御を行った場合でも、直交変調
器出力のキャリアリークの増大を抑圧することができ
る。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。なお、前記従来のものと同
一の部分は同一符号を用いるものとする。図１は本発明
の利得制御回路付き直交変調器の一実施の形態における
構成を示すブロック図であり、図中、１は第１のミキ
サ、２は第２のミキサ、３は第１の加算器、４は90°移
相器、５は利得制御回路、６は出力アンプ、７は搬送波
入力端子、８はベースバンドＩ信号入力端子、９はベー
スバンドＱ信号入力端子、10は直交変調回路、18は直交
変調器出力端子であり、ここまでの構成は前記従来のも
のと同一である。本発明はこの従来構成にキャンセル搬
送波信号制御回路を加えたものであって、更に同図中、
11は第３のミキサ、12は第４のミキサ、13は第２の加算
器、14は第３の加算器、15は第１の可変抵抗器、16は第
２の可変抵抗器、17はキャンセル搬送波信号制御回路を
示し図示のように接続されている。これら全体の原理的
構成は図２に示すブロック図のようになる。
て図面を参照して説明する。なお、前記従来のものと同
一の部分は同一符号を用いるものとする。図１は本発明
の利得制御回路付き直交変調器の一実施の形態における
構成を示すブロック図であり、図中、１は第１のミキ
サ、２は第２のミキサ、３は第１の加算器、４は90°移
相器、５は利得制御回路、６は出力アンプ、７は搬送波
入力端子、８はベースバンドＩ信号入力端子、９はベー
スバンドＱ信号入力端子、10は直交変調回路、18は直交
変調器出力端子であり、ここまでの構成は前記従来のも
のと同一である。本発明はこの従来構成にキャンセル搬
送波信号制御回路を加えたものであって、更に同図中、
11は第３のミキサ、12は第４のミキサ、13は第２の加算
器、14は第３の加算器、15は第１の可変抵抗器、16は第
２の可変抵抗器、17はキャンセル搬送波信号制御回路を
示し図示のように接続されている。これら全体の原理的
構成は図２に示すブロック図のようになる。
【００１０】次にその動作を説明する。搬送波入力端子
７から入力した搬送波を90°移相器４で直交する２信号
ＣＯＳ(ωct)，ＳＩＮ(ωct)に分岐する。分岐した一方
の搬送波は第１のミキサ１に入力し、同様に第１のミキ
サに入力したベースバンドＩ信号と乗算する。分岐した
他方の搬送波は第２のミキサ２に入力し、同様に第２の
ミキサに入力したベースバンドＱ信号と乗算する。前記
第１のミキサおよび第２のミキサの出力信号を第１の加
算器３で加算し、変調波信号を生成する。この変調波信
号は利得制御回路５に入力され、利得制御された後、第
３の加算器14に入力される。更に、90°移相器４で直交
する２信号に分岐した一方の搬送波を第３のミキサ11に
入力し、同様に第３のミキサ11に入力した第１の可変抵
抗器15で生成した任意のＤＣ値Ｘ１と乗算する。分岐し
た他方の搬送波は第４のミキサ12に入力し、同様に第４
のミキサ12に入力した第２の可変抵抗器16で生成した任
意のＤＣ値Ｘ２と乗算する。第３のミキサ11および第４
のミキサ12の出力信号を第２の加算器13で加算するとそ
の加算出力は(数１)のようになる。
７から入力した搬送波を90°移相器４で直交する２信号
ＣＯＳ(ωct)，ＳＩＮ(ωct)に分岐する。分岐した一方
の搬送波は第１のミキサ１に入力し、同様に第１のミキ
サに入力したベースバンドＩ信号と乗算する。分岐した
他方の搬送波は第２のミキサ２に入力し、同様に第２の
ミキサに入力したベースバンドＱ信号と乗算する。前記
第１のミキサおよび第２のミキサの出力信号を第１の加
算器３で加算し、変調波信号を生成する。この変調波信
号は利得制御回路５に入力され、利得制御された後、第
３の加算器14に入力される。更に、90°移相器４で直交
する２信号に分岐した一方の搬送波を第３のミキサ11に
入力し、同様に第３のミキサ11に入力した第１の可変抵
抗器15で生成した任意のＤＣ値Ｘ１と乗算する。分岐し
た他方の搬送波は第４のミキサ12に入力し、同様に第４
のミキサ12に入力した第２の可変抵抗器16で生成した任
意のＤＣ値Ｘ２と乗算する。第３のミキサ11および第４
のミキサ12の出力信号を第２の加算器13で加算するとそ
の加算出力は(数１)のようになる。
【００１１】
【数１】ＳＱＲ(Ｘ１2＋Ｘ２2)＊ＣＯＳ(ωct＋tan~
1(Ｘ２／Ｘ１)) となり、ＤＣ値Ｘ１，Ｘ２を変化させることにより搬送
波信号の振幅と位相を任意に設定できる。この第２の加
算器13の出力信号と前記の利得制御回路５の出力信号と
は第３の加算器14に入力されて、加算した信号が出力さ
れ、この出力信号は、出力アンプ６に入力されて、直交
変調器出力端子18から出力される。
1(Ｘ２／Ｘ１)) となり、ＤＣ値Ｘ１，Ｘ２を変化させることにより搬送
波信号の振幅と位相を任意に設定できる。この第２の加
算器13の出力信号と前記の利得制御回路５の出力信号と
は第３の加算器14に入力されて、加算した信号が出力さ
れ、この出力信号は、出力アンプ６に入力されて、直交
変調器出力端子18から出力される。
【００１２】ここで、第１および第２のミキサ１，２に
入力するベースバンドＩ信号およびＱ信号を入力せずに
第３の加算器14に入力する利得制御回路５の出力をオフ
とすると、出力アンプ６の出力部に現れるキャリアリー
クは入力搬送波が例えばチップ上あるいは端子間，ボン
ディングワイヤ間のアイソレーション不足により電磁的
に相互干渉して発生した成分のみと考えられる。そこで
第２の加算器13から出力する搬送波の振幅および位相を
任意に設定できることから、第３の加算器14に入力する
キャンセル信号を変化させ、出力アンプ６から出力する
キャリアリークが最小となるように第３および第４のミ
キサ11，12に入力するＤＣ値Ｘ１，Ｘ２を第１および第
２の可変抵抗器15，16で調整することにより、キャンセ
ル信号は第２の加算器13で加算生成され、これが出力ア
ンプ６の出力部で電磁的に相互干渉して発生したキャリ
アリーク成分をキャンセルすることになり、前記キャリ
アリークは見かけ上現れないことになる。
入力するベースバンドＩ信号およびＱ信号を入力せずに
第３の加算器14に入力する利得制御回路５の出力をオフ
とすると、出力アンプ６の出力部に現れるキャリアリー
クは入力搬送波が例えばチップ上あるいは端子間，ボン
ディングワイヤ間のアイソレーション不足により電磁的
に相互干渉して発生した成分のみと考えられる。そこで
第２の加算器13から出力する搬送波の振幅および位相を
任意に設定できることから、第３の加算器14に入力する
キャンセル信号を変化させ、出力アンプ６から出力する
キャリアリークが最小となるように第３および第４のミ
キサ11，12に入力するＤＣ値Ｘ１，Ｘ２を第１および第
２の可変抵抗器15，16で調整することにより、キャンセ
ル信号は第２の加算器13で加算生成され、これが出力ア
ンプ６の出力部で電磁的に相互干渉して発生したキャリ
アリーク成分をキャンセルすることになり、前記キャリ
アリークは見かけ上現れないことになる。
【００１３】この相互干渉によって発生したキャリアリ
ークの成分は、搬送波の入力レベルを変化させない限り
その絶対量が直交変調器を封入したＩＣによって決定し
ているため、一度第３および第４のミキサ11，12に入力
するＤＣ値を前記の方法で調整すれば電磁的な干渉によ
るキャリアリークは直交変調器出力端子18に現れないこ
とになる。前記調整が終了した後、第１および第２のミ
キサ１，２にベースバンドＩ信号およびＱ信号を入力
し、通常の方法によって直交変調器出力のキャリアリー
クが最小となるようにベースバンドＩ，Ｑ信号のＤＣ値
を調整すれば、たとえ、利得制御回路５を制御して出力
レベルを変化させたとしても、変調波信号とキャリアリ
ークとの相対量は変わらず、変調回路出力の変調波信号
の出力レベルを制御すると同時にキャリアリーク量も制
御されてしまう前記従来の問題点は解消される。
ークの成分は、搬送波の入力レベルを変化させない限り
その絶対量が直交変調器を封入したＩＣによって決定し
ているため、一度第３および第４のミキサ11，12に入力
するＤＣ値を前記の方法で調整すれば電磁的な干渉によ
るキャリアリークは直交変調器出力端子18に現れないこ
とになる。前記調整が終了した後、第１および第２のミ
キサ１，２にベースバンドＩ信号およびＱ信号を入力
し、通常の方法によって直交変調器出力のキャリアリー
クが最小となるようにベースバンドＩ，Ｑ信号のＤＣ値
を調整すれば、たとえ、利得制御回路５を制御して出力
レベルを変化させたとしても、変調波信号とキャリアリ
ークとの相対量は変わらず、変調回路出力の変調波信号
の出力レベルを制御すると同時にキャリアリーク量も制
御されてしまう前記従来の問題点は解消される。
【００１４】このように、本実施の形態によれば、利得
制御回路の利得を制御して変調波信号の出力レベルを変
化させても、これに伴うキャリアリークの増大を防ぐこ
とができる。
制御回路の利得を制御して変調波信号の出力レベルを変
化させても、これに伴うキャリアリークの増大を防ぐこ
とができる。
【００１５】
【発明の効果】以上のように本発明によれば、電磁的干
渉によるキャリアリークを利得制御回路の後段でキャン
セル信号と加算し、直交変調回路出力でのキャリアリー
クをキャンセルするようにしたので、利得制御回路の利
得を制御して変調波信号の出力レベルを変化させても、
変調波信号とキャリアリークとの相対量は変わらないの
で前記利得制御回路の利得制御に伴うキャリアリークの
増大を防ぐことができるという有利な効果が得られる。
渉によるキャリアリークを利得制御回路の後段でキャン
セル信号と加算し、直交変調回路出力でのキャリアリー
クをキャンセルするようにしたので、利得制御回路の利
得を制御して変調波信号の出力レベルを変化させても、
変調波信号とキャリアリークとの相対量は変わらないの
で前記利得制御回路の利得制御に伴うキャリアリークの
増大を防ぐことができるという有利な効果が得られる。
【図１】本発明の利得制御回路付き直交変調器の一実施
の形態における構成を示すブロック図である。
の形態における構成を示すブロック図である。
【図２】本発明の利得制御回路付き直交変調器の一実施
の形態における原理的構成を示すブロック図である。
の形態における原理的構成を示すブロック図である。
【図３】従来の利得制御回路付き直交変調器の構成の一
例を示すブロック図である。
例を示すブロック図である。
１…第１のミキサ、 ２…第２のミキサ、 ３…第１の
加算器、 ４…90°移相器、 ５…利得制御回路、 ６
…出力アンプ、 ７…搬送波入力端子、 ８…ベースバ
ンドＩ信号入力端子、 ９…ベースバンドＱ信号入力端
子、 10…直交変調回路、 11…第３のミキサ、 12…
第４のミキサ、 13…第２の加算器、14…第３の加算
器、 15…第１の可変抵抗器、 16…第２の可変抵抗
器、 17…キャンセル搬送波信号制御回路、 18…直交
変調器出力端子。
加算器、 ４…90°移相器、 ５…利得制御回路、 ６
…出力アンプ、 ７…搬送波入力端子、 ８…ベースバ
ンドＩ信号入力端子、 ９…ベースバンドＱ信号入力端
子、 10…直交変調回路、 11…第３のミキサ、 12…
第４のミキサ、 13…第２の加算器、14…第３の加算
器、 15…第１の可変抵抗器、 16…第２の可変抵抗
器、 17…キャンセル搬送波信号制御回路、 18…直交
変調器出力端子。
Claims (1)
- 【請求項１】 直交ベースバンド信号ＩおよびＱを直交
位相関係にある搬送波とそれぞれ乗算して振幅変調した
信号を加算し変調波信号を出力する直交変調回路と、変
調波信号を利得制御する利得制御回路と、前記搬送波と
任意のＤＣ値を乗算し任意の位相と振幅を有する信号を
出力するキャンセル搬送波信号制御回路と、利得制御し
た変調波信号と前記キャンセル搬送波信号制御回路の出
力信号を加算する加算器とを備え、キャンセル搬送波信
号制御回路に入力する前記ＤＣ値を調整することによ
り、直交変調器の出力部に現れるキャリアリークを制御
することを特徴とする利得制御回路付き直交変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12044896A JP3308811B2 (ja) | 1996-05-15 | 1996-05-15 | 利得制御回路付き直交変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12044896A JP3308811B2 (ja) | 1996-05-15 | 1996-05-15 | 利得制御回路付き直交変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09307596A true JPH09307596A (ja) | 1997-11-28 |
| JP3308811B2 JP3308811B2 (ja) | 2002-07-29 |
Family
ID=14786457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12044896A Expired - Fee Related JP3308811B2 (ja) | 1996-05-15 | 1996-05-15 | 利得制御回路付き直交変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3308811B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156551A (ja) * | 1999-11-30 | 2001-06-08 | Fujitsu Ltd | 信号キャンセル方法及びその装置 |
| JP2006310972A (ja) * | 2005-04-26 | 2006-11-09 | Mitsubishi Electric Corp | 搬送波漏洩電力低減回路 |
| US7877076B2 (en) | 2004-09-29 | 2011-01-25 | Nec Corporation | Error calculation circuit for mixer |
| US7893787B2 (en) | 2005-08-19 | 2011-02-22 | Nec Corporation | DC offset cancellation circuit for modulator using 1-bit signal conversion |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4763570B2 (ja) | 2006-10-13 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 変調回路 |
-
1996
- 1996-05-15 JP JP12044896A patent/JP3308811B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156551A (ja) * | 1999-11-30 | 2001-06-08 | Fujitsu Ltd | 信号キャンセル方法及びその装置 |
| US7877076B2 (en) | 2004-09-29 | 2011-01-25 | Nec Corporation | Error calculation circuit for mixer |
| JP2006310972A (ja) * | 2005-04-26 | 2006-11-09 | Mitsubishi Electric Corp | 搬送波漏洩電力低減回路 |
| US7893787B2 (en) | 2005-08-19 | 2011-02-22 | Nec Corporation | DC offset cancellation circuit for modulator using 1-bit signal conversion |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3308811B2 (ja) | 2002-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7072421B2 (en) | IQ modulation systems and methods that use separate phase and amplitude signal paths and perform modulation within a phase locked loop | |
| US6073001A (en) | Down conversion mixer | |
| US7817970B2 (en) | Transmitting/receiving device having a polar modulator with variable predistortion | |
| KR100794983B1 (ko) | 캐리어 누설을 억제하는 방법 및 시스템 | |
| JP2003273770A (ja) | 妨害波抑圧回路、アンテナ共用器、送受信回路、及び通信装置 | |
| EP1933456B1 (en) | Method and system for mitigating a voltage standing wave ratio | |
| JP2005072031A (ja) | 高周波用半導体装置および通信用電子部品並びに無線通信システム | |
| JP4209051B2 (ja) | 制御システム | |
| JP3480492B2 (ja) | 無線受信器 | |
| EP0903846B1 (en) | Double-balanced modulator and quadri-phase shift keying device | |
| JPH08213846A (ja) | 変調波の歪み補正方法及び送信装置 | |
| US7065330B2 (en) | Transmitter | |
| JP3308811B2 (ja) | 利得制御回路付き直交変調器 | |
| US7209715B2 (en) | Power amplifying method, power amplifier, and communication apparatus | |
| US7463876B2 (en) | Communication semiconductor integrated circuit, communication electronic component and wireless communication system | |
| US20030031273A1 (en) | Quadrature gain and phase imbalance correction in a receiver | |
| US7983632B2 (en) | Feedback control loop for amplitude modulation in a polar transmitter with a translational loop | |
| CN101273533B (zh) | Edge收发机设备、系统及相关方法 | |
| JP2007104007A (ja) | 直交変調器及び直交変調器におけるベクトル補正方法 | |
| JPH08204774A (ja) | 負帰還増幅器 | |
| US8073408B2 (en) | Semiconductor integrated circuit including a mixer and wireless communication apparatus | |
| CA2298317C (en) | Microwave power amplifier | |
| JP2003125014A (ja) | 変調装置 | |
| EP3557769A1 (en) | A radio frequency transceiver | |
| JP2000124962A (ja) | ベースバンド信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |