JPH09312267A - 半導体装置の製法およびその製造装置 - Google Patents

半導体装置の製法およびその製造装置

Info

Publication number
JPH09312267A
JPH09312267A JP8128186A JP12818696A JPH09312267A JP H09312267 A JPH09312267 A JP H09312267A JP 8128186 A JP8128186 A JP 8128186A JP 12818696 A JP12818696 A JP 12818696A JP H09312267 A JPH09312267 A JP H09312267A
Authority
JP
Japan
Prior art keywords
processing
passage
substrate
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8128186A
Other languages
English (en)
Inventor
Yukio Shakuda
幸男 尺田
Haruo Tanaka
治夫 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP8128186A priority Critical patent/JPH09312267A/ja
Priority to US08/859,704 priority patent/US5940684A/en
Publication of JPH09312267A publication Critical patent/JPH09312267A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0462—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0468—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 処理温度の異なる工程や、異なる処理装置内
での処理工程を連続的に行う場合に、各処理工程間の時
間を短縮し、処理に要する工数を少なくすると共に、高
価な設備の稼働率を向上する半導体装置の製法およびそ
の製造装置を提供する。 【解決手段】 （ａ）第１の装置１内で基板に第１の処
理工程を行い、（ｂ）前記第１の装置と連通された密閉
型の通路３に前記第１の処理が行われた基板を移した後
に該通路と前記第１の装置との連通を遮断し、（ｃ）前
記通路を第２の装置２と連通した後前記基板を該第２の
装置内に移し、（ｄ）該第２の装置内で第２の処理工程
を行うことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は異なる組成や異なる
温度での半導体層を順次エピタキシャル成長したり、半
導体層をエピタキシャル成長しながら途中で熱処理をす
るなどの温度条件や処理雰囲気の異なる処理を連続的に
行う半導体装置の製法およびその製造装置に関する。
【０００２】
【従来の技術】半導体装置、とくに半導体発光素子など
では、異なる温度条件や異なる組成で半導体層を順次エ
ピタキシャル成長したり、半導体層の積層の途中で他の
熱処理などの各処理工程が連続的に行われる。たとえば
ＧａＮ系化合物半導体層を用いた青色系の半導体発光素
子はつぎのように製造される。
【０００３】まず、前処理室にサファイア基板を入れて
水素雰囲気中で１１００℃程度の前処理を行う。その
後、室温近くまで温度を下げて前処理室から有機金属化
合物気相成長（ＭＯＣＶＤ）装置に入れ替え、装置内に
反応ガスを供給してＧａＮからなるバッファ層を５００
℃程度で成長する。ついで、１０００℃以上の高温でＧ
ａＮ系化合物半導体（III族元素のＧａとＶ族元素のＮ
との化合物またはIII族元素のＧａの一部がＡｌ、Ｉｎ
など他のIII族元素と置換したものおよび／またはＶ族
元素のＮの一部がＰ、Ａｓなど他のＶ族元素と置換した
化合物からなる半導体をいう、以下同じ）からなるクラ
ッド層や活性層を順次エピタキシャル成長し、ＭＯＣＶ
Ｄ装置から取り出して熱処理用反応室に入れ、チッ素雰
囲気で７００℃程度のアニール処理を行う。
【０００４】
【発明が解決しようとする課題】前述のように、基板を
前処理室からＭＯＣＶＤ装置に入れ替える際、またはＭ
ＯＣＶＤ装置から熱処理室に入れ替える際には入れ替え
る前に一度室温近くまで温度を下げてから取り出し、処
理装置を変えた後に再び温度を上昇しなければならな
い。そのため、それぞれの工程で装置を移し替えるの
に、３０〜９０分程度の待ち時間を要する。また、同じ
ＭＯＣＶＤ装置内の処理でも、バッファ層を成長する低
温の処理工程と、発光層などをエピタキシャル成長する
高温の処理工程との間では、装置内の温度を５００℃程
度から１０００℃程度に上昇させるのに５〜１０分程度
を要し、それぞれの工程間で多くの待ち時間を必要とす
る。そのため、作業工数が多くかかると共に、高価な装
置の稼働率が低下するという問題がある。
【０００５】さらに、半導体層のエピタキシャル成長で
も、ＭＯＣＶＤ装置とＭＢＥ装置の両方で連続的に成長
しようとする場合、やはり一度成長装置から空気中に取
り出さなければならないため、室温近くの温度まで下げ
なければならないのみならず、半導体層のエピタキシャ
ル成長の途中で空気中に出すと表面が酸化し、高品質の
半導体層を成長させることができないという問題があ
る。
【０００６】一方、１つの装置でたとえばＭＯＣＶＤ装
置とＭＢＥ装置の両方を行える装置を製作する場合、両
方の設備のすべてを具備する必要があると共に、有機金
属化合物ガスに対する腐食防止などの対策をする必要が
あり、非常に高価なものになる。また、同じＭＯＣＶＤ
装置だけで行う場合でも、各工程間における温度の変化
の待ち時間による工数増を補って大量生産するため、Ｍ
ＯＣＶＤ装置を増やす場合、すべての装置を最も高温に
なる工程に耐え得ると共に使用されるあらゆる種類のガ
スに耐え得るように設計する必要があり、高価な装置を
複数台揃えることになる。
【０００７】本発明は、このような問題を解決するため
になされたもので、処理温度の異なる工程や、異なる処
理装置内での処理工程を連続的に行う場合に、各処理工
程間の時間を短縮し、処理に要する工数を少なくするこ
とができると共に、高価な設備の稼働率を向上すること
ができる半導体装置の製法およびその製造装置を提供す
ることを目的とする。
【０００８】本発明のさらに他の目的は、各プロセスに
最適な処理装置や方法を採用できるようにすると共に、
各々の処理装置はそのプロセスのみに適合した安価な処
理装置とすることにより、高特性の半導体装置が安価に
得られる半導体装置の製法およびその製造装置を提供す
ることにある。
【０００９】
【課題を解決するための手段】本発明による半導体装置
の製法は、（ａ）第１の装置内で基板に第１の処理工程
を行い、（ｂ）前記第１の装置と連通された通路に前記
第１の処理が行われた基板を移した後に該通路と前記第
１の装置との連通を遮断し、（ｃ）前記通路を第２の装
置と連通した後前記基板を該第２の装置内に移し、
（ｄ）該第２の装置内で第２の処理工程を行うことを特
徴とする。
【００１０】ここに処理装置とは、基板の前処理のため
の熱処理炉、半導体層をエピタキシャル成長するＭＯＣ
ＶＤ装置やＭＢＥ装置などの成長炉、アニールのための
熱処理炉などのウェハプロセスにおいて処理のために用
いられる装置を意味する。また、連通とは外気とは遮断
されながら相互に基板を移動できるように接続部が開放
される状態を意味する。
【００１１】前記通路を不活性ガス雰囲気または真空に
しておき、第１の処理工程が終った後に該通路を前記第
１の装置と連通することが、第１の処理工程中に第１の
処理装置内のガスが通路に流れないため好ましい。
【００１２】前記第１の処理工程および第２の処理工程
がそれぞれ半導体層のエピタキシャル成長工程であって
もよい。
【００１３】本発明の半導体製造装置は、一壁面に通路
と連通して基板を移送し得る開閉窓を有し、第１の処理
を行う第１の処理装置と、一壁面に通路と連通して基板
を移送し得る開閉窓を有し、第２の処理を行う第２の処
理装置と、前記第１および第２の処理装置と連通し得る
通路とを有するものである。
【００１４】前記第１の処理装置と第２の処理装置と
を、それぞれ異なる成長方法による半導体層のエピタキ
シャル成長装置にすることもできる。
【００１５】ここに異なる成長方法とは、ＭＯＣＶＤ
法、ＭＢＥ法、クロライド法（たとえばＧａＣｌ3 のよ
うにクロライド化してからアンモニア（ＮＨ3）と反応
させることにより成膜する方法）、スパッタ法、および
蒸着法などの成長メカニズムの異なる方法を意味する。
【００１６】前記通路が、開閉窓を有し、第１の処理装
置から移された基板を密閉状態にして第２の処理装置ま
で移動可能な密閉型の通路にすることもできる。
【００１７】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体装置の製法およびその製造装置について説明
をする。
【００１８】図１は本発明の製造装置の主要部を示すブ
ロック図である。図１において、１は第１の処理装置
で、たとえば４００〜６５０℃で半導体層を成長する低
温バッファ層の成長装置（反応炉）である。２は第２の
処理装置で、たとえば７００〜１２００℃で半導体層を
エピタキシャル成長する高温の半導体成長装置（反応
炉）である。３は通路で真空吸引ポンプおよび／または
ガス導入口を有する密閉型の通路で、真空にされまたは
処理されているウェハに対して不活性なガスで満たされ
ている。通路３の両端部はそれぞれ第１の処理装置１お
よび第２の処理装置２とバルブ４ａ、４ｂを介して接続
されている。通路３と接続される第１の処理装置１およ
び第２の処理装置２の部分には、それぞれ開閉窓１ａ、
２ａが設けられており、第１の処理装置１または第２の
処理装置２と通路３との間で処理されるウェハを移送す
るときに開閉窓１ａ、２ａをそれぞれ開いて連通し、移
送後に閉じられるようになっている。
【００１９】つぎに、この装置でＧａＮ系化合物半導体
層を積層する青色半導体レーザの製法について説明をす
る。
【００２０】まず、図示しない前処理室でサファイア基
板からなるウェハを１１００℃程度で５〜３０分程度の
熱処理を行い、第１の処理室１に搬入する。第１の処理
室１は低温バッファ層を成長する低温成長用ＭＯＣＶＤ
装置になっている。第１の処理室１に基板を搬入した
後、たとえばトリメチルガリウム（ＴＭＧ）を１〜１０
０ｃｃ／分、およびアンモニア（ＮＨ3 ）を１〜３０リ
ットル／分の流量でそれぞれ導入し、基板温度が４００
〜６００℃になるように昇温する。この時のＭＯＣＶＤ
装置内の成長圧力は、たとえば１０〜６００Ｔｏｒｒに
する。第１の処理室１内の温度およびガスを安定させて
から５〜３０分程度気相成長させることにより、ＧａＮ
を０.０１〜０.３μｍ程度成長し、低温バッファ層とす
る。
【００２１】つぎに、反応ガスを止めて数十秒間真空吸
引し、開閉窓１ａおよびバルブ４ａを開き、通路３と連
通する。通路３はあらかじめ１Ｔｏｒｒ程度の真空にさ
れており、第１の処理装置１と同程度の真空になってい
る。その後、第１処理装置１内のウェハを通路３内に移
動し、開閉窓１ａおよびバルブ４ａを閉じる。つぎに、
第２の処理装置２の開閉窓２ａおよびバルブ４ｂを開
き、通路３内のウェハを第２の処理装置２内に移動す
る。第２の処理装置２は高温でＧａＮ系化合物半導体層
を成長する高温成長用ＭＯＣＶＤ装置になっており、予
め１Ｔｏｒｒ程度の真空にされ、かつ、７００〜１２０
０℃にされている。ウェハを第２の処理装置２内に移動
後、開閉窓２ａおよびバルブ４ｂを閉じ、第２の処理装
置２内に気相成長用のガス、たとえば前述と同様のガス
であるＴＭＧを１〜１００ｃｃ／分およびＮＨ3 を１〜
３０リットル／分の流量でそれぞれ導入し、内部のガス
の均一化の時間を含めて６０分程度気相成長をする。そ
の結果、１〜４μｍ程度のＧａＮ膜が成長される。な
お、前述の第１の処理装置１と通路３および通路３と第
２の処理装置２との間の基板の移動は、各処理装置に設
けられている操作棒などにより行われる。
【００２２】本発明のように、予め第１の処理装置１お
よび第２の処理装置２を準備しておき、第２の処理装置
２は高温成長用の温度に予め昇温させておくことによ
り、第１の処理工程である低温バッファ層の成長後、第
２の処理工程である高温成長用ＭＯＣＶＤ装置での気相
成長を始めるまでの時間は、１〜３分程度で、従来の低
温から高温に上昇させるまでの待ち時間５〜１０分を大
幅に短縮させることができる。なお、第１の処理装置１
と通路３および通路３と第２の処理装置２間のウェハの
移動の際、それぞれを真空にして行ったが、前工程の雰
囲気ガスが次工程において害にならない限り、通路３に
は不活性ガスを充満しておいてそのまま前述と同様にウ
ェハを移動することができる。
【００２３】図１に示される例は、低温で成長するＧａ
Ｎからなるバッファ層と、高温で成長するＧａＮ系化合
物半導体からなる発光層などを構成する半導体層とを、
それぞれ別の装置で成長させる例が示されているが、こ
のように、反応温度が異なるだけの場合でも、基板を第
１の処理装置１から第２の処理装置２に移動するだけで
済み、処理装置の温度を変化させる時間を短縮させるこ
とができる。しかし、半導体層の成長工程以外の工程も
含めてそれぞれの処理工程に専用の処理装置を準備し、
処理されるウェハを順次各処理装置に移動して処理をす
ることもできる。
【００２４】図２は本発明の半導体装置の製法の他の方
法を行う製造装置のブロック説明図である。図２に示さ
れる例では、半導体層のエピタキシャル成長工程のみな
らず、前処理工程や、エピタキシャル成長後のアニール
のための熱処理工程もそれぞれ専用の処理室とし、それ
ぞれの間を通路で接続して各処理室と通路との間を連通
できるようにし、個々の処理工程を別々の処理室で行う
ようにしたものである。
【００２５】図２において、１１〜１６はそれぞれ第１
〜第６の処理室で、それぞれの処理室の間には、図１に
示される例と同様に、不活性ガス雰囲気または真空にさ
れた第１〜第５の通路３１〜３５がそれぞれ隣接する処
理室間にバルブ４１ａ、ｂ〜４５ａ、ｂを介して接続さ
れており、各処理室１１〜１６の開閉窓（図示されてい
ない）および各バルブを開閉してウェハを順次各処理室
と通路間で移動できるようになっている。
【００２６】第１の処理室１１は、たとえば室温でチッ
素ガス雰囲気とされたウェハの搬入室、第２の処理室１
２は、たとえばサファイア基板からなるウェハの前処理
を行うため、真空または水素ガス雰囲気で１１００℃程
度とされた前処理室、第３の処理室１３は、たとえばＧ
ａＮからなる低温バッファ層を成長するための４００〜
６５０℃程度にされた低温成長用ＭＯＣＶＤ装置であ
る。また、第４の処理装置１４は、たとえばＧａＮ系化
合物半導体からなる発光層などを構成する半導体層を積
層するための高温成長用のＭＯＣＶＤ装置で、第５の処
理室１５は、たとえばＧａＮ系化合物半導体層を積層し
た後にｐ型層を活性化するための熱処理用反応室、第６
処理室１６は、ウェハを外部に取り出すための取出室
で、室温でチッ素ガス雰囲気にされた部屋である。
【００２７】この製造装置を用いてＧａＮ系化合物半導
体層を積層した青色系の半導体発光素子を製造するに
は、まず、サファイア基板などからなるウェハを半導体
層がエピタキシャル成長される側の面を上にして第１の
処理室１１に搬入する。その後、図１で説明した例と同
様に、図示しない開閉窓およびバルブ４１ａを開いて第
１の通路３１と連通し、ウェハを第１の通路３１に移動
する。その後、第１の処理室１１側の連通を遮断し、第
２の処理室１２と連通してウェハを第２の処理室１２に
移動する。この際、第２の処理室１２は予め真空にされ
ていても前処理用の水素ガスが流されていてもよい。水
素ガスが予め流されている場合には、通路３１内のチッ
素ガスと混合するが、第２の処理装置内で水素ガスを流
すことにより数秒で水素ガスと完全に置換する。この第
２の処理装置１２は、予め１１００℃程度に昇温されて
いるため、内部のガスの置換と共に直ちに前処理がなさ
れ、５〜３０分程度で前処理が完了する。
【００２８】その後、同様の手順によりウェハが第２の
通路３２に移され、第２の処理装置１２とは遮断され
る。この際、第２の通路３２を真空にしておいて第２の
処理装置１２を真空にした後に第２の通路３２にウェハ
を移動すればガスが混入しなくて好ましいが、前の処理
装置内のガスがつぎの処理装置内に混入しても害を与え
ない場合は、前述のように、数秒程度のガスの流通によ
り完全にガス置換がなされるので、必ずしも完全に真空
にした後に行わなくても、通路３２にチッ素などの不活
性ガスを充填しておいてそのまま連通してもよい。つい
で、第２の通路３２と第３の処理室１３とを連通してウ
ェハを第３の処理室１３に移動し、第２の通路３２とは
遮断する。第３の処理室１３は予め４００〜６５０℃
で、ＴＭＧ、ＮＨ3 、およびＨ2 が前述の流量で流され
ており、直ちにＧａＮが堆積され、５〜３０分程度で
０.０１〜０.３μｍ程度の厚さに成長する。
【００２９】その後、前述と同様に第３の通路３３を経
て第４の処理室１４にウェハを移し、同様に第３の通路
３３との連通を遮断する。第４の処理室１４は８００〜
１２００℃に昇温され、前述の混合ガスが流されて１０
〜７６０Ｔｏｒｒになっているため、ウェハの周囲は直
ちに気相成長用の雰囲気温度および雰囲気ガスになり、
ドーピングガスを変更することによりｎ型やｐ型のＧａ
Ｎからなる半導体層が積層される。
【００３０】必要な半導体層を積層後、さらに同様にし
てウェハを第５の処理室１５に移し、成長後の熱処理を
行う。第５の処理装置１５は、予めチッ素ガス雰囲気で
１０〜７６０Ｔｏｒｒ、炉内温度が３００〜９００℃に
されており、直ちに熱処理が行われ、５〜６０分程度で
熱処理が終了する。
【００３１】その後、第６の処理装置１６に同様の方法
によりウェハを移動すると、第６の処理装置１６はチッ
素ガス雰囲気で室温にされているため、１０〜３０分程
度でウェハの温度が室温近くに下がり、容易にウェハを
取り出すことができる。
【００３２】この一連の処理工程のうち、後の工程の処
理が行われている間に別のウェハが前の処理室に入れら
れて同様に処理が行われ、次々と同様の処理が各工程間
の待ち時間を必要とすることなく行われる。その結果、
各工程の処理装置は温度の上げ下げなどの無駄がなく、
効率よく高い稼働率で各処理を行うことができる。
【００３３】前述の各例では、エピタキシャル成長する
半導体層としてＧａＮを成長させたが、成長時の導入ガ
スを変えたり追加することにより他の元素を混晶させた
半導体層や、ＧａＡｓ系の半導体層など他の半導体層を
積層することもできる。また、本発明によれば、各処理
装置を専用にできるため、半導体層を連続して積層する
場合でも、ＭＯＣＶＤ法とＭＢＥ法のように異なる方法
の成長法を併用することも容易にできる。
【００３４】たとえばバッファ層の成長用の低温成長装
置にＭＢＥ装置を用い、チッ素を０.１〜１０ｃｃ／分
の流量で導入して１０ＭＨｚ〜２.６ＧＨｚの高周波で
励起し、金属ガリウムのセル温度を５００〜１１００℃
にして基板（ウェハ）の温度を２００〜８００℃にする
とＧａＮからなる低温バッファ層を０.０１〜０.３μｍ
程度成長することができる。このように、ＭＢＥ装置を
使用することにより、ＭＯＣＶＤ装置の場合のＮＨ3 よ
り安価なＮ2 ガスを使用することができ、コストの低減
を図ることができる。このように、本発明では各処理室
をそれぞれ独立させて専用にしているため、成長する半
導体層に応じて最適な成長法を選択することができる。
【００３５】図３は本発明の半導体装置の製造に用いる
装置の他の例を示すブロック図である。この例は、各処
理室と通路とを予め連結しておかないで、通路を移動式
の密閉型通路としたものである。すなわち、図３におい
て、２２、２３、２４、２５はそれぞれ第２、第３、第
４、第５の処理装置で、これらの処理装置はそれぞれ開
閉窓２２ａ、２３ａ、２４ａ、２５ａを有し、その開閉
窓部で移動式密閉型通路３６のバルブ４６と接続された
り分離される構造になっている。
【００３６】移動式密閉型通路３６は前述の通路と同様
に、真空吸引装置やガス導入口を有し、処理されるウェ
ハに対して不活性なガスが充満されたり、真空にされて
おり、各処理室２２〜２５との間はバルブ４６および各
処理室の開閉窓２２ａ〜２５ａの開閉によりウェハが相
互に移動される。この例では、各処理室間のウェハの移
動をすべて１つの移動式密閉型通路３６を介して行うと
ころに特徴がある。すなわち、第２の処理室２２に接続
された移動式密閉型通路３６に第１の処理室２２から移
されたウェハは、バルブ４６を閉めた状態で移動式密閉
型通路３６を移動して第３の処理室２３に接続し、バル
ブ４６および開閉窓２３ａを開いて第３の処理室２３内
に移される。その後、バルブ４６および開閉窓２３ａが
閉められて第３の処理室２３内での処理が行われる。第
３の処理室２３内での処理が終了したら、前述と同様に
して移動式密閉型通路３６内にウェハを移動する。ウェ
ハが搬入された移動式密閉型通路３６は再度バルブ４６
が閉じられ、第４の処理装置２４のところに移動され、
開閉窓２４ａ部分に接続され、同様にして第４の処理装
置２４内にウェハが移動される。各処理装置内での処理
は、前述の例と同様に行われる。
【００３７】図３に示される例によれば、各種の処理装
置を連続的に並べる必要がなく、処理装置のレイアウト
が容易となる。
【００３８】
【発明の効果】本発明によれば、各処理工程間の温度の
上昇や下降のための待ち時間を非常に短縮することがで
きるため、作業工数を大幅に短縮することができる。さ
らに各処理装置も待ち時間を殆どなくすることができる
と共に、大量生産の場合各処理工程を並列に進めること
ができるため、装置１台当たりの生産能力が大幅に向上
し、設備の稼働率が上昇する。また、各処理に最適な方
法を採用することができるため、高品質の半導体装置を
安価に製造することができる。
【００３９】また、本発明の製造装置によれば、各処理
装置はその装置に適合した装置にすれば良いため、種々
の処理を想定した温度やガスに耐え得るようにする必要
がなく、各処理装置を安価に製造することができる。し
たがって、総体的な装置のコストが大幅に安くなる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製法に使用する製造装置
の一例のブロック図である。
【図２】本発明の半導体装置の製法に使用する製造装置
の他の例のブロック図である。
【図３】本発明の半導体装置の製法に使用する製造装置
の他の例のブロック図である。
【符号の説明】
１ 第１の処理装置 ２ 第２の処理装置 ３ 通路 ３６ 移動式密閉型通路

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）第１の装置内で基板に第１の処理
    工程を行い、（ｂ）前記第１の装置と連通された通路に
    前記第１の処理が行われた基板を移した後に該通路と前
    記第１の装置との連通を遮断し、（ｃ）前記通路を第２
    の装置と連通した後前記基板を該第２の装置内に移し、
    （ｄ）該第２の装置内で第２の処理工程を行うことを特
    徴とする半導体装置の製法。
  2. 【請求項２】 前記通路を不活性ガス雰囲気または真空
    にしておき、第１の処理工程が終わった後に該通路を前
    記第１の装置と連通する請求項１記載の半導体装置の製
    法。
  3. 【請求項３】 前記第１の処理工程および第２の処理工
    程がそれぞれ半導体層のエピタキシャル成長工程である
    請求項１または２記載の半導体装置の製法。
  4. 【請求項４】 一壁面に通路と連通して基板を移送し得
    る開閉窓を有し、第１の処理を行う第１の処理装置と、
    一壁面に通路と連通して基板を移送し得る開閉窓を有
    し、第２の処理を行う第２の処理装置と、前記第１およ
    び第２の処理装置と連通し得る通路とを有する半導体製
    造装置。
  5. 【請求項５】 前記第１の処理装置と第２の処理装置と
    が、それぞれ異なる成長方法による半導体層のエピタキ
    シャル成長装置である請求項４記載の半導体製造装置。
  6. 【請求項６】 前記通路が、開閉窓を有し、第１の処理
    装置から移された基板を密閉状態にして第２の処理装置
    まで移動可能な密閉型の通路である請求項４または５記
    載の半導体製造装置。
JP8128186A 1996-05-23 1996-05-23 半導体装置の製法およびその製造装置 Pending JPH09312267A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8128186A JPH09312267A (ja) 1996-05-23 1996-05-23 半導体装置の製法およびその製造装置
US08/859,704 US5940684A (en) 1996-05-23 1997-05-21 Method and equipment for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8128186A JPH09312267A (ja) 1996-05-23 1996-05-23 半導体装置の製法およびその製造装置

Publications (1)

Publication Number Publication Date
JPH09312267A true JPH09312267A (ja) 1997-12-02

Family

ID=14978576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8128186A Pending JPH09312267A (ja) 1996-05-23 1996-05-23 半導体装置の製法およびその製造装置

Country Status (2)

Country Link
US (1) US5940684A (ja)
JP (1) JPH09312267A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7220681B2 (en) 2004-11-01 2007-05-22 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP2010518622A (ja) * 2007-02-07 2010-05-27 マイクロリンク デバイセズ， インク． Ｈｂｔと電界効果トランジスタとの統合
JP2014506396A (ja) * 2010-12-16 2014-03-13 アプライド マテリアルズ インコーポレイテッド Ｐｖｄにより形成される窒化アルミニウム緩衝層を有する窒化ガリウムベースのｌｅｄの製造

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW420835B (en) 1997-06-16 2001-02-01 Matsushita Electric Industrial Co Ltd Semiconductor manufacture method and manufacturing device therefor
US6800172B2 (en) * 2002-02-22 2004-10-05 Micron Technology, Inc. Interfacial structure for semiconductor substrate processing chambers and substrate transfer chambers and for semiconductor substrate processing chambers and accessory attachments, and semiconductor substrate processor
US6814813B2 (en) * 2002-04-24 2004-11-09 Micron Technology, Inc. Chemical vapor deposition apparatus
US6858264B2 (en) 2002-04-24 2005-02-22 Micron Technology, Inc. Chemical vapor deposition methods
US6838114B2 (en) 2002-05-24 2005-01-04 Micron Technology, Inc. Methods for controlling gas pulsing in processes for depositing materials onto micro-device workpieces
US6821347B2 (en) * 2002-07-08 2004-11-23 Micron Technology, Inc. Apparatus and method for depositing materials onto microelectronic workpieces
US6955725B2 (en) 2002-08-15 2005-10-18 Micron Technology, Inc. Reactors with isolated gas connectors and methods for depositing materials onto micro-device workpieces
US6926775B2 (en) 2003-02-11 2005-08-09 Micron Technology, Inc. Reactors with isolated gas connectors and methods for depositing materials onto micro-device workpieces
US7422635B2 (en) * 2003-08-28 2008-09-09 Micron Technology, Inc. Methods and apparatus for processing microfeature workpieces, e.g., for depositing materials on microfeature workpieces
US7581511B2 (en) 2003-10-10 2009-09-01 Micron Technology, Inc. Apparatus and methods for manufacturing microfeatures on workpieces using plasma vapor processes
US7584942B2 (en) 2004-03-31 2009-09-08 Micron Technology, Inc. Ampoules for producing a reaction gas and systems for depositing materials onto microfeature workpieces in reaction chambers
US8133554B2 (en) 2004-05-06 2012-03-13 Micron Technology, Inc. Methods for depositing material onto microfeature workpieces in reaction chambers and systems for depositing materials onto microfeature workpieces
US7699932B2 (en) 2004-06-02 2010-04-20 Micron Technology, Inc. Reactors, systems and methods for depositing thin films onto microfeature workpieces
US20060065622A1 (en) * 2004-09-27 2006-03-30 Floyd Philip D Method and system for xenon fluoride etching with enhanced efficiency
US9057131B2 (en) * 2005-11-21 2015-06-16 Von Ardenne Gmbh Separating device for process chambers of vacuum coating installations and vacuum coating installation
US20070240631A1 (en) * 2006-04-14 2007-10-18 Applied Materials, Inc. Epitaxial growth of compound nitride semiconductor structures
US20070256635A1 (en) * 2006-05-02 2007-11-08 Applied Materials, Inc. A Delaware Corporation UV activation of NH3 for III-N deposition
EP2104948A2 (en) * 2007-02-20 2009-09-30 Qualcomm Mems Technologies, Inc. Equipment and methods for etching of mems
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
US7569488B2 (en) 2007-06-22 2009-08-04 Qualcomm Mems Technologies, Inc. Methods of making a MEMS device by monitoring a process parameter
JP2010534865A (ja) 2007-07-25 2010-11-11 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド Ｍｅｍｓ表示装置及び該ｍｅｍｓ表示装置の製造方法
US20090194026A1 (en) * 2008-01-31 2009-08-06 Burrows Brian H Processing system for fabricating compound nitride semiconductor devices
US20090194024A1 (en) * 2008-01-31 2009-08-06 Applied Materials, Inc. Cvd apparatus
US8023191B2 (en) * 2008-05-07 2011-09-20 Qualcomm Mems Technologies, Inc. Printable static interferometric images
US20110121503A1 (en) * 2009-08-05 2011-05-26 Applied Materials, Inc. Cvd apparatus
US20110081771A1 (en) * 2009-10-07 2011-04-07 Applied Materials, Inc. Multichamber split processes for led manufacturing
US8659816B2 (en) 2011-04-25 2014-02-25 Qualcomm Mems Technologies, Inc. Mechanical layer and methods of making the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170234A (ja) * 1984-02-15 1985-09-03 Semiconductor Energy Lab Co Ltd 気相反応装置および気相反応被膜作製方法
JPH0834180B2 (ja) * 1986-08-26 1996-03-29 セイコー電子工業株式会社 化合物半導体薄膜の成長方法
US5478780A (en) * 1990-03-30 1995-12-26 Siemens Aktiengesellschaft Method and apparatus for producing conductive layers or structures for VLSI circuits
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7220681B2 (en) 2004-11-01 2007-05-22 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP2010518622A (ja) * 2007-02-07 2010-05-27 マイクロリンク デバイセズ， インク． Ｈｂｔと電界効果トランジスタとの統合
US8450162B2 (en) 2007-02-07 2013-05-28 Microlink Devices, Inc. HBT and field effect transistor integration
JP2014506396A (ja) * 2010-12-16 2014-03-13 アプライド マテリアルズ インコーポレイテッド Ｐｖｄにより形成される窒化アルミニウム緩衝層を有する窒化ガリウムベースのｌｅｄの製造
KR20190055276A (ko) * 2010-12-16 2019-05-22 어플라이드 머티어리얼스, 인코포레이티드 Pvd-형성된 알루미늄 질화물 버퍼 층을 갖는 갈륨 질화물-기반 led 제조

Also Published As

Publication number Publication date
US5940684A (en) 1999-08-17

Similar Documents

Publication Publication Date Title
US5940684A (en) Method and equipment for manufacturing semiconductor device
USRE43045E1 (en) Multi-chamber MOCVD growth apparatus for high performance/high throughput
JP5035933B2 (ja) 複合窒化物半導体デバイスを製造するための処理システム
JP2010251705A (ja) 成膜装置および成膜方法
JP4727169B2 (ja) エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
WO2015144023A1 (zh) 基于lao衬底的非极性蓝光led外延片及其制备方法
US5930656A (en) Method of fabricating a compound semiconductor device
JPH07235692A (ja) 化合物半導体装置及びその形成方法
WO2007111337A1 (ja) 化合物半導体の製造方法及び化合物半導体の製造装置
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
KR101704305B1 (ko) 기상 성장 방법
JP3895410B2 (ja) Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
JP3326371B2 (ja) 化合物半導体装置の製造方法
JP2005183524A (ja) エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法
JP2004281955A (ja) 窒化物半導体の製造方法、窒化物半導体用気相成長装置、窒化物半導体ウェハ、窒化物半導体デバイス
JP2017135170A (ja) 気相成長装置及び気相成長方法
JPH0794409A (ja) Ｉｉｉ−ｖ族化合物半導体薄膜の形成方法
JP3700879B2 (ja) 有機金属気相成長装置
JPS62296510A (ja) 化合物半導体薄膜の形成方法およびそのための装置
CN119753616A (zh) 一种外延装置及外延片的制备方法
KR20110078812A (ko) 화학기상증착장치 및 이를 이용한 화학기상증착방법
JP2736417B2 (ja) 半導体素子の製法
JPH0719756B2 (ja) 化合物半導体層の形成方法
JPH0613322A (ja) ヘテロ構造の作成装置
JPH08288552A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041102