JPH09312357A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09312357A
JPH09312357A JP8125171A JP12517196A JPH09312357A JP H09312357 A JPH09312357 A JP H09312357A JP 8125171 A JP8125171 A JP 8125171A JP 12517196 A JP12517196 A JP 12517196A JP H09312357 A JPH09312357 A JP H09312357A
Authority
JP
Japan
Prior art keywords
ceramic substrate
semiconductor device
copper foil
ceramic
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8125171A
Other languages
English (en)
Inventor
Takatoshi Kobayashi
孝敏 小林
Toshifusa Yamada
敏総 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP8125171A priority Critical patent/JPH09312357A/ja
Priority to US08/858,452 priority patent/US5767576A/en
Priority to DE19721061A priority patent/DE19721061A1/de
Publication of JPH09312357A publication Critical patent/JPH09312357A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Ceramic Products (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】１枚構成のセラミックス基板上に複数の半導体
チップを並置してその相互間を接続した組立構成で、セ
ラミックス基板にクラック，割れが生じても、絶縁不良
などのダメージに進展するのを回避できるように改良す
る。 【解決手段】金属ベース板１上に半田付けしたセラミッ
クス基板（ＡｌＮ基板）４を金属ベース板１の上面に、
複数のＩＧＢＴ５を振り分け搭載してハーフブリッジ回
路を構成したモジュールにおいて、セラミックス基板を
１枚構成としてその上面を二分する領域Ａ，Ｂに半導体
チップを搭載する銅箔パターン２ｂを形成するととも
に、この領域間の境界に沿ってセラミックス板の表面に
スナップライン７を形成し、曲げ応力が加わった場合に
意図的にセラミックス基板がスナップラインに沿って割
れるようにするとともに、該スナップラインを跨いで配
置したブリッジ導体片８を介して領域Ａ，Ｂの銅箔パタ
ーンを相互接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数個組のパワー
トランジスタモジュールなどを実施対象とした半導体装
置に関する。
【０００２】
【従来の技術】まず、本発明の実施対象となる２個組の
ＩＧＢＴモジュールの従来構造を図３（ａ),（ｂ）に、
その等価回路を図３（ｃ）に示す。図において、１は銅
で作られた放熱用の金属ベース板、２は樹脂製の外囲ケ
ース、３は端子ブロックであり、これら部品を組合せて
パッケージを構成している。また、４は金属ベース板１
の上に並置して半田付けした２枚のセラミックス基板で
あり、各セラミックス基板４ごとに半導体チップとして
ＩＧＢＴ５，フライホイールダイオード６が搭載れさて
いる。ここで、セラミックス基板４はアルミナ（Al
2O3)，窒化アルミニウム（ＡｌＮ）などのセラミックス
板の表裏両面に銅箔を直接接合してなるDirectBonding
Copper 基板であり、表面側の銅箔にはＩＧＢＴ５のコ
レクタ，エミッタ，ゲートに対応したパターンが形成さ
れており、裏面側に接合した平坦な銅箔を金属ベース板
１に半田付けするようにしている。なお、図３（ｂ),
（ｃ）には各端子記号が表示されている。
【０００３】そして、この半導体装置を装置に組み込む
場合には、金属ベース板１を放熱フィンなどのヒートシ
ンクの端面に重ね合わせて載置し、ベース板１の両端に
開口したねじ穴１ａに締結ねじを通してねじ止めするよ
うにしている。
【０００４】
【発明が解決しようとする課題】ところで、図３に示し
た半導体装置の従来における組立構造では次記のような
問題点がある。 １）半導体チップを複数枚のセラミックス基板に分けて
搭載した構成では、半導体チップの数に相応した枚数の
セラミックス基板が必要であることから、部品点数が多
くなるほか、その組立工数も増大してコトスアップの要
因となる。
【０００５】２）金属ベース板に複数枚のセラミックス
基板を並置して半田付けするには、セラミックス基板の
相互間に所要の間隔を確保する必要があり、このために
製品の外形寸法が大形化する。かかる点、１枚のセラミ
ックス基板に複数の半導体チップを搭載して例えば図３
（ｃ）に示したモジュールを構成すれば、セラミックス
基板の部品点数，組立工数も少なくて済み、かつ半導体
装置の小型化も図れる。しかしながら、１枚のセラミッ
クス基板に複数の半導体チップを搭載すると、基板自身
のサイズが分割基板と比べて大きくなるために、熱的ス
トレスなどによる応力が加わった場合の反りも大きくな
ってクラック，割れが生じ易くなる。特に伝熱性，放熱
性に優れた特性を示す窒化アルミニウム基板は、アルミ
ナ基板と比べて靱性が低く、熱的ストレス，あるいはヒ
ートシンクへのねじ締結などに伴って曲げ応力が加わる
と簡単にクラック，割れが発生することから、そのサイ
ズ，使用用途が限定されているのが現状である。
【０００６】なお、半導体装置の使用状態で半導体チッ
プを搭載したパターン領域の下面でセラミックス基板に
クラック，割れが生じると、充電部と金属ベース板側の
非充電部間の絶縁耐力が低下して地絡などのダメージに
進展するおそれがある。かかる点について、発明者等は
セラミックス基板の曲げ強度を調べるために、半導体装
置の金属ベース板の下面と放熱フィンを模擬した定盤と
の間に線径 0.5mm程度のピアノ線を挟み込み、この状態
でパッケージをねじ締結して曲げ荷重を加えてセラミッ
クス基板のクラック, 割れ発生，およびその発生箇所を
調べるピアノ線締付試験を行ったところ、このテスト結
果から窒化アルミニウム基板は不特定な箇所でクラッ
ク, 割れが発生して絶縁不良となることが多く、このこ
とが製品の信頼性を低下させる大きな原因となってい
る。
【０００７】本発明は上記の点にかんがみなされたもの
であり、その目的は前記課題を解決し、１枚構成のセラ
ミックス基板上に複数の半導体チップを搭載してその相
互間を接続した組立構成で、セラミックス基板にクラッ
ク，割れが生じても、絶縁不良などのダメージに進展す
るのを回避できるように改良した半導体装置、特にその
半導体装置に採用するセラミックス基板の構造を提供す
ることにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、１枚のセラミックス基板に複数の
半導体チップを搭載するするものとして、該セラミック
ス基板を半導体チップの配列に合わせて複数の領域に区
分し、かつ各領域に半導体チップに対応した銅箔のパタ
ーンを形成するとともに、その領域相互間の境界に沿っ
てセラミックス板の表面にスナップラインをスクライブ
加工しておく。
【０００９】かかる構成により、セラミックス基板に曲
げ応力が加わった場合には、基板の不特定な箇所にクラ
ック，割れが生じことなく、応力が集中する前記スナッ
プラインに沿った特定箇所にクラック，割れが生じるよ
うにする。したがって、スナップラインを半導体チップ
を搭載するパターン領域から外れた境界線に沿って形成
しておくことにより、この部分に割れが生じても基板の
絶縁性には問題がなく、絶縁不良などのダメージに進展
することがない。これにより、１枚の窒化アルミニウム
基板に複数の半導体チップを搭載して組立構成した半導
体装置の信頼性が向上する。しかも、半導体装置に組み
込むセラミックス基板を１枚構成とすることで、セラミ
ックス基板を半導体チップごとに分割した従来構成のも
のと比べて部品点数，組立工数が少なくて済む。
【００１０】また、前記構成におけるスナップライン
は、セラミックス板の表，裏面のいずれか一方，もしく
は裏表両面に形成することができ、かつそのスナップラ
インの溝深さ，溝幅は、発明者等が行った実験結果か
ら、セラミックス板の板厚をｔとして、スナップライン
の溝深さを0.2 〜 0.3ｔ, 溝幅を0.1 〜 0.3ｔの範囲に
設定するよがよい。
【００１１】一方、前記のように曲げ応力が加わった場
合に、セラミックス基板が特定したスナップラインに沿
って割れるのを阻害せず、かつセラミックス基板が割れ
た後でも、半導体チップを搭載した各領域の銅箔パター
ンと金属ベース板側の非充電部との間の絶縁耐圧を確保
するために、本発明よれば、銅箔パターンの間を次記の
ようにして相互接続するものとする。
【００１２】１）セラミックス基板上に形成した銅箔パ
ターンの間を、スナップラインの上を跨いで両端を銅箔
パターンに半田付けしたブリッジ導体片を介して相互接
続する。 ２）セラミックス基板上に形成した銅箔パターンに、ス
ナップラインの上を跨いで各半導体チップに対応した銅
箔パターンの間に連なる湾曲状のジャンパー部を形成す
る。
【００１３】３）セラミックス基板上に形成した銅箔パ
ターンに、スナップラインを横切って各半導体チップに
対応した銅箔パターンの間に連なる接続パターン部を形
成するとともに、該接続パターン部をセラミックス板か
ら浮かすように両者間を非接合とする。 上記１）〜３）項の構成により、セラミックス基板に曲
げ応力が加わると、スナップラインを跨ぐブリッジ導体
片，ジャンパー部などの干渉なしに、セラミックス基板
がスナップラインに沿った特定箇所で確実に割れるよう
になるほか、基板が割れた後の状態でも、半導体チップ
を搭載した充電側の銅箔パターンと金属ベース板に半田
接合された非充電側との間には十分な絶縁沿面距離が確
保されるので、絶縁不良のダメージを防ぐことができ
る。
【００１４】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。なお、実施例の図中で図３に対応する
同一部材には同じ符号が付してある。まず、図１（ａ),
（ｂ）において、金属ベース板（銅板）１の上には１枚
構成のセラミックス基板４が半田付けされており、この
セラミックス基板４の上には左右に振り分けて２組のＩ
ＧＢＴ５，フライホイールダイオード６を搭載し、その
相互間をセラミックス基板上で接続して図３（ｃ）に示
した２個組のハーフブリッジ回路を構築している。
【００１５】ここで、セラミックス基板４は、図１
（ｂ）で示すように、アルミナ（Al2O3)，窒化アルミニ
ウム（ＡｌＮ）などのセラミックス板４ａの表裏両面に
銅箔を直接接合したDirect Bonding Copper 基板であ
り、セラミックス基板４の表面側には、図１（ａ）のよ
うに基板の面域を左右に二分する領域Ａ，Ｂに区分した
上で、各領域ごとに各ＩＧＢＴ５のコレクタ（Ｃ1,Ｃ
2)，エミッタ（Ｅ1,Ｅ2)，ゲート（Ｇ1,Ｇ2)に対応する
銅箔パターン４ｂが形成され、裏面側に接合した銅箔４
ｂを介して金属ベース板１に半田付けされている。
【００１６】さらに、前記のセラミックス基板４に対し
て、領域Ａ，Ｂ間の境界線に沿ってセラミックス板４ａ
の表面には断面Ｖ字形溝のスナップライン７がスクライ
ブ加工されている。また、スナップライン７は、図１
（ｂ）のようにセラミックス板４ａの上面側に形成する
ほか、基板の裏面側、または図２（ｃ）で表すように表
裏両面に形成して実施することもできる。
【００１７】このスナップライン７の役目は、半導体装
置のパッケージの放熱フィンの間をねじ締結するとき、
あるいは実使用時のヒートサイクルに伴う熱的ストレス
などにより、セラミックス基板４に応力が加わった場合
に、パターン領域間の境界に沿って設定しておいた前記
スナップライン７に沿ってクラック，割れが生じ、セラ
ミックス基板が不特定箇所で割れて絶縁不良を引き起こ
すのを回避するためのものである。なお、このスナップ
ライン７の溝深さ，溝幅は、発明者等が行った実験結果
を基に、セラミックス板４ａの板厚をｔ（例えば0.635
mm) として、溝深さａを0.2 〜 0.3ｔ, 溝幅ｂを0.1 〜
0.3ｔの範囲に設定するのがよい。
【００１８】また、本発明によれば、セラミックス基板
４がスナップライン７に沿って割れた後の状態でも、前
記領域Ａ，Ｂに形成した銅箔パターン４ｂ、具体的には
図１のＡ領域に形成した銅箔パターン（Ｅ1)とＢ領域に
形成した銅箔パターン（Ｃ2)との間の電気的な接続状態
を確保し、かつ充電部と金属ベース板側の非充電部との
間の絶縁劣化を防ぐために、次記のような手段を講じて
いる。
【００１９】すなわち、図１では、スナップライン７の
上を跨いで前記の銅箔パターンＥ1とＣ2 の間を接続す
るように、独立部品として湾曲成形したブリッジ導体片
８を設けたその両端を銅箔パターンに半田付けしてい
る。一方、図２（ａ）の実施例では、前記の銅箔パター
ンＥ1 とＣ2 の間を連ねてスナップライン７の上を跨ぐ
ように湾曲状のジャンパー部４ｄが形成されている。な
お、このジャンパー部４ｄは銅箔パターン４ｂを形成す
る際に同時形成しておく。
【００２０】さらに、図２（ｂ）の実施例では、銅箔パ
ターンＥ1 とＣ2 の間を連ねてスナップライン７を跨ぐ
ように形成した接続パターン部４ｅを、セラミックス板
４ａへ接合せずに板面から浮かすようにしている。この
ようにスナップライン７を跨いで、基板と非接合のパタ
ーン相互接続部を形成しておくことにより、セラミック
ス基板４は、曲げ応力が加わった際に予定通りスナップ
ライン７に沿って割れるとともに、セラミックス基板４
が割れた後の状態でも、充電側の銅箔パターン４ｂと金
属ベース板１に半田付けされた非充電側の銅箔４ｃとの
間に十分な沿面絶縁距離を保って絶縁耐力の低下を防ぐ
ことができる。
【００２１】なお、図示実施例のパワーモジュールで
は、セラミックス基板４の領域Ａ，ＢにそれぞれＩＧＢ
Ｔ５，フライホイールダイオード６を１組ずつ搭載して
図３（ｃ）で示すハーフブリッジ回路を構成する２個組
の例を示したが、これに限定されるものではなく、例え
ば４個組，６個組のパワーモジュールにも同様に実施適
用できることは勿論である。
【００２２】
【発明の効果】以上述べたように、本発明の構成によれ
ば、１枚構成のセラミックス基板に複数の半導体チップ
を搭載して基板の部品点数，組立工数の削減化，並びに
小型化を図りつつ、半導体装置の組立時，放熱フィンへ
の取付けの際に加わる曲げ荷重，熱的ストレスなどがセ
ラミックス基板に加わった際には、あらかじめ半導体チ
ップを搭載する銅箔パターンの領域外に設定したスナッ
プラインに沿って意図的にクラック，割れが生じるよう
にしたので、セラミックス基板が不特定箇所から割れて
絶縁不良を来すことを防ぐことができる。また、これに
より放熱性に優れているが靱性に劣る窒化アルミニウム
基板の適用性の拡大化と併せて、当該セラミックス基板
を採用した半導体装置の信頼性向上が図れる。
【図面の簡単な説明】
【図１】本発明の実施例の組立構造図であり、（ａ）は
金属ベース板上にセラミックス基板，半導体チップを搭
載した状態での平面図、（ｂ）は（ａ）の要部拡大断面
図
【図２】図１（ｂ）に対応する別な実施例を示す図であ
り、（ａ）〜（ｃ）はそれぞれ異なる実施例のセラミッ
クス基板の要部拡大断面図
【図３】本発明の実施対象となる半導体装置の従来構成
図であり、（ａ）は分解斜視図、（ｂ）は組立状態の外
観斜視図、（ｃ）は等価回路図
【符号の説明】
１ 金属ベース板 １ａ ねじ穴 ２ 外囲樹脂ケース ３ 端子ブロック ４ セラミックス基板 ４ａ セラミックス板 ４ｂ 銅箔パターン ４ｃ 裏面側の銅箔 ４ｄ ジャンパー部 ４ｅ 接続パターン部 ５ ＩＧＢＴ（半導体チップ） ７ スナップライン ８ ブリッジ導体片

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】外囲樹脂ケースと組合せてパッケージを構
    成する金属ベース板上にセラミックス板の表裏両面に銅
    箔を接合したセラミックス基板を半田接合するととも
    に、該セラミックス基板の上面に複数の半導体チップを
    搭載してその半導体チップの間を相互接続した半導体装
    置において、１枚のセラミックス基板を半導体チップの
    配列に合わせて複数の領域に区分し、かつ各領域に半導
    体チップに対応した銅箔のパターンを形成するととも
    に、領域相互間の境界に沿ってセラミックス板の表面に
    スナップラインを形成したことを特徴とする半導体装
    置。
  2. 【請求項２】請求項１記載の半導体装置において、スナ
    ップラインをセラミックス板の表，裏面のいずれか一
    方，もしくは裏表両面に形成したことを特徴とする半導
    体装置。
  3. 【請求項３】請求項１または２記載の半導体装置におい
    て、セラミックス板の板厚をｔとして、スナップライン
    の溝深さを0.2 〜 0.3ｔ, 溝幅を0.1 〜 0.3ｔの範囲に
    設定したことを特徴とする半導体装置。
  4. 【請求項４】請求項１記載の半導体装置において、セラ
    ミックス基板の基板材料が窒化アルミニウムであること
    を特徴とする半導体装置。
  5. 【請求項５】請求項１記載の半導体装置において、セラ
    ミックス基板上に形成した銅箔パターンの間を、スナッ
    プラインの上を跨いで両端を銅箔パターンに半田付けし
    たブリッジ導体片を介して相互接続したことを特徴とす
    る半導体装置。
  6. 【請求項６】請求項１記載の半導体装置において、セラ
    ミックス基板上に形成した銅箔パターンに、スナップラ
    インの上を跨いで各半導体チップに対応した銅箔パター
    ンの間に連なる湾曲状のジャンパー部を形成したことを
    特徴とする半導体装置。
  7. 【請求項７】請求項１記載の半導体装置において、セラ
    ミックス基板上に形成した銅箔パターンに、スナップラ
    インを横切って各半導体チップに対応した銅箔パターン
    の間に連なる接続パターン部を形成するとともに、該接
    続パターン部とセラミックス板との間を非接合としてセ
    ラミックス板の板面から浮かしたことを特徴とする半導
    体装置。
JP8125171A 1996-05-21 1996-05-21 半導体装置 Pending JPH09312357A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8125171A JPH09312357A (ja) 1996-05-21 1996-05-21 半導体装置
US08/858,452 US5767576A (en) 1996-05-21 1997-05-19 Semiconductor module with snap line
DE19721061A DE19721061A1 (de) 1996-05-21 1997-05-20 Halbleitermodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8125171A JPH09312357A (ja) 1996-05-21 1996-05-21 半導体装置

Publications (1)

Publication Number Publication Date
JPH09312357A true JPH09312357A (ja) 1997-12-02

Family

ID=14903652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8125171A Pending JPH09312357A (ja) 1996-05-21 1996-05-21 半導体装置

Country Status (3)

Country Link
US (1) US5767576A (ja)
JP (1) JPH09312357A (ja)
DE (1) DE19721061A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011113672A (ja) * 2009-11-24 2011-06-09 Toshiba Lighting & Technology Corp 発光装置及びこれを備えた照明器具
JP2012222115A (ja) * 2011-04-07 2012-11-12 Mitsubishi Electric Corp パワーモジュール及びパワーモジュールの冷却器への固定方法
CN110651535A (zh) * 2017-06-27 2020-01-03 三菱综合材料株式会社 陶瓷-金属层接合体的制造方法、陶瓷电路基板的制造方法及接合金属板的陶瓷母材板

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404045B1 (en) * 1996-02-01 2002-06-11 International Rectifier Corporation IGBT and free-wheeling diode combination
DE19843309A1 (de) 1998-09-22 2000-03-23 Asea Brown Boveri Kurzschlussfestes IGBT Modul
JP4089143B2 (ja) * 2000-08-30 2008-05-28 三菱電機株式会社 電力用半導体装置
JP4756200B2 (ja) * 2000-09-04 2011-08-24 Ｄｏｗａメタルテック株式会社 金属セラミックス回路基板
JP2003060157A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp パワーモジュール
CN100364088C (zh) * 2002-01-31 2008-01-23 迈克纳斯公司 可编程电子处理器件的装置
US6991961B2 (en) * 2003-06-18 2006-01-31 Medtronic, Inc. Method of forming a high-voltage/high-power die package
DE10329102A1 (de) * 2003-06-27 2005-01-27 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleitermodul
DE10333315B4 (de) * 2003-07-22 2007-09-27 Infineon Technologies Ag Leistungshalbleitermodul
DE10352671A1 (de) * 2003-11-11 2005-06-23 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungsmodul
DE102004031623B4 (de) * 2004-06-30 2007-12-13 Infineon Technologies Ag Leistungs-Halbleitermodul mit federndem Anschlusskontakt
DE102004035746B4 (de) * 2004-07-23 2009-04-16 Infineon Technologies Ag Leistungshalbleitermodul
JP4690861B2 (ja) 2005-11-04 2011-06-01 新光電気工業株式会社 半導体モジュール及び半導体モジュール用放熱板
US7880283B2 (en) * 2006-04-25 2011-02-01 International Rectifier Corporation High reliability power module
JP4506848B2 (ja) 2008-02-08 2010-07-21 株式会社デンソー 半導体モジュール
JP5391767B2 (ja) 2008-05-30 2014-01-15 東芝ライテック株式会社 発光装置及び照明器具
JP5077693B2 (ja) * 2008-08-28 2012-11-21 東芝ライテック株式会社 照明器具
CN101709857B (zh) 2008-09-16 2012-01-25 东芝照明技术株式会社 光源单元以及使用此光源单元的照明器具
JP2010129227A (ja) * 2008-11-25 2010-06-10 Toshiba Lighting & Technology Corp 埋込形照明装置
EP2302298A1 (en) * 2009-09-25 2011-03-30 Toshiba Lighting & Technology Corporation Lighting apparatus
JP5512377B2 (ja) * 2010-04-28 2014-06-04 本田技研工業株式会社 回路基板
CN102820277B (zh) * 2012-08-22 2015-08-26 中国科学院电工研究所 一种igbt模块的覆铜陶瓷基板结构
CN103954804B (zh) * 2014-04-10 2016-08-24 中国科学院电工研究所 一种功率半导体芯片测试用覆铜陶瓷基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3440925A1 (de) * 1984-11-09 1986-05-15 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul
JP2656416B2 (ja) * 1991-12-16 1997-09-24 三菱電機株式会社 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011113672A (ja) * 2009-11-24 2011-06-09 Toshiba Lighting & Technology Corp 発光装置及びこれを備えた照明器具
JP2012222115A (ja) * 2011-04-07 2012-11-12 Mitsubishi Electric Corp パワーモジュール及びパワーモジュールの冷却器への固定方法
CN110651535A (zh) * 2017-06-27 2020-01-03 三菱综合材料株式会社 陶瓷-金属层接合体的制造方法、陶瓷电路基板的制造方法及接合金属板的陶瓷母材板

Also Published As

Publication number Publication date
DE19721061A1 (de) 1997-11-27
US5767576A (en) 1998-06-16

Similar Documents

Publication Publication Date Title
JPH09312357A (ja) 半導体装置
US7910952B2 (en) Power semiconductor arrangement
US12041755B2 (en) Power semiconductor module arrangement and method for producing a power semiconductor module arrangement
KR102511000B1 (ko) 반도체 패키지용 클립 구조체 및 이를 포함하는 반도체 패키지
KR102196397B1 (ko) 메탈포스트, 이를 포함하는 반도체 패키지 및 반도체 패키지 제조방법
JPH0476212B2 (ja)
JPH0712069B2 (ja) 電子部品パッケージ
US20150130042A1 (en) Semiconductor module with radiation fins
JP3881502B2 (ja) 電力用半導体モジュール
US20230395556A1 (en) Packaged structure, electric power control system, and manufacturing method
CN215869372U (zh) 功率半导体散热封装结构与电子装置
WO2007040690A1 (en) Rf power transistor package
US7310224B2 (en) Electronic apparatus with thermal module
CN211182196U (zh) 引线框架、半导体器件以及电路装置
CN110957277B (zh) 一种逆变器电力系统及其制造方法
EP4050650A1 (en) Power semiconductor module arrangement
JP5145168B2 (ja) 半導体装置
US20250253212A1 (en) Semiconductor package having an electrical contact member for down-connecting a contact pad with a substrate
US11984432B2 (en) Semiconductor chip stack module and method of fabricating the same
CN110931448A (zh) 引线框架、半导体器件以及电路装置
KR102787134B1 (ko) 반도체 패키지 및 이를 이용한 인버터, 컨버터 또는 obc
KR20210001495A (ko) 반도체 패키지
JP3714808B2 (ja) 半導体装置
CN119890186A (zh) 具有带有引线末端检查特征的大的拐角引线的封装体载体
CN119028924A (zh) 一种高效散热性能的包括独立的封装器件的功率模块及制备方法