JPH09319725A

JPH09319725A - Ｅｐｒｏｍマイコン

Info

Publication number: JPH09319725A
Application number: JP9066727A
Authority: JP
Inventors: Takumi Sasaki; 匠佐々木
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp
Current assignee: Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 1996-03-28
Filing date: 1997-03-19
Publication date: 1997-12-12

Abstract

(57)【要約】【課題】ＯＴＰマイコンに内蔵のＥＰＲＯＭのプログ
ラム格納領域を最大限に有効活用し、応用基板に実装後
もデータの書込み可能な利用価値及びシステム開発効率
を向上可能なＥＰＲＯＭマイコンの提供。【解決手段】プログラムメモリとしてプログラムが一
度だけ書き込み可能なＥＰＲＯＭを内蔵し、プログラム
メモリ内のプログラム格納領域の未使用領域に少なくと
も１つのプログラムを書き込み、複数のプログラム開始
アドレスを格納して選択信号に基づいてこれらのアドレ
スを選択し該当するプログラムを実行する、また応用基
板上に実装した後でもデータの再書き込み可能なＥＰＲ
ＯＭマイコン。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＲＯＭ（Mask R
ead Only Memory ）マイコンのプログラム開発をサポー
トするＥＰＲＯＭ（Erasable and Programmable ROM ）
マイコンに関する。

【０００２】

【従来の技術】ＥＰＲＯＭは、紫外線を照射することに
より、一度書き込まれた全情報を消去でき、かつ電気的
に再度書き込みもできる不揮発性メモリである。このＥ
ＰＲＯＭを内蔵するマイコン（以下、「ＥＰＲＯＭマイ
コン」と記す。）のうち、紫外線消去用の窓無しプラス
チックパッケージ（窓付きに比べて安価なパッケージ）
内に封止され、ＰＲＯＭライタ等により実行可能なプロ
グラムを一度だけ書き込み可能なものがＯＴＰ（One Ti
me Program）マイコンとして現在商品化されている。

【０００３】プログラム内蔵マイコンにおける前記ＯＴ
Ｐマイコンの役割としては、同一の周辺機能を有し、か
つ、プログラムメモリサイズが同等かそれ以下の容量を
持つＭＲＯＭを内蔵するＭＲＯＭ内蔵マイコン（以下、
「ＭＲＯＭマイコン」と記す。）に格納するプログラム
の開発をサポートすることが挙げられる。

【０００４】ところが、前記ＯＴＰマイコンは、ＭＲＯ
Ｍマイコンに比べ開発コストや製品単価が高く、また、
製品の出荷数も少ない。そのため、従来のＯＴＰマイコ
ンは、その派生品群において最も容量の大きいサイズの
プログラムメモリを持ち、前記メモリサイズと同等かそ
れ以下のプログラムメモリを持つＭＲＯＭマイコンをサ
ポートしている。

【０００５】図１４及び図１５は、ＭＲＯＭマイコンと
それをサポートするＥＰＲＯＭマイコンのプログラム格
納領域の一例である。

【０００６】この派生品群においては、３２Ｋバイトの
プログラム格納領域を有するＯＴＰマイコンは、図１４
（ａ）に示す３２Ｋバイトのプログラム格納領域を有す
るＭＲＯＭマイコン、図１４（ｂ）に示す２４Ｋバイト
のＭＲＯＭマイコン、図１５（ｃ）に示す１６Ｋバイト
のＭＲＯＭマイコン、図１５（ｄ）に示す１２Ｋバイト
のＭＲＯＭマイコンの開発をそれぞれサポートしてい
る。

【０００７】図１４及び図１５から明らかなように、図
１４（ａ）に示す３２ＫバイトのＭＲＯＭマイコンに３
２ＫバイトのＯＴＰマイコンを使用したときには、プロ
グラム格納領域に未使用領域は発生していないが、図１
４（ｂ）に示す２４ＫバイトのＭＲＯＭマイコンでは８
Ｋバイトの未使用領域が、図１５（ｃ）に示す１６Ｋバ
イトのＭＲＯＭマイコンでは１６Ｋバイトの未使用領域
が、図１５（ｄ）に示す１２ＫバイトのＭＲＯＭマイコ
ンでは２０Ｋバイトの未使用領域がそれぞれ発生してい
ることがわかる。

【０００８】

【発明が解決しようとする課題】しかしながら、小容量
のプログラムを開発するユーザーが、大容量のプログラ
ム格納領域を持つＯＴＰマイコンを使用して開発を行っ
た場合、上述したように、ＯＴＰマイコンのプログラム
格納領域には多大かつ無駄な未使用領域が発生してしま
うために以下のような不具合が生じていた。

【０００９】従来のＯＴＰマイコンでは、実行可能なプ
ログラムの書き込みは一度しかできない。なぜならば、
格納アドレスを変えて異なるプログラム格納領域にプロ
グラムを書き込むことは理論上は可能であるが、実際に
は、プログラム開始アドレスは予め決定されているか、
またはプログラム開始アドレスの設定が一度しかできな
いために、プログラム開始アドレスではない先頭アドレ
スを持つプログラムを実行させることは非常に困難だか
らである。

【００１０】従って、ＯＴＰマイコンに書き込んだプロ
グラムにエラーが有った場合には、プログラム格納領域
内に未使用領域を残したまま放棄しなければならず、開
発コストの増大を招くことになる。

【００１１】このため、予めプログラム作成時に本来目
的とする内容と異なる別のプログラムを開発し、プログ
ラムの先頭に格納しておく方法が提案されているが、こ
の方法では、ユーザーは余分なプログラムの作成及びそ
の検証をする必要があるので、ユーザーの負担が増すと
共に、開発するプログラム全体の信頼性を低下させる原
因となってしまう。

【００１２】一方、マイコン供給者がＭＲＯＭマイコン
のメモリサイズに合わせたバリエーションをラインナッ
プすることで対処する方法も可能ではあるが、従来技術
で述べたように、ＯＴＰマイコン自体の使用数量は多く
なく、各メモリサイズに対応するＯＴＰマイコンをライ
ンナップすることは多大な開発労力を伴うと共に、新し
いマイコン製品の開発を遅延させることになる。

【００１３】また、一般に、ＥＰＲＯＭ内蔵マイコン内
のＥＰＲＯＭ回路へのデータの書き込みおよび照合は、
書き込み装置を用いて実行される。

【００１４】図１６は、従来のＥＰＲＯＭ内蔵マイコン
１０００へのデータの書き込みを説明する図である。図
１６に示すように、従来のＥＰＲＯＭ内蔵マイコン１６
０へのデータの書き込みは、外部の書き込み装置１６６
の制御のもとで、必要とされるビット数分のデータを、
データ入出力端子１６２および入出力データバス１６５
を介してパラレルにＥＰＲＯＭ内蔵マイコン１６０側へ
送信し、ＥＰＲＯＭ内蔵マイコン１６０内のＥＰＲＯＭ
１６４内へこのデータをパラレルに書き込む。その後、
書き込み時に使用された入出力データバス１６５（即
ち、双方向データバス）を介して、ＥＰＲＯＭ回路１６
４から外部の書き込み装置１６６へ、データをパラレル
に（パラレルデータとして）出力し、書き込んだデータ
とＥＰＲＯＭ１６４内に書き込まれて読み出されたデー
タとの照合を行い、書き込みデータの評価を行ってい
た。

【００１５】しかしながら、従来のＥＰＲＯＭ内蔵マイ
コン１６０では、外部の書き込み装置１６６を用いて、
パラレルのアドレス入力端子１６１およびデータ入出力
端子１６２を介してＥＰＲＯＭ回路１６４に対するデー
タの書き込みの照合を実行していた。そして、ＥＰＲＯ
Ｍ内蔵マイコン１６０を応用基板（図示せず）上へ実装
した後では、これらのアドレス入力端子１６１およびデ
ータ入出力端子１６２は、ＥＰＲＯＭ内蔵マイコン１６
０へデータの書き込み時に使用された際の入出力ポート
とは別の入出力あるいは制御動作用のポートとして使用
されるので、また、この入出力ポートは他の回路と接続
されている場合があるので応用基板上にＥＰＲＯＭ内蔵
マイコン１６０を実装したまま、アドレス入力端子１６
１およびデータ入出力端子１６２を介してデータをＥＰ
ＲＯＭ１６４へ転送することはできない。従って、応用
基板へこのＥＰＲＯＭ内蔵マイコン１６０を実装する以
前に、外部の書き込み装置１６６を用いて書き込みデー
タの照合を行わなければならないという課題があった。

【００１６】あるいは、応用基板へＥＰＲＯＭ内蔵マイ
コン１６０を実装した後に、外部の書き込み装置１６６
を用いて書き込みデータの照合を実施する場合、ＥＰＲ
ＯＭ内蔵マイコン１６０を応用基板から取り外した後
に、書き込みデータの照合を実施しなければならず、こ
の場合取り外しおよびデータ書き込みに多大な時間と工
数を必要とするという課題があった。

【００１７】さらに、外部の書き込み装置１６６により
ＥＰＲＯＭ内蔵マイコン１６０へのデータの書き込みお
よびデータの照合が完了後、このＥＰＲＯＭ内蔵マイコ
ン１６０を応用基板上へ実装する場合、半田等を用いて
実装するので高熱が発生し、この高熱等のストレスのた
め、ＥＰＲＯＭ内蔵マイコン１６０の信頼性を低下させ
ることがあった。

【００１８】さらに、従来のＥＰＲＯＭ内蔵マイコン１
６０では、内蔵したＥＰＲＯＭ回路１６４に対するデー
タの書き込みは一度しか出来なかった為、応用基板へＥ
ＰＲＯＭ内蔵マイコンを実装する以前にデータの書き込
み処理が行われていた。その結果、一度書き込まれたデ
ータが間違っていた場合、正しいデータを再度書き込む
ことは出来ず破棄されており、特に、ＥＰＲＯＭ内蔵マ
イコンを応用基板へ実装した後にデータの書き込みを行
うことはなかった。

【００１９】そこで、本発明は、従来のＥＰＲＯＭ内蔵
マイコンの有する課題に鑑みてなされたものであり、そ
の目的とするところは、ＯＴＰマイコンの未使用領域を
第２のプログラム領域として使用することにより、ＯＴ
Ｐマイコンが内蔵するＥＰＲＯＭのプログラム格納領域
を最大限有効に活用し、それにより、ＯＴＰマイコンの
利用価値及びユーザーにおける開発効率を向上させ、さ
らに、ＭＲＯＭマイコンの各メモリサイズに合わせたＯ
ＴＰマイコンのラインナップの要求を満たすことができ
るＥＰＲＯＭマイコンを提供することにある。

【００２０】また、ＥＰＲＯＭ内蔵マイコンを応用基板
に実装後においても、ＥＰＲＯＭ内蔵マイコンに対する
データの書き込みおよび照合を行うことができ、ユーザ
のシステム開発効率およびシステム開発コストの削減を
図ることの可能なＥＰＲＯＭ内蔵マイコンを提供するこ
とにある。

【００２１】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、プログラムメモリとしてＥ
ＰＲＯＭを内蔵するＥＰＲＯＭ内蔵マイコン（ＥＰＲＯ
Ｍマイコン）であって、プログラムの書き込みを一度だ
け行うことができるＯＴＰマイコンとして使用されるＥ
ＰＲＯＭマイコンにおいて、前記プログラムメモリのプ
ログラム格納領域に未使用領域が発生した場合には、前
記未使用領域に少なくとも１つのプログラムを書き込
み、実行することを特徴とする。

【００２２】従って、上記請求項１記載の発明の構成に
よれば、プログラムメモリの未使用領域にプログラムを
書き込み、実行することができるので、プログラムメモ
リのプログラム格納領域を最大限有効に利用することが
できる。

【００２３】請求項２記載の発明は、プログラムメモリ
としてＥＰＲＯＭを内蔵するＥＰＲＯＭマイコンであっ
て、プログラムの書き込みを一度だけ行うことができる
ＯＴＰマイコンとして使用されるＥＰＲＯＭマイコンに
おいて、複数のプログラム開始アドレスを格納する領域
を備えたプログラム開始アドレスメモリと、前記プログ
ラム開始アドレスメモリに格納された複数のプログラム
開始アドレスのうち所望のプログラム開始アドレスを選
択するための選択信号を生成する選択信号生成回路とを
有し、前記プログラムメモリのプログラム格納領域に未
使用領域が発生した場合には、前記未使用領域に少なく
とも１つのプログラムを書き込み、前記書き込まれたプ
ログラムのプログラム開始アドレスを前記プログラム開
始アドレスメモリに格納し、前記選択信号生成回路の生
成する選択信号により前記プログラム開始アドレスを選
択し、前記書き込まれたプログラムを実行することを特
徴とする。

【００２４】従って、上記請求項２記載の発明の構成に
よれば、上述した選択信号生成回路の生成する選択信号
により、プログラム開始アドレスメモリに格納されたプ
ログラム開始アドレスを選択し、プログラムメモリの未
使用領域に格納されたプログラムを実行することができ
るので、プログラムメモリのプログラム格納領域を最大
限有効に利用することができる。

【００２５】請求項３記載の発明は、プログラムメモリ
としてＥＰＲＯＭを内蔵するＥＰＲＯＭマイコンであっ
て、プログラムの書き込みを一度だけ行うことができる
ＯＴＰマイコンとして使用されるＥＰＲＯＭマイコンに
おいて、プログラム開始アドレスを格納するデータ格納
領域が複数個のブロックに分割され、一のブロックにプ
ログラム開始アドレスが書き込まれるごとに既にプログ
ラム開始アドレスが書き込まれている他のブロックを無
効とし、前記一のブロックに書き込まれたプログラム開
始アドレスを有効とするプログラム開始アドレスメモリ
を備えたプログラム開始アドレスメモリ回路を有し、前
記プログラムメモリのプログラム格納領域に未使用領域
が発生した場合には、前記未使用領域に少なくとも１つ
のプログラムを書き込み、前記書き込まれたプログラム
のプログラム開始アドレスを前記プログラム開始アドレ
スメモリに有効なアドレスとして格納し、前記プログラ
ム開始アドレスメモリ回路が前記有効なプログラム開始
アドレスを設定することにより前記書き込まれたプログ
ラムを実行することを特徴とする。

【００２６】従って、上記請求項３記載の発明の構成に
よれば、上述したプログラム開始アドレスメモリ回路に
より、プログラム開始アドレスメモリに格納されたプロ
グラム開始アドレスを設定し、プログラムメモリの未使
用領域に格納されたプログラムを実行することができる
ので、プログラムメモリのプログラム格納領域を最大限
有効に利用することができる。

【００２７】請求項４記載の発明は、請求項２又は３記
載のＥＰＲＯＭマイコンにおいて、前記書き込まれたプ
ログラムのプログラム開始アドレスを、前記プログラム
メモリに入力されるアドレスに対し、補正アドレスとし
て加算または減算することを特徴とする。

【００２８】従って、上記請求項４記載の発明の構成に
よれば、前記書き込まれたプログラムのプログラム開始
アドレスを、前記プログラムメモリに入力されるアドレ
スに対し、補正アドレスとして加算または減算するの
で、異なるプログラム格納領域に対し、プログラム中に
存在する即値アドレス等の変更をすることなくプログラ
ムを実行することができる。

【００２９】請求項５記載の発明は、請求項１〜４記載
のＥＰＲＯＭマイコンにおいて、アドレス入力端子から
入力されるシリアルアドレスデータをパラレルアドレス
データへ変換し、前記変換されたパラレルアドレスデー
タを前記ＥＰＲＯＭへ供給する第１のシリアル／パラレ
ル変換手段と、データ入力端子から入力されるシリアル
データをパラレルデータへ変換し、変換された前記パラ
レルデータを前記ＥＰＲＯＭへ供給する第２のシリアル
／パラレル変換手段と、前記ＥＰＲＯＭから出力された
パラレルデータをシリアルデータへ変換するパラレル／
シリアル変換手段と、前記ＥＰＲＯＭマイコンがオンボ
ード書き込みモードか否かを判定するオンボード書き込
みモード判定回路をさらに備え、前記オンボード書き込
みモード判定回路の判定結果がオンボード書き込みモー
ドである場合、前記第１のシリアル／パラレル変換手段
および第２のシリアル／パラレル変換手段、前記パラレ
ル／シリアル変換手段を介して前記ＥＰＲＯＭ内へのデ
ータ書き込み動作を実施することを特徴とする。

【００３０】従って、請求項５記載のＥＰＲＯＭマイコ
ンによれば、ＥＰＲＯＭマイコンを応用基板に実装後で
も、極めて少ない外部端子のみを用いてＥＰＲＯＭ回路
へのデータの再書き込みを実行できる。

【００３１】請求項６記載の発明は、請求項１〜４記載
のＥＰＲＯＭマイコンにおいて、アドレス／データ入力
端子から入力されるシリアルアドレスデータ、シリアル
データをパラレルアドレスデータ、パラレルデータへ変
換し、前記変換されたパラレルアドレスデータおよびパ
ラレルデータを前記ＥＰＲＯＭへ供給する第３のシリア
ル／パラレル変換手段と、前記ＥＰＲＯＭから出力され
たパラレルデータをシリアルデータへ変換するパラレル
／シリアル変換手段と、前記ＥＰＲＯＭマイコンがオン
ボード書き込みモードか否かを判定するオンボード書き
込みモード判定回路とをさらに備え、前記オンボード書
き込みモード判定回路の判定結果がオンボード書き込み
モードである場合、前記第３のシリアル／パラレル変換
手段および前記パラレル／シリアル変換手段を介して前
記ＥＰＲＯＭ内へのデータ書き込み動作を実施すること
を特徴とする。

【００３２】従って、請求項６記載のＥＰＲＯＭマイコ
ンによれば、ＥＰＲＯＭマイコンを応用基板に実装後で
も、極めて少ない外部端子のみを用いてＥＰＲＯＭ回路
へのデータの再書き込みを実行できる。

【００３３】請求項７記載の発明は、請求項１〜４記載
のＥＰＲＯＭマイコンにおいて、アドレス入力端子から
入力されるシリアルアドレスデータをパラレルアドレス
データへ変換し、前記変換されたパラレルアドレスデー
タを前記ＥＰＲＯＭへ供給する第１のシリアル／パラレ
ル変換手段と、データ入出力端子から入出力されるシリ
アルデータ、パラレルデータをそれぞれパラレルデー
タ、シリアルデータへ変換し、前記変換されたパラレル
データおよびシリアルデータをそれぞれ前記ＥＰＲＯ
Ｍ、前記ＥＰＲＯＭマイコンの外部へ供給する第４のシ
リアル／パラレル変換手段と、前記ＥＰＲＯＭマイコン
がオンボード書き込みモードか否かを判定するオンボー
ド書き込みモード判定回路とをさらに備え、前記オンボ
ード書き込みモード判定回路の判定結果がオンボード書
き込みモードである場合、前記第１のシリアル／パラレ
ル変換手段および前記第４のシリアル／パラレル変換手
段を介して前記ＥＰＲＯＭ内へのデータ書き込み動作を
実施することを特徴とする。

【００３４】従って、請求項７記載のＥＰＲＯＭマイコ
ンによれば、ＥＰＲＯＭマイコンを応用基板に実装後で
も、極めて少ない外部端子のみを用いてＥＰＲＯＭ回路
へのデータの再書き込みを実行できる。

【００３５】請求項８記載の発明は、請求項１〜４記載
のＥＰＲＯＭマイコンにおいて、アドレス／データ入力
端子から入力されるシリアルアドレスデータ、シリアル
データをパラレルアドレスデータ、パラレルデータへ変
換し、前記変換されたパラレルアドレスデータおよびパ
ラレルデータを前記ＥＰＲＯＭへ供給する第３のシリア
ル／パラレル変換手段と、前記ＥＰＲＯＭから出力され
たパラレルデータと、入力され変換された前記パラレル
データとを比較し、両者が一致するか否かを判断する書
き込み・読み出しデータ照合判定回路と、前記ＥＰＲＯ
Ｍマイコンがオンボード書き込みモードか否かを判定す
るオンボード書き込みモード判定回路とをさらに備え、
前記書き込み・読み出しデータ照合判定回路は、前記オ
ンボード書き込みモード判定回路の判定に基づいて、前
記ＥＰＲＯＭから出力された前記パラレルデータと、入
力され変換された前記パラレルデータとの照合判定を行
うことを特徴とする。

【００３６】従って、請求項８記載のＥＰＲＯＭマイコ
ンによれば、ＥＰＲＯＭマイコンを応用基板に実装後で
も、極めて少ない外部端子のみを用いてＥＰＲＯＭ回路
へのデータの再書き込みを実行できる。

【００３７】

【発明の実施の形態】以下、本発明の実施の形態のＥＰ
ＲＯＭ内蔵マイコン（又は、ＥＰＲＯＭマイコンとい
う）について図面を用いて説明する。

【００３８】第１の実施の形態図１は、本発明の第１の実施の形態に係るＥＰＲＯＭマ
イコンの構成を示すブロック図である。このＥＰＲＯＭ
マイコン１００は、各種演算処理を行う中央処理装置
（以下、「ＣＰＵ」と記す。）１０１と、ＣＰＵ１０１
に複数のプログラム開始アドレスを転送するプログラム
開始アドレス設定回路１０３と、ＣＰＵ１０１が処理す
るプログラムを格納するプログラムメモリ（ＥＰＲＯ
Ｍ）１０５とを有している。

【００３９】ここで、ＣＰＵ１０１は、ＣＰＵ１０１が
次に実行するプログラムのアドレスを保持するプログラ
ムカウンタ１１１と、ＥＰＲＯＭ１０５から読み込まれ
たプログラムを一時保持する命令レジスタ１１３とを有
し、プログラム開始アドレス設定回路１０３は、複数の
プログラム開始アドレスを格納する領域を有するプログ
ラム開始アドレスメモリ１０７と、プログラム開始アド
レスメモリ１０７に格納された複数のプログラム開始ア
ドレスのうち所望のプログラム開始アドレスを外部から
入力される選択信号により選択するセレクタ１０９とを
有している。

【００４０】また、図２に示すように、例えば、１６Ｋ
バイトのＭＲＯＭマイコンをサポートする場合、従来の
３２ＫバイトのＯＴＰマイコンで発生する１６Ｋバイト
の未使用領域が、この実施の形態１のＥＰＲＯＭ１０５
では第２のプログラム格納領域として設定されている。

【００４１】次に、第１の実施の形態に係るＥＰＲＯＭ
マイコン１００の動作について図１を参照しつつ説明す
る。

【００４２】まず、最初に、ＥＰＲＯＭ１０５の第１の
プログラム格納領域にプログラムを格納し、同時にプロ
グラム開始アドレス設定回路１０３内のプログラム開始
アドレスメモリ１０７のメモリ１に前記第１のプログラ
ム格納領域の先頭アドレスである第１のプログラム開始
アドレスを設定する。

【００４３】次に、所定の回路（第１の実施の形態では
図示せず）で生成され、プログラム開始アドレスを選択
するための選択信号がセレクタ１０９に入力され、例え
ば、メモリ１に格納されている前記第１のプログラム開
始アドレスが選択される。

【００４４】次に、選択された前記第１のプログラム開
始アドレスをプログラム開始アドレス設定回路１０３
は、ＣＰＵ１０１内のプログラムカウンタ１１１に転送
し、プログラムカウンタ１１１が示すアドレスを更新す
る。

【００４５】次に、ＣＰＵ１０１は、プログラムカウン
タ１１１が示す前記第１のプログラム開始アドレスの前
記第１のプログラム格納領域に格納されたプログラムを
ＥＰＲＯＭ１０５から読み込み、命令レジスタ１１３に
一時格納し、このプログラムを順次実行する。

【００４６】次に、第２のプログラム格納領域に第２の
プログラムを格納し、同時にプログラム開始アドレス設
定回路１０３内のプログラム開始アドレスメモリ１０７
のメモリ２に前記第２のプログラム格納領域の先頭アド
レスである前記第２のプログラム開始アドレスを設定す
る。

【００４７】次に、外部から送信された選択信号がセレ
クタ１０９に入力され、これによりメモリ２内に格納さ
れている前記第２のプログラム開始アドレスが選択され
る。

【００４８】次に、プログラム開始アドレス設定回路１
０３は、選択された前記第２のプログラム開始アドレス
をＣＰＵ１０１内のプログラムカウンタ１１１に転送
し、該プログラムカウンタ１１１が示すアドレスを更新
する。

【００４９】次に、ＣＰＵ１０１は、プログラムカウン
タ１１１が示す前記第２のプログラム開始アドレスの前
記第２のプログラム格納領域に格納されたプログラムを
ＥＰＲＯＭ１０５から読み込み、命令レジスタ１１３に
一時格納し、このプログラムを順次実行する。

【００５０】なお、ＥＰＲＯＭ１０５の第１のプログラ
ム格納領域（従来のプログラム格納領域）及び第２のプ
ログラム格納領域（従来の未使用領域）へのプログラム
の書き込みは、従来のＯＴＰマイコンに内蔵されたＥＰ
ＲＯＭへのプログラムの書き込みと同様な手段により行
うことができる。

【００５１】このように、第１の実施の形態に係るＥＰ
ＲＯＭマイコン１００によれば、従来のＯＴＰマイコン
における未使用領域を、第２のプログラム格納領域とし
て使用することができる。

【００５２】ここで、ユーザーは任意のプログラム開始
アドレスをプログラム開始アドレスメモリ１０７内へ設
定でき、応用範囲が広がり効果的である点で、ＥＰＲＯ
Ｍで構成されることが好ましい。ただし、ＭＲＯＭまた
はロジック回路等による固定のアドレスの設定でも容易
に実現することは可能である。なお、この場合には、Ｅ
ＰＲＯＭ１０５内のプログラムの開始アドレスは固定さ
れた前記アドレスに合わせる必要がある。

【００５３】第２実施の形態次に、本発明の第２の実施の形態について説明する。

【００５４】図３は、本発明の第２の実施の形態に係る
ＥＰＲＯＭマイコン３００の構成を示すブロック図であ
る。

【００５５】図３において、第２の実施の形態に係るＥ
ＰＲＯＭマイコン３００は、図１の選択信号を生成する
選択信号生成回路３０１を備えており、その他の構成及
び動作は図１に示すＥＰＲＯＭマイコン１００と同様で
ある。

【００５６】選択信号生成回路３０１は、ＥＰＲＯＭ回
路で構成され、データ格納領域が複数個のブロックに分
割されたメモリ回路３０３と、メモリ回路３０３の複数
個のブロックのうち書き込みブロックを選択する書き込
みセレクタ３０５と、メモリ回路３０３の複数個のブロ
ックのうち読み出しブロックを選択する読み出しセレク
タ３０７と、メモリ回路３０３、書き込みセレクタ３０
５及び読み出しセレクタ３０７を制御する制御回路３０
９とを有している。

【００５７】ここで、メモリ回路３０３について更に詳
しく説明する。

【００５８】メモリ回路３０３は、プログラム開始アド
レスメモリ３１１に格納されている複数個のプログラム
開始アドレス（ＳＡ１、ＳＡ２、ＳＡ３、……）のう
ち、ＥＰＲＯＭ３１５の所望のプログラム開始アドレス
格納領域のプログラム開始アドレスを選択するためのデ
ータを格納するスタック式メモリであり、上述したよう
に、データ格納領域を複数個のブロック（Ｄ１、Ｄ２、
Ｄ３、Ｄ４）に分割している。図４（ａ）に示すよう
に、各ブロックは書き込み及び読み出しの操作において
は優先順位を持ち、優先順位の高いブロックからデータ
の操作が行われ、ここでは、Ｄ１からＤ４に向かって昇
順に優先順位は低くなるように設定されている。

【００５９】次に、メモリ回路３０３の動作について図
４（ｂ）を用いて説明する。

【００６０】まず、初期状態では、全ブロックにデータ
は書き込まれていないとする。以下、ブロック内の全ビ
ットにデータが全く書き込まれていない状態のことを
「オール“０”」と呼ぶ。

【００６１】次に、１回目の書き込みで、優先順位の最
も高いＤ１にデータが書き込まれる。

【００６２】次に、２回目以降の書き込みで、データの
書き込まれていない「オール“０”」のブロックのうち
最も優先順位の高いブロックに対しデータが書き込ま
れ、既にデータの書き込まれているブロックには全ビッ
トにデータが書き込まれ、そのブロックは無効とされ
る。以下、ブロック内の全ビットにデータが書き込まれ
ている状態のことを「オール“１”」と呼ぶ。

【００６３】ここでは、２回目の書き込みで、「オール
“０”」のブロックのうち最も優先順位の高いＤ２に対
してデータが書き込まれ、既にデータが書き込まれてい
るＤ１に対しては全ビットのデータが書き込まれ「オー
ル“１”」となっている。

【００６４】一方、読み出しでは、Ｄ１から優先して読
み出し、「オール“１”」なければそのブロックに格納
されたデータを有効データとしてプログラム開始アドレ
ス格納領域の選択に使用する。逆に、「オール“１”」
であれば、そのブロックに格納されたデータを無効と
し、次に優先順位の高いブロックのデータ読み出し、デ
ータが有効である否かを同様に判断する。このように読
み出された有効データをプログラム開始アドレスの選択
信号としてプログラム開始アドレスメモリ３１１に供給
する。

【００６５】次に、図３に示す選択信号生成回路の動作
について説明する。

【００６６】まず、データ書き込み時において、最初
に、メモリ回路３０３内に格納されているデータをＤ１
から順次読み出し、読み出したブロックが「オール
“０”」であれば、そのブロックに対して新たなデータ
を書き込む。

【００６７】次に、読み出したブロックに何らかのデー
タが書き込まれている時には、そのブロックの全ビット
にデータを書き込み「オール“１”」と設定し、次に優
先順位の高いブロックのデータを読み出す。

【００６８】前記の動作を順次繰り返すことで、データ
の書き込まれていないブロックを検索してそのブロック
へデータの書き込みを行う。

【００６９】一方、プログラム開始時における選択信号
の発生も書き込み時と同様に優先順位の高いブロック
（Ｄ１）よりデータを読み出し、読み出されたデータの
判定を行う。読み出したブロックが「オール“１”」で
ない時にはそのブロックに格納されたデータを有効と判
定し、このデータを選択信号としてプログラム開始アド
レスメモリ３１１に転送し、所望のプログラム開始アド
レスを選択し、選択されたプログラム開始アドレスをプ
ログラムカウンタ３１３内に設定する。

【００７０】次に、読み出したブロックが「オール
“１”」である場合には、制御回路３０９はそのブロッ
クを無効と見なし、次に優先順位の高いブロックのデー
タを読み出し、そのデータの判定を行う。

【００７１】前記動作を繰り返し有効なブロックのデー
タを選択信号としてプログラム開始アドレスメモリ３１
１に転送する。

【００７２】このようにして、第２の実施の形態に係る
ＥＰＲＯＭマイコンは、選択信号生成回路３０１により
選択信号を生成することができるので、プログラムメモ
リ３１５内の第２のプログラム格納領域に格納されたプ
ログラムを選択して実行することができ、プログラムメ
モリを有効に使用できる。

【００７３】第３の実施の形態次に、本発明の第３の実施の形態について説明する。

【００７４】図５は、本発明の第３の実施の形態に係る
ＥＰＲＯＭマイコン５００の構成を示すブロック図であ
る。

【００７５】図５において、第３の実施の形態に係るＥ
ＰＲＯＭマイコン５００は、図３に示す選択信号生成回
路３０１の他の構成例である選択信号生成回路５０１を
備えており、その他の構成及び動作は図３に示すＥＰＲ
ＯＭマイコン３００と同様である。

【００７６】選択信号生成回路５０１は、ＥＰＲＯＭ回
路で構成され、データ格納領域が複数個のブロックに分
割されたメモリ回路５０３と、メモリ回路５０３の全ブ
ロックのデータを一時読み出し、優先順位の高いデータ
から後記制御回路５０９にデータを転送する読み出し用
シフトレジスタ５０５と、メモリ回路５０３に新たに書
き込まれるデータを正しいブロックに書き込むための書
き込み用シフトレジスタ５０７と、メモリ回路５０３、
読み出し用シフトレジスタ５０５及び書き込み用シフト
レジスタ５０７を制御する制御回路５０９とを有してい
る。

【００７７】次に、図５に示す選択信号生成回路５０１
の動作について説明する。なお、メモリ回路５０３の構
成及び動作は図３のメモリ回路３０３と同様である。

【００７８】まず、書き込み時において、最初に、書き
込むデータを書き込み用シフトレジスタ５０７内の領域
ＷＳＲ１内に格納し、さらに、メモリ回路５０３の各ブ
ロックに格納された全データを読み出し用シフトレジス
タ５０５に転送する。

【００７９】次に、読み出し用シフトレジスタ５０５に
転送されたＲＳＲ１〜ＲＳＲ４の各データは、制御回路
５０９が生成する読み出し用シフトクロックによってシ
フトされ、ＲＳＲ１のデータから順に制御回路５０９に
転送される。

【００８０】次に、制御回路５０９に転送されたＲＳＲ
１が「オール“０”」の時は、書き込み用シフトレジス
タ５０７のＷＳＲ１内に格納されているデータがメモリ
回路５０３内のＤ１に書き込まれる。

【００８１】制御回路５０９に転送されたデータが「オ
ール“０”」以外の時は、制御回路５０９は書き込み用
シフトクロックを発生させ、書き込み用シフトレジスタ
５０７のＷＳＲ１に格納されているデータをＷＳＲ２に
シフトさせると同時にメモリ回路５０３のＤ１の全ビッ
トにデータを書き込み「オール“１”」とする。

【００８２】次に、制御回路５０９は読み出し用シフト
クロックを発生させて、書き込み用シフトレジスタ５０
５のＲＳＲ２のデータ（この時点ではＲＳＲ１にシフト
されている）を制御回路５０３に転送し、データの判定
をおこなう。

【００８３】判定の結果により、上述した動作を繰り返
しメモリ回路５０３の正しいブロックにデータを書き込
む。

【００８４】一方、プログラム開始時における選択信号
の発生も書き込み時と同様にメモリ回路５０３の全デー
タを読み出し用シフトレジスタ５０５に転送し、制御回
路５０９が生成する読み出し用シフトクロックによって
ＲＳＲ１より順に制御回路５０９に転送しデータの判定
をおこなう。データが「オール“１”」の時はそのデー
タを無効とし、さらに読み出し用シフトクロックを発生
させて次のデータを制御回路５０９に転送する。データ
が「オール“１”」以外の時はそのデータを有効データ
と判定し、選択信号としてプログラム開始アドレスメモ
リ５１１に転送する。

【００８５】上記の動作に基づいて、第３の実施の形態
に係るＥＰＲＯＭマイコン５００は、選択信号生成回路
５０１により選択信号を生成することができるので、プ
ログラムメモリの第２のプログラム格納領域に格納され
たプログラムを実行することができ、効率良くプログラ
ムメモリ５１５を使用できる。

【００８６】第４の実施の形態次に、本発明の第４の実施の形態について説明する。

【００８７】図６は、本発明の第４の実施の形態に係る
ＥＰＲＯＭマイコン６００の構成を示すブロック図であ
る。

【００８８】第４の実施の形態に係るＥＰＲＯＭマイコ
ン６００は、上記第２の実施の形態のＥＰＲＯＭマイコ
ン３００では、メモリ回路に格納されたプログラム開始
アドレス格納領域を選択するためのデータにより選択信
号を生成することで行っていたプログラム開始アドレス
の選択を、メモリ回路をプログラム開始アドレスメモリ
とし、格納されているデータが有効であるか否かの判定
を後述する判定ビットフィールド又は格納されているア
ドレスデータにより判定することにより行うようにした
ものである。

【００８９】図６において、第４の実施の形態に係るＥ
ＰＲＯＭマイコン６００は、図３の選択信号生成回路３
０１に代えて、図３のメモリ回路３０３をプログラム開
始アドレスメモリとしたプログラム開始アドレスメモリ
回路６０１を備えており、その他の構成及び動作は図３
に示す第２の実施の形態に係わるＥＰＲＯＭマイコン３
００と同様である。

【００９０】プログラム開始アドレスメモリ回路６０１
は、ＥＰＲＯＭ回路で構成され、プログラム開始アドレ
ス格納領域が複数個のブロックに分割されたプログラム
開始アドレスメモリ６０３と、プログラム開始アドレス
メモリ６０３のプログラム開始アドレス格納領域のうち
書き込む格納領域を選択する書き込みセレクタ６０５
と、プログラム開始アドレスメモリ６０３のプログラム
開始アドレス格納領域のうち読み出す格納領域を選択す
る読み出しセレクタ６０７と、プログラム開始アドレス
メモリ６０３、書き込みセレクタ６０５及び読み出しセ
レクタ６０７を制御する制御回路６０９とを有してい
る。

【００９１】ここで、プログラム開始アドレスメモリ６
０３について更に詳しく説明する。

【００９２】プログラム開始アドレスメモリ６０３は、
スタック式メモリであり、上述したように、プログラム
開始アドレス格納領域を複数個のブロックに分割してい
る。

【００９３】図７（ａ）に示すように、個々のプログラ
ム開始アドレス格納領域（ＳＡ１、ＳＡ２、ＳＡ３、Ｓ
Ａ４）は書き込み及び読み出しの操作においては優先順
位を持ち、優先順位の高い格納領域からデータの操作が
行われる。ここでは、ＳＡ１から昇順に優先順位は低く
なるように設定されている。

【００９４】さらに、図７（ｂ）に示すように、各格納
領域は、アドレスフィールドＡと判定ビットフィールド
Ｂとで構成され、アドレスフィールドＡにはプログラム
開始アドレスを、判定ビットフィールドＢにはその格納
領域が有効であるか否かの判定データを格納する。

【００９５】有効な格納領域である否かの判定機能は、
第２実施の形態のメモリ回路と基本的には同じである
が、ただ異なる点は、上記メモリ回路が格納データの全
ビットを判定の対象にしていたのに対し、本実施の形態
のプログラム開始アドレスメモリでは判定ビットフィー
ルドＢのデータで判定する点である。

【００９６】次に、プログラム開始アドレスメモリ６０
３の動作について図７（ｂ）を用いて説明する。

【００９７】まず、初期状態では、全格納領域にデータ
は書き込まれていないとする。

【００９８】次に、１回目の書き込みで、優先順位の最
も高いＳＡ１にデータが書き込まれる。具体的には、ア
ドレスフィールドＡにプログラム開始アドレスが書き込
まれる。

【００９９】次に、２回目以降の書き込みで、プログラ
ム開始アドレスの書き込まれていない格納領域のうち最
も優先順位の高い格納領域に対しプログラム開始アドレ
スが書き込まれ、既にアドレスの書き込まれている格納
領域の判定ビットフィールドＢに“１”が書き込まれ、
その領域は無効とされる。

【０１００】ここでは、２回目の書き込みで、アドレス
フィールドＡにプログラム開始アドレスの書き込まれて
いない格納領域のうち最も優先順位の高いＳＡ２に対し
てアドレスが書き込まれ、既にアドレスが書き込まれて
いるＳＡ１に対しては判定ビットフィールドＢに“１”
が書き込まれている。

【０１０１】一方、読み出しでは、ＳＡ１から優先して
読み出し、判定ビットフィールドＢが“１”でなければ
その格納領域に格納されたアドレスを有効アドレスとし
て使用する。逆に、“１”であれば、その格納領域に格
納されたアドレスを無効とし、次に優先順位の高い格納
領域のアドレスを読み出し、アドレスが有効である否か
を同様に判断する。

【０１０２】ここで、アドレスフィールドＡと判定ビッ
トフィールドＢの区分けをせず、フィールド全てをアド
レスフィールドＡとして設定し、上記メモリ回路の判定
機能によりデータが有効であるか否かを判定することも
可能である。

【０１０３】このように読み出されたアドレスを有効で
あった時には、制御回路６０９は、プログラムカウンタ
６１３にそのプログラム開始アドレスを直接転送する。

【０１０４】第５の実施の形態次に、本発明の第５の実施の形態について説明する。

【０１０５】図８は、本発明の第５の実施の形態に係る
ＥＰＲＯＭマイコン８００の構成を示すブロック図であ
る。

【０１０６】図８において、第５の実施の形態に係るＥ
ＰＲＯＭマイコン８００は、図６に示すプログラム開始
アドレスメモリ回路６０１の他の構成例であるプログラ
ム開始アドレスメモリ回路８０１を備えており、その他
の構成及び動作は図６に示す第４の実施の形態のＥＰＲ
ＯＭマイコン６００と同様である。

【０１０７】プログラム開始アドレスメモリ回路８０１
は、ＥＰＲＯＭ回路で構成され、データ格納領域が複数
個のブロックに分割されたプログラム開始アドレスメモ
リ８０３と、プログラム開始アドレスメモリ８０３の全
格納領域のアドレスを一時読み出し、優先順位の高いア
ドレスから後記制御回路８０９にデータを転送する読み
出し用シフトレジスタ８０５と、プログラム開始アドレ
スメモリ８０３に新たに書き込まれるアドレスを正しい
格納領域に書き込むための書き込み用シフトレジスタ８
０７と、プログラム開始アドレスメモリ８０３、読み出
し用シフトレジスタ８０５及び書き込み用シフトレジス
タ８０７を制御する制御回路８０９とを有している。

【０１０８】プログラム開始アドレスメモリ８０３に対
するデータの書き込み動作及びプログラム開始時の有効
なプログラム開始アドレスの読み出し動作とプログラム
カウンタへの設定は上記第４の実施の形態で述べた内容
と同じである。

【０１０９】第６の実施の形態次に、本発明の第６の実施の形態のＥＰＲＯＭマイコン
について説明する。

【０１１０】図９は、第６の実施の形態に係るＥＰＲＯ
Ｍマイコン９００の構成を示すブロック図である。

【０１１１】第６の実施の形態に係るＥＰＲＯＭマイコ
ン９００は、上記第２〜第５の実施の形態に係るＥＰＲ
ＯＭマイコン３００、５００、６００、８００が、更
に、プログラムカウンタ９０１から供給するプログラム
アドレス９０７に対してプログラム開始アドレス９０９
を補正アドレスとして加算する加算機９２１を有し、加
算機９２１によって生成された補正後のアドレス９１１
をプログラムメモリ９０５のアドレスデコーダに供給す
るものである。

【０１１２】第６の実施の形態のＥＰＲＯＭマイコン９
００によれば、異なるプログラム格納領域に対し、プロ
グラム中に存在する即値アドレス等を変更することなく
プログラムを実行することが可能となる。

【０１１３】第７の実施の形態次に、本発明の第７の実施の形態について説明する。

【０１１４】図１０は、第７の実施の形態に係るＥＰＲ
ＯＭマイコン１０００の構成を示すブロック図である。

【０１１５】このＥＰＲＯＭマイコン１０００は、アド
レス入力端子１００１と、ＥＰＲＯＭマイコン１０００
の外部の書き込み装置１０１０から送信され、このアド
レス入力端子１００１を介して入力されたシリアルデー
タをパラレルデータに変換するアドレス用シリアル／パ
ラレル変換回路１００２と、データ入力端子１００３
と、このデータ入力端子１００３を介して入力されたシ
リアルデータをパラレルデータに変換し、ＥＰＲＯＭ回
路１００９へ供給する書き込みデータ用シリアル／パラ
レル変換回路１００４と、ＥＰＲＯＭ回路１００９から
読み出されたパラレルデータをシリアルデータに変換
し、データ出力端子１００５から変換後のシリアルデー
タをＥＰＲＯＭマイコン１０００の外部の、例えば、書
き込み装置１１００へ送信する読み出し用パラレル／シ
リアル変換回路１００６およびこのデータ出力端子１０
０５と、１個〜複数個のモード設定端子１００７と（図
１０では、代表して１個のモード設定端子１００７のみ
を示している。）、このモード設定端子１００７から入
力されたモード設定信号により、オンボード書き込みモ
ードの判定を行うオンボード書き込み判定回路１００８
から構成される。

【０１１６】オンボード書き込みモード判定回路１００
８は、１個〜複数個のモード設定端子１００７を介して
モード設定信号を受信し、受信したモード設定信号がオ
ンボード書き込みモードであるか否かの判定を行う。も
し、受信したモード設定信号がオンボード書き込みモー
ドである場合、モード／制御信号を生成し、アドレス用
シリアル／パラレル変換回路１００２、書き込みデータ
用シリアル／パラレル変換回路１００４、読み出しデー
タ用パラレル／シリアル変換回路１００６、およびＥＰ
ＲＯＭ回路１００９に対して生成したモード／制御信号
を送信し、これらをオンボード書き込みモードに設定す
る。これらの各回路が、オンボード書き込みモードに設
定された後に、データ入力端子１００３から入力された
データが、アドレス入力端子１００１から入力されたア
ドレスに基づいてＥＰＲＯＭ回路１００９内の該当する
場所に書き込まれる。

【０１１７】データの書き込み終了後、ＥＰＲＯＭ回路
１００９からデータをパラレルに読み出し、得られたパ
ラレルデータをパラレル／シリアル変換回路１００６で
シリアルデータに変換し、ＥＰＲＯＭマイコン１０００
の外部の回路、例えば、書き込み装置１０１０へ出力す
る。この書き込み装置１０１０は、データの書き込みを
行ったＥＰＲＯＭマイコン１０００から送信されてくる
シリアルデータを評価し、この評価結果に基づいてＥＰ
ＲＯＭ回路１００９に対する書き込み動作の続行又は中
止を選択する。

【０１１８】このように、第７の実施の形態のＥＰＲＯ
Ｍマイコン１０００では、アドレスやデータをシリアル
に入出力可能な構成としたので、応用基板に実装後もＥ
ＰＲＯＭ回路に対してデータの再書き込みが可能とな
る。

【０１１９】第８の実施の形態次に、本発明の第８の実施の形態について説明する。

【０１２０】図１１は、第８の実施の形態に係るＥＰＲ
ＯＭマイコン１１００の構成を示すブロック図である。

【０１２１】この第８の実施の形態のＥＰＲＯＭマイコ
ン１１００では、第７の実施の形態のＥＰＲＯＭマイコ
ン１０００におけるアドレス入力端子１００１およびデ
ータ入力端子１００３を、１つのアドレス／データ入力
端子１１０１で形成し、またアドレス用シリアル／パラ
レル変換回路１００２および書き込みデータ用シリアル
／パラレル変換回路１００４を１つのシリアル／パラレ
ル変換回路１１０２として形成した構成を有する。その
他の構成要素は、第７の実施の形態のＥＰＲＯＭマイコ
ン１０００の構成要素と同じものなので、ここでは、同
一番号を用いてそれらの説明を省略する。

【０１２２】上記した構成のように、このＥＰＲＯＭマ
イコン１１００は、入力アドレスバスと入力データバス
とを共通に使用する構成を有する。

【０１２３】オンボード書き込みモード判定回路１００
８の動作は第７の実施の形態のＥＰＲＯＭマイコン１０
００の場合と同様である。即ち、第８の実施の形態のＥ
ＰＲＯＭマイコン１１００では、ＥＰＲＯＭ回路１００
９に書き込まれるデータとアドレスはアドレス／データ
入力端子１１０１を介して、時分割でシリアルにＥＰＲ
ＯＭマイコン１１００へ入力される。時分割でシリアル
入力されたアドレスとデータは、シリアル／パラレル変
換回路１１０２でパラレルデータに変換され、パラレル
に構築されたアドレスバスとデータバスとを介して、Ｅ
ＰＲＯＭ回路１００９内に供給され、アドレスデータに
より指定された場所に書き込まれる。

【０１２４】ＥＰＲＯＭ回路１００９に対する書き込み
動作が完了した後、第７の実施の形態のＥＰＲＯＭマイ
コン１０００の場合と同様に、ＥＰＲＯＭ回路１００９
からデータをパラレルに読み出し、得られたパラレルデ
ータをパラレル／シリアル変換回路１００６でシリアル
データに変換し、ＥＰＲＯＭマイコン１１００の外部の
回路、例えば、書き込み装置１０１０へ出力する。この
書き込み装置１０１０は、データを書き込んだＥＰＲＯ
Ｍマイコン１１００から送信されてくるシリアルデータ
を評価し、この評価結果に基づいてＥＰＲＯＭ回路１０
０９に対する書き込み動作の続行又は中止を選択する。

【０１２５】このように、第８の実施の形態のＥＰＲＯ
Ｍマイコン１１００では、第７の実施の形態のＥＰＲＯ
Ｍマイコン１０００の場合と比べて、入力端子数を削減
することができる。また、アドレスやデータをシリアル
に入出力可能な構成としたので、応用基板に実装後もＥ
ＰＲＯＭ回路に対してデータの再書き込みが可能とな
る。

【０１２６】第９の実施の形態次に、本発明の第９の実施の形態について説明する。

【０１２７】図１２は、第９の実施の形態に係るＥＰＲ
ＯＭマイコン１２００の構成を示すブロック図である。

【０１２８】この第９の実施の形態のＥＰＲＯＭマイコ
ン１２００は、前記した第７の実施の形態のＥＰＲＯＭ
マイコン１０００におけるデータ入力端子１００３およ
びデータ出力端子１００５を、１つのデータ入出力端子
１２０３で形成し、また、データ入力用シリアル／パラ
レル変換回路１００４およびデータ出力用パラレル／シ
リアル変換回路１００６を１つのシリアル−パラレル変
換回路１２０４として形成した構成を有する。その他の
構成要素は、第７の実施の形態のＥＰＲＯＭマイコン１
０００の構成要素と同じものなので、ここでは、同一番
号を用いてそれらの説明を省略する。

【０１２９】上記した構成のように、このＥＰＲＯＭマ
イコン１２００は、入力データバスと出力データバスと
を１つの共通の双方向データバスとして構成したもので
ある。

【０１３０】オンボード書き込みモード判定回路１００
８の動作は第７の実施の形態のＥＰＲＯＭマイコン１０
００の場合と同様である。即ち、第９の実施の形態のＥ
ＰＲＯＭマイコン１２００では、ＥＰＲＯＭ回路１００
９に書き込み、また読み出されるデータは、双方向デー
タバスおよびデータ入出力端子１２０３を介して、シリ
アルにＥＰＲＯＭマイコン１２００側へ入力され、また
ＥＰＲＯＭマイコン１２００側からシリアルに書き込み
装置１０１０へ送信される。

【０１３１】ＥＰＲＯＭ回路１００９に対するデータの
書き込み動作が完了した後、第７の実施の形態のＥＰＲ
ＯＭマイコン１０００の場合と同様に、ＥＰＲＯＭ回路
１００９からデータをパラレルに読み出し、得られたパ
ラレルデータをシリアル／パラレル変換回路１２０４で
シリアルデータに変換し、ＥＰＲＯＭマイコン１２００
の外部の回路、例えば、書き込み装置１０１０へ出力す
る。この書き込み装置１０１０は、データを書き込んだ
ＥＰＲＯＭマイコン１２００から送信されてくるシリア
ルデータを評価し、この評価結果に基づいてＥＰＲＯＭ
回路１００９に対する書き込み動作の続行又は中止を選
択する。

【０１３２】このように、第９の実施の形態のＥＰＲＯ
Ｍマイコン１２００では、第７の実施の形態のＥＰＲＯ
Ｍマイコン１０００の場合と比べて、入力端子数を削減
することができる。また、アドレスやデータをシリアル
に入出力可能な構成としたので、応用基板に実装後もＥ
ＰＲＯＭ回路に対してデータの再書き込みが可能とな
る。

【０１３３】第１０の実施の形態次に、本発明の第１０の実施の形態について説明する。

【０１３４】図１３は、第１０の実施の形態に係るＥＰ
ＲＯＭマイコン１３００の構成を示すブロック図であ
る。

【０１３５】この第１０の実施の形態のＥＰＲＯＭマイ
コン１３００では、上記した第７の実施の形態のＥＰＲ
ＯＭマイコン１０００におけるアドレス入力端子１００
１およびデータ入力端子１００３を、１つのアドレス／
データ入力端子１１０１で形成し、またアドレス用シリ
アル／パラレル変換回路１００２および書き込みデータ
用シリアル／パラレル変換回路１００４を１つのシリア
ル／パラレル変換回路１１０２として形成し、さらに入
力アドレス／データバス（シリアル）、シリアル／パラ
レル変換回路１１０２および入力アドレスバス（パラレ
ル）および入力データバス（パラレル）を介してＥＰＲ
ＯＭ回路１００９に供給されたデータと、既にＥＰＲＯ
Ｍ回路１００９内に書き込まれたデータとを比較してこ
のデータを評価し、期待値と一致した場合にＥＰＲＯＭ
回路１００９に正常にデータが書き込まれたと判断して
特定のコードを生成する書き込みデータ／読み出しデー
タ照合判定回路１３０４と、書き込みデータ／読み出し
データ照合判定回路１３０４で生成された特定のコード
がＥＰＲＯＭマイコン１３００の外部に、特に書き込み
装置１０１０へ出力する為のＥＰＲＯＭマイコン１３０
０の端子である照合結果出力端子１３０３とを備えた構
成となっている。その他の構成要素は、第７の実施の形
態のＥＰＲＯＭマイコン１０００の構成要素と同じもの
なので、ここでは、同一番号を用いてそれらの説明を省
略する。

【０１３６】上記した構成のように、このＥＰＲＯＭマ
イコン１３００において、オンボード書き込みモード判
定回路１００８は、１個〜複数個のモード設定端子１０
０７（本実施の形態１０では、モード設定端子１００７
は１個の場合について説明する。）を介してモード設定
信号を受信し、受信したモード設定信号がオンボード書
き込みモードであるか否かの判定を行う。もし、受信し
たモード設定信号がオンボード書き込みモードである場
合、オンボード書き込みモード判定回路１００８にはモ
ード／制御信号を生成し、シリアル／パラレル変換回路
１１０２、書き込みデータ／読み出しデータ照合判定回
路１３０４、ＥＰＲＯＭ回路１００９に対して生成した
モード／制御信号を送信し、これらをオンボード書き込
みモードに設定する。これらの各回路が、オンボード書
き込みモードに設定された後に、アドレス／データ入力
端子１１０１から入力されたアドレスおよびデータに基
づいてＥＰＲＯＭ回路１００９内の該当する場所にデー
タが書き込まれ、同時に書き込みデータ／読み出しデー
タ照合判定回路１３０４内にも保持される。データの書
き込み動作の終了後、ＥＰＲＯＭ回路１００９から読み
出されたデータは、書き込みデータ／読み出しデータ照
合判定回路１３０４内に保持されているデータと比較さ
れ照合される。照合の結果、両データが一致すれば、Ｅ
ＰＲＯＭ回路１００９内には正常にデータが書き込まれ
たと判断され、書き込みデータ／読み出しデータ照合判
定回路１３０４は、特定コードを生成する。生成された
特定コードは、照合結果出力端子１３０３を介してＥＰ
ＲＯＭマイコン１３００の外部の回路、例えば書き込み
装置１０１０へ送信される。書き込み装置１０１０はこ
の特定コードを受信し、この特定コードに基づいてＥＰ
ＲＯＭ回路１００９に対する書き込み動作の続行又は中
止を選択する。

【０１３７】このように、本発明の第１０の実施の形態
のＥＰＲＯＭマイコン１３００では、従来のＥＰＲＯＭ
マイコンや本発明の第７の実施の形態に係わるＥＰＲＯ
Ｍマイコン１０００の場合と比べて、入力端子数を削減
することができる。また、アドレスやデータをシリアル
に入出力可能な構成としたので、応用基板に実装後もＥ
ＰＲＯＭ回路に対してデータの再書き込みが可能とな
る。

【０１３８】

【発明の効果】以上説明したように、本発明のＥＰＲＯ
Ｍマイコンによれば、従来のＥＰＲＯＭマイコンでは一
度のみしか実行できなかった実行可能なプログラムのＥ
ＰＲＯＭへの書込みを、プログラム格納領域に未使用領
域がある場合には、その領域にさらに実行可能なプログ
ラム書き込み可能なので、ＥＰＲＯＭマイコンの利用価
値を向上できる効果がある。

【０１３９】また、本発明のＥＰＲＯＭマイコンによれ
ば、書き込んだプログラムにエラーが存在した場合に
も、プログラム格納領域に未使用領域がある場合には、
更にその未使用領域へプログラムを書き込み、実行する
ことができるので、ＭＲＯＭマイコンの開発効率を向上
できる効果がある。

【０１４０】また、本発明のＥＰＲＯＭマイコンによれ
ば、アドレスやデータをシリアルに入出力可能な構成な
ので、応用基板に実装後もＥＰＲＯＭマイコンを応用基
板から取り外すことなく、ＥＰＲＯＭ内の未使用領域に
対してデータを再書き込みできる効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るＥＰＲＯＭマ
イコンの構成を示すブロック図である。

【図２】図１に示すＥＰＲＯＭのプログラム格納領域を
説明するための図である。

【図３】本発明の第２の実施の形態に係るＥＰＲＯＭマ
イコンの構成を示すブロック図である。

【図４】図３に示すメモリ回路を説明するための図であ
る。

【図５】本発明の第３の実施の形態に係るＥＰＲＯＭマ
イコンの構成を示すブロック図である。

【図６】本発明の第４の実施の形態に係るＥＰＲＯＭマ
イコンの構成を示すブロック図である。

【図７】図６に示すプログラム開始アドレスメモリを説
明するための図である。

【図８】本発明の第５の実施の形態に係るＥＰＲＯＭマ
イコンの構成を示すブロック図である。

【図９】本発明の第６の実施の形態に係るＥＰＲＯＭマ
イコンの構成を示すブロック図である。

【図１０】本発明の第７の実施の形態に係るＥＰＲＯＭ
マイコンの構成を示すブロック図である。

【図１１】本発明の第８の実施の形態に係るＥＰＲＯＭ
マイコンの構成を示すブロック図である。

【図１２】本発明の第９の実施の形態に係るＥＰＲＯＭ
マイコンの構成を示すブロック図である。

【図１３】本発明の第１０の実施の形態に係るＥＰＲＯ
Ｍマイコンの構成を示すブロック図である。

【図１４】ＭＲＯＭマイコンとそれをサポートするＥＰ
ＲＯＭマイコンのプログラム格納領域の一例を示す図で
ある。

【図１５】ＭＲＯＭマイコンとそれをサポートするＥＰ
ＲＯＭマイコンのプログラム格納領域の他の一例を示す
図である。

【図１６】従来のＥＰＲＯＭ内蔵マイコンへのデータの
書き込みを説明する図である。

【符号の説明】

１０１ＣＰＵ１０３プログラム開始アドレス設定回路１０５、３１５、５１５、６１３、８１３、９０５プ
ログラムメモリ（ＥＰＲＯＭ）１０７、３１１、５１１、６０３、８０３プログラム
開始アドレスメモリ１０９セレクタ１１１、３１３、５１３、６１１、８１１、９０１プ
ログラムカウンタ１１３命令レジスタ３０１、５０１選択信号生成回路３０３、５０３メモリ回路３０５、６０５書き込みセレクタ３０７、６０７読み出しセレクタ３０９、５０９、６０９、８０９制御回路５０５、８０５読み出し用シフトレジスタ５０７、８０７書き込み用シフトレジスタ６０１、８０１プログラム開始アドレスメモリ回路６１５プログラム開始アドレス６１７アドレスバス９０３加算機９０７プログラムアドレス９０９プログラム開始アドレス９１１補正後のアドレス１００１アドレス入力端子１００２シリアル／パラレル変換回路１００３データ入力端子１００４シリアル／パラレル変換回路１００５データ出力端子１００６パラレル／シリアル変換回路１００７モード設定端子１００８オンボード書き込みモード判定回路１００９ＥＰＲＯＭ回路１０１０書き込み装置１１０１アドレス／データ入力端子１００２，１００４，１１０２，１２０４シリアル／
パラレル変換回路（シリアル／パラレル変換手段）１２０３データ入出力端子１００６パラレル／シリアル変換回路（パラレル／シ
リアル変換手段）１００８オンボード書き込みモード判定回路１３０３照合結果出力端子１３０４書き込みデータ／読み出しデータ照合判定回
路

Claims

【特許請求の範囲】

【請求項１】プログラムメモリが格納されるＥＰＲＯ
Ｍを内蔵し、プログラムの書き込みを一度だけ行うこと
ができるＯＴＰマイコンとして使用されるＥＰＲＯＭ内
蔵マイコン（ＥＰＲＯＭマイコン）において、前記プログラムメモリ内のプログラム格納領域に未使用
領域が発生した場合には、前記未使用領域に少なくとも
１つのプログラムを書き込む書き込み手段と、前記プログラムメモリ内に格納されたプログラムを選択
する選択手段と、前記選択手段により選択されたプログラムを実行する実
行手段と、から構成されることを特徴とするＥＰＲＯＭマイコン。
【請求項２】プログラムメモリが格納されるＥＰＲＯ
Ｍを内蔵し、プログラムの書き込みを一度だけ行うこと
ができるＯＴＰマイコンとして使用されるＥＰＲＯＭ内
蔵マイコン（ＥＰＲＯＭマイコン）において、複数のプログラム開始アドレスを格納する領域を備えた
プログラム開始アドレスメモリと、前記プログラム開始アドレスメモリ内に格納された複数
のプログラム開始アドレスのうち所望のプログラム開始
アドレスを選択する選択信号を生成する選択信号生成回
路と、前記プログラムメモリ内のプログラム格納領域に未使用
領域が発生した場合に、前記未使用領域内に少なくとも
１つのプログラムが書き込まれた際、前記書き込まれた
プログラムのプログラム開始アドレスを前記プログラム
開始アドレスメモリ内に格納し、前記選択信号生成回路
により生成された選択信号により前記プログラム開始ア
ドレスを選択する選択手段とを備え、前記選択手段で選択された前記プログラム開始アドレス
で示されるプログラムを実行することを特徴とするＥＰ
ＲＯＭマイコン。
【請求項３】プログラムメモリとしてＥＰＲＯＭを内
蔵し、プログラムの書き込みを一度だけ行うことができ
るＯＴＰマイコンとして使用されるＥＰＲＯＭ内蔵マイ
コン（ＥＰＲＯＭマイコン）において、プログラム開始アドレスを格納するデータ格納領域が複
数個のブロックに分割され、前記複数個のブロックのあ
るブロックにプログラム開始アドレスが書き込まれる毎
に、既にプログラム開始アドレスが書き込まれている他
のブロックを無効とし、前記ブロックに書き込まれたプ
ログラム開始アドレスを有効とするプログラム開始アド
レスメモリ回路とを備え、前記プログラムメモリ内のプログラム格納領域に未使用
領域が発生し、前記未使用領域内に少なくとも１つのプ
ログラムが書き込まれた場合、前記書き込まれたプログ
ラムのプログラム開始アドレスを設定することにより前
記書き込まれたプログラムを実行することを特徴とする
ＥＰＲＯＭマイコン。
【請求項４】前記プログラムメモリは、前記プログラ
ムメモリ内に格納されたプログラムのプログラム開始ア
ドレスを格納する領域を有し、前記ＥＰＲＯＭマイコン
は、前記プログラムメモリへ供給されるアドレスに対し
前記プログラム開始アドレスを補正アドレスとして加算
または減算する加算・減算手段をさらに備え、前記加算
・減算手段で得られたアドレスを前記プログラム開始ア
ドレスとして前記プログラムメモリへ供給することを特
徴とする請求項２又は３記載のＥＰＲＯＭマイコン。
【請求項５】アドレス入力端子から入力されるシリア
ルアドレスデータをパラレルアドレスデータへ変換し、
前記変換されたパラレルアドレスデータを前記ＥＰＲＯ
Ｍへ供給する第１のシリアル／パラレル変換手段と、データ入力端子から入力されるシリアルデータをパラレ
ルデータへ変換し、変換された前記パラレルデータを前
記ＥＰＲＯＭへ供給する第２のシリアル／パラレル変換
手段と、前記ＥＰＲＯＭから出力されたパラレルデータをシリア
ルデータへ変換し、前記変換されたシリアルデータを外
部端子から出力するパラレル／シリアル変換手段と、前記ＥＰＲＯＭマイコンがオンボード書き込みモードか
否かを判定するオンボード書き込みモード判定回路をさ
らに備え、前記オンボード書き込みモード判定回路の判定結果がオ
ンボード書き込みモードである場合、前記第１のシリア
ル／パラレル変換手段および第２のシリアル／パラレル
変換手段、前記パラレル／シリアル変換手段を介して前
記ＥＰＲＯＭ内へのデータ書き込み動作を実施すること
を特徴とする請求項１〜４記載のＥＰＲＯＭマイコン。
【請求項６】アドレス／データ入力端子から入力され
るシリアルアドレスデータ、シリアルデータをパラレル
アドレスデータ、パラレルデータへ変換し、前記変換さ
れたパラレルアドレスデータおよびパラレルデータを前
記ＥＰＲＯＭへ供給する第３のシリアル／パラレル変換
手段と、前記ＥＰＲＯＭから出力されたパラレルデータをシリア
ルデータへ変換し、前記変換されたシリアルデータを外
部端子から出力するパラレル／シリアル変換手段と、前記ＥＰＲＯＭマイコンがオンボード書き込みモードか
否かを判定するオンボード書き込みモード判定回路とを
さらに備え、前記オンボード書き込みモード判定回路の判定結果がオ
ンボード書き込みモードである場合、前記第３のシリア
ル／パラレル変換手段および前記パラレル／シリアル変
換手段を介して前記ＥＰＲＯＭ内へのデータ書き込み動
作を実施することを特徴とする請求項１〜４記載のＥＰ
ＲＯＭマイコン。
【請求項７】アドレス入力端子から入力されるシリア
ルアドレスデータをパラレルアドレスデータへ変換し、
前記変換されたパラレルアドレスデータを前記ＥＰＲＯ
Ｍへ供給する第１のシリアル／パラレル変換手段と、データ入出力端子から入出力されるシリアルデータ、パ
ラレルデータをそれぞれパラレルデータ、シリアルデー
タへ変換し、前記変換されたパラレルデータおよびシリ
アルデータをそれぞれ前記ＥＰＲＯＭ、前記ＥＰＲＯＭ
マイコンの外部へ供給する第４のシリアル／パラレル変
換手段と、前記ＥＰＲＯＭマイコンがオンボード書き込みモードか
否かを判定するオンボード書き込みモード判定回路とを
さらに備え、前記オンボード書き込みモード判定回路の判定結果がオ
ンボード書き込みモードである場合、前記第１のシリア
ル／パラレル変換手段および前記第４のシリアル／パラ
レル変換手段を介して前記ＥＰＲＯＭ内へのデータ書き
込み動作を実施することを特徴とする請求項１〜４記載
のＥＰＲＯＭマイコン。
【請求項８】アドレス／データ入力端子から入力され
るシリアルアドレスデータ、シリアルデータをパラレル
アドレスデータ、パラレルデータへ変換し、前記変換さ
れたパラレルアドレスデータおよびパラレルデータを前
記ＥＰＲＯＭへ供給する第３のシリアル／パラレル変換
手段と、前記ＥＰＲＯＭから出力されたパラレルデータと、入力
され変換された前記パラレルデータとを比較し、両者が
一致するか否かを判断する書き込み・読み出しデータ照
合判定回路と、前記ＥＰＲＯＭマイコンがオンボード書き込みモードか
否かを判定するオンボード書き込みモード判定回路とを
さらに備え、前記書き込み・読み出しデータ照合判定回路は、前記オ
ンボード書き込みモード判定回路の判定に基づいて、前
記ＥＰＲＯＭから出力された前記パラレルデータと、入
力され変換された前記パラレルデータとの照合判定を行
うことを特徴とする請求項１〜４記載のＥＰＲＯＭマイ
コン。