JPH09321321A - 電力用ダイオード - Google Patents
電力用ダイオードInfo
- Publication number
- JPH09321321A JPH09321321A JP13246696A JP13246696A JPH09321321A JP H09321321 A JPH09321321 A JP H09321321A JP 13246696 A JP13246696 A JP 13246696A JP 13246696 A JP13246696 A JP 13246696A JP H09321321 A JPH09321321 A JP H09321321A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- base region
- power diode
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】ｐｉｎダイオードの良好な逆回復特性を劣化さ
せずに、大きなサージ電流耐量をもつ電力用ダイオード
とする。 【解決手段】ｐｉｎダイオードのｐアノード層３の表面
層の一部にｎベース領域４を形成し、そのｎベース領域
４の表面層の一部にｐソース領域５を形成する。そし
て、ｐアノード層３の表面上に設けられたアノード電極
７をｎベース領域４およびｐソース領域５の表面露出部
にも接触させて、ｐｉｎダイオード部１０と並列にサイ
リスタ部２０を形成する。
せずに、大きなサージ電流耐量をもつ電力用ダイオード
とする。 【解決手段】ｐｉｎダイオードのｐアノード層３の表面
層の一部にｎベース領域４を形成し、そのｎベース領域
４の表面層の一部にｐソース領域５を形成する。そし
て、ｐアノード層３の表面上に設けられたアノード電極
７をｎベース領域４およびｐソース領域５の表面露出部
にも接触させて、ｐｉｎダイオード部１０と並列にサイ
リスタ部２０を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、電力用整流素子に
関する。
関する。
【０００２】
【従来の技術】従来、電力用ダイオードは様々な用途の
ために、より高耐圧化、大容量化を目指し、開発が行わ
れてきた。更に、近年、絶縁ゲートバイポーラトランジ
スタなど、高耐圧、大容量用で、しかも高い周波数で動
作可能なスイッチング素子が開発され、それらとともに
インバータを始めとする様々な電力変換装置等に使用さ
れる電力用ダイオードにも、同様に高い周波数で動作可
能な高速逆回復特性が要求されている。
ために、より高耐圧化、大容量化を目指し、開発が行わ
れてきた。更に、近年、絶縁ゲートバイポーラトランジ
スタなど、高耐圧、大容量用で、しかも高い周波数で動
作可能なスイッチング素子が開発され、それらとともに
インバータを始めとする様々な電力変換装置等に使用さ
れる電力用ダイオードにも、同様に高い周波数で動作可
能な高速逆回復特性が要求されている。
【０００３】特に高速逆回復特性を目指して、ＭＰＳ
（Merged P-I-N Schottky ）ダイオードやＳＦＤ（Soft
and Fast recovery Diode）といった構造のダイオード
も各種報告されており、電力用ダイオードの特性改善が
進められている。最も広く用いられている電力用ダイオ
ードの代表例の一つとしてｐｉｎダイオードがある。図
４にｐｉｎダイオードの部分断面図を示す。
（Merged P-I-N Schottky ）ダイオードやＳＦＤ（Soft
and Fast recovery Diode）といった構造のダイオード
も各種報告されており、電力用ダイオードの特性改善が
進められている。最も広く用いられている電力用ダイオ
ードの代表例の一つとしてｐｉｎダイオードがある。図
４にｐｉｎダイオードの部分断面図を示す。
【０００４】アノード電極７に接触しているｐアノード
層３と、カソード電極６に接触しているｎ+ カソード層
１との間に、高い耐圧を確保するために両層よりも高比
抵抗（低不純物濃度）のｎドリフト層（ｉ層と呼ぶこと
もある）２を持っている。このｐｉｎダイオードの逆回
復特性を改善するために、電子線照射などを用いた少数
キャリアのライフタイム制御が行われている。
層３と、カソード電極６に接触しているｎ+ カソード層
１との間に、高い耐圧を確保するために両層よりも高比
抵抗（低不純物濃度）のｎドリフト層（ｉ層と呼ぶこと
もある）２を持っている。このｐｉｎダイオードの逆回
復特性を改善するために、電子線照射などを用いた少数
キャリアのライフタイム制御が行われている。
【０００５】
【発明が解決しようとする課題】ｐｉｎダイオードはイ
ンバータなどの実機にフリーホイールダイオード（ＦＷ
Ｄ）として使用されるが、負荷短絡など発生した際に、
そのＦＷＤに例えば１０００Ａ／ｃｍ2 以上といった非
常に大きな電流が流れることがある。このときダイオー
ドの温度が上昇し、さらに真性キャリア密度が注入キャ
リア密度より大きくなると、ダイオードは負性抵抗を示
し、破壊や劣化が生じる[ 例えば、Silber,D.and Rober
tson,M.J.,Solid State Electron. 16, p.1337 (1973)
参照] ［２］。そのような場合におけるダイオードのサ
ージ電流耐量を向上させるには、ｐアノード層３の不純
物濃度を増大させ、ｐアノード層３からの注入キャリア
を多くすることで対応できる。しかし、そのようにする
と、逆に通常の逆回復特性は悪くなる。このように、サ
ージ電流耐量と逆回復特性との間には、トレードオフ関
係がある。従って、ｐｉｎダイオードの構造のみでは、
両者の特性を同時に向上させることはできなかった。
ンバータなどの実機にフリーホイールダイオード（ＦＷ
Ｄ）として使用されるが、負荷短絡など発生した際に、
そのＦＷＤに例えば１０００Ａ／ｃｍ2 以上といった非
常に大きな電流が流れることがある。このときダイオー
ドの温度が上昇し、さらに真性キャリア密度が注入キャ
リア密度より大きくなると、ダイオードは負性抵抗を示
し、破壊や劣化が生じる[ 例えば、Silber,D.and Rober
tson,M.J.,Solid State Electron. 16, p.1337 (1973)
参照] ［２］。そのような場合におけるダイオードのサ
ージ電流耐量を向上させるには、ｐアノード層３の不純
物濃度を増大させ、ｐアノード層３からの注入キャリア
を多くすることで対応できる。しかし、そのようにする
と、逆に通常の逆回復特性は悪くなる。このように、サ
ージ電流耐量と逆回復特性との間には、トレードオフ関
係がある。従って、ｐｉｎダイオードの構造のみでは、
両者の特性を同時に向上させることはできなかった。
【０００６】電気鉄道用インバータなど、大容量でしか
も高い周波数での動作が必要な用途へのダイオードの適
用では、大電流が流れる場合に対する高いサージ電流耐
量のみならず、高速な逆回復特性も要求される。そし
て、今後、両者を同時に満たす新しい電力用ダイオード
の開発は、その重要度が増すと考えられる。以上の問題
に鑑み本発明の目的は、上記二つの要求すなわち、高速
な逆回復特性と大きいサージ電流耐量の両方を兼ね備え
た電力用ダイオードを提供することにある。
も高い周波数での動作が必要な用途へのダイオードの適
用では、大電流が流れる場合に対する高いサージ電流耐
量のみならず、高速な逆回復特性も要求される。そし
て、今後、両者を同時に満たす新しい電力用ダイオード
の開発は、その重要度が増すと考えられる。以上の問題
に鑑み本発明の目的は、上記二つの要求すなわち、高速
な逆回復特性と大きいサージ電流耐量の両方を兼ね備え
た電力用ダイオードを提供することにある。
【０００７】
【課題を解決するための手段】上記課題解決のため本発
明は、第一導電型カソード層、その第一導電型カソード
層より低不純物濃度の第一導電型ドリフト層、第二導電
型アノード層のいずれも半導体の三層をこの順に積み重
ね、第二導電型アノード層の表面に接するアノード電極
と、第一導電型カソード層の裏面に接するカソード電極
とを有する電力用ダイオードにおいて、第二導電型アノ
ード層の表面層の一部に形成された第一導電型ベース領
域と、その第一導電型ベース領域の表面層の一部に形成
された第二導電型ソース領域を有し、第二導電型ソース
領域の表面に前記カソード電極が接するものとする。
明は、第一導電型カソード層、その第一導電型カソード
層より低不純物濃度の第一導電型ドリフト層、第二導電
型アノード層のいずれも半導体の三層をこの順に積み重
ね、第二導電型アノード層の表面に接するアノード電極
と、第一導電型カソード層の裏面に接するカソード電極
とを有する電力用ダイオードにおいて、第二導電型アノ
ード層の表面層の一部に形成された第一導電型ベース領
域と、その第一導電型ベース領域の表面層の一部に形成
された第二導電型ソース領域を有し、第二導電型ソース
領域の表面に前記カソード電極が接するものとする。
【０００８】そのようにすれば、第一導電型ベース領域
が形成されない部分はｐｉｎダイオード部となり、第二
導電型ソース領域の形成された部分はｐｎｐｉｎ四層の
サイリスタ部となり、それらが共通のカソード電極、ア
ノード電極を有するので並列接続されていることにな
る。電流密度が低い通常使用範囲では、電流はｐｉｎダ
イオード部を流れるが、高電流密度になると、第二導電
型ソース領域から第一導電型ベース領域へのキャリアの
注入が始まり、サイリスタ部が動作する。サイリスタで
は二重のキャリア注入が起きるので、第一導電型ドリフ
ト層内のキャリアが大幅に増加し、伝導度変調効果も大
きい。従って、順電圧が低く、サージ電流が流れても温
度上昇が少ない。また、通常使用範囲では、電流はｐｉ
ｎダイオード部を流れるので、逆回復特性はｐｉｎダイ
オードのそれと変わらない。
が形成されない部分はｐｉｎダイオード部となり、第二
導電型ソース領域の形成された部分はｐｎｐｉｎ四層の
サイリスタ部となり、それらが共通のカソード電極、ア
ノード電極を有するので並列接続されていることにな
る。電流密度が低い通常使用範囲では、電流はｐｉｎダ
イオード部を流れるが、高電流密度になると、第二導電
型ソース領域から第一導電型ベース領域へのキャリアの
注入が始まり、サイリスタ部が動作する。サイリスタで
は二重のキャリア注入が起きるので、第一導電型ドリフ
ト層内のキャリアが大幅に増加し、伝導度変調効果も大
きい。従って、順電圧が低く、サージ電流が流れても温
度上昇が少ない。また、通常使用範囲では、電流はｐｉ
ｎダイオード部を流れるので、逆回復特性はｐｉｎダイ
オードのそれと変わらない。
【０００９】特に、複数の第一導電型ベース領域が均等
に配置されているものとする。そして、第一導電型ベー
ス領域が、ストライプ状、ドット状或いは環状であるも
のとする。そのようにすれば、電流の分布が均等で、電
流集中等がなく、特性が安定する。
に配置されているものとする。そして、第一導電型ベー
ス領域が、ストライプ状、ドット状或いは環状であるも
のとする。そのようにすれば、電流の分布が均等で、電
流集中等がなく、特性が安定する。
【００１０】一方電流が小さいときは、サイリスタは動
作せず、素子はｐｉｎダイオードの動作をする。このと
きの逆回復特性はｐｉｎダイオードの特性を示す。
作せず、素子はｐｉｎダイオードの動作をする。このと
きの逆回復特性はｐｉｎダイオードの特性を示す。
【００１１】
【発明の実施の形態】以下図面を参照しながら本発明の
実施例の電力用ダイオードについて説明する。以下の記
述で、ｎ、ｐを冠した層、領域等はそれぞれ電子、正孔
を多数キャリアとする層、領域等を意味するものであ
る。また、すべて第一導電型をｎ型、第二導電型をｐ型
とするが、これを逆にすることもできる。 ［実施例１］図２は、本発明第一の実施例の電力用ダイ
オードのチップの電極を透視したシリコン基板表面の平
面図である。中央部分には電流を流す活性部８として、
内部にｐソース領域５をもつストライプ状のｎベース領
域４が、ｐソース層３に多数配置されている。チップの
周辺部分には、耐圧部９として、ガードリング構造が形
成されているが、本発明の本質に係わる部分ではないの
で詳しくは図示していない。
実施例の電力用ダイオードについて説明する。以下の記
述で、ｎ、ｐを冠した層、領域等はそれぞれ電子、正孔
を多数キャリアとする層、領域等を意味するものであ
る。また、すべて第一導電型をｎ型、第二導電型をｐ型
とするが、これを逆にすることもできる。 ［実施例１］図２は、本発明第一の実施例の電力用ダイ
オードのチップの電極を透視したシリコン基板表面の平
面図である。中央部分には電流を流す活性部８として、
内部にｐソース領域５をもつストライプ状のｎベース領
域４が、ｐソース層３に多数配置されている。チップの
周辺部分には、耐圧部９として、ガードリング構造が形
成されているが、本発明の本質に係わる部分ではないの
で詳しくは図示していない。
【００１２】図１は、図２の電力用ダイオードのチップ
中央付近の単位部分の拡大斜視断面図である。高比抵抗
のｎドリフト層（ｉ層とも呼ぶ）２の一方の側にｐアノ
ード層３が形成されており、その表面上にアノード電極
７が設けられている。ｎドリフト層２の他方の側には、
ｎ+ カソード層１が形成されており、ｎ+ カソード層１
のｎドリフト層２と反対側の表面上には、カソード電極
６が設けられている。ｐアノード層３の表面層の一部に
は、ｎベース領域４が形成され、そのｎベース領域４の
表面層の一部にさらにｐソース領域５が形成されてい
て、アノード電極７が接触している。ｎベース領域４の
形成されていない部分はｐｉｎ三層のｐｉｎダイオード
部１０となり、ｐソース領域５の形成された部分はｐｎ
ｐ（ｉ）ｎ四層のサイリスタ部２０となっている。
中央付近の単位部分の拡大斜視断面図である。高比抵抗
のｎドリフト層（ｉ層とも呼ぶ）２の一方の側にｐアノ
ード層３が形成されており、その表面上にアノード電極
７が設けられている。ｎドリフト層２の他方の側には、
ｎ+ カソード層１が形成されており、ｎ+ カソード層１
のｎドリフト層２と反対側の表面上には、カソード電極
６が設けられている。ｐアノード層３の表面層の一部に
は、ｎベース領域４が形成され、そのｎベース領域４の
表面層の一部にさらにｐソース領域５が形成されてい
て、アノード電極７が接触している。ｎベース領域４の
形成されていない部分はｐｉｎ三層のｐｉｎダイオード
部１０となり、ｐソース領域５の形成された部分はｐｎ
ｐ（ｉ）ｎ四層のサイリスタ部２０となっている。
【００１３】この電力用ダイオードは、通常のｐｉｎダ
イオードと同様の製造方法で製造されたｎ+ カソード層
１、ｎドリフト層２、ｐアノード層３からなる三層構造
に、選択的な燐イオンの注入および熱処理により、ｎベ
ース領域４を形成し、選択的なホウ素イオンの注入およ
び熱処理により、ｐソース領域５を形成したのち、両面
にＡｌ等の金属膜を蒸着してカソード電極６、アノード
電極７を形成して製造される。また、必要により絶縁膜
で被覆する。
イオードと同様の製造方法で製造されたｎ+ カソード層
１、ｎドリフト層２、ｐアノード層３からなる三層構造
に、選択的な燐イオンの注入および熱処理により、ｎベ
ース領域４を形成し、選択的なホウ素イオンの注入およ
び熱処理により、ｐソース領域５を形成したのち、両面
にＡｌ等の金属膜を蒸着してカソード電極６、アノード
電極７を形成して製造される。また、必要により絶縁膜
で被覆する。
【００１４】各層、領域等の、不純物濃度あるいは表面
不純物濃度、厚さ或いは接合深さは例えば次のような値
である。 ｎ+ カソード層１：１×１０20／ｃｍ3 、８０μｍ、ｎ
ドリフト層２：３×１０ 13／ｃｍ3 、３２０μｍ、ｐア
ノード層３：３×１０16／ｃｍ3 、３．４μｍ、ｎベー
ス領域４：２．０×１０17／ｃｍ3 、１．０μｍ、ｐソ
ース領域５：１×１０19／ｃｍ3 、０．４μｍ 、ｐソ
ース領域５の半幅：４μｍ、ｐアノード層３の表面露出
部の半幅：１１μｍ。
不純物濃度、厚さ或いは接合深さは例えば次のような値
である。 ｎ+ カソード層１：１×１０20／ｃｍ3 、８０μｍ、ｎ
ドリフト層２：３×１０ 13／ｃｍ3 、３２０μｍ、ｐア
ノード層３：３×１０16／ｃｍ3 、３．４μｍ、ｎベー
ス領域４：２．０×１０17／ｃｍ3 、１．０μｍ、ｐソ
ース領域５：１×１０19／ｃｍ3 、０．４μｍ 、ｐソ
ース領域５の半幅：４μｍ、ｐアノード層３の表面露出
部の半幅：１１μｍ。
【００１５】以上のように形成された電力用ダイオード
の動作を、図１を用いて説明する。カソード電極６を接
地し、アノード電極７に正の電圧を印加すると、ｐアノ
ード層３からｎドリフト層２へ正孔が、またｎ+ カソー
ド層１からｎドリフト層２、さらにｐアノード層３へ電
子がそれぞれ注入される。アノード電流が大きくなる
と、ｎベース領域４とｐアノード層３との間のｐｎ接合
の電位差が小さくなり、電子がｎベース領域４まで達す
るようになる。ｎベース領域４は、アノード電極７に接
触しているので、そこに達した電子は、ｎベース領域４
を通ってアノード電極７に流れる。電子がｎベース領域
４を通過するとき、ｎベース領域４の抵抗分による電圧
降下が生じる。アノード電流が更に大きくなり、ある電
流値以上になると、ｎベース領域４とｐソース領域５間
のｐｎ接合が順方向バイアスとなる。すると、正孔がｐ
ソース領域５からｎベース領域４へ注入されるようにな
り、さらにｐアノード層３へ流れる。
の動作を、図１を用いて説明する。カソード電極６を接
地し、アノード電極７に正の電圧を印加すると、ｐアノ
ード層３からｎドリフト層２へ正孔が、またｎ+ カソー
ド層１からｎドリフト層２、さらにｐアノード層３へ電
子がそれぞれ注入される。アノード電流が大きくなる
と、ｎベース領域４とｐアノード層３との間のｐｎ接合
の電位差が小さくなり、電子がｎベース領域４まで達す
るようになる。ｎベース領域４は、アノード電極７に接
触しているので、そこに達した電子は、ｎベース領域４
を通ってアノード電極７に流れる。電子がｎベース領域
４を通過するとき、ｎベース領域４の抵抗分による電圧
降下が生じる。アノード電流が更に大きくなり、ある電
流値以上になると、ｎベース領域４とｐソース領域５間
のｐｎ接合が順方向バイアスとなる。すると、正孔がｐ
ソース領域５からｎベース領域４へ注入されるようにな
り、さらにｐアノード層３へ流れる。
【００１６】従って、ｐソース領域５−ｎベース領域４
−ｐアノード層３のｐｎｐトランジスタと、ｎベース領
域４−ｐアノード層３−ｎドリフト層２（ｎ+ カソード
層１）のｎｐｎトランジスタを集積したサイリスタ部２
０が動作するようになる。ここで、このサイリスタは、
例えば２００Ａ／ｃｍ2 以上の大電流領域で動作するよ
うに設計する。これは、実機上の使用において、通常は
ｐｉｎダイオード部１０のみ動作するようにして、他の
部分の異常で整流素子にサージ電流が流れるときにの
み、素子内のサイリスタ部分を動作させることを意味す
る。すなわち、サイリスタが動作しない電流領域（１０
０Ａ／ｃｍ2 以下）では、通常のターンオフが行われ、
ｐｉｎダイオードと同じ逆回復特性となる。
−ｐアノード層３のｐｎｐトランジスタと、ｎベース領
域４−ｐアノード層３−ｎドリフト層２（ｎ+ カソード
層１）のｎｐｎトランジスタを集積したサイリスタ部２
０が動作するようになる。ここで、このサイリスタは、
例えば２００Ａ／ｃｍ2 以上の大電流領域で動作するよ
うに設計する。これは、実機上の使用において、通常は
ｐｉｎダイオード部１０のみ動作するようにして、他の
部分の異常で整流素子にサージ電流が流れるときにの
み、素子内のサイリスタ部分を動作させることを意味す
る。すなわち、サイリスタが動作しない電流領域（１０
０Ａ／ｃｍ2 以下）では、通常のターンオフが行われ、
ｐｉｎダイオードと同じ逆回復特性となる。
【００１７】図５は、本発明による電力用ダイオードと
従来型ｐｉｎダイオードの順方向特性を、比較したもの
である。横軸は順電圧、縦軸は順電流である。本発明の
電力用ダイオードは、通常使用の電流領域（約１００Ａ
／ｃｍ2 ）では、従来型ｐｉｎダイオードのものと同等
の特性を示している。それに対し、２００Ａ／ｃｍ2程
度から、順電圧曲線の傾きが大きくなっている。そし
て、２００Ａ／ｃｍ2 以上の高電流領域では、本発明の
電力用ダイオードは従来型ｐｉｎダイオードに比べて低
い順電圧を示すことがわかる。
従来型ｐｉｎダイオードの順方向特性を、比較したもの
である。横軸は順電圧、縦軸は順電流である。本発明の
電力用ダイオードは、通常使用の電流領域（約１００Ａ
／ｃｍ2 ）では、従来型ｐｉｎダイオードのものと同等
の特性を示している。それに対し、２００Ａ／ｃｍ2程
度から、順電圧曲線の傾きが大きくなっている。そし
て、２００Ａ／ｃｍ2 以上の高電流領域では、本発明の
電力用ダイオードは従来型ｐｉｎダイオードに比べて低
い順電圧を示すことがわかる。
【００１８】これは、高電流領域において、本発明の電
力用ダイオードではサイリスタ動作が始まるが、サイリ
スタ動作では二重のキャリア注入が起きるので、ｎドリ
フト層２内のキャリアが大幅に増加し、伝導度変調効果
も大きいためと思われる。従来型ｐｉｎダイオードのみ
の場合では、サージ電流が流れると温度上昇で素子が劣
化し易くなったが、本発明の電力用ダイオードでは、サ
ージ電流が流れるときはサイリスタ部分を動作させ、注
入キャリアを増加させる。このため、順電圧が低く、サ
ージ電流が流れても温度上昇が少なく、素子の劣化を回
避することができる。すなわちサージ電流耐量は増大す
ることになる。
力用ダイオードではサイリスタ動作が始まるが、サイリ
スタ動作では二重のキャリア注入が起きるので、ｎドリ
フト層２内のキャリアが大幅に増加し、伝導度変調効果
も大きいためと思われる。従来型ｐｉｎダイオードのみ
の場合では、サージ電流が流れると温度上昇で素子が劣
化し易くなったが、本発明の電力用ダイオードでは、サ
ージ電流が流れるときはサイリスタ部分を動作させ、注
入キャリアを増加させる。このため、順電圧が低く、サ
ージ電流が流れても温度上昇が少なく、素子の劣化を回
避することができる。すなわちサージ電流耐量は増大す
ることになる。
【００１９】図６は、本発明の整流素子と従来型ｐｉｎ
ダイオードの、順方向電流密度が１００Ａ／ｃｍ2 にお
ける逆回復波形を示したものである。この図に示すよう
に、通常の動作電流領域では、本発明の電力用ダイオー
ドは従来型ｐｉｎダイオードとほぼ同等の逆回復特性を
示すことがわかる。なお、本発明の整流素子および従来
型ｐｉｎダイオードの耐圧は、いずれも３５００Ｖ以上
を示した。
ダイオードの、順方向電流密度が１００Ａ／ｃｍ2 にお
ける逆回復波形を示したものである。この図に示すよう
に、通常の動作電流領域では、本発明の電力用ダイオー
ドは従来型ｐｉｎダイオードとほぼ同等の逆回復特性を
示すことがわかる。なお、本発明の整流素子および従来
型ｐｉｎダイオードの耐圧は、いずれも３５００Ｖ以上
を示した。
【００２０】なお、図２の耐圧部９はガードリング構造
に限らず、その他の構造であってもよいことは勿論であ
る。 ［実施例２］サイリスタ動作を開始する電流値は、例え
ばｎベース領域４の不純物濃度を変えることによって調
整可能である。すなわち、ｎベース領域４の不純物濃度
を高くすると、ｎベース領域４の抵抗分が下がるので、
ｎベース領域４内での電圧降下が小さくなって、サイリ
スタが動作しにくくなる。
に限らず、その他の構造であってもよいことは勿論であ
る。 ［実施例２］サイリスタ動作を開始する電流値は、例え
ばｎベース領域４の不純物濃度を変えることによって調
整可能である。すなわち、ｎベース領域４の不純物濃度
を高くすると、ｎベース領域４の抵抗分が下がるので、
ｎベース領域４内での電圧降下が小さくなって、サイリ
スタが動作しにくくなる。
【００２１】図５にｎベース領域４の不純物濃度を高く
した本発明第二の実施例の順方向特性をも示した。この
例は、ｎベース領域４形成時の燐イオンの注入量を増
し、表面不純物濃度を２．３×１０17／ｃｍ3 としたも
のである。ｐソース領域５の表面不純物濃度、接合深さ
は実施例１の電力用ダイオードと同じである。この実施
例の順方向特性は、先の実施例１の曲線とｐｉｎダイオ
ードのそれとの間にあり、４００Ａ／ｃｍ2 付近からサ
イリスタ動作が始まっていることがわかる。このように
ｎベース領域４またはｐソース領域５の表面不純物濃度
や接合深さを変えるなど、既存のプロセス技術の応用に
より、デバイス構造ならびに素子特性の最適化ができ
る。 ［実施例３］図１、２の第一の実施例のｎベース領域は
ストライプ状であったが、他のパターンも考えられる。
電流密度が大きくなったとき、ｎベース領域４中を流れ
る電子電流によって電圧降下を生じ、ｐソース領域５か
らｎベース領域４への正孔の注入が始まること、しかも
電流集中がなく分散する構造であればよい。そのような
パターンとしては、中にｐソース領域５をもつドット状
のｎベース領域４でもよい。ドツトの形としては、円
形、多角形、あるいはそれらの変形が考えられる。更
に、環状でもよい。
した本発明第二の実施例の順方向特性をも示した。この
例は、ｎベース領域４形成時の燐イオンの注入量を増
し、表面不純物濃度を２．３×１０17／ｃｍ3 としたも
のである。ｐソース領域５の表面不純物濃度、接合深さ
は実施例１の電力用ダイオードと同じである。この実施
例の順方向特性は、先の実施例１の曲線とｐｉｎダイオ
ードのそれとの間にあり、４００Ａ／ｃｍ2 付近からサ
イリスタ動作が始まっていることがわかる。このように
ｎベース領域４またはｐソース領域５の表面不純物濃度
や接合深さを変えるなど、既存のプロセス技術の応用に
より、デバイス構造ならびに素子特性の最適化ができ
る。 ［実施例３］図１、２の第一の実施例のｎベース領域は
ストライプ状であったが、他のパターンも考えられる。
電流密度が大きくなったとき、ｎベース領域４中を流れ
る電子電流によって電圧降下を生じ、ｐソース領域５か
らｎベース領域４への正孔の注入が始まること、しかも
電流集中がなく分散する構造であればよい。そのような
パターンとしては、中にｐソース領域５をもつドット状
のｎベース領域４でもよい。ドツトの形としては、円
形、多角形、あるいはそれらの変形が考えられる。更
に、環状でもよい。
【００２２】図３は、本発明第三の実施例の電力用ダイ
オードのチップの電極を透視したシリコン基板表面の平
面図である。中央部分には電流を流す活性部８として、
内部にｐソース領域５をもつ環状のｎベース領域４が、
ｐソース層３に多数配置されている。チップの周辺部分
には、耐圧部９があるのは図２の第一の実施例と同じで
ある。
オードのチップの電極を透視したシリコン基板表面の平
面図である。中央部分には電流を流す活性部８として、
内部にｐソース領域５をもつ環状のｎベース領域４が、
ｐソース層３に多数配置されている。チップの周辺部分
には、耐圧部９があるのは図２の第一の実施例と同じで
ある。
【００２３】
【発明の効果】以上説明したように本発明によれば、ｐ
ｉｎダイオードに四層のサイリスタ部を並設し、大電流
密度領域ではそのサイリスタを動作させることによっ
て、従来のｐｉｎダイオードでは困難であった、大きい
サージ電流耐量と、高速な逆回復特性との両立を可能と
した電力用ダイオードが提供される。
ｉｎダイオードに四層のサイリスタ部を並設し、大電流
密度領域ではそのサイリスタを動作させることによっ
て、従来のｐｉｎダイオードでは困難であった、大きい
サージ電流耐量と、高速な逆回復特性との両立を可能と
した電力用ダイオードが提供される。
【図１】本発明第一の実施例の電力用ダイオードの拡大
斜視断面図
斜視断面図
【図２】本発明第一の実施例の電力用ダイオードのシリ
コン基板表面の平面図
コン基板表面の平面図
【図３】本発明第三の実施例の電力用ダイオードのシリ
コン基板表面の平面図
コン基板表面の平面図
【図４】従来型ｐｉｎダイオードの部分断面図
【図５】本発明実施例の電力用ダイオードおよび従来型
ｐｉｎダイオードの順方向特性比較図
ｐｉｎダイオードの順方向特性比較図
【図６】本発明実施例の電力用ダイオードおよび従来型
ｐｉｎダイオードの逆回復波形比較図
ｐｉｎダイオードの逆回復波形比較図
１ ｎ+ カソード層 ２ ｎドリフト層 ３ ｐアノード層 ４ ｎベース領域 ５ ｐソース領域 ６ カソード電極 ７ アノード電極 ８ 活性部 ９ 耐圧部 １０ ダイオード部 １１ サイリスタ部
Claims (5)
- 【請求項１】第一導電型カソード層、その第一導電型カ
ソード層より低不純物濃度の第一導電型ドリフト層、第
二導電型アノード層のいずれも半導体の三層をこの順に
積み重ね、第二導電型アノード層の表面に接するアノー
ド電極と、第一導電型カソード層の裏面に接するカソー
ド電極とを有する電力用ダイオードにおいて、 第二導電型アノード層の表面層の一部に形成された第一
導電型ベース領域と、その第一導電型ベース領域の表面
層の一部に形成された第二導電型ソース領域を有し、第
一導電型ベース領域および第二導電型ソース領域の表面
に前記アノード電極が接することを特徴とする電力用ダ
イオード。 - 【請求項２】複数の第一導電型ベース領域が均等に配置
されていることを特徴とする請求項１記載の電力用ダイ
オード。 - 【請求項３】第一導電型ベース領域がストライプ状であ
ることを特徴とする請求項２記載の電力用ダイオード。 - 【請求項４】第一導電型ベース領域がドット状であるこ
とを特徴とする請求項２記載の電力用ダイオード。 - 【請求項５】第一導電型ベース領域が環状であることを
特徴とする請求項２記載の電力用ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13246696A JPH09321321A (ja) | 1996-05-28 | 1996-05-28 | 電力用ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13246696A JPH09321321A (ja) | 1996-05-28 | 1996-05-28 | 電力用ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09321321A true JPH09321321A (ja) | 1997-12-12 |
Family
ID=15082039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13246696A Withdrawn JPH09321321A (ja) | 1996-05-28 | 1996-05-28 | 電力用ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09321321A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10046936A1 (de) * | 2000-09-21 | 2002-04-18 | Infineon Technologies Ag | Diodenvorrichtung aus zwei monolithisch miteinander integrierten Dioden |
-
1996
- 1996-05-28 JP JP13246696A patent/JPH09321321A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10046936A1 (de) * | 2000-09-21 | 2002-04-18 | Infineon Technologies Ag | Diodenvorrichtung aus zwei monolithisch miteinander integrierten Dioden |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5725083B2 (ja) | 半導体装置 | |
| JP3968912B2 (ja) | ダイオード | |
| EP2622639B1 (en) | Reverse-conducting power semiconductor device | |
| JP4006879B2 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| KR20110094066A (ko) | 바이폴러 펀치-스루 반도체 디바이스 및 이러한 반도체 디바이스를 제조하는 방법 | |
| EP3766101B1 (en) | Bidirectional thyristor device | |
| US5936267A (en) | Insulated gate thyristor | |
| WO2020201361A1 (en) | Segmented power diode structure with improved reverse recovery | |
| US5729031A (en) | High breakdown voltage semiconductor device | |
| JPH0534834B2 (ja) | ||
| CN116093152A (zh) | 半导体器件 | |
| US12426349B2 (en) | Reverse conducting power semiconductor device and method for manufacturing the same | |
| JP3807023B2 (ja) | 電力用ダイオード | |
| JP2000150859A (ja) | ダイオード | |
| JP2585521B2 (ja) | 半導体パワースイツチ | |
| JPH09321321A (ja) | 電力用ダイオード | |
| JP2630088B2 (ja) | ゲートターンオフサイリスタ | |
| JP5077508B2 (ja) | 半導体装置およびその製造方法 | |
| JP3014942B2 (ja) | 高速ダイオード | |
| EP0231895A2 (en) | Gate turn-off thyristor | |
| JP2004006602A (ja) | 半導体装置 | |
| JPH03174775A (ja) | 逆導通形ゲートターンオフサイリスタ | |
| JP2000252477A (ja) | 半導体装置 | |
| JP2722918B2 (ja) | ゲートターンオフサイリスタ及びこれを用いた電力変換装置 | |
| CN115117164A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040506 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040705 |