JPH09321609A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH09321609A JPH09321609A JP12986896A JP12986896A JPH09321609A JP H09321609 A JPH09321609 A JP H09321609A JP 12986896 A JP12986896 A JP 12986896A JP 12986896 A JP12986896 A JP 12986896A JP H09321609 A JPH09321609 A JP H09321609A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- iil
- injection current
- interface circuit
- input interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＩＩＬ回路と他の回路とをつなぐインターフ
ェース回路を備えたＩＣのインジェクション電流の供給
方法を改良する。 【解決手段】 インジェクション電流により駆動される
ＩＩＬ回路（５）と、入力信号を発生する信号源（１）
と、ＩＩＬ構成であり前記入力信号を前記ＩＩＬ回路に
供給する入力インターフェース回路（４）と、前記ＩＩ
Ｌ回路及び前記入力インターフェース回路にインジェク
ション電流を共通に供給するインジェクション電流発生
回路（１３）とを備える。
ェース回路を備えたＩＣのインジェクション電流の供給
方法を改良する。 【解決手段】 インジェクション電流により駆動される
ＩＩＬ回路（５）と、入力信号を発生する信号源（１）
と、ＩＩＬ構成であり前記入力信号を前記ＩＩＬ回路に
供給する入力インターフェース回路（４）と、前記ＩＩ
Ｌ回路及び前記入力インターフェース回路にインジェク
ション電流を共通に供給するインジェクション電流発生
回路（１３）とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＩＬ回路と他の
回路とをつなぐインターフェース回路を備えたＩＣ（集
積回路）に関するもので、特に、インジェクション電流
の供給方法の改良に関する。
回路とをつなぐインターフェース回路を備えたＩＣ（集
積回路）に関するもので、特に、インジェクション電流
の供給方法の改良に関する。
【０００２】
【従来の技術】バイポーラトランジスタを使用したＩＩ
Ｌ回路が知られている。ＩＩＬ回路は、ＭＯＳトランジ
スタで構成されたマイクロコンピュータやバイポーラト
ランジスタで構成されたリニア回路と接続される際にイ
ンターフェース回路を使用する。
Ｌ回路が知られている。ＩＩＬ回路は、ＭＯＳトランジ
スタで構成されたマイクロコンピュータやバイポーラト
ランジスタで構成されたリニア回路と接続される際にイ
ンターフェース回路を使用する。
【０００３】図２はそのようなインターフェース回路を
備えたＩＩＬ回路をＩＣ化したものを示す。図２ではマ
イクロコンピュータ（１）からリニア回路（２）内部の
フィルタ（３）のフィルタ特性を制御する制御信号が発
生する。マイクロコンピュータ（１）からの制御信号
は、まずＩＩＬ構成の入力インターフェース回路（４）
に印加される。そして、入力インターフェース回路
（４）からの制御信号はＩＩＬ回路（５）で演算処理さ
れる。演算処理された制御信号は更にＩＩＬ構成の出力
インターフェース回路（６）に印加される。
備えたＩＩＬ回路をＩＣ化したものを示す。図２ではマ
イクロコンピュータ（１）からリニア回路（２）内部の
フィルタ（３）のフィルタ特性を制御する制御信号が発
生する。マイクロコンピュータ（１）からの制御信号
は、まずＩＩＬ構成の入力インターフェース回路（４）
に印加される。そして、入力インターフェース回路
（４）からの制御信号はＩＩＬ回路（５）で演算処理さ
れる。演算処理された制御信号は更にＩＩＬ構成の出力
インターフェース回路（６）に印加される。
【０００４】その後、出力インターフェース回路（６）
の出力信号は、リニア回路（２）に印加される。ここ
で、入力インターフェース回路（４）、出力インターフ
ェース回路（６）及びＩＩＬ回路（５）にはインジェク
ション電流を供給する必要がある。インジェクション電
流発生回路（７）（８）（９）は、各々入力インターフ
ェース回路（４）、出力インターフェース回路（６）及
びＩＩＬ回路（５）にインジェクション電流を供給す
る。
の出力信号は、リニア回路（２）に印加される。ここ
で、入力インターフェース回路（４）、出力インターフ
ェース回路（６）及びＩＩＬ回路（５）にはインジェク
ション電流を供給する必要がある。インジェクション電
流発生回路（７）（８）（９）は、各々入力インターフ
ェース回路（４）、出力インターフェース回路（６）及
びＩＩＬ回路（５）にインジェクション電流を供給す
る。
【０００５】
【発明が解決しようとする課題】しかしながら、図２の
回路では入力インターフェース回路（４）及び出力イン
ターフェース回路（６）とＩＩＬ回路（５）との接続部
で電流量の不具合が起こるという問題があった。これ
は、入力インターフェース回路（４）及び出力インター
フェース回路（６）のインジェクション電流値とＩＩＬ
回路（５）のインジェクション電流値とが正確に一致で
きないために生ずる。前記インジェクション電流値は、
ＩＣ化の際のマクスずれや温度のよる特性変動などのよ
り生ずる。
回路では入力インターフェース回路（４）及び出力イン
ターフェース回路（６）とＩＩＬ回路（５）との接続部
で電流量の不具合が起こるという問題があった。これ
は、入力インターフェース回路（４）及び出力インター
フェース回路（６）のインジェクション電流値とＩＩＬ
回路（５）のインジェクション電流値とが正確に一致で
きないために生ずる。前記インジェクション電流値は、
ＩＣ化の際のマクスずれや温度のよる特性変動などのよ
り生ずる。
【０００６】今、インジェクション電流発生回路（９）
の働きによりトランジスタ（１０）がオンし１０ｍＡの
ベース電流がトランジスタ（１１）に流れるとトランジ
スタ（１１）のコレクタ・エミッタ電流も１０ｍＡとな
る。これは、ＩＩＬ回路を構成するトランジスタの電流
増幅率が１であるためである。この時、出力インターフ
ェース回路（６）のトランジスタ（１２）のコレクタか
ら電流がトランジスタ（１１）に供給される。ここで、
トランジスタ（１２）のコレクタ電流が１０ｍＡであれ
ば問題はない。ところが実際には、ＩＣ化の際のマクス
ずれや温度による特性変動などによりトランジスタ（１
２）のコレクタ電流値とトランジスタ（１１）のコレク
タ・エミッタ電流値が一致しなくなる。すると、図２の
接続点Ａにおいて電流が不足したり流れる場所を失った
りしてしまう。
の働きによりトランジスタ（１０）がオンし１０ｍＡの
ベース電流がトランジスタ（１１）に流れるとトランジ
スタ（１１）のコレクタ・エミッタ電流も１０ｍＡとな
る。これは、ＩＩＬ回路を構成するトランジスタの電流
増幅率が１であるためである。この時、出力インターフ
ェース回路（６）のトランジスタ（１２）のコレクタか
ら電流がトランジスタ（１１）に供給される。ここで、
トランジスタ（１２）のコレクタ電流が１０ｍＡであれ
ば問題はない。ところが実際には、ＩＣ化の際のマクス
ずれや温度による特性変動などによりトランジスタ（１
２）のコレクタ電流値とトランジスタ（１１）のコレク
タ・エミッタ電流値が一致しなくなる。すると、図２の
接続点Ａにおいて電流が不足したり流れる場所を失った
りしてしまう。
【０００７】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、インジェクション電流により駆動さ
れるＩＩＬ回路と、入力信号を発生する信号源と、ＩＩ
Ｌ構成であり前記入力信号を前記ＩＩＬ回路に供給する
入力インターフェース回路と、前記ＩＩＬ回路及び前記
入力インターフェース回路にインジェクション電流を共
通に供給するインジェクション電流発生回路とを備える
ことを特徴とする。
みなされたもので、インジェクション電流により駆動さ
れるＩＩＬ回路と、入力信号を発生する信号源と、ＩＩ
Ｌ構成であり前記入力信号を前記ＩＩＬ回路に供給する
入力インターフェース回路と、前記ＩＩＬ回路及び前記
入力インターフェース回路にインジェクション電流を共
通に供給するインジェクション電流発生回路とを備える
ことを特徴とする。
【０００８】
【発明の実施の形態】図１は、本発明の集積回路を示す
もので、（１３）は、ＩＩＬ回路（５）、入力インター
フェース回路（４）及び出力インターフェース回路
（６）にインジェクション電流を共通に供給するインジ
ェクション電流発生回路である。尚、図１の回路ブロッ
クにおいて、図２と同一の回路ブロックについては同一
の符号を付し、説明を省略する。
もので、（１３）は、ＩＩＬ回路（５）、入力インター
フェース回路（４）及び出力インターフェース回路
（６）にインジェクション電流を共通に供給するインジ
ェクション電流発生回路である。尚、図１の回路ブロッ
クにおいて、図２と同一の回路ブロックについては同一
の符号を付し、説明を省略する。
【０００９】図１において、インジェクション電流発生
回路（１３）は、ＩＩＬ回路（５）、入力インターフェ
ース回路（４）及び出力インターフェース回路（６）に
インジェクション電流を共通に供給している。このた
め、ＩＣ化の際のマクスずれや温度による特性変動など
によりインジェクション電流発生回路（１３）のインジ
ェクション電流値が変動しても同じ変動がＩＩＬ回路
（５）、入力インターフェース回路（４）及び出力イン
ターフェース回路（６）に伝わる。
回路（１３）は、ＩＩＬ回路（５）、入力インターフェ
ース回路（４）及び出力インターフェース回路（６）に
インジェクション電流を共通に供給している。このた
め、ＩＣ化の際のマクスずれや温度による特性変動など
によりインジェクション電流発生回路（１３）のインジ
ェクション電流値が変動しても同じ変動がＩＩＬ回路
（５）、入力インターフェース回路（４）及び出力イン
ターフェース回路（６）に伝わる。
【００１０】例えば、インジェクション電流発生回路
（１３）のインジェクション電流値が変動したとする
と、トランジスタ（１２）とトランジスタ（１１）のベ
ース電流が同様に変動する。すると、トランジスタ（１
２）のコレクタ電流値とトランジスタ（１１）のコレク
タ・エミッタ電流値が同様に変動する。トランジスタ
（１２）のコレクタ電流値とトランジスタ（１１）のコ
レクタ・エミッタ電流値が等しくなれば、図１の接続点
Ａにおいて電流が不足したり流れる場所を失ったりする
ことはない。
（１３）のインジェクション電流値が変動したとする
と、トランジスタ（１２）とトランジスタ（１１）のベ
ース電流が同様に変動する。すると、トランジスタ（１
２）のコレクタ電流値とトランジスタ（１１）のコレク
タ・エミッタ電流値が同様に変動する。トランジスタ
（１２）のコレクタ電流値とトランジスタ（１１）のコ
レクタ・エミッタ電流値が等しくなれば、図１の接続点
Ａにおいて電流が不足したり流れる場所を失ったりする
ことはない。
【００１１】このため、ＩＩＬ回路（５）と入力インタ
ーフェース回路（４）及び出力インターフェース回路
（６）との接合部において、ロジックの演算が誤動作す
ることがない。
ーフェース回路（４）及び出力インターフェース回路
（６）との接合部において、ロジックの演算が誤動作す
ることがない。
【００１２】
【発明の効果】以上述べた如く、本発明によれば、イン
ジェクション電流発生回路が、ＩＩＬ回路、入力インタ
ーフェース回路及び出力インターフェース回路にインジ
ェクション電流を共通に供給しているので、ＩＩＬ回路
と入力インターフェース回路及び出力インターフェース
回路との接合部において、ロジックの演算が誤動作する
ことがない。
ジェクション電流発生回路が、ＩＩＬ回路、入力インタ
ーフェース回路及び出力インターフェース回路にインジ
ェクション電流を共通に供給しているので、ＩＩＬ回路
と入力インターフェース回路及び出力インターフェース
回路との接合部において、ロジックの演算が誤動作する
ことがない。
【図１】本発明の集積回路を示すブロック図である。
【図２】従来の集積回路を示すブロック図である。
（４） 入力インターフェース回路 （５） ＩＩＬ回路 （６） 出力インターフェース回路
Claims (2)
- 【請求項１】 インジェクション電流により駆動される
ＩＩＬ回路と、 入力信号を発生する信号源と、 ＩＩＬ構成であり前記入力信号を前記ＩＩＬ回路に供給
する入力インターフェース回路と、 前記ＩＩＬ回路及び前記入力インターフェース回路にイ
ンジェクション電流を共通に供給するインジェクション
電流発生回路とを備えることを特徴とする集積回路。 - 【請求項２】 インジェクション電流により駆動される
ＩＩＬ回路と、 該ＩＩＬ回路の出力信号を受信する受信回路と、 ＩＩＬ構成であり前記ＩＩＬ回路の出力信号を前記受信
回路に供給する出力インターフェース回路と、 前記ＩＩＬ回路及び前記出力インターフェース回路にイ
ンジェクション電流を共通に供給するインジェクション
電流発生回路とを備えることを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12986896A JPH09321609A (ja) | 1996-05-24 | 1996-05-24 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12986896A JPH09321609A (ja) | 1996-05-24 | 1996-05-24 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09321609A true JPH09321609A (ja) | 1997-12-12 |
Family
ID=15020287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12986896A Pending JPH09321609A (ja) | 1996-05-24 | 1996-05-24 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09321609A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221391A (ja) * | 2006-02-15 | 2007-08-30 | Mitsumi Electric Co Ltd | 信号出力回路及び半導体集積回路 |
| US8526357B2 (en) | 2005-02-07 | 2013-09-03 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods and arrangements for handling unreliable scheduling grants in a telecommunication network |
-
1996
- 1996-05-24 JP JP12986896A patent/JPH09321609A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8526357B2 (en) | 2005-02-07 | 2013-09-03 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods and arrangements for handling unreliable scheduling grants in a telecommunication network |
| US9131525B2 (en) | 2005-02-07 | 2015-09-08 | Telefonaktiebolaget L M Ericsson (Publ) | Methods and arrangements for handling unreliable scheduling grants in a telecommunication network |
| US9295079B2 (en) | 2005-02-07 | 2016-03-22 | Telefonaktiebolaget L M Ericsson (Publ) | Methods and arrangements for handling unreliable scheduling grants in a telecommunication network |
| US9723628B2 (en) | 2005-02-07 | 2017-08-01 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods and arrangements for handling unreliable scheduling grants in a telecommunication network |
| JP2007221391A (ja) * | 2006-02-15 | 2007-08-30 | Mitsumi Electric Co Ltd | 信号出力回路及び半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5359241A (en) | ECL circuit | |
| JP2743401B2 (ja) | Ｅｃｌ回路 | |
| JPH09321609A (ja) | 集積回路 | |
| US20020169992A1 (en) | Device for reducing power consumption of a monitor and the method therof | |
| JPH02280412A (ja) | バイ・ｍｏｓ半導体集積回路 | |
| JP3735406B2 (ja) | 論理回路 | |
| JPH0437217A (ja) | 論理レベル変換回路 | |
| JP2833926B2 (ja) | 制御回路 | |
| JPH0145242B2 (ja) | ||
| JPH03270319A (ja) | レベル変換回路 | |
| KR960035645A (ko) | 전력 감소형 메모리 차동 전압 감지 증폭기 및 전력 감소 방법 | |
| JPH057151A (ja) | レベルシフト回路 | |
| JP2550861B2 (ja) | Ｅｃｌ型論理回路 | |
| JPS5848922B2 (ja) | フクゴウテイデンリユウカイロ | |
| JP2567015B2 (ja) | 入力電圧検出回路 | |
| JPH03201809A (ja) | 差動出力回路 | |
| US5012136A (en) | High speed ECL to CMOS translator having reduced power consumption | |
| SU890542A2 (ru) | Усилитель тока В.И.Турченкова | |
| JPH02301219A (ja) | 出力バッファ回路 | |
| JPS62165431A (ja) | エミツタ結合ａｎｄゲ−ト回路 | |
| JPH0245378B2 (ja) | ||
| JP2517538Y2 (ja) | 双安定回路 | |
| JP2655045B2 (ja) | Ｅｃｌ回路 | |
| JPH02131018A (ja) | 半導体集積回路 | |
| EP0072815A4 (en) | COMPARATOR. |