JPH09321732A - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JPH09321732A JPH09321732A JP8138157A JP13815796A JPH09321732A JP H09321732 A JPH09321732 A JP H09321732A JP 8138157 A JP8138157 A JP 8138157A JP 13815796 A JP13815796 A JP 13815796A JP H09321732 A JPH09321732 A JP H09321732A
- Authority
- JP
- Japan
- Prior art keywords
- data
- converter
- signal
- output
- hadamard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 abstract description 41
- 238000010586 diagram Methods 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 241000238558 Eucarida Species 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】周波数特性の影響を受けることなくデータの伝
送をする。 【解決手段】送信装置１０において、ベースバンド２値
データＳ10をシリアルパラレル変換器１１によりシリア
ルパラレル変換し、逆アダマール変換器１２により逆ア
ダマール変換した後、Ｄ／Ａ変換器１３によりアナログ
変換し、更に電圧周波数変換器１４により角度変調し
て、無線伝送路により伝送する。伝送されたデータは、
受信装置２０において、周波数電圧変換器２４により復
調され、Ａ／Ｄ変換器２３によりデジタル変換し、アダ
マール変換器２２によりアダマール変換した後、パラレ
ルシリアル変換器２１によりベースバンド２値信号デー
タに再生する。
送をする。 【解決手段】送信装置１０において、ベースバンド２値
データＳ10をシリアルパラレル変換器１１によりシリア
ルパラレル変換し、逆アダマール変換器１２により逆ア
ダマール変換した後、Ｄ／Ａ変換器１３によりアナログ
変換し、更に電圧周波数変換器１４により角度変調し
て、無線伝送路により伝送する。伝送されたデータは、
受信装置２０において、周波数電圧変換器２４により復
調され、Ａ／Ｄ変換器２３によりデジタル変換し、アダ
マール変換器２２によりアダマール変換した後、パラレ
ルシリアル変換器２１によりベースバンド２値信号デー
タに再生する。
Description
【産業上の利用分野】本発明は、周波数帯域の使用制限
の無い有線伝送線路または無線や、赤外線等の無線伝送
の変調・復調装置に供されるＯＦＤＭ（Orthogonal Fre
quencyDivision Multiplexing=直交周波数分割多重）方
式のデータ伝送装置であって、特に周波数特性に強い通
信を実現することができるデータ伝送装置に係わる。
の無い有線伝送線路または無線や、赤外線等の無線伝送
の変調・復調装置に供されるＯＦＤＭ（Orthogonal Fre
quencyDivision Multiplexing=直交周波数分割多重）方
式のデータ伝送装置であって、特に周波数特性に強い通
信を実現することができるデータ伝送装置に係わる。
【従来の技術】従来から、データのデジタル伝送が普及
されつつあり、デジタルデータ伝送のために、ベースバ
ンド信号の高能率符号化、デジタル変調、また、種々の
伝送路に対応した符号化、復号化等の技術が要請されて
いる。このようなデジタル化の要請に答えるために、Ｆ
ＳＫ方式のデータ伝送が採用されている。このようなＦ
ＳＫ方式のデータ伝送を行うデータ伝送装置は、図８に
示すように送信機１及び受信機２とを備え、送信機１に
おいて、送信されるべき２値（１、０）の電圧値からな
るシリアルデータ（図９）が、搬送波であるサイン波の
周波数をそれぞれの値に応じた周波数に変調される。２
値のデータでサイン波を変調するには、送信機１におい
て、シリアルデータの値が０の場合、図１０に示すよう
に、周波数の低い正弦波が出力され、シリアルデータの
値が１の場合、周波数の高い正弦波が出力される。送信
機１から出力された信号は無線、あるいは有線の伝送線
路により伝送され、受信機２に入力される。受信機２に
おいては、変調されたサイン波の信号は、周波数電圧変
換され、２値のデータが得られるようになっている。
されつつあり、デジタルデータ伝送のために、ベースバ
ンド信号の高能率符号化、デジタル変調、また、種々の
伝送路に対応した符号化、復号化等の技術が要請されて
いる。このようなデジタル化の要請に答えるために、Ｆ
ＳＫ方式のデータ伝送が採用されている。このようなＦ
ＳＫ方式のデータ伝送を行うデータ伝送装置は、図８に
示すように送信機１及び受信機２とを備え、送信機１に
おいて、送信されるべき２値（１、０）の電圧値からな
るシリアルデータ（図９）が、搬送波であるサイン波の
周波数をそれぞれの値に応じた周波数に変調される。２
値のデータでサイン波を変調するには、送信機１におい
て、シリアルデータの値が０の場合、図１０に示すよう
に、周波数の低い正弦波が出力され、シリアルデータの
値が１の場合、周波数の高い正弦波が出力される。送信
機１から出力された信号は無線、あるいは有線の伝送線
路により伝送され、受信機２に入力される。受信機２に
おいては、変調されたサイン波の信号は、周波数電圧変
換され、２値のデータが得られるようになっている。
【発明が解決しようとする課題】しかしながら、このよ
うなデータ伝送装置では、サイン波を搬送波として用い
るため、伝送路の周波数特性を受けることは避けられ
ず、受信機で変換されるデータ値の電圧が低減し、誤っ
たデータが得られる場合もあった。更に、装置も大規模
になり、データメモリの容量も大きくなってしまうとい
う難点があった。本発明は、このような難点を解消する
ためになされたもので、複雑な装置を要せず、データ値
の電圧の低減によりデータの誤った伝送を防止し、正確
なデータの伝送を行うことができるデータ伝送装置を提
供することを目的とする。
うなデータ伝送装置では、サイン波を搬送波として用い
るため、伝送路の周波数特性を受けることは避けられ
ず、受信機で変換されるデータ値の電圧が低減し、誤っ
たデータが得られる場合もあった。更に、装置も大規模
になり、データメモリの容量も大きくなってしまうとい
う難点があった。本発明は、このような難点を解消する
ためになされたもので、複雑な装置を要せず、データ値
の電圧の低減によりデータの誤った伝送を防止し、正確
なデータの伝送を行うことができるデータ伝送装置を提
供することを目的とする。
【課題を解決するための手段】この目的を達成するた
め、本発明によるデータ伝送装置は、ベースバンド２値
信号データをシリアルパラレル変換するシリアルパラレ
ル変換器、シリアルパラレル変換されたデータを逆アダ
マール変換する逆アダマール変換器、逆アダマール変換
されたデータをデジタルアナログ変換するＤ／Ａ変換
器、デジタルアナログ変換されたデータを角度変調して
送信する角度変調器を有する送信装置と、角度変調して
送信されてきたデータを復調して受信する復調器、復調
されたデータをアナログデジタル変換するＡ／Ｄ変換
器、アナログデジタル変換されたデータをアダマール変
換するアダマール変換器、アダマール変換されたデータ
をパラレルシリアル変換してベースバンド２値信号デー
タを再生するパラレルシリアル変換器を有する受信装置
とを備えたものである。このようなデータ伝送装置にお
いて、ベースバンド２値信号データをシリアルパラレル
変換し、シリアルパラレル変換されたデータを逆アダマ
ール変換し、更に、アナログ変換したデータを角度変調
してデータを送信する。伝送されたデータを受信機にお
いて、アダマール変換をした後、閾値を基準として２値
のデータに変換することによりデータを再生する。この
ため、伝送されるデータが周波数特性の影響を受けるこ
とがなく、伝送に伴う電圧低下による誤ったデータの伝
送がなされることがなく、正確なデータを伝送すること
ができる。
め、本発明によるデータ伝送装置は、ベースバンド２値
信号データをシリアルパラレル変換するシリアルパラレ
ル変換器、シリアルパラレル変換されたデータを逆アダ
マール変換する逆アダマール変換器、逆アダマール変換
されたデータをデジタルアナログ変換するＤ／Ａ変換
器、デジタルアナログ変換されたデータを角度変調して
送信する角度変調器を有する送信装置と、角度変調して
送信されてきたデータを復調して受信する復調器、復調
されたデータをアナログデジタル変換するＡ／Ｄ変換
器、アナログデジタル変換されたデータをアダマール変
換するアダマール変換器、アダマール変換されたデータ
をパラレルシリアル変換してベースバンド２値信号デー
タを再生するパラレルシリアル変換器を有する受信装置
とを備えたものである。このようなデータ伝送装置にお
いて、ベースバンド２値信号データをシリアルパラレル
変換し、シリアルパラレル変換されたデータを逆アダマ
ール変換し、更に、アナログ変換したデータを角度変調
してデータを送信する。伝送されたデータを受信機にお
いて、アダマール変換をした後、閾値を基準として２値
のデータに変換することによりデータを再生する。この
ため、伝送されるデータが周波数特性の影響を受けるこ
とがなく、伝送に伴う電圧低下による誤ったデータの伝
送がなされることがなく、正確なデータを伝送すること
ができる。
【発明の実施の形態】以下、本発明のデータ伝送装置を
有線でデータ伝送するデータ伝送装置に適用した好まし
い実施の形態例について図面を参照して詳述する。図１
に示すように、データ伝送装置は、送信装置１０及び受
信装置２０とを備えたものである。送信装置１０は、ベ
ースバンド２値信号のデータ信号Ｓ10をシリアルパラレ
ル変換するシリアルパラレル変換器１１を備える。シリ
アルパラレル変換器１１は、２値の電圧値からなるシリ
アル信号を、例えば８ビットの同期信号に変換するもの
である。シリアルパラレル変換器１１の出力側は逆アダ
マール変換器１２に接続される。逆アダマール変換器１
２はシリアルパラレル変換されたデータを逆アダマール
変換するものであって、図２に示すように、シリアルパ
ラレル変換器１１の８本の出力端子とそれぞれ接続され
る８本のデータ入力端子Ｉ11、Ｉ12、Ｉ13、Ｉ14、
Ｉ15、Ｉ16、Ｉ17、Ｉ18が接続される入力ポートを備え
たデータセレクタ１０１を備え、データセレクタ１０１
の出力側（出力データ信号Ｓ11）には１ビットの乗算器
１０３が設けられる。更に、乗算器１０３の入力ポート
に接続される６４ビットのデータメモリ１０２が備えら
れ、データメモリ１０２の出力側（出力データ信号
Ｓ12）は乗算器１０３に接続される。乗算器１０３の出
力側（出力データ信号Ｓ13）には４ビットの加算器１０
４が設けられ、加算器１０４の出力側（出力データ信号
Ｓ14）には４ビットのラッチレジスタ１０５が設けられ
る。ラッチレジスタ１０５の出力側（出力データ信号Ｓ
15）は、加算器１０４の入力側に接続されると共に、Ｄ
／Ａ変換器１３に接続されようになっている。ここで、
出力データ信号Ｓ15は、後述するように、図３に示すよ
うに、多値のデジタル信号となっている。データ処理タ
イミング発生器１０７の出力信号Φ11、Φ12、Φ13はデ
ータセレクタ１０１の列アドレス信号として入力され、
データ処理タイミング発生器１０７の出力信号Φ14、Φ
15、Φ16はデーメモリ１０２の行アドレス信号として入
力される。更に、データ処理タイミング発生器１０７の
出力信号Φ17、Φ18はラッチレジスタ１０５の立ち上が
りラッチ信号及びＬレベルアクティブデータクリア信号
として入力されるようになっている。このような逆アダ
マール変換器１２の出力側には、４ビットのＤ／Ａ変換
器１３が設けられ、ラッチレジスタ１０５からのデジタ
ルの出力データ信号Ｓ15が入力されると、アナログ変換
し、アナログの出力データ信号Ｓ16を出力するようにな
っている。データ処理タイミング発生器１０７の出力信
号Φ19はＤ／Ａ変換器１３の入力データ立ち上がり信号
として入力されるようになっている。Ｄ／Ａ変換器１３
の出力側には角度変調器である電圧周波数変換器（ＶＣ
Ｏ）１４が接続される。電圧周波数変換器１４はデジタ
ルアナログ変換された出力データ信号Ｓ16を、更に、角
度変調するものであって、出力データ信号Ｓ17が出力さ
れる。角度変調とは所定の電圧値のデータを周波数変調
または位相変調することであって、出力データ信号Ｓ16
を周波数変調または位相変調することにより、図４に示
すように、多値のデジタル信号に対応した周波数とされ
た出力データ信号Ｓ17とされ、送信装置１０から送出さ
れる。受信装置２０は、送信装置１０からの出力データ
信号Ｓ17が伝送された入力データ信号Ｓ20が入力される
復調器である周波数電圧変換器（例えばＦＭ復調器、即
ちデイスクリミネータ）２４が設けられ、周波数または
位相に対応する電圧値に変換されて復調されたアナログ
データ信号Ｓ21が出力される。周波数電圧変換器２４の
出力側は、４ビットのＡ／Ｄ変換器２３が接続され、ア
ナログデータ信号Ｓ21が入力されると、デジタル変換さ
れた出力データ信号Ｓ22（４ビット）が出力される。Ａ
／Ｄ変換器２３の出力側は、デジタルの出力データ信号
Ｓ22をアダマール変換するアダマール変換器２２が設け
られる。アダマール変換器２２は、図５に示すように、
Ａ／Ｄ変換器２３から出力される出力データ信号Ｓ22を
１フレーム分のサンプリングデータとして蓄積するため
の４ビット×８のＦＩＦＯ２０３の入力ポートに接続さ
れる。ＦＩＦＯ２０３の出力側（出力データＳ22’（４
ビット））は４ビットの乗算器２０４の一方の入力ポー
トに接続され、更に乗算器２０４の他方の入力ポートに
は、６４ビットのデータメモリ２０２が接続され、デー
タメモリ２０２からの出力データ信号Ｓ23（１ビット）
が入力される。乗算器２０４の出力側（出力データ信号
Ｓ24（４ビット））は、４ビットの加算器２０５の一方
の入力ポートに接続され、加算器２０５の出力側（出力
データ信号Ｓ25（４ビット））はラッチレジスタ２０６
に接続される。ラッチレジスタ２０６の出力側（出力デ
ータ信号Ｓ26（４ビット））は１／８分周器２０７と加
算器２０５のもう一方の入力ポートに接続される。分周
器２０７の出力側（出力データ信号Ｓ27（１ビット））
は８ビットのＳ／Ｐ（シリアルパラレル）変換器２０８
に接続され、Ｓ／Ｐ変換器２０８の出力ポートに８本の
データ出力端子が接続される。１フレームに同期したデ
ータ処理タイミング発生器２０９の出力信号Φ21、
Φ 22、Φ23、Φ24、Φ25、Φ26は、データメモリ２０２
のアドレス信号として入力され、Φ27、Φ28は、ラッチ
レジスタ２０６の立ち上がりラッチ信号及びＬレベルア
クティブデータクリア信号として入力される。データ処
理タイミング発生器２０９の出力信号Φ20、Φ29は、Ａ
／Ｄ変換器２３のサンプリングロック信号及び８ビット
のＳ／Ｐ変換器２０８の立ち上がりシフトロック信号と
して入力される。アダマール変換器２２の出力側には、
アダマール変換器２２のＳ／Ｐ変換器２０８の８本の出
力端子Ｏ21、Ｏ22、Ｏ23、Ｏ24、Ｏ25、Ｏ26、Ｏ27、Ｏ
28とそれぞれ接続されるコンパレータ２５が設けられ、
コンパレータ２５において、各出力端子から出力される
信号を閾値と比較し、０または１のデータとして出力さ
れるようになっている。コンパレータ２５の出力側には
パラレルシリアル変換器２１が設けられ、２値の電圧値
のシリアルデータ信号Ｓ30に変換されるようになってい
る。このように構成されたデータ伝送装置の送信装置１
０において、シリアルパラレル変換器１１により２値信
号データＳ10は８ビットの同期信号に変換され、逆アダ
マール変換器１２において、逆アダマール変換され、符
号化される。この符号化は、入力データを、６４ビット
データメモリ１０２に入力されたアダマール行列（８×
８）により逆アダマール変換することにより行われる。
入力データの逆アダマール変換は、６４ビットデータメ
モリ１０２に入力されるアダマール行列と入力データと
で“たたみこみ演算”を行うことにより実現される。６
４ビットデータメモリ１０２に入力されるアダマール行
列は、表１に示すように、列アドレスのオフセットがΦ
11、Φ12、Φ13、行アドレスのオフセットがΦ14、
Φ15、Φ16で指定されており、例えば、図６に示すよう
に、データメモリ１０２の行アドレス信号が、Φ11＝
０、Φ12＝１、Φ13＝０のとき、２行目の先頭より順次
読み出した出力データ信号Ｓ12とデータセレクタ１０１
で選択した入力データ信号Ｓ11を乗算器１０３で乗算
し、乗算器１０３の出力データ信号Ｓ13とラッチレジス
タ１０５の出力データ信号Ｓ15を加算器１０４で加算す
る。以上を８回繰り返し、最後にラッチレジスタ１０５
の出力データ信号15をＤ／Ａ変換器１３にΦ 19の立ち上
がりでラッチした後、Φ18をＬレベルにして、ラッチレ
ジスタ１０５の内容をゼロクリアする。以上を表１の各
列順に８回繰り返し１フレームの出力データ信号Ｓ15を
生成する。
有線でデータ伝送するデータ伝送装置に適用した好まし
い実施の形態例について図面を参照して詳述する。図１
に示すように、データ伝送装置は、送信装置１０及び受
信装置２０とを備えたものである。送信装置１０は、ベ
ースバンド２値信号のデータ信号Ｓ10をシリアルパラレ
ル変換するシリアルパラレル変換器１１を備える。シリ
アルパラレル変換器１１は、２値の電圧値からなるシリ
アル信号を、例えば８ビットの同期信号に変換するもの
である。シリアルパラレル変換器１１の出力側は逆アダ
マール変換器１２に接続される。逆アダマール変換器１
２はシリアルパラレル変換されたデータを逆アダマール
変換するものであって、図２に示すように、シリアルパ
ラレル変換器１１の８本の出力端子とそれぞれ接続され
る８本のデータ入力端子Ｉ11、Ｉ12、Ｉ13、Ｉ14、
Ｉ15、Ｉ16、Ｉ17、Ｉ18が接続される入力ポートを備え
たデータセレクタ１０１を備え、データセレクタ１０１
の出力側（出力データ信号Ｓ11）には１ビットの乗算器
１０３が設けられる。更に、乗算器１０３の入力ポート
に接続される６４ビットのデータメモリ１０２が備えら
れ、データメモリ１０２の出力側（出力データ信号
Ｓ12）は乗算器１０３に接続される。乗算器１０３の出
力側（出力データ信号Ｓ13）には４ビットの加算器１０
４が設けられ、加算器１０４の出力側（出力データ信号
Ｓ14）には４ビットのラッチレジスタ１０５が設けられ
る。ラッチレジスタ１０５の出力側（出力データ信号Ｓ
15）は、加算器１０４の入力側に接続されると共に、Ｄ
／Ａ変換器１３に接続されようになっている。ここで、
出力データ信号Ｓ15は、後述するように、図３に示すよ
うに、多値のデジタル信号となっている。データ処理タ
イミング発生器１０７の出力信号Φ11、Φ12、Φ13はデ
ータセレクタ１０１の列アドレス信号として入力され、
データ処理タイミング発生器１０７の出力信号Φ14、Φ
15、Φ16はデーメモリ１０２の行アドレス信号として入
力される。更に、データ処理タイミング発生器１０７の
出力信号Φ17、Φ18はラッチレジスタ１０５の立ち上が
りラッチ信号及びＬレベルアクティブデータクリア信号
として入力されるようになっている。このような逆アダ
マール変換器１２の出力側には、４ビットのＤ／Ａ変換
器１３が設けられ、ラッチレジスタ１０５からのデジタ
ルの出力データ信号Ｓ15が入力されると、アナログ変換
し、アナログの出力データ信号Ｓ16を出力するようにな
っている。データ処理タイミング発生器１０７の出力信
号Φ19はＤ／Ａ変換器１３の入力データ立ち上がり信号
として入力されるようになっている。Ｄ／Ａ変換器１３
の出力側には角度変調器である電圧周波数変換器（ＶＣ
Ｏ）１４が接続される。電圧周波数変換器１４はデジタ
ルアナログ変換された出力データ信号Ｓ16を、更に、角
度変調するものであって、出力データ信号Ｓ17が出力さ
れる。角度変調とは所定の電圧値のデータを周波数変調
または位相変調することであって、出力データ信号Ｓ16
を周波数変調または位相変調することにより、図４に示
すように、多値のデジタル信号に対応した周波数とされ
た出力データ信号Ｓ17とされ、送信装置１０から送出さ
れる。受信装置２０は、送信装置１０からの出力データ
信号Ｓ17が伝送された入力データ信号Ｓ20が入力される
復調器である周波数電圧変換器（例えばＦＭ復調器、即
ちデイスクリミネータ）２４が設けられ、周波数または
位相に対応する電圧値に変換されて復調されたアナログ
データ信号Ｓ21が出力される。周波数電圧変換器２４の
出力側は、４ビットのＡ／Ｄ変換器２３が接続され、ア
ナログデータ信号Ｓ21が入力されると、デジタル変換さ
れた出力データ信号Ｓ22（４ビット）が出力される。Ａ
／Ｄ変換器２３の出力側は、デジタルの出力データ信号
Ｓ22をアダマール変換するアダマール変換器２２が設け
られる。アダマール変換器２２は、図５に示すように、
Ａ／Ｄ変換器２３から出力される出力データ信号Ｓ22を
１フレーム分のサンプリングデータとして蓄積するため
の４ビット×８のＦＩＦＯ２０３の入力ポートに接続さ
れる。ＦＩＦＯ２０３の出力側（出力データＳ22’（４
ビット））は４ビットの乗算器２０４の一方の入力ポー
トに接続され、更に乗算器２０４の他方の入力ポートに
は、６４ビットのデータメモリ２０２が接続され、デー
タメモリ２０２からの出力データ信号Ｓ23（１ビット）
が入力される。乗算器２０４の出力側（出力データ信号
Ｓ24（４ビット））は、４ビットの加算器２０５の一方
の入力ポートに接続され、加算器２０５の出力側（出力
データ信号Ｓ25（４ビット））はラッチレジスタ２０６
に接続される。ラッチレジスタ２０６の出力側（出力デ
ータ信号Ｓ26（４ビット））は１／８分周器２０７と加
算器２０５のもう一方の入力ポートに接続される。分周
器２０７の出力側（出力データ信号Ｓ27（１ビット））
は８ビットのＳ／Ｐ（シリアルパラレル）変換器２０８
に接続され、Ｓ／Ｐ変換器２０８の出力ポートに８本の
データ出力端子が接続される。１フレームに同期したデ
ータ処理タイミング発生器２０９の出力信号Φ21、
Φ 22、Φ23、Φ24、Φ25、Φ26は、データメモリ２０２
のアドレス信号として入力され、Φ27、Φ28は、ラッチ
レジスタ２０６の立ち上がりラッチ信号及びＬレベルア
クティブデータクリア信号として入力される。データ処
理タイミング発生器２０９の出力信号Φ20、Φ29は、Ａ
／Ｄ変換器２３のサンプリングロック信号及び８ビット
のＳ／Ｐ変換器２０８の立ち上がりシフトロック信号と
して入力される。アダマール変換器２２の出力側には、
アダマール変換器２２のＳ／Ｐ変換器２０８の８本の出
力端子Ｏ21、Ｏ22、Ｏ23、Ｏ24、Ｏ25、Ｏ26、Ｏ27、Ｏ
28とそれぞれ接続されるコンパレータ２５が設けられ、
コンパレータ２５において、各出力端子から出力される
信号を閾値と比較し、０または１のデータとして出力さ
れるようになっている。コンパレータ２５の出力側には
パラレルシリアル変換器２１が設けられ、２値の電圧値
のシリアルデータ信号Ｓ30に変換されるようになってい
る。このように構成されたデータ伝送装置の送信装置１
０において、シリアルパラレル変換器１１により２値信
号データＳ10は８ビットの同期信号に変換され、逆アダ
マール変換器１２において、逆アダマール変換され、符
号化される。この符号化は、入力データを、６４ビット
データメモリ１０２に入力されたアダマール行列（８×
８）により逆アダマール変換することにより行われる。
入力データの逆アダマール変換は、６４ビットデータメ
モリ１０２に入力されるアダマール行列と入力データと
で“たたみこみ演算”を行うことにより実現される。６
４ビットデータメモリ１０２に入力されるアダマール行
列は、表１に示すように、列アドレスのオフセットがΦ
11、Φ12、Φ13、行アドレスのオフセットがΦ14、
Φ15、Φ16で指定されており、例えば、図６に示すよう
に、データメモリ１０２の行アドレス信号が、Φ11＝
０、Φ12＝１、Φ13＝０のとき、２行目の先頭より順次
読み出した出力データ信号Ｓ12とデータセレクタ１０１
で選択した入力データ信号Ｓ11を乗算器１０３で乗算
し、乗算器１０３の出力データ信号Ｓ13とラッチレジス
タ１０５の出力データ信号Ｓ15を加算器１０４で加算す
る。以上を８回繰り返し、最後にラッチレジスタ１０５
の出力データ信号15をＤ／Ａ変換器１３にΦ 19の立ち上
がりでラッチした後、Φ18をＬレベルにして、ラッチレ
ジスタ１０５の内容をゼロクリアする。以上を表１の各
列順に８回繰り返し１フレームの出力データ信号Ｓ15を
生成する。
【表１】 このように符号化された出力データ信号Ｓ15は、Ｄ／Ａ
変換器１３においてデジタルアナログ変換され、複数の
周波数の合成波形の出力データ信号Ｓ16に変換された
後、電圧周波数変換器１４において、周波数変調がなさ
れる。更に、複数の周波数の合成波形のデジタルの出力
データ信号Ｓ16が、アナログの出力データ信号Ｓ17とさ
れて送信される。一方、受信装置２０においては、出力
データ信号Ｓ17が伝送されて入力データ信号Ｓ20となっ
て受信装置２０に入力され、周波数電圧変換器２４によ
って、電圧信号に変換されたアナログの出力データ信号
Ｓ21が出力される。出力データ信号Ｓ21はＡ／Ｄ変換器
２３において、タイミング発生器２０９のΦ20の立ち上
がり毎にサンプリングされ、出力データ信号Ｓ21の１フ
レームに８個のデータがＦＩＦＯ２０３に記録される。
アダマール変換は、符号化と同様に、入力データと表１
の“たたみこみ演算”を行った後、８で除算することに
よって実現できる。例えば、データメモリ２０２の行ア
ドレス信号がΦ21＝０、Φ22＝１、Φ23＝０のとき、図
７に示すように、データメモリ２０２の２行目の先頭よ
り順次読み出した信号Ｓ23とＦＩＦＯ２０３より読み出
した入力データ信号Ｓ22’を乗算器２０４で乗算し、乗
算器２０４の出力信号Ｓ24とラッチレジスタ２０６の出
力データ信号26を加算器２０５で加算する。以上を８回
繰り返し、最後にラッチレジスタ２０６の出力データ信
号26を１／８分周器２０７で１／８分周した出力データ
信号Ｓ27をＳ／Ｐ変換器２０８にΦ29の立ち上がりで１
データ分シフト入力した後、Φ28をＬレベルにして、ラ
ッチレジスタ２０６の内容をゼロクリアする。以上を表
１の各列順に８回繰り返し８ビットのデータをデータ出
力端子から出力する。復号化されデータ出力端子から出
力されたデータ信号は、コンパレータ２５に入力され、
所定の閾値と比較され、０または１のデータに分類され
る。これにより、２値のデータは確実に復調され、送信
装置１０に入力されたベースバンド２値信号データＳ10
が再生されて、８ビットのデータのデータ信号30が出力
される。このため、伝送による周波数特性を受けること
なくデータを確実に伝送することができる。尚、本発明
は、上記の説明の有線によるデータの伝送に適用したデ
ータ伝送装置に限らず、無線の伝送線路に適用できる。
また、リモートコントローラやＰＣＭ音声の伝送装置へ
の転用も可能である。
変換器１３においてデジタルアナログ変換され、複数の
周波数の合成波形の出力データ信号Ｓ16に変換された
後、電圧周波数変換器１４において、周波数変調がなさ
れる。更に、複数の周波数の合成波形のデジタルの出力
データ信号Ｓ16が、アナログの出力データ信号Ｓ17とさ
れて送信される。一方、受信装置２０においては、出力
データ信号Ｓ17が伝送されて入力データ信号Ｓ20となっ
て受信装置２０に入力され、周波数電圧変換器２４によ
って、電圧信号に変換されたアナログの出力データ信号
Ｓ21が出力される。出力データ信号Ｓ21はＡ／Ｄ変換器
２３において、タイミング発生器２０９のΦ20の立ち上
がり毎にサンプリングされ、出力データ信号Ｓ21の１フ
レームに８個のデータがＦＩＦＯ２０３に記録される。
アダマール変換は、符号化と同様に、入力データと表１
の“たたみこみ演算”を行った後、８で除算することに
よって実現できる。例えば、データメモリ２０２の行ア
ドレス信号がΦ21＝０、Φ22＝１、Φ23＝０のとき、図
７に示すように、データメモリ２０２の２行目の先頭よ
り順次読み出した信号Ｓ23とＦＩＦＯ２０３より読み出
した入力データ信号Ｓ22’を乗算器２０４で乗算し、乗
算器２０４の出力信号Ｓ24とラッチレジスタ２０６の出
力データ信号26を加算器２０５で加算する。以上を８回
繰り返し、最後にラッチレジスタ２０６の出力データ信
号26を１／８分周器２０７で１／８分周した出力データ
信号Ｓ27をＳ／Ｐ変換器２０８にΦ29の立ち上がりで１
データ分シフト入力した後、Φ28をＬレベルにして、ラ
ッチレジスタ２０６の内容をゼロクリアする。以上を表
１の各列順に８回繰り返し８ビットのデータをデータ出
力端子から出力する。復号化されデータ出力端子から出
力されたデータ信号は、コンパレータ２５に入力され、
所定の閾値と比較され、０または１のデータに分類され
る。これにより、２値のデータは確実に復調され、送信
装置１０に入力されたベースバンド２値信号データＳ10
が再生されて、８ビットのデータのデータ信号30が出力
される。このため、伝送による周波数特性を受けること
なくデータを確実に伝送することができる。尚、本発明
は、上記の説明の有線によるデータの伝送に適用したデ
ータ伝送装置に限らず、無線の伝送線路に適用できる。
また、リモートコントローラやＰＣＭ音声の伝送装置へ
の転用も可能である。
【発明の効果】以上の説明から明らかなように本発明の
データ伝送装置によれば、アダマール関数を用いて周波
数を多重し、且つデータを角度変調して送信し、復調し
たデータを一定の閾値により分類して、シリアルデータ
を生成することとしたため、周波数特性に影響されず正
確なデータ伝送を実現することができる。
データ伝送装置によれば、アダマール関数を用いて周波
数を多重し、且つデータを角度変調して送信し、復調し
たデータを一定の閾値により分類して、シリアルデータ
を生成することとしたため、周波数特性に影響されず正
確なデータ伝送を実現することができる。
【図１】本発明によるデータ伝送装置の一実施例を示す
ブロック図。
ブロック図。
【図２】本発明によるデータ伝送装置の逆アダマール変
換器を示すブロック図。
換器を示すブロック図。
【図３】本発明によるデータ伝送装置の動作を示す説明
図。
図。
【図４】本発明によるデータ伝送装置の動作を示す説明
図。
図。
【図５】本発明によるデータ伝送装置のアダマール変換
器を示すブロック図。
器を示すブロック図。
【図６】本発明によるデータ伝送装置の動作を示す説明
図。
図。
【図７】本発明によるデータ伝送装置の動作を示す説明
図。
図。
【図８】従来のデータ伝送装置のブロック図。
【図９】従来のデータ伝送装置の動作を示す図。
【図１０】従来のデータ伝送装置の動作を示す図。
【符号の説明】 １０・・・・・・送信装置 １１・・・・・・シリアルパラレル変換器 １２・・・・・・逆アダマール変換器 １３・・・・・・Ｄ／Ａ変換器 １４・・・・・・電圧周波数変換器（角度変調器） ２０・・・・・・受信装置 ２１・・・・・・パラレルシリアル変換器 ２２・・・・・・アダマール変換器 ２３・・・・・・Ａ／Ｄ変換器 ２４・・・・・・周波数電圧変換器（復調器） Ｓ10・・・・・・ベースバンド２値信号データ
Claims (1)
- 【請求項１】ベースバンド２値信号データ（Ｓ10）をシ
リアルパラレル変換するシリアルパラレル変換器（１
１）、シリアルパラレル変換されたデータを逆アダマー
ル変換する逆アダマール変換器（１２）、逆アダマール
変換されたデータをデジタルアナログ変換するＤ／Ａ変
換器（１３）、デジタルアナログ変換されたデータを角
度変調して送信する角度変調器（１４）を有する送信装
置（１０）と、 角度変調して送信されてきたデータを復調して受信する
復調器（２４）、復調されたデータをアナログデジタル
変換するＡ／Ｄ変換器（２３）、アナログデジタル変換
されたデータをアダマール変換するアダマール変換器
（２２）、アダマール変換されたデータをパラレルシリ
アル変換して前記ベースバンド２値信号データを再生す
るパラレルシリアル変換器（２１）を有する受信装置
（２０）とを備えたことを特徴とするデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8138157A JPH09321732A (ja) | 1996-05-31 | 1996-05-31 | データ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8138157A JPH09321732A (ja) | 1996-05-31 | 1996-05-31 | データ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09321732A true JPH09321732A (ja) | 1997-12-12 |
Family
ID=15215359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8138157A Pending JPH09321732A (ja) | 1996-05-31 | 1996-05-31 | データ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09321732A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002047304A1 (fr) * | 2000-12-05 | 2002-06-13 | Fujitsu Limited | Appareil et procede de transmission de donnees |
-
1996
- 1996-05-31 JP JP8138157A patent/JPH09321732A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002047304A1 (fr) * | 2000-12-05 | 2002-06-13 | Fujitsu Limited | Appareil et procede de transmission de donnees |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3136076B2 (ja) | 符号分割多重変復調装置 | |
| EP1617613B1 (en) | OFDM communication devices using pseudo random modulated reference symbols | |
| JPH05219021A (ja) | 直交周波数分割多重ディジタル信号伝送方式およびそれに用いる送信装置並びに受信装置 | |
| US6621426B1 (en) | Method and apparatus for modulating a signal | |
| JP3265578B2 (ja) | Ｏｆｄｍ方式マルチキャリア変調によるデジタル信号の伝送法並びにこれによる送信機および受信機 | |
| CA1189912A (en) | Receiver for angle-modulated carrier signals | |
| US4712240A (en) | Transmission and reception of television broadcast in high-fidelity stereo audio | |
| JPH05167633A (ja) | ディジタル伝送方式 | |
| JPH09321660A (ja) | スペクトル拡散パルス位置変調通信方法，スペクトル拡散パルス位置変調送信機及びスペクトル拡散パルス位置変調受信機 | |
| JP2515809B2 (ja) | デイジタル伝送方式 | |
| JPH066399A (ja) | データ伝送方法 | |
| CA1231382A (en) | Signal transmission system having encoder/decoder without frame synchronization signal | |
| US5517433A (en) | Parallel digital data communications | |
| JPH09321732A (ja) | データ伝送装置 | |
| JPH0750698A (ja) | エラー検出回路および方法 | |
| JP3575983B2 (ja) | Ｏｆｄｍ伝送装置及び伝送方法 | |
| WO1999019808A1 (en) | Data transfer over wire or wireless medium | |
| JP2548932B2 (ja) | 多値ｑａｍ通信システム | |
| JPH09107345A (ja) | 周波数分割多重信号発生装置及び復号装置 | |
| JP2820092B2 (ja) | 周波数ホッピング通信装置及びそれ用の送信装置並びに受信装置 | |
| JP3582307B2 (ja) | Ｉｄｆｔ演算装置 | |
| JPH05219006A (ja) | 直交周波数分割多重ディジタル信号伝送方式およびこれに用いる符号化変調装置ならびに復調装置 | |
| JPH10107759A (ja) | データ伝送装置 | |
| JPH05316072A (ja) | スペクトラム拡散通信装置 | |
| JP3272172B2 (ja) | 無線装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021126 |