JPH09325801A - 極値制御回路 - Google Patents
極値制御回路Info
- Publication number
- JPH09325801A JPH09325801A JP14441996A JP14441996A JPH09325801A JP H09325801 A JPH09325801 A JP H09325801A JP 14441996 A JP14441996 A JP 14441996A JP 14441996 A JP14441996 A JP 14441996A JP H09325801 A JPH09325801 A JP H09325801A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- sampling
- value
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005070 sampling Methods 0.000 claims abstract description 39
- 230000003247 decreasing effect Effects 0.000 claims abstract description 4
- 230000007423 decrease Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 238000010248 power generation Methods 0.000 description 5
- 230000009194 climbing Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
Abstract
(57)【要約】
【課題】簡単な回路構成によって出力信号Ｖout の最大
値または最小値を追求することができる極値制御回路を
提供する。 【解決手段】適当なサンプリング間隔でコントロール信
号Ｖｃを保持する第一のサンプリングホールド回路２
と、その出力と現在のコントロール信号Ｖｃとを比較し
て変化分ΔＶｃを演算する第一の比較器３と、適当なサ
ンプリング間隔で出力信号Ｖout を保持する第二のサン
プリングホールド回路４と、その出力と現在の出力信号
Ｖout とを比較して変化分ΔＶout を演算する第二の比
較器５と、これらの変化分ΔＶｃとΔＶout との掛け算
を行う掛け算器６と、掛け算器６の出力の正負によりコ
ントロール信号Ｖｃを増減させる制御回路７とからな
る。
値または最小値を追求することができる極値制御回路を
提供する。 【解決手段】適当なサンプリング間隔でコントロール信
号Ｖｃを保持する第一のサンプリングホールド回路２
と、その出力と現在のコントロール信号Ｖｃとを比較し
て変化分ΔＶｃを演算する第一の比較器３と、適当なサ
ンプリング間隔で出力信号Ｖout を保持する第二のサン
プリングホールド回路４と、その出力と現在の出力信号
Ｖout とを比較して変化分ΔＶout を演算する第二の比
較器５と、これらの変化分ΔＶｃとΔＶout との掛け算
を行う掛け算器６と、掛け算器６の出力の正負によりコ
ントロール信号Ｖｃを増減させる制御回路７とからな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、コントロール信号
Ｖｃの変化に対して出力信号Ｖout が最大値または最小
値を取る系に適用される極値制御回路に関するものであ
る。
Ｖｃの変化に対して出力信号Ｖout が最大値または最小
値を取る系に適用される極値制御回路に関するものであ
る。
【０００２】
【従来の技術】図１に示すように、コントロール信号Ｖ
ｃの変化に対して出力信号Ｖout が最大値または最小値
を取る系においては、出力信号Ｖout が最大値または最
小値を取るように系を制御することが求められる場合が
多い。例えば太陽電池発電システムにおいては、図８に
示すように出力電圧によって電力が大きく変化するとい
う特性があり、太陽電池の動作点（図８の特性曲線上に
おける点）を常に最大電力点に一致させるような制御が
求められる。
ｃの変化に対して出力信号Ｖout が最大値または最小値
を取る系においては、出力信号Ｖout が最大値または最
小値を取るように系を制御することが求められる場合が
多い。例えば太陽電池発電システムにおいては、図８に
示すように出力電圧によって電力が大きく変化するとい
う特性があり、太陽電池の動作点（図８の特性曲線上に
おける点）を常に最大電力点に一致させるような制御が
求められる。
【０００３】このような場合、従来はいわゆる「山登り
方式」による制御が主として用いられている。この「山
登り方式」は、マイコン等によりコントロール信号Ｖｃ
を常に微小変化させてその前後の出力信号Ｖout を測定
し、出力信号Ｖout が極値に向かう方向にコントロール
信号Ｖｃを移行させて行く制御方式である。ところがこ
の方式ではコントロール信号Ｖｃを常にΔＶｃだけ移動
していることとなるので、出力信号Ｖout の変動を避け
ることができず、また制御回路が複雑となってコスト高
を招くという問題があった。
方式」による制御が主として用いられている。この「山
登り方式」は、マイコン等によりコントロール信号Ｖｃ
を常に微小変化させてその前後の出力信号Ｖout を測定
し、出力信号Ｖout が極値に向かう方向にコントロール
信号Ｖｃを移行させて行く制御方式である。ところがこ
の方式ではコントロール信号Ｖｃを常にΔＶｃだけ移動
していることとなるので、出力信号Ｖout の変動を避け
ることができず、また制御回路が複雑となってコスト高
を招くという問題があった。
【０００４】
【発明が解決しようとする課題】本発明は上記した従来
の問題点を解決して、簡単な回路構成によって出力信号
Ｖout の最大値または最小値を追求することができる極
値制御回路を提供するためになされたものである。
の問題点を解決して、簡単な回路構成によって出力信号
Ｖout の最大値または最小値を追求することができる極
値制御回路を提供するためになされたものである。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
めになされた本発明の極値制御回路は、コントロール信
号Ｖｃの変化に対して出力信号Ｖout が最大値または最
小値を取る系に適用される極値制御回路であって、適当
なサンプリング間隔でコントロール信号Ｖｃを保持する
第一のサンプリングホールド回路と、このサンプリング
ホールド回路の出力と現在のコントロール信号Ｖｃとを
比較して変化分ΔＶｃを演算する第一の比較器と、適当
なサンプリング間隔で出力信号Ｖout を保持する第二の
サンプリングホールド回路と、このサンプリングホール
ド回路の出力と現在の出力信号Ｖout とを比較して変化
分ΔＶout を演算する第二の比較器と、これらの変化分
ΔＶｃとΔＶout との掛け算を行う掛け算器と、この掛
け算器の正負によりコントロール信号Ｖｃを増減させる
制御回路とからなることを特徴とするものである。以下
に本発明をさらに詳細に説明する。
めになされた本発明の極値制御回路は、コントロール信
号Ｖｃの変化に対して出力信号Ｖout が最大値または最
小値を取る系に適用される極値制御回路であって、適当
なサンプリング間隔でコントロール信号Ｖｃを保持する
第一のサンプリングホールド回路と、このサンプリング
ホールド回路の出力と現在のコントロール信号Ｖｃとを
比較して変化分ΔＶｃを演算する第一の比較器と、適当
なサンプリング間隔で出力信号Ｖout を保持する第二の
サンプリングホールド回路と、このサンプリングホール
ド回路の出力と現在の出力信号Ｖout とを比較して変化
分ΔＶout を演算する第二の比較器と、これらの変化分
ΔＶｃとΔＶout との掛け算を行う掛け算器と、この掛
け算器の正負によりコントロール信号Ｖｃを増減させる
制御回路とからなることを特徴とするものである。以下
に本発明をさらに詳細に説明する。
【０００６】
【発明の実施の形態】図２は本発明の極値制御回路の回
路図であり、１は制御対象系、Ｖinはその入力信号、Ｖ
out は出力信号、Ｖｃはコントロール信号である。２は
コントロール信号Ｖｃを保持する第一のサンプリングホ
ールド回路であり、適当なサンプリング間隔でコントロ
ール信号Ｖｃを取り込み、その値を保持する。３は第一
の比較器であって、第一のサンプリングホールド回路２
の出力と現在のコントロール信号Ｖｃとを比較して変化
分ΔＶｃを演算する。
路図であり、１は制御対象系、Ｖinはその入力信号、Ｖ
out は出力信号、Ｖｃはコントロール信号である。２は
コントロール信号Ｖｃを保持する第一のサンプリングホ
ールド回路であり、適当なサンプリング間隔でコントロ
ール信号Ｖｃを取り込み、その値を保持する。３は第一
の比較器であって、第一のサンプリングホールド回路２
の出力と現在のコントロール信号Ｖｃとを比較して変化
分ΔＶｃを演算する。
【０００７】また、４は第二のサンプリングホールド回
路であり、適当なサンプリング間隔で出力信号Ｖout を
保持する。その値は第二の比較器５において現在の出力
信号Ｖout と比較され、変化分ΔＶout を演算する。そ
してこれらの変化分ΔＶｃと変化分ΔＶout とは掛け算
器６により掛け算され、その結果Ｖｘは制御回路７に入
力される。
路であり、適当なサンプリング間隔で出力信号Ｖout を
保持する。その値は第二の比較器５において現在の出力
信号Ｖout と比較され、変化分ΔＶout を演算する。そ
してこれらの変化分ΔＶｃと変化分ΔＶout とは掛け算
器６により掛け算され、その結果Ｖｘは制御回路７に入
力される。
【０００８】図３は横軸に時間を取り、縦軸に信号を取
ったグラフである。サンプリングホールド回路は次のサ
ンプリングが行われるまで一定値を保持するので、図３
に示すように信号が増加する過程では現信号がサンプリ
ングホールド信号よりも大きくなり、比較器の出力は正
となる。逆に、信号が減少する過程では現信号がサンプ
リングホールド信号よりも小さくなり、比較器の出力は
負となる。このため、図４に示したサンプリングホール
ド回路と比較器とを組み合わせた回路は、信号の増減の
状況を正確に出力することができ、サンプリングホール
ド時間を適当に設定することにより、極めて遅い変化も
検出することが可能である。
ったグラフである。サンプリングホールド回路は次のサ
ンプリングが行われるまで一定値を保持するので、図３
に示すように信号が増加する過程では現信号がサンプリ
ングホールド信号よりも大きくなり、比較器の出力は正
となる。逆に、信号が減少する過程では現信号がサンプ
リングホールド信号よりも小さくなり、比較器の出力は
負となる。このため、図４に示したサンプリングホール
ド回路と比較器とを組み合わせた回路は、信号の増減の
状況を正確に出力することができ、サンプリングホール
ド時間を適当に設定することにより、極めて遅い変化も
検出することが可能である。
【０００９】図５に示すように、コントロール信号Ｖｃ
の変化に対して出力信号Ｖout が最大値を取る系におい
ては、の領域ではΔＶｃ＞０、ΔＶout ＞０であるか
ら、Ｖｘ＝ΔＶｃ×ΔＶout ＞０である。このためＶou
t を最大値とするにはΔＶｃ＞０のままでよい。次に
の領域ではΔＶｃ＞０、ΔＶout ＜０であるから、Ｖｘ
＜０であり、Ｖout を最大値とするにはΔＶｃを＜０と
する必要がある。
の変化に対して出力信号Ｖout が最大値を取る系におい
ては、の領域ではΔＶｃ＞０、ΔＶout ＞０であるか
ら、Ｖｘ＝ΔＶｃ×ΔＶout ＞０である。このためＶou
t を最大値とするにはΔＶｃ＞０のままでよい。次に
の領域ではΔＶｃ＞０、ΔＶout ＜０であるから、Ｖｘ
＜０であり、Ｖout を最大値とするにはΔＶｃを＜０と
する必要がある。
【００１０】また、図６に示すの領域においては、Δ
Ｖｃ＜０、ΔＶout ＞０であるからＶｘ＜０となり、Ｖ
out を最大値とするにはΔＶｃ＜０のままでよい。更に
の領域においては、ΔＶｃ＜０、ΔＶout ＜０である
から、Ｖｘ＞０である。このためＶout を最大値とする
にはΔＶｃ＞０とする必要がある。以上をまとめると表
１のとおりとなる。
Ｖｃ＜０、ΔＶout ＞０であるからＶｘ＜０となり、Ｖ
out を最大値とするにはΔＶｃ＜０のままでよい。更に
の領域においては、ΔＶｃ＜０、ΔＶout ＜０である
から、Ｖｘ＞０である。このためＶout を最大値とする
にはΔＶｃ＞０とする必要がある。以上をまとめると表
１のとおりとなる。
【００１１】
【表１】
【００１２】表１に示すように、Ｖｘの符号とコントロ
ール信号Ｖｃの増減を同じとすればＶout は極値へ収束
する。そこで、図２の制御回路７により制御対象系１を
制御すれば、Ｖout が最大値を取るように系を制御する
ことができる。なお、必要に応じて制御回路７に積分要
素や比例積分要素を挿入することができる。また、極
大、極小に応じて極性を適当に選ぶことで、極値制御全
般に適用することができる。
ール信号Ｖｃの増減を同じとすればＶout は極値へ収束
する。そこで、図２の制御回路７により制御対象系１を
制御すれば、Ｖout が最大値を取るように系を制御する
ことができる。なお、必要に応じて制御回路７に積分要
素や比例積分要素を挿入することができる。また、極
大、極小に応じて極性を適当に選ぶことで、極値制御全
般に適用することができる。
【００１３】
【実施例】次に本発明の極値制御回路を太陽電池発電シ
ステムに適用した例を示す。図７において、１１は太陽
電池の出力電圧Ｖｐと太陽電池の出力電流Ｉｐとを掛算
することにより太陽電池の電力Ｐを算出する掛け算器、
１２はこの掛け算器１１の出力を保持するサンプリング
ホールド回路、１３は比較器である。このサンプリング
ホールド回路１２は適当なサンプリング間隔で掛け算器
１１の出力をサンプリングしてその値Ｐshを次のサンプ
リング時間まで保持する回路である。そして比較器１３
は、サンプリングホールド回路１２の出力Ｐshと太陽電
池の現在の電力Ｐとを比較し、現在の電力Ｐの方が大き
ければ＋を、現在の電力Ｐの方が小さければ−を出力す
る。
ステムに適用した例を示す。図７において、１１は太陽
電池の出力電圧Ｖｐと太陽電池の出力電流Ｉｐとを掛算
することにより太陽電池の電力Ｐを算出する掛け算器、
１２はこの掛け算器１１の出力を保持するサンプリング
ホールド回路、１３は比較器である。このサンプリング
ホールド回路１２は適当なサンプリング間隔で掛け算器
１１の出力をサンプリングしてその値Ｐshを次のサンプ
リング時間まで保持する回路である。そして比較器１３
は、サンプリングホールド回路１２の出力Ｐshと太陽電
池の現在の電力Ｐとを比較し、現在の電力Ｐの方が大き
ければ＋を、現在の電力Ｐの方が小さければ−を出力す
る。
【００１４】また１４は太陽電池の出力電圧Ｖｐを適当
なサンプリング間隔で保持するサンプリングホールド回
路であり、１５は比較器である。この比較器１５は、上
記と同様にサンプリングホールド回路１４の出力Ｖshと
太陽電池の現在の電圧Ｖｐとを比較し、現在の電圧Ｖｐ
の方が大きければ＋を、現在の電圧Ｖｐの方が小さけれ
ば−を出力する。更に１６はこれらの二つの比較器１
３、１５の出力の掛け算を行う掛け算器であり、１７は
この掛け算器１６の出力により比例−積分制御を行うＰ
Ｉ制御回路である。次に上記の最大電力制御回路の動作
を、図８の太陽電池動作特性図を参照しつつ説明する。
なサンプリング間隔で保持するサンプリングホールド回
路であり、１５は比較器である。この比較器１５は、上
記と同様にサンプリングホールド回路１４の出力Ｖshと
太陽電池の現在の電圧Ｖｐとを比較し、現在の電圧Ｖｐ
の方が大きければ＋を、現在の電圧Ｖｐの方が小さけれ
ば−を出力する。更に１６はこれらの二つの比較器１
３、１５の出力の掛け算を行う掛け算器であり、１７は
この掛け算器１６の出力により比例−積分制御を行うＰ
Ｉ制御回路である。次に上記の最大電力制御回路の動作
を、図８の太陽電池動作特性図を参照しつつ説明する。
【００１５】図８は横軸に太陽電池の出力電圧Ｖｐを取
り、縦軸に太陽電池の出力電流Ｉｐと出力電力Ｐを取っ
たグラフである。前記したと同様、太陽電池の現在の動
作点の位置により掛け算器１６の出力は図８中に示すよ
うに変化し、このようにして得られた掛け算器１６の出
力Ｖｃは、ＰＩ制御回路１７に入力される。このＰＩ制
御回路７は入力の積分項と比例項との和を出力するの
で、最大電力点に到達し安定状態となっても、積分項に
相当する制御信号を出力し続ける。
り、縦軸に太陽電池の出力電流Ｉｐと出力電力Ｐを取っ
たグラフである。前記したと同様、太陽電池の現在の動
作点の位置により掛け算器１６の出力は図８中に示すよ
うに変化し、このようにして得られた掛け算器１６の出
力Ｖｃは、ＰＩ制御回路１７に入力される。このＰＩ制
御回路７は入力の積分項と比例項との和を出力するの
で、最大電力点に到達し安定状態となっても、積分項に
相当する制御信号を出力し続ける。
【００１６】図９は太陽光発電システムの全体を示す回
路図であり、鎖線で囲んだ部分が図７の本発明の回路に
相当する。図９に示すように、ＰＩ制御回路１７の出力
である制御信号は系統電圧の全波整流回路１８の出力と
掛け算され、次段の比較回路１９で三角波と比較されて
回路の主スイッチ２０のオンオフを決定するＰＷＭ波形
を作成する。
路図であり、鎖線で囲んだ部分が図７の本発明の回路に
相当する。図９に示すように、ＰＩ制御回路１７の出力
である制御信号は系統電圧の全波整流回路１８の出力と
掛け算され、次段の比較回路１９で三角波と比較されて
回路の主スイッチ２０のオンオフを決定するＰＷＭ波形
を作成する。
【００１７】この太陽光発電システムにおいて、もし現
在の動作点が図８のまたはの経路にあるとすれば、
ＰＩ入力信号Ｖｃは＋となり、特性曲線上では太陽電池
の出力電圧Ｖｐを増加させる必要がある。図８のＩｐ特
性曲線から明らかなようにこのためには太陽電池の出力
電流Ｉｐを減少させる必要がある。そしてこのためには
主スイッチ２０のオンオフ比であるＯＮデューティを減
少させねばならない。従ってＰＩ制御回路１７にはＰＩ
入力信号Ｖｃが＋のときにはＰＩ出力を減少させ、デュ
ーティファクタを減少させる機能を付加しておくものと
する。この結果、動作点が図８のまたはの経路にあ
るときには主スイッチ２０は出力電流Ｉｐを減少させ、
従って出力電圧Ｖｐを増加させて太陽電池の動作点を最
大動作点の方向へ移行させる。
在の動作点が図８のまたはの経路にあるとすれば、
ＰＩ入力信号Ｖｃは＋となり、特性曲線上では太陽電池
の出力電圧Ｖｐを増加させる必要がある。図８のＩｐ特
性曲線から明らかなようにこのためには太陽電池の出力
電流Ｉｐを減少させる必要がある。そしてこのためには
主スイッチ２０のオンオフ比であるＯＮデューティを減
少させねばならない。従ってＰＩ制御回路１７にはＰＩ
入力信号Ｖｃが＋のときにはＰＩ出力を減少させ、デュ
ーティファクタを減少させる機能を付加しておくものと
する。この結果、動作点が図８のまたはの経路にあ
るときには主スイッチ２０は出力電流Ｉｐを減少させ、
従って出力電圧Ｖｐを増加させて太陽電池の動作点を最
大動作点の方向へ移行させる。
【００１８】逆に、現在の動作点が図８の、の経路
にあるとすれば、ＰＩ入力信号Ｖｃは−となり、特性曲
線上では太陽電池の出力電圧Ｖｐを減少させる必要があ
る。このためにはＰＩ出力を増加させ、デューティファ
クタを増加させて太陽電池の出力電流Ｉｐを増加させ
る。この結果、動作点が図８のまたはの経路にある
ときには主スイッチ２０は出力電流Ｉｐを増加させ、従
って出力電圧Ｖｐを減少させて太陽電池の動作点を最大
動作点の方向へ移行させる。
にあるとすれば、ＰＩ入力信号Ｖｃは−となり、特性曲
線上では太陽電池の出力電圧Ｖｐを減少させる必要があ
る。このためにはＰＩ出力を増加させ、デューティファ
クタを増加させて太陽電池の出力電流Ｉｐを増加させ
る。この結果、動作点が図８のまたはの経路にある
ときには主スイッチ２０は出力電流Ｉｐを増加させ、従
って出力電圧Ｖｐを減少させて太陽電池の動作点を最大
動作点の方向へ移行させる。
【００１９】この実施例によれば、非常に簡単なアナロ
グ回路によって太陽電池の最大電力追従動作を実現する
ことができる。太陽電池の日射量のいかなる変動に対し
ても、インバータ回路２１は太陽電池の出力電流を制御
しながら、常に電力系統と連系して運転することとな
る。しかもマイコンを使用して動作点をわずかに移動さ
せながら最大値または最小値を追跡する山登り方式に比
較して、出力変動を小さくできる利点がある。
グ回路によって太陽電池の最大電力追従動作を実現する
ことができる。太陽電池の日射量のいかなる変動に対し
ても、インバータ回路２１は太陽電池の出力電流を制御
しながら、常に電力系統と連系して運転することとな
る。しかもマイコンを使用して動作点をわずかに移動さ
せながら最大値または最小値を追跡する山登り方式に比
較して、出力変動を小さくできる利点がある。
【００２０】
【発明の効果】以上に説明したように、本発明によれば
非常に簡単なアナログ回路によって出力信号Ｖout の最
大値または最小値を追求することができる利点がある。
非常に簡単なアナログ回路によって出力信号Ｖout の最
大値または最小値を追求することができる利点がある。
【図１】制御対象系を示す概念図である。
【図２】本発明の極値制御回路の回路図である。
【図３】サンプリングホールド信号を示すグラフであ
る。
る。
【図４】サンプリングホールド回路と比較器の回路図で
ある。
ある。
【図５】Ｖｃの変化に対する出力信号Ｖout の変化を示
すグラフである。
すグラフである。
【図６】Ｖｃの変化に対する出力信号Ｖout の変化を示
すグラフである。
すグラフである。
【図７】実施例の極値制御回路の回路図である。
【図８】太陽電池動作特性図である。
【図９】太陽光発電システムを示す回路図である。
１ 制御対象系 ２ 第一のサンプリングホールド回路 ３ 第一の比較器 ４ 第二のサンプリングホールド回路 ５ 第二の比較器 ６ 掛け算器 ７ 制御回路 １１ 掛け算器 １２ サンプリングホールド回路 １３ 比較器 １４ サンプリングホールド １５ 比較器 １６ 掛け算器 １７ ＰＩ制御回路 １８ 系統電圧の全波整流回路 １９ 比較回路 ２０ 主スイッチ ２１ インバータ回路
Claims (1)
- 【請求項１】 コントロール信号Ｖｃの変化に対して出
力信号Ｖout が最大値または最小値を取る系に適用され
る極値制御回路であって、適当なサンプリング間隔でコ
ントロール信号Ｖｃを保持する第一のサンプリングホー
ルド回路と、このサンプリングホールド回路の出力と現
在のコントロール信号Ｖｃとを比較して変化分ΔＶｃを
演算する第一の比較器と、適当なサンプリング間隔で出
力信号Ｖout を保持する第二のサンプリングホールド回
路と、このサンプリングホールド回路の出力と現在の出
力信号Ｖout とを比較して変化分ΔＶout を演算する第
二の比較器と、これらの変化分ΔＶｃとΔＶout との掛
け算を行う掛け算器と、この掛け算器の正負によりコン
トロール信号Ｖｃを増減させる制御回路とからなること
を特徴とする極値制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14441996A JPH09325801A (ja) | 1996-06-06 | 1996-06-06 | 極値制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14441996A JPH09325801A (ja) | 1996-06-06 | 1996-06-06 | 極値制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09325801A true JPH09325801A (ja) | 1997-12-16 |
Family
ID=15361744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14441996A Withdrawn JPH09325801A (ja) | 1996-06-06 | 1996-06-06 | 極値制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09325801A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011146056A (ja) * | 2006-12-26 | 2011-07-28 | Richtek Technology Corp | アナログ光発電回路 |
| WO2017018227A1 (ja) * | 2015-07-29 | 2017-02-02 | 株式会社東芝 | 最適制御装置、最適制御方法、コンピュータプログラム及び最適制御システム |
| JP2019148988A (ja) * | 2018-02-27 | 2019-09-05 | 株式会社東芝 | 最適制御装置、制御方法及びコンピュータプログラム |
-
1996
- 1996-06-06 JP JP14441996A patent/JPH09325801A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011146056A (ja) * | 2006-12-26 | 2011-07-28 | Richtek Technology Corp | アナログ光発電回路 |
| WO2017018227A1 (ja) * | 2015-07-29 | 2017-02-02 | 株式会社東芝 | 最適制御装置、最適制御方法、コンピュータプログラム及び最適制御システム |
| JP2017033104A (ja) * | 2015-07-29 | 2017-02-09 | 株式会社東芝 | 最適制御装置、最適制御方法、コンピュータプログラム及び最適制御システム |
| JP2019148988A (ja) * | 2018-02-27 | 2019-09-05 | 株式会社東芝 | 最適制御装置、制御方法及びコンピュータプログラム |
| WO2019167998A1 (ja) * | 2018-02-27 | 2019-09-06 | 株式会社東芝 | 最適制御装置、制御方法及びコンピュータプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11114859B2 (en) | Power conversion system, photovoltaic optimizer and power tracking method thereof | |
| US9054601B2 (en) | Maximum power point tracker, power conversion controller, power conversion device having insulating structure, and method for tracking maximum power point thereof | |
| US20200366204A1 (en) | Control method for dc/dc converter and dc/dc converter | |
| US7116087B2 (en) | Current sharing method and apparatus for alternately controlling parallel connected boost PFC circuits | |
| US6178104B1 (en) | Power factor correction circuit using reverse sawtooth waves | |
| JP4294346B2 (ja) | 太陽光発電システムおよびその最大電力点追従制御方法 | |
| CN105229912B (zh) | 逆变器装置 | |
| US20050270813A1 (en) | Parallel current mode control | |
| US20050110454A1 (en) | Methods and apparatuses for tracking maximum power point of solar electricity generating system | |
| EP2582033A2 (en) | Control for a multi-level active rectifier | |
| TWI383283B (zh) | 太陽能板最大功率追蹤方法及電路 | |
| US12316216B2 (en) | APFC converter control method, APFC converter, and industrial power supply | |
| WO2019207663A1 (ja) | 電力変換装置 | |
| US11183944B2 (en) | Control apparatus for power converter | |
| JP2018088073A (ja) | 太陽光発電制御装置 | |
| JPH09325801A (ja) | 極値制御回路 | |
| CN118017851A (zh) | 多电平交流或直流/直流转换电路及其控制方法 | |
| JP3326479B2 (ja) | 電力変換器の制御システム | |
| JP2002369544A (ja) | 系統連系インバータ | |
| US20060244426A1 (en) | Control method of AC/DC power converter for input current harmonic suppression | |
| JP3086574B2 (ja) | 系統連系型インバータ | |
| CN115622439B (zh) | 一种具有pfc电路的脉冲电源控制方法及脉冲电源 | |
| CN114006528A (zh) | 一种适用于宽频输入pfc电路的电流校正方法 | |
| CN119727305B (zh) | 功率因数校正电路的模式控制电路 | |
| JP2862475B2 (ja) | 電磁石電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030902 |