JPH09326171A

JPH09326171A - 同期信号検出装置

Info

Publication number: JPH09326171A
Application number: JP16515596A
Authority: JP
Inventors: Hiroyuki Kawahara; 裕幸河原
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-06-06
Filing date: 1996-06-06
Publication date: 1997-12-16

Abstract

(57)【要約】【課題】同期信号検出に関して無駄な電力消費を解消
する。【解決手段】同期信号検出装置を、入力データに対す
る同期信号の検出期間を規定するウインドウ信号を発生
させるウインドウ発生手段５１と、ウインドウ信号Ｗに
より規定される検出期間において入力データＤｃＤＴに
対して特定の同期信号を検出する動作を行なうととも
に、ウインドウ信号により規定される検出期間以外で
は、同期信号検出動作が停止される同期検出手段（５
６，５７）とにより構成する。つまり同期検出動作が不
要であるといえるウインドウ信号により規定される検出
期間以外では、同期検出手段の動作停止により省電力化
を計る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は各種データにおいて
付加されている同期信号を検出する同期信号検出装置に
関するものである。

【０００２】

【従来の技術】例えばディスクやテープなどの記録媒体
を用いた記録装置／再生装置が各種開発され、コンピュ
ータデータ記録用途、オーディオデータ記録用途、ビデ
オデータ記録用途などの各種分野で用いられている。こ
れらの記録装置／再生装置においては、データに特定の
同期信号が付加されており、データから同期信号を抽出
することで信号処理等の動作の基準タイミングを得るよ
うにしている。また各種データ通信などの分野でもデー
タに同期信号が付加されることで適正に処理タイミング
を得ることができるようにしているのは周知のとおりで
ある。

【０００３】このために記録再生装置や通信装置などに
おいてはデータから同期信号を抽出する同期信号検出装
置が搭載されている。従来の同期検出方式は概略的には
例えば図６のようなものとなっている。

【０００４】即ち入力データＤＴから特定パターンの同
期信号を検出するために同期検出回路７０が設けられ、
その検出信号出力はアンドゲート７２に入力される。ア
ンドゲート７２の他端にはウインドウ生成回路７１から
のウインドウ信号が入力される。ウインドウ生成回路７
１は例えばデータＤＴのバイトカウント値などから、同
期信号が得られるべき期間を或る程度限定するためのウ
インドウ信号を生成するものである。

【０００５】同期検出回路７０の検出信号出力はアンド
ゲート７２を介して同期検出出力ＳＹ_DET として所要回
路部に供給されるものであるため、その同期検出出力Ｓ
Ｙ_DE _T は、ウインドウ信号によって期間が制限されるも
のとなる。つまりウインドウ期間内でのみ同期検出出力
ＳＹ_DET が出力される。これによって例えば同期検出回
路７０で誤検出が生じたとしても、それがウインドウ期
間外であれば同期検出出力ＳＹ_DET とされることはな
く、つまりウインドウ期間を或る程度適正に設定するこ
とで、同期検出精度を向上させることができる。

【０００６】

【発明が解決しようとする課題】ところがこのような同
期検出方式では次のような問題があった。即ち、図６の
方式の場合、同期検出回路７０はウインドウ期間に限ら
ず常時検出動作を行なうものとなっており、無駄な電力
消費を行なっているといえる。

【０００７】ウインドウ生成回路７１が同期検出期間を
規定することで同期検出回路７０での誤検出が生じても
それをキャンセルできるようにしているわけであるが、
逆にいえばウインドウ期間外の同期検出回路７０の動作
は全く無駄な動作である。通常同期検出回路７０は例え
ばシフトレジスタなどにより構成されており、消費電力
量としても無視できないものである。特に、例えば電池
駆動方式の携帯用機器などでは、省電力化及び電池寿命
の増大などを進めるうえで、同期検出回路などの一部の
回路の無駄な電力消費であっても大きな問題となってし
まう。

【０００８】

【課題を解決するための手段】本発明はこのような問題
点にかんがみてなされたもので、同期信号検出に関して
無駄な電力消費を解消することを目的とする。

【０００９】このため同期信号検出装置を、入力データ
に対する同期信号の検出期間を規定するウインドウ信号
を発生させるウインドウ発生手段と、ウインドウ信号に
より規定される検出期間において入力データに対して特
定の同期信号を検出する動作を行なうとともに、ウイン
ドウ信号により規定される検出期間以外では、同期信号
検出動作が停止される同期検出手段とにより構成する。
つまり同期検出動作が不要であるといえるウインドウ信
号により規定される検出期間以外では、同期検出手段の
動作停止により省電力化を計る。

【００１０】動作停止のためには、例えば同期検出手段
に供給される入力データの値が特定値に固定されるよう
にしたり、同期検出手段に対して動作基準となるクロッ
クの供給が停止されるように構成すればよい。

【００１１】

【発明の実施の形態】以下、図１〜図５により本発明の
実施の形態としての同期信号検出装置の例を説明する。
この例は光磁気ディスクを用いたオーディオデータ再生
装置として知られているミニディスク再生装置において
搭載される同期信号検出装置とする。

【００１２】図１は再生装置の要部のブロック図を示し
ている。音声データが記録されている光磁気ディスク１
はスピンドルモータ２により回転駆動される。光学ヘッ
ド３は回転されている光磁気ディスク１に対してレーザ
光を照射し、その反射光を検出することで再生動作を行
なう。このため光学ヘッド３にはレーザ出力手段として
のレーザダイオード、偏光ビームスプリッタや対物レン
ズ等からなる光学系、及び反射光を検出するためのディ
テクタ等が搭載されている。対物レンズ３ａは２軸機構
４によってディスク半径方向及びディスクに接離する方
向に変位可能に保持されている。光学ヘッド３全体は、
スレッド機構５によりディスク半径方向に移動可能とさ
れている。

【００１３】再生動作によって、光学ヘッド３により光
磁気ディスク１から検出された情報はＲＦアンプ７に供
給される。ＲＦアンプ７は供給された情報の演算処理に
より、再生ＲＦ信号、トラッキングエラー信号、フォー
カスエラー信号、グルーブ情報（光磁気ディスク１にプ
リグルーブ（ウォブリンググルーブ）として記録されて
いる絶対位置情報）等を抽出する。そして、抽出された
再生ＲＦ信号はＥＦＭ／ＣＩＲＣデコーダ８に供給され
る。また、トラッキングエラー信号、フォーカスエラー
信号はサーボ回路９に供給される。

【００１４】さらにグルーブ情報となるプッシュプル信
号は、アドレスデコーダ１０に供給される。アドレスデ
コーダ１０はグルーブ情報からアドレスデータ（絶対位
置情報）及びアドレスビットクロックを発生させ、デコ
ーダ部８に供給する。この絶対位置情報は、マイクロコ
ンピュータによって構成されるシステムコントローラ１
１に供給される。また、データとして記録されているア
ドレスその他のサブコード情報は、再生ＲＦ信号がＥＦ
Ｍ／ＣＩＲＣデコーダ８でデコードされる際に抽出され
るが、そのアドレス情報や制御動作に供されるサブコー
ドデータもシステムコントローラ１１に供給され、各種
の制御動作に用いられる。

【００１５】サーボ回路９は供給されたトラッキングエ
ラー信号、フォーカスエラー信号や、システムコントロ
ーラ１１からのトラックジャンプ指令、アクセス指令、
スピンドルモータ２の回転速度検出情報等により各種サ
ーボ駆動信号を発生させ、２軸機構４及びスレッド機構
５を制御してフォーカス及びトラッキング制御を行な
う。またＥＦＭ／ＣＩＲＣデコーダ８からのＣＬＶサー
ボ信号に基づいてスピンドルモータ２を一定線速度（Ｃ
ＬＶ）に回転制御する。

【００１６】再生ＲＦ信号はＥＦＭ／ＣＩＲＣデコーダ
８でＥＦＭ復調、ＣＩＲＣ方式によるエラー訂正デコー
ド、セクターデコード等のデコード処理された後、メモ
リコントローラ１２によって一旦バッファメモリ１３に
書き込まれる。なお、光学ヘッド３による光磁気ディス
ク１からのデータの読み取り及び光学ヘッド３からバッ
ファメモリ１３までの系における再生データの転送は1.
41Mbit/secで、しかも間欠的に行なわれる。

【００１７】バッファメモリ１３に書き込まれたデータ
は、再生データの転送が0.3Mbit/sec となるタイミング
で読み出され、音声圧縮デコーダ１４に供給される。ミ
ニディスクシステムにおいては記録データには音声圧縮
処理が施されることでデータ量が約１／５とされるもの
であるが、このため再生時には音声圧縮デコーダ１４で
記録時の圧縮処理とは逆の伸長処理が行なわれて元のデ
ータ量のデジタルオーディオ信号とされる。

【００１８】音声圧縮処理に対するデコード処理が行な
われた再生データはＤ／Ａ変換器１５によってアナログ
音声信号とされ、出力端子１６から例えばＬ，Ｒアナロ
グ音声信号として出力される。

【００１９】システムコントローラ１１は再生装置全体
を制御する部位とされ、以上のような再生動作に関して
各部の動作制御を行なうことになる。操作部１９はユー
ザー操作に供されるキーが設けられており、その操作情
報はシステムコントローラ１１に供給される。システム
コントローラ１１は操作情報に応じて再生、停止、サー
チなどの動作を実行させる。表示部２０は例えば液晶デ
ィスプレイによって構成され、システムコントローラ１
１の制御によって動作状態やモード、再生時間情報など
の表示を行なう。

【００２０】図２はＥＦＭ／ＣＩＲＣデコーダ８におい
て、ＲＦ信号からのデータデコード系のみを示したブロ
ック図である。このＥＦＭ／ＣＩＲＣデコーダ８は上述
のように再生ＲＦ信号に対してＥＦＭ復調、ＣＩＲＣデ
コード、セクターデコードを行なってデータを出力す
る。

【００２１】ＲＦアンプ７からＥＦＭ／ＣＩＲＣデコー
ダ８に入力された再生ＲＦ信号は二値化回路３１で二値
化されることで、記録データとしてのＥＦＭ信号（８−
１４変調信号）形態となる。ＥＦＭ信号はレジスタ３４
を介してＥＦＭデコーダ３５に供給されてＥＦＭ復調さ
れる。つまり１４−８変換される。

【００２２】また二値化回路３１の出力はＰＬＬ回路３
２に供給され、ＰＬＬ回路３２によってＥＦＭ信号に同
期した再生クロックＣＫｐが生成される。さらに同期検
出回路３３でＥＦＭ信号のフレームシンクが検出され
る。なお、同期検出回路３３では、ドロップアウトやジ
ッターの影響でデータ中に同じフレームシンクパターン
が検出されたり、本来のフレームシンクが検出されなか
った場合のために、保護及び内挿処理も行なうことにな
る。レジスタ３４は同期検出回路３３の出力に応じて動
作することになる。

【００２３】ＥＦＭデコーダ３５で復調されたデータは
ＥＣＣ処理部３９に供給される。ＥＣＣ処理部３９はＲ
ＡＭ３８に対してデータの書込／読出を行ないながらＣ
ＩＲＣエラー訂正処理を行なっていく。ＲＡＭ３８に対
する書込アドレス、読出アドレス発生や、実際の書込／
読出処理は、ＥＣＣ処理部３９からの要求に応じてメモ
リコントローラ３７が実行する。

【００２４】なお、この例の場合は、メモリコントロー
ラ３７はＥＦＭ信号に同期した再生クロックＣＫｐと水
晶系の安定したクロックを発生させるタイミングジェネ
レータ３６からのクロックＣＫｘが供給されており、例
えばＥＦＭ復調されたデータのＲＡＭ３８への書込は再
生クロックＣＫｐを用い、エラー訂正処理を終えたデー
タをＲＡＭ３８から読み出す場合にはクロックＣＫｘを
用いるというような動作としている。このようにした場
合は、ＥＣＣ処理後のデータに関する処理はクロックＣ
Ｋｘを基準として用いることになる。例えばバイトクロ
ックＢＣＫはクロックＣＫｘから生成する。ただし例え
ばＥＦＭ／ＣＩＲＣデコーダ８内の処理は全て再生クロ
ックＣＫｐを用いるように構成してもよい。

【００２５】ＥＣＣ処理部３９でＣＩＲＣエラー訂正さ
れたデータＤｃＤＴは、レジスタ４０に取り込まれると
ともに、同期検出回路４１に供給される。同期検出回路
４１ではＥＣＣ処理部３９までの処理によってセクター
データ形態までにデコードされたデータＤｃＤＴから特
定の同期パターンを検出し、その同期検出信号ＳＹ_DET
をレジスタ４０に出力する。

【００２６】レジスタ４０は、同期検出信号ＳＹ_DET に
応じてタイミングでデータ出力動作を行ない、セクター
デコーダ４２にデータＤｃＤＴを供給する。セクターデ
コーダ４２はデータＤｃＤＴに対してセクターデコード
を行なって、音声圧縮されたデータ形態までの復調を行
ない、そのデータを図１のメモリコントローラ１２に供
給する。

【００２７】このようなＥＦＭ／ＣＩＲＣデコーダ８に
おいて、同期検出回路３３、４１として本発明の実施形
態となる同期信号検出装置を採用することができる。以
下、セクター形態のデータＤｃＤＴからセクターシンク
としての同期パターンを検出する動作を行なう同期検出
回路４１において本発明を適用した例を具体的に説明す
る。

【００２８】まずミニディスクシステムにおけるセクタ
ー形態のデータＤｃＤＴのフォーマットを図３に示す。
ミニディスクシステムでは、記録時の最小単位として１
クラスタというータ単位が規定されているが、この１ク
ラスタは４セクターの（１セクタ＝２３５２バイト）サ
ブデータ領域と３２セクターのメインデータ領域からな
り、１クラスタは２〜３周回トラック分に相当する。そ
してアドレスは１セクター毎に記録される。

【００２９】図３に示すように２３５２バイトのセクタ
ーの先頭の１２バイトに同期データとしてのシンクパタ
ーンが記録される。このシンクパターンは『０００００
０００』『１１１１１１１１』『１１１１１１１１』
『１１１１１１１１』・・・・・・・・・・・・『１１１１１１１
１』『００００００００』という１２バイトのパターン
とされている。

【００３０】シンクパターンに続いて３バイトがクラス
タアドレス及びセクターアドレス用に設定され、続く１
バイトがモードとされ、ヘッダが形成されている。ヘッ
ダにつづいて４バイトがサブヘッダとされ、サブヘッダ
につづくバイト、即ちセクターの第２１バイト目〜第２
３５２バイト目までの２３３２バイトがデータエリア
（Data0 〜Data2331）とされている。

【００３１】同期検出回路４１は、図３のようなフォー
マットのセクターデータＤｃＤＴから、１２バイトのシ
ンクパターンを検出する動作を行なうことになる。この
ため同期検出回路４１は、図４のように構成される。ウ
インドウ生成回路５１は、例えばセクターデータＤｃＤ
Ｔに同期したバイトクロックＢＣＫのカウント処理を行
なって、シンクパターンが検出されるべきタイミング範
囲を規定するウインドウ信号Ｗを生成する。この場合ウ
インドウ信号Ｗは、ウインドウ期間は『１』、期間外は
『０』となる信号とする。

【００３２】ウインドウ信号Ｗはアンドゲート５２、５
３に供給される。また動作基準となるバイトクロックＢ
ＣＫもアンドゲート５２、５３に供給される。さらにア
ンドゲート５２には１バイト（８ビット）毎のセクター
データＤｃＤＴがバイトクロックＢＣＫに同期して入力
されている。

【００３３】アンドゲート５２では、ウインドウ信号Ｗ
が『１』であり、さらにバイトクロックＢＣＫが『１』
であるときにセクターデータＤｃＤＴを出力する。つま
りウインドウ期間内においてバイトクロックＢＣＫに同
期したタイミングでセクターデータＤｃＤＴの１バイト
（８ビット）の出力を行なう。

【００３４】この８ビットのパラレルデータはノアゲー
ト５４及びアンドゲート５５に供給される。ノアゲート
５４は、８ビットデータが全て『０』のとき『１』を出
力する。つまり上記シンクパターンにおける『００００
００００』（＝００ｈ）に対応して『１』を出力するゲ
ートとなる。一方アンドゲート５５は、８ビットデータ
が全て『１』のとき『１』を出力する。つまり上記シン
クパターンにおける『１１１１１１１１』（＝ＦＦｈ）
に対応して『１』を出力するゲートとなる。

【００３５】ノアゲート５４の出力は１１ビットのシフ
トレジスタ５６のシリアルイン端子ＳＩ及びアンドゲー
ト５８に供給される。またアンドゲート５５の出力は１
０ビットのシリアル／パラレル変換回路５７のシリアル
イン端子ＳＩに供給される。

【００３６】シフトレジスタ５６及びシリアル／パラレ
ル変換回路５７に対してはバイトクロックＢＣＫがアン
ドゲート５３を介してイネーブル信号として供給され
る。つまり、ウインドウ信号Ｗが『１』となるウインド
ウ期間内においてバイトクロックＢＣＫがイネーブル信
号として供給され、シフトレジスタ動作及びシリアル／
パラレル変換動作が行なわれることになる。

【００３７】バイトクロックＢＣＫに応じて１１段階の
シフトが行なわれたシフトレジスタ５６の出力はアンド
ゲート５８に供給され、またシリアル／パラレル変換回
路５７でバイトクロックＢＣＫの１０期間単位でパラレ
ル変換されたデータもアンドゲート５８に供給される。
そしてアンドゲート５８の出力が同期検出信号ＳＹ_DET
となる。

【００３８】同期検出信号ＳＹ_DET が得られる場合の動
作は次のようになる。まずウインドウ信号Ｗによるウイ
ンドウ期間は、セクターデータＤｃＤＴの先頭１２バイ
ト（つまりシンクパターンタイミング）を中心とした所
定バイト範囲とされており、即ちシンクパターンが得ら
れるはずのない期間を除外するものとなる。ウインドウ
期間には、１バイト毎のセクターデータＤｃＤＴはノア
ゲート５４とアンドゲート５５に供給されていく。

【００３９】セクターの先頭バイトの『０００００００
０』が入力されたタイミングでは、ノアゲート５４の出
力が『１』となり、これがシフトレジスタ５６に入力さ
れる。続く第２バイト目の『１１１１１１１１』が入力
されたタイミングでは、アンドゲート５５の出力が
『１』となり、これがシリアル／パラレル変換回路５７
に入力される。以降第１１バイト目まで、アンドゲート
５５の出力が連続的に『１』となり、その情報がシリア
ル／パラレル変換回路５７に入力されていく。

【００４０】シンクパターンの最後の第１２バイト目の
タイミングにおいて『００００００００』が入力される
と、ノアゲート５４の出力が『１』となり、これがシフ
トレジスタ５６とともにアンドゲート５８に入力され
る。このときは、第１バイト目の『００００００００』
によりシフトレジスタ５６に入力された『１』の値が、
１１段のシフトを終えて出力されたタイミングとなり、
つまりシフトレジスタ５６からアンドゲート５８への出
力も『１』となる。

【００４１】さらにこの時点は、シリアル／パラレル変
換回路５７では第２バイト目から第１１バイト目迄のタ
イミングで連続的に『１』が入力された次の時点であ
り、即ち過去１０タイミングのデータをパラレル変換し
た１０ビットデータは『１１１１１１１１１１』とし
て、アンドゲート５８に供給される。即ちこの時点でア
ンドゲート５８への入力は全て『１』となり、この際の
アンドゲート５８の出力『１』が、１２バイトのシンク
パターンに応じた同期検出信号ＳＹ_DET となる。

【００４２】ところでこの同期検出回路４１では、ウイ
ンドウ信号が『０』となるウインドウ期間外では、バイ
トクロックＢＣＫがアンドゲート５３によって阻止さ
れ、シフトレジスタ５６及びシリアル／パラレル変換回
路５７に供給されないことになる。従ってウインドウ期
間外ではシフトレジスタ５６及びシリアル／パラレル変
換回路５７は停止状態となってるシンクパターンの検出
動作は行なわれないことになり、無用な動作が停止さ
れ、それによって消費電力を大幅に節約できることにな
る。また当然ながらウインドウ期間外で同期検出信号Ｓ
Ｙ_DET が発生することはなく、従ってウインドウ期間外
での誤った同期検出信号ＳＹ_DET は生じない。

【００４３】図５は同期検出回路４１としての変形例を
示すものである。この例は、図４の例にくらべてアンド
ゲート５３をなくしたもので、従ってバイトクロックＢ
ＣＫがウインドウ信号Ｗに関わらずシフトレジスタ５６
及びシリアル／パラレル変換回路５７に供給されるもの
となっている。その他の構成は図４と同様である。

【００４４】この場合シフトレジスタ５６及びシリアル
／パラレル変換回路５７は、ウインドウ期間外でも動作
されることとなるが、アンドゲート５２がウインドウ信
号Ｗによって制御されることで、ウインドウ期間外では
入力されるデータの値（アンドゲート５２の出力）は
『０』に固定される。従ってシフトレジスタ５６におい
てウインドウ期間外には入力データの反転はなく、つま
り各シフト段においてデータ反転は生じず、これによっ
て電力消費は著しく減少されることになる。つまりこの
図５の例でもウインドウ期間外には実質的に同期信号の
検出動作は停止されることになり、図４の例と同様に省
電力化を実現できる。

【００４５】なお、以上は同期検出回路４１の具体例と
して説明してきたが、もちろんＥＦＭ信号についての同
期検出を行なう同期検出回路３３でも本発明は適用でき
る。つまりウインドウ信号によって検出動作を行なう回
路部（シフトレジスタなど）の動作の実行／停止を切り
換えるように構成すればよい。また、実施の形態として
ミニディスク再生装置に搭載する同期検出回路の例で説
明してきたが、これに限らず各種のデータ処理機器にお
ける同期信号検出を行なうべき部位において本発明の同
期信号検出装置を適用できることはいうまでもない。

【００４６】

【発明の効果】以上説明したように本発明の同期信号検
出装置は、同期検出手段が、ウインドウ発生手段からの
ウインドウ信号により規定される検出期間において入力
データに対して特定の同期信号を検出する動作を行なう
とともに、ウインドウ信号により規定される検出期間以
外では、同期信号検出動作が停止されるようにしたた
め、無用な同期信号検出動作が行なわれることがなく、
これによって消費電力を大幅に節約できるという効果が
あり、例えば電池駆動の機器などでは非常に有効なもの
となる。

【００４７】また検出動作停止のためには、例えば同期
検出手段に供給される入力データの値が特定値に固定さ
れるようにしたり、同期検出手段に対して動作基準とな
るクロックの供給が停止されるようにすることで回路構
成の複雑化を招かず好適である。

【図面の簡単な説明】

【図１】本発明の実施の形態の同期信号検出装置を搭載
するミニディスク再生装置のブロック図である。

【図２】実施の形態の同期信号検出装置を搭載するミニ
ディスク再生装置のＥＦＭ／ＣＩＲＣデコーダのブロッ
ク図である。

【図３】ミニディスクシステムのセクターフォーマット
の説明図である。

【図４】実施の形態の同期信号検出装置の回路図であ
る。

【図５】他の実施の形態の同期信号検出装置の回路図で
ある。

【図６】従来の同期検出方式の説明図である。

【符号の説明】

８ＥＦＭ／ＣＩＲＣデコーダ、３３，４１同期検出
回路、５１ウインドウ生成回路、５２，５３，５５，
５８アンドゲート、５４ノアゲート、５６シフトレ
ジスタ、５７シリアル／パラレル変換回路

Claims

【特許請求の範囲】

【請求項１】入力データに対する同期信号の検出期間
を規定するウインドウ信号を発生させるウインドウ発生
手段と、前記ウインドウ信号により規定される検出期間において
入力データに対して特定の同期信号を検出する動作を行
なうとともに、前記ウインドウ信号により規定される検
出期間以外では、同期信号検出動作が停止される同期検
出手段と、を備えて構成されることを特徴とする同期信号検出装
置。
【請求項２】前記同期検出手段における同期信号検出
動作を停止させるために、前記ウインドウ信号により規
定される検出期間以外では、前記同期検出手段に供給さ
れる入力データの値が特定値に固定されるように構成し
たことを特徴とする請求項１に記載の同期信号検出装
置。
【請求項３】前記同期検出手段における同期信号検出
動作を停止させるために、前記ウインドウ信号により規
定される検出期間以外では、前記同期検出手段に対して
動作基準となるクロックの供給が停止されるように構成
したことを特徴とする請求項１に記載の同期信号検出装
置。