JPH09326421A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09326421A JPH09326421A JP8162305A JP16230596A JPH09326421A JP H09326421 A JPH09326421 A JP H09326421A JP 8162305 A JP8162305 A JP 8162305A JP 16230596 A JP16230596 A JP 16230596A JP H09326421 A JPH09326421 A JP H09326421A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- solder ball
- holding jig
- bga
- ball holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3478—Application of solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半田バンプの形成時の半田ボールの遊動を防
止する。 【解決手段】 半田ボール保持治具３０を準備してお
く。ＢＧＡ・ＩＣ２５の各外部端子１５に各半田バンプ
１６を形成する際、半田ボール保持治具３０の各半田ボ
ール３３を各外部端子１５に整合させてリフロー半田付
け処理する。半田ボール保持治具３０に各半田ボール３
３を保持させるため、リフロー半田付け処理時等で半田
ボール３３が外部端子１５に対し遊動するのを防止でき
る。 【効果】 リフロー半田付け処理時に半田ボールで半田
バンプを適正に形成できるため、ＢＧＡ・ＩＣの実装基
板への実装時に半田バンプで接続端子を適正に形成で
き、導通不良や短絡不良の発生を防止できる。ＢＧＡ・
ＩＣの仕様変更に対し半田ボール保持治具の保持部のレ
イアウトやサイズの変更、半田ボールのサイズ変更で対
応できるため、各種製品群、新規開発製品に即応でき
る。
止する。 【解決手段】 半田ボール保持治具３０を準備してお
く。ＢＧＡ・ＩＣ２５の各外部端子１５に各半田バンプ
１６を形成する際、半田ボール保持治具３０の各半田ボ
ール３３を各外部端子１５に整合させてリフロー半田付
け処理する。半田ボール保持治具３０に各半田ボール３
３を保持させるため、リフロー半田付け処理時等で半田
ボール３３が外部端子１５に対し遊動するのを防止でき
る。 【効果】 リフロー半田付け処理時に半田ボールで半田
バンプを適正に形成できるため、ＢＧＡ・ＩＣの実装基
板への実装時に半田バンプで接続端子を適正に形成で
き、導通不良や短絡不良の発生を防止できる。ＢＧＡ・
ＩＣの仕様変更に対し半田ボール保持治具の保持部のレ
イアウトやサイズの変更、半田ボールのサイズ変更で対
応できるため、各種製品群、新規開発製品に即応でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法、特に、基板の端子に半田バンプを形成する技術に
関し、例えば、ボール・グリッド・アレーパッケージを
備えている半導体集積回路装置（以下、ＢＧＡ・ＩＣと
いう。）の製造方法に利用して有効な技術に関する。
方法、特に、基板の端子に半田バンプを形成する技術に
関し、例えば、ボール・グリッド・アレーパッケージを
備えている半導体集積回路装置（以下、ＢＧＡ・ＩＣと
いう。）の製造方法に利用して有効な技術に関する。
【０００２】
【従来の技術】多ピン化が進む今日、クワッド・フラッ
ト・パッケージ（ＱＦＰ）ＩＣやテープ・キャリア・パ
ッケージ（ＴＣＰ）ＩＣのような周辺部からピン（外部
端子）を取り出すパッケージでは、ピッチが狭くなるた
め、パッケージの製造限界およびボード・アセンブリの
限界に近づいている。そこで、パッケージの主面全体に
外部端子を配置することによってパッケージのサイズを
大きくせずに多ピンを実現する表面実装形ＩＣとして、
ＢＧＡ・ＩＣが提案されている。
ト・パッケージ（ＱＦＰ）ＩＣやテープ・キャリア・パ
ッケージ（ＴＣＰ）ＩＣのような周辺部からピン（外部
端子）を取り出すパッケージでは、ピッチが狭くなるた
め、パッケージの製造限界およびボード・アセンブリの
限界に近づいている。そこで、パッケージの主面全体に
外部端子を配置することによってパッケージのサイズを
大きくせずに多ピンを実現する表面実装形ＩＣとして、
ＢＧＡ・ＩＣが提案されている。
【０００３】ＢＧＡ・ＩＣは内部端子群と外部端子群と
が表側主面と裏側主面とにそれぞれ形成されているとと
もに、各内部端子と各外部端子とが互いに電気的に接続
されている配線基板（封止体のベース）を備えており、
配線基板の内部端子を形成された側の主面には半導体ペ
レットがボンディングされているとともに、内部端子群
にボンディングワイヤによって電気的に接続されてお
り、配線基板の反対側主面で露出されている各外部端子
には半田バンプがそれぞれ突設されている。
が表側主面と裏側主面とにそれぞれ形成されているとと
もに、各内部端子と各外部端子とが互いに電気的に接続
されている配線基板（封止体のベース）を備えており、
配線基板の内部端子を形成された側の主面には半導体ペ
レットがボンディングされているとともに、内部端子群
にボンディングワイヤによって電気的に接続されてお
り、配線基板の反対側主面で露出されている各外部端子
には半田バンプがそれぞれ突設されている。
【０００４】そして、ＢＧＡ・ＩＣの実装基板への実装
は、各半田バンプが実装基板の各ランドに半田ペースト
を介して貼着された後に加熱されてリフロー半田付け処
理されることにより実行される。加熱によって溶融した
半田バンプおよび半田ペーストの半田材料が外部端子と
ランドとの間で硬化することによって接続端子が形成さ
れるため、ＢＧＡ・ＩＣは実装基板に接続端子群によっ
て機械的かつ電気的に接続された状態になる。
は、各半田バンプが実装基板の各ランドに半田ペースト
を介して貼着された後に加熱されてリフロー半田付け処
理されることにより実行される。加熱によって溶融した
半田バンプおよび半田ペーストの半田材料が外部端子と
ランドとの間で硬化することによって接続端子が形成さ
れるため、ＢＧＡ・ＩＣは実装基板に接続端子群によっ
て機械的かつ電気的に接続された状態になる。
【０００５】ところで、ＢＧＡ・ＩＣの半田バンプを形
成する方法としては、真空吸引式半田ボール供給装置に
よって半田ボールを真空吸着保持して配線基板の外部端
子に供給しフラックスによって粘着させた状態でリフロ
ー半田付け処理することにより形成する方法が、一般的
に考えられる。
成する方法としては、真空吸引式半田ボール供給装置に
よって半田ボールを真空吸着保持して配線基板の外部端
子に供給しフラックスによって粘着させた状態でリフロ
ー半田付け処理することにより形成する方法が、一般的
に考えられる。
【０００６】なお、ＢＧＡ・ＩＣを述べてある例として
は、株式会社日経ＢＰ社１９９３年５月３１日発行の
「ＶＬＳＩパッケージング技術（下）」Ｐ１７３〜Ｐ１
７８、がある。また、真空吸引式半田ボール供給法を述
べてある例としては、株式会社工業調査会１９８３年９
月５日発行の「電子材料のはんだ付技術」Ｐ２５３〜Ｐ
２５５、がある。
は、株式会社日経ＢＰ社１９９３年５月３１日発行の
「ＶＬＳＩパッケージング技術（下）」Ｐ１７３〜Ｐ１
７８、がある。また、真空吸引式半田ボール供給法を述
べてある例としては、株式会社工業調査会１９８３年９
月５日発行の「電子材料のはんだ付技術」Ｐ２５３〜Ｐ
２５５、がある。
【０００７】
【発明が解決しようとする課題】しかし、従来の半田バ
ンプ形成方法においては、半田ボールの外部端子への粘
着後に半田ボールが遊動し易いため、半田バンプの形状
が不適正になり、ＢＧＡ・ＩＣの実装時に接続端子の導
通（オープン）不良や、半田ブリッジによる短絡（ショ
ート）不良が発生するという問題点がある。
ンプ形成方法においては、半田ボールの外部端子への粘
着後に半田ボールが遊動し易いため、半田バンプの形状
が不適正になり、ＢＧＡ・ＩＣの実装時に接続端子の導
通（オープン）不良や、半田ブリッジによる短絡（ショ
ート）不良が発生するという問題点がある。
【０００８】本発明の目的は、半田バンプの形成時に半
田ボールの遊動を防止することができる半導体装置の製
造方法を提供することにある。
田ボールの遊動を防止することができる半導体装置の製
造方法を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【００１１】すなわち、基板の一主面に形成された複数
個の端子に各半田バンプがそれぞれ突設されている半導
体装置の製造方法は、前記半田バンプを形成するための
半田ボールを複数個、本体の前記各端子に対応する位置
に保持した半田ボール保持治具が準備される半田ボール
保持治具準備工程と、前記半田ボール保持治具の前記各
半田ボールが前記各端子にそれぞれ整合された状態で、
前記基板が前記半田ボール保持治具と共にリフロー半田
付け処理されて、前記各半田バンプが前記各端子にそれ
ぞれ形成される半田バンプ形成工程と、前記各半田バン
プから前記本体が剥離される剥離工程とを備えている。
個の端子に各半田バンプがそれぞれ突設されている半導
体装置の製造方法は、前記半田バンプを形成するための
半田ボールを複数個、本体の前記各端子に対応する位置
に保持した半田ボール保持治具が準備される半田ボール
保持治具準備工程と、前記半田ボール保持治具の前記各
半田ボールが前記各端子にそれぞれ整合された状態で、
前記基板が前記半田ボール保持治具と共にリフロー半田
付け処理されて、前記各半田バンプが前記各端子にそれ
ぞれ形成される半田バンプ形成工程と、前記各半田バン
プから前記本体が剥離される剥離工程とを備えている。
【００１２】前記した半導体装置の製造方法によれば、
半田ボールは半田ボール保持治具によって保持されてい
るため、リフロー半田付け処理や搬送作業において各端
子に対して遊動することはない。したがって、半田バン
プは適正に形成される。
半田ボールは半田ボール保持治具によって保持されてい
るため、リフロー半田付け処理や搬送作業において各端
子に対して遊動することはない。したがって、半田バン
プは適正に形成される。
【００１３】
【発明の実施の形態】図１は本発明の一実施形態である
ＢＧＡ・ＩＣの製造方法を示しており、（ａ）は半田ボ
ール保持治具の一部切断正面図、（ｂ）はリフロー工程
の一部切断正面図、（ｃ）は剥離工程の一部切断正面図
である。図２は半田ボール保持治具準備工程を示してお
り、（ａ）は本体を示す一部切断正面図、（ｂ）は一部
省略平面図、（ｃ）は半田ボール固着後の一部切断正面
図、（ｄ）は（ｃ）のｄ部の拡大部分断面図である。図
３（ａ）は製造されたＢＧＡ・ＩＣの一部省略底面図、
（ｂ）はＢＧＡ・ＩＣの実装状態を示す一部切断正面図
である。
ＢＧＡ・ＩＣの製造方法を示しており、（ａ）は半田ボ
ール保持治具の一部切断正面図、（ｂ）はリフロー工程
の一部切断正面図、（ｃ）は剥離工程の一部切断正面図
である。図２は半田ボール保持治具準備工程を示してお
り、（ａ）は本体を示す一部切断正面図、（ｂ）は一部
省略平面図、（ｃ）は半田ボール固着後の一部切断正面
図、（ｄ）は（ｃ）のｄ部の拡大部分断面図である。図
３（ａ）は製造されたＢＧＡ・ＩＣの一部省略底面図、
（ｂ）はＢＧＡ・ＩＣの実装状態を示す一部切断正面図
である。
【００１４】本実施形態において、本発明に係る半導体
装置の製造方法は、パッケージ・サイズを小さく抑制し
ながら狭ピッチ化を回避可能でしかも表面実装形の半導
体集積回路装置であるＢＧＡ・ＩＣ２５を製造する方法
として構成されている。ＢＧＡ・ＩＣ２５は図１および
図３に示されているように構成されている。
装置の製造方法は、パッケージ・サイズを小さく抑制し
ながら狭ピッチ化を回避可能でしかも表面実装形の半導
体集積回路装置であるＢＧＡ・ＩＣ２５を製造する方法
として構成されている。ＢＧＡ・ＩＣ２５は図１および
図３に示されているように構成されている。
【００１５】すなわち、ＢＧＡ・ＩＣ２５はベースおよ
びキャップを有する気密封止体（以下、封止体とい
う。）１０を備えている。ベース１１は絶縁性を有する
セラミック材料としてのアルミナが使用されて略正方形
の平盤形状に成形されており、ベース１１の一主面（以
下、下面とする。）の中央部にはキャビティー１２が同
心的に没設されている。キャビティー１２は大小の略正
方形の穴が同心的に重ね合わされた二段穴形状に形成さ
れており、その段部には多数の内部端子１３が正方形の
各辺に互いに平行に並んで整列されている。各内部端子
１３はベース１１の下面におけるキャビティー１２の外
側にマトリックス状に配列された多数個の外部端子１５
のそれぞれに、各電気配線１４によって電気的に接続さ
れている。各外部端子１５の下面には略半球形状の半田
バンプ１６が垂直方向下向きに突設されており、半田バ
ンプ１６は通常のリフロー半田付け実装作業に使用され
る半田材料（例えば、Ｐｂ３７％−Ｓｎ６３％の半田）
が使用されて形成されている。
びキャップを有する気密封止体（以下、封止体とい
う。）１０を備えている。ベース１１は絶縁性を有する
セラミック材料としてのアルミナが使用されて略正方形
の平盤形状に成形されており、ベース１１の一主面（以
下、下面とする。）の中央部にはキャビティー１２が同
心的に没設されている。キャビティー１２は大小の略正
方形の穴が同心的に重ね合わされた二段穴形状に形成さ
れており、その段部には多数の内部端子１３が正方形の
各辺に互いに平行に並んで整列されている。各内部端子
１３はベース１１の下面におけるキャビティー１２の外
側にマトリックス状に配列された多数個の外部端子１５
のそれぞれに、各電気配線１４によって電気的に接続さ
れている。各外部端子１５の下面には略半球形状の半田
バンプ１６が垂直方向下向きに突設されており、半田バ
ンプ１６は通常のリフロー半田付け実装作業に使用され
る半田材料（例えば、Ｐｂ３７％−Ｓｎ６３％の半田）
が使用されて形成されている。
【００１６】ちなみに、内部端子１３、外部端子１５お
よび電気配線１４は銅やタングステンおよびそれらの合
金等の導電性を有する材料が使用されて、ベース１１の
表面および内部に多層配線構造に敷設されており、半田
バンプ１６が形成される外部端子１５の表面や、後記す
るワイヤボンディングが実施される内部端子１３の表面
にはソルダビリティーやボンダビリティーを高めるため
にめっき処理等の表面処理が適宜実施されている。
よび電気配線１４は銅やタングステンおよびそれらの合
金等の導電性を有する材料が使用されて、ベース１１の
表面および内部に多層配線構造に敷設されており、半田
バンプ１６が形成される外部端子１５の表面や、後記す
るワイヤボンディングが実施される内部端子１３の表面
にはソルダビリティーやボンダビリティーを高めるため
にめっき処理等の表面処理が適宜実施されている。
【００１７】ベース１１のキャビティー１２の穴底面
（図１では天井面になる。）には半導体ペレット（以
下、ペレットという。）２１がフエイスアップ（アクテ
ィブエリア側の主面が穴底面と反対側を向けられた状
態）に配置されて、ボンディング層２０によって固着
（ボンディング）されている。ペレット２１のボンディ
ング面と反対側の主面には電極パッド２２が複数個、外
周辺部に環状に配置されてそれぞれ形成されており、各
電極パッド２２にはベース１１の各内部端子１３との間
にワイヤ２３がそれぞれ橋絡されている。ちなみに、ボ
ンディング層２０は銀ペーストや金−シリコン共晶層お
よび高融点半田材料によって、形成することが好まし
い。
（図１では天井面になる。）には半導体ペレット（以
下、ペレットという。）２１がフエイスアップ（アクテ
ィブエリア側の主面が穴底面と反対側を向けられた状
態）に配置されて、ボンディング層２０によって固着
（ボンディング）されている。ペレット２１のボンディ
ング面と反対側の主面には電極パッド２２が複数個、外
周辺部に環状に配置されてそれぞれ形成されており、各
電極パッド２２にはベース１１の各内部端子１３との間
にワイヤ２３がそれぞれ橋絡されている。ちなみに、ボ
ンディング層２０は銀ペーストや金−シリコン共晶層お
よび高融点半田材料によって、形成することが好まし
い。
【００１８】そして、ベース１１の下面にはキャップ１
７がキャビティー１２を閉塞するように被せ着けられて
おり、この状態により、ペレット２１、内部端子１３群
およびワイヤ２３群が気密封止された状態になってい
る。また、ベース１１の上面にはヒートシンク２４が固
着されており、このヒートシンク２４によってＢＧＡ・
ＩＣ２５の放熱性能が高められるようになっている。
７がキャビティー１２を閉塞するように被せ着けられて
おり、この状態により、ペレット２１、内部端子１３群
およびワイヤ２３群が気密封止された状態になってい
る。また、ベース１１の上面にはヒートシンク２４が固
着されており、このヒートシンク２４によってＢＧＡ・
ＩＣ２５の放熱性能が高められるようになっている。
【００１９】なお、詳細な説明は省略するが、このＢＧ
Ａ・ＩＣ２５に使用されるペレット２１は半導体装置の
製造工程における所謂前工程において、ウエハ状態にて
所望の半導体素子群を含む集積回路を適宜作り込まれ
る。また、アクティブエリア側の主面における周辺部に
は導電性金属を用いて形成された電極パッド２２が複数
個、ワイヤ２３の一端部をボンディングし得るように配
されて形成される。そして、集積回路（図示せず）およ
び電極パッド２２群が作り込まれたペレット２１は、Ｂ
ＧＡ・ＩＣの封止体１０におけるキャビティー１２の中
央部に収納され得る略正方形の小片にダイシングされ
る。
Ａ・ＩＣ２５に使用されるペレット２１は半導体装置の
製造工程における所謂前工程において、ウエハ状態にて
所望の半導体素子群を含む集積回路を適宜作り込まれ
る。また、アクティブエリア側の主面における周辺部に
は導電性金属を用いて形成された電極パッド２２が複数
個、ワイヤ２３の一端部をボンディングし得るように配
されて形成される。そして、集積回路（図示せず）およ
び電極パッド２２群が作り込まれたペレット２１は、Ｂ
ＧＡ・ＩＣの封止体１０におけるキャビティー１２の中
央部に収納され得る略正方形の小片にダイシングされ
る。
【００２０】以下、前記構成に係るＢＧＡ・ＩＣの製造
方法を半田バンプの形成方法を主に説明する。
方法を半田バンプの形成方法を主に説明する。
【００２１】予め、図１（ａ）に示されている半田ボー
ル保持治具３０が図２に示されている半田ボール保持治
具準備工程において準備される。半田ボール保持治具３
０は本体３１を備えており、本体３１はポリイミド等の
耐熱性テープによって製造されている。図２（ａ）およ
び（ｂ）に示されているように、本体３１の一主面には
極小径の円板形状の保持部３２が複数個、ＢＧＡ・ＩＣ
２５の外部端子１５群の配置に対応されて形成される。
保持部３２はＢＧＡ・ＩＣ２５の外部端子１５と同様な
方法によって本体３１の一主面の上に形成され、ニッケ
ルめっき被膜および金めっき被膜（いずれも図示せず）
が被着されている。保持部３２の外径は外部端子１５の
外径よりも遙に小径の平板形状に形成されている。
ル保持治具３０が図２に示されている半田ボール保持治
具準備工程において準備される。半田ボール保持治具３
０は本体３１を備えており、本体３１はポリイミド等の
耐熱性テープによって製造されている。図２（ａ）およ
び（ｂ）に示されているように、本体３１の一主面には
極小径の円板形状の保持部３２が複数個、ＢＧＡ・ＩＣ
２５の外部端子１５群の配置に対応されて形成される。
保持部３２はＢＧＡ・ＩＣ２５の外部端子１５と同様な
方法によって本体３１の一主面の上に形成され、ニッケ
ルめっき被膜および金めっき被膜（いずれも図示せず）
が被着されている。保持部３２の外径は外部端子１５の
外径よりも遙に小径の平板形状に形成されている。
【００２２】各保持部３２にフラックス（図示せず）が
塗布された後に、半田ボール３３が真空吸引式供給装置
等（図示せず）によって保持されて各保持部３２にそれ
ぞれ供給されてフラックスによって粘着される。この状
態で、リフロー半田付け処理されると、図２（ｃ）に示
されているように、各半田ボール３３は各保持部３２に
半田付けされる。保持部３２は極小径に形成されている
ため、半田ボール３３は殆ど点接触のような微小半田付
け部３４によって保持部３２に固着されて仮止めされた
状態になる。ちなみに、この時のリフロー半田付け処理
温度は、Ｐｂ３７％−Ｓｎ６３％の半田ボール３３で、
２４０度℃である。なお、フラックスは半田ボール３３
側に塗布してもよい。
塗布された後に、半田ボール３３が真空吸引式供給装置
等（図示せず）によって保持されて各保持部３２にそれ
ぞれ供給されてフラックスによって粘着される。この状
態で、リフロー半田付け処理されると、図２（ｃ）に示
されているように、各半田ボール３３は各保持部３２に
半田付けされる。保持部３２は極小径に形成されている
ため、半田ボール３３は殆ど点接触のような微小半田付
け部３４によって保持部３２に固着されて仮止めされた
状態になる。ちなみに、この時のリフロー半田付け処理
温度は、Ｐｂ３７％−Ｓｎ６３％の半田ボール３３で、
２４０度℃である。なお、フラックスは半田ボール３３
側に塗布してもよい。
【００２３】以上のようにして製造された半田ボール保
持治具３０は、耐熱性テープから構成された本体３１に
外部端子１５群に対応して配列された複数個の保持部３
２に、各半田ボール３３が微小半田付け部３４によって
それぞれ固着されて構成されている。
持治具３０は、耐熱性テープから構成された本体３１に
外部端子１５群に対応して配列された複数個の保持部３
２に、各半田ボール３３が微小半田付け部３４によって
それぞれ固着されて構成されている。
【００２４】半田バンプ１６が封止体１０のベース１１
に形成される際に、ベース１１の各外部端子１５にフラ
ックス（図示せず）がそれぞれ塗布される。続いて、図
１（ｂ）に示されているように、半田ボール保持治具３
０が真空吸着ヘッド等（図示せず）によって保持されて
ベース１１に、各半田ボール３３が各外部端子１５に整
合するように配置されて重ね合わされる。半田ボール保
持治具３０の各半田ボール３３が各端子１５にそれぞれ
当接されると、各半田ボール３３は各端子１５にフラッ
クスによって粘着される。この状態において、各半田ボ
ール３３は本体３１に固着されているため、各半田ボー
ル３３は各外部端子１５に対して遊動することは確実に
防止された状態になる。なお、フラックスは半田ボール
３３側に塗布してもよい。
に形成される際に、ベース１１の各外部端子１５にフラ
ックス（図示せず）がそれぞれ塗布される。続いて、図
１（ｂ）に示されているように、半田ボール保持治具３
０が真空吸着ヘッド等（図示せず）によって保持されて
ベース１１に、各半田ボール３３が各外部端子１５に整
合するように配置されて重ね合わされる。半田ボール保
持治具３０の各半田ボール３３が各端子１５にそれぞれ
当接されると、各半田ボール３３は各端子１５にフラッ
クスによって粘着される。この状態において、各半田ボ
ール３３は本体３１に固着されているため、各半田ボー
ル３３は各外部端子１５に対して遊動することは確実に
防止された状態になる。なお、フラックスは半田ボール
３３側に塗布してもよい。
【００２５】続いて、半田ボール保持治具３０が装着さ
れたままベース１１はリフロー半田付け処理されて、半
田バンプ１６が図２（ｃ）に示されているように形成さ
れる。すなわち、外部端子１５にフラックスによって粘
着された半田ボール３３は加熱溶融して、表面張力によ
って外部端子１５の外径で規定される略半球形状になっ
た後に硬化して、外部端子１５の上で突設した状態にな
る。リフロー半田付け処理や搬送に際して、半田ボール
保持治具３０によって各半田ボール３３は各外部端子１
５に対して遊動を防止されているため、各半田バンプ１
６は各外部端子１５の上に適正に形成される。例えば、
半田ボール３３が外部端子１５から外れることにより半
田バンプ１６の無い外部端子１５が発生してしまった
り、半田ボール３３がずれて互いに短絡した半田バンプ
１６、１６が発生してしまったりする不良は発生しな
い。
れたままベース１１はリフロー半田付け処理されて、半
田バンプ１６が図２（ｃ）に示されているように形成さ
れる。すなわち、外部端子１５にフラックスによって粘
着された半田ボール３３は加熱溶融して、表面張力によ
って外部端子１５の外径で規定される略半球形状になっ
た後に硬化して、外部端子１５の上で突設した状態にな
る。リフロー半田付け処理や搬送に際して、半田ボール
保持治具３０によって各半田ボール３３は各外部端子１
５に対して遊動を防止されているため、各半田バンプ１
６は各外部端子１５の上に適正に形成される。例えば、
半田ボール３３が外部端子１５から外れることにより半
田バンプ１６の無い外部端子１５が発生してしまった
り、半田ボール３３がずれて互いに短絡した半田バンプ
１６、１６が発生してしまったりする不良は発生しな
い。
【００２６】半田バンプ１６が硬化した後に、図１
（ｃ）に示されているように、半田ボール保持治具３０
の本体３１が各半田バンプ１６から強制的に剥離され
る。半田ボール保持治具３０の本体３１の剥離作業に際
して、半田バンプ１６における本体３１側は微小半田付
け部３４によって固着されているに過ぎないため、本体
３１は半田バンプ１６と保持部３２との間において簡単
かつ綺麗に剥離される。本体３１である耐熱性テープは
適度な可撓性を有するため、図１（ｃ）に示されている
ように、半田バンプ１６と保持部３２とは本体３１の端
から順に１点ずつ剥離されて行く状態なり、その結果、
本体３１は半田バンプ１６と保持部３２との間において
より一層簡単かつ綺麗に剥離される。
（ｃ）に示されているように、半田ボール保持治具３０
の本体３１が各半田バンプ１６から強制的に剥離され
る。半田ボール保持治具３０の本体３１の剥離作業に際
して、半田バンプ１６における本体３１側は微小半田付
け部３４によって固着されているに過ぎないため、本体
３１は半田バンプ１６と保持部３２との間において簡単
かつ綺麗に剥離される。本体３１である耐熱性テープは
適度な可撓性を有するため、図１（ｃ）に示されている
ように、半田バンプ１６と保持部３２とは本体３１の端
から順に１点ずつ剥離されて行く状態なり、その結果、
本体３１は半田バンプ１６と保持部３２との間において
より一層簡単かつ綺麗に剥離される。
【００２７】以上のようにして半田バンプ１６を形成さ
れたＢＧＡ・ＩＣ２５は図３（ｂ）に示されているよう
に実装基板４０に表面実装される。ここで、表面実装方
法を簡単に説明する。ＢＧＡ・ＩＣ２５が実装基板４０
に実装されるに際して、実装基板４０の各ランド４２に
は半田ペースト（図示せず）がスクリーン印刷法等の塗
布方法によって塗布される。続いて、ＢＧＡ・ＩＣ２５
が実装基板４０に、各半田バンプ１６が各ランド４２に
整合されて搭載される。各半田バンプ１６は各ランド４
２に当接されると、半田ペーストによって粘着された状
態になるため、ＢＧＡ・ＩＣ２５は実装基板４０に保持
された状態になる。
れたＢＧＡ・ＩＣ２５は図３（ｂ）に示されているよう
に実装基板４０に表面実装される。ここで、表面実装方
法を簡単に説明する。ＢＧＡ・ＩＣ２５が実装基板４０
に実装されるに際して、実装基板４０の各ランド４２に
は半田ペースト（図示せず）がスクリーン印刷法等の塗
布方法によって塗布される。続いて、ＢＧＡ・ＩＣ２５
が実装基板４０に、各半田バンプ１６が各ランド４２に
整合されて搭載される。各半田バンプ１６は各ランド４
２に当接されると、半田ペーストによって粘着された状
態になるため、ＢＧＡ・ＩＣ２５は実装基板４０に保持
された状態になる。
【００２８】この保持状態で、ＢＧＡ・ＩＣ２５と実装
基板４０との組立体が加熱炉等によって加熱されると、
半田バンプ１６および半田ペーストは溶融する。その
後、溶融した半田が冷却によって硬化すると、半田バン
プ１６および半田ペーストによって各外部端子１５と各
ランド４２との間に接続端子４３が形成される。この
際、各半田バンプ１６が適正に形成されているため、接
続端子４３はオープン不良やショート不良を発生するこ
となく適正に形成される。各接続端子４３によって各外
部端子１５と各ランド４２との間が溶着された状態にな
るため、ＢＧＡ・ＩＣ２５は実装基板４０に機械的かつ
電気的に接続された状態になり、ＢＧＡ・ＩＣの実装構
造体４４が製造されたことになる。
基板４０との組立体が加熱炉等によって加熱されると、
半田バンプ１６および半田ペーストは溶融する。その
後、溶融した半田が冷却によって硬化すると、半田バン
プ１６および半田ペーストによって各外部端子１５と各
ランド４２との間に接続端子４３が形成される。この
際、各半田バンプ１６が適正に形成されているため、接
続端子４３はオープン不良やショート不良を発生するこ
となく適正に形成される。各接続端子４３によって各外
部端子１５と各ランド４２との間が溶着された状態にな
るため、ＢＧＡ・ＩＣ２５は実装基板４０に機械的かつ
電気的に接続された状態になり、ＢＧＡ・ＩＣの実装構
造体４４が製造されたことになる。
【００２９】前記実施形態によれば次の効果が得られ
る。 （１） 予め、半田ボール保持治具３０を準備してお
き、ＢＧＡ・ＩＣ２５の各外部端子１５に各半田バンプ
１６を形成するに際して、半田ボール保持治具３０の各
半田ボール３３を各外部端子１５にそれぞれ整合させて
リフロー半田付け処理することにより、半田ボール保持
治具３０によって各半田ボール３３を保持させることが
できるため、リフロー半田付け処理や搬送作業において
各半田ボール３３が各外部端子１５に対して遊動するの
を確実に防止することができる。
る。 （１） 予め、半田ボール保持治具３０を準備してお
き、ＢＧＡ・ＩＣ２５の各外部端子１５に各半田バンプ
１６を形成するに際して、半田ボール保持治具３０の各
半田ボール３３を各外部端子１５にそれぞれ整合させて
リフロー半田付け処理することにより、半田ボール保持
治具３０によって各半田ボール３３を保持させることが
できるため、リフロー半田付け処理や搬送作業において
各半田ボール３３が各外部端子１５に対して遊動するの
を確実に防止することができる。
【００３０】（２） 前記（１）により、リフロー半田
付け処理において各半田ボール３３によって各半田バン
プ１６を適正に形成することができるため、ＢＧＡ・Ｉ
Ｃ２５の実装基板４０への実装作業において、各半田バ
ンプ１６による各接続端子４３を適正に形成させること
ができ、オープン不良や半田ブリッジによるショート不
良の発生を防止することができる。
付け処理において各半田ボール３３によって各半田バン
プ１６を適正に形成することができるため、ＢＧＡ・Ｉ
Ｃ２５の実装基板４０への実装作業において、各半田バ
ンプ１６による各接続端子４３を適正に形成させること
ができ、オープン不良や半田ブリッジによるショート不
良の発生を防止することができる。
【００３１】（３） 前記（２）により、ＢＧＡ・ＩＣ
２５が実装基板４０に実装された実装構造体４４の品質
および信頼性を高めることができるとももに、寿命を延
ばすことができる。
２５が実装基板４０に実装された実装構造体４４の品質
および信頼性を高めることができるとももに、寿命を延
ばすことができる。
【００３２】（４） 外部端子１５群のレイアウトの変
更や半田バンプ１６のサイズの変更のようなＢＧＡ・Ｉ
Ｃ２５の仕様の変更に対しては、半田ボール保持治具３
０の保持部３２のレイアウトやサイズの変更および半田
ボール３３のサイズの変更等によって容易に対応するこ
とができるため、あらゆる製品群に適用することができ
るとともに、新規開発製品にも即応することができる。
更や半田バンプ１６のサイズの変更のようなＢＧＡ・Ｉ
Ｃ２５の仕様の変更に対しては、半田ボール保持治具３
０の保持部３２のレイアウトやサイズの変更および半田
ボール３３のサイズの変更等によって容易に対応するこ
とができるため、あらゆる製品群に適用することができ
るとともに、新規開発製品にも即応することができる。
【００３３】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００３４】例えば、本体に半田ボールを保持させる手
段としては、保持部に半田ボールを微小半田付け部によ
って固着させる方法を適用するに限らず、本体に半田ボ
ールを耐熱性粘着剤を使用して粘着させる方法を適用し
てもよい。
段としては、保持部に半田ボールを微小半田付け部によ
って固着させる方法を適用するに限らず、本体に半田ボ
ールを耐熱性粘着剤を使用して粘着させる方法を適用し
てもよい。
【００３５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＢＧＡ
・ＩＣの製造方法に適用した場合について説明したが、
それに限定されるものではなく、フリップ・チップ接続
における半田バンプの形成方法等の半田バンプを有する
半導体装置についての製造方法全般に適用することがで
きる。
なされた発明をその背景となった利用分野であるＢＧＡ
・ＩＣの製造方法に適用した場合について説明したが、
それに限定されるものではなく、フリップ・チップ接続
における半田バンプの形成方法等の半田バンプを有する
半導体装置についての製造方法全般に適用することがで
きる。
【００３６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００３７】予め、半田ボール保持治具を準備してお
き、半導体装置の各端子に各半田バンプを形成するに際
して、半田ボール保持治具の各半田ボールを各端子にそ
れぞれ整合させてリフロー半田付け処理することによ
り、半田バンプ保持治具によって各半田ボールを保持さ
せることができるため、リフロー半田付け処理や搬送作
業において各半田ボールが各端子に対して遊動するのを
確実に防止することができ、リフロー半田付け処理にお
いて各半田ボールによって各半田バンプを適正に形成す
ることができる。
き、半導体装置の各端子に各半田バンプを形成するに際
して、半田ボール保持治具の各半田ボールを各端子にそ
れぞれ整合させてリフロー半田付け処理することによ
り、半田バンプ保持治具によって各半田ボールを保持さ
せることができるため、リフロー半田付け処理や搬送作
業において各半田ボールが各端子に対して遊動するのを
確実に防止することができ、リフロー半田付け処理にお
いて各半田ボールによって各半田バンプを適正に形成す
ることができる。
【００３８】端子群のレイアウトの変更や半田バンプの
サイズの変更のような半導体装置の仕様の変更に対して
は、半田ボール保持治具の保持部のレイアウトやサイズ
の変更および半田ボールのサイズの変更等によって容易
に対応することができるため、あらゆる製品群に適用す
ることができるとともに、新規開発製品にも即応するこ
とができる。
サイズの変更のような半導体装置の仕様の変更に対して
は、半田ボール保持治具の保持部のレイアウトやサイズ
の変更および半田ボールのサイズの変更等によって容易
に対応することができるため、あらゆる製品群に適用す
ることができるとともに、新規開発製品にも即応するこ
とができる。
【図１】本発明の一実施形態であるＢＧＡ・ＩＣの製造
方法を示しており、（ａ）は半田ボール保持治具の一部
切断正面図、（ｂ）はリフロー工程の一部切断正面図、
（ｃ）は剥離工程の一部切断正面図である。
方法を示しており、（ａ）は半田ボール保持治具の一部
切断正面図、（ｂ）はリフロー工程の一部切断正面図、
（ｃ）は剥離工程の一部切断正面図である。
【図２】半田ボール保持治具準備工程を示しており、
（ａ）は本体を示す一部切断正面図、（ｂ）は一部省略
平面図、（ｃ）は半田ボール固着後の一部切断正面図、
（ｄ）は（ｃ）のｄ部の拡大部分断面図である。
（ａ）は本体を示す一部切断正面図、（ｂ）は一部省略
平面図、（ｃ）は半田ボール固着後の一部切断正面図、
（ｄ）は（ｃ）のｄ部の拡大部分断面図である。
【図３】製造されたＢＧＡ・ＩＣを示しており、（ａ）
は一部省略底面図、（ｂ）はＢＧＡ・ＩＣの実装状態の
一部切断正面図である。
は一部省略底面図、（ｂ）はＢＧＡ・ＩＣの実装状態の
一部切断正面図である。
１０…気密封止体、１１…ベース、１２…キャビティ
ー、１３…内部端子、１４…電気配線、１５…外部端
子、１６…半田バンプ、１７…キャップ、２０…ボンデ
ィング層、２１…半導体ペレット、２２…電極パッド、
２３…ワイヤ、２４…ヒートシンク、２５…ＢＧＡ・Ｉ
Ｃ（半導体装置）、３０…半田ボール保持治具、３１…
本体、３２…保持部、３３…半田ボール、３４…微小半
田付け部、４０…実装基板、４１…基板本体、４２…ラ
ンド、４３…接続端子、４４…ＢＧＡ・ＩＣの実装構造
体（半導体装置の実装構造体）。
ー、１３…内部端子、１４…電気配線、１５…外部端
子、１６…半田バンプ、１７…キャップ、２０…ボンデ
ィング層、２１…半導体ペレット、２２…電極パッド、
２３…ワイヤ、２４…ヒートシンク、２５…ＢＧＡ・Ｉ
Ｃ（半導体装置）、３０…半田ボール保持治具、３１…
本体、３２…保持部、３３…半田ボール、３４…微小半
田付け部、４０…実装基板、４１…基板本体、４２…ラ
ンド、４３…接続端子、４４…ＢＧＡ・ＩＣの実装構造
体（半導体装置の実装構造体）。
フロントページの続き (72)発明者 白石 智宏 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 窪薗 実 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 黒田 宏 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 白井 優之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (3)
- 【請求項１】 基板の一主面に形成された複数個の端子
に各半田バンプがそれぞれ突設されている半導体装置の
製造方法は次の工程を備えている、（ａ） 前記半田バ
ンプを形成するための半田ボールを複数個、本体の前記
各端子に対応する位置に保持した半田ボール保持治具が
準備される半田ボール保持治具準備工程、（ｂ） 前記
半田ボール保持治具の前記各半田ボールが前記各端子に
それぞれ整合された状態で、前記基板が前記半田ボール
保持治具と共にリフロー半田付け処理されて、前記各半
田バンプが前記各端子にそれぞれ形成される半田バンプ
形成工程、（ｃ） 前記各半田バンプから前記本体が剥
離される剥離工程。 - 【請求項２】 前記基板が表面実装形パッケージの封止
体であり、前記端子が封止体の一主面に配列された外部
端子であることを特徴とする請求項１に記載の半導体装
置の製造方法。 - 【請求項３】 前記半田ボール保持治具の本体が耐熱性
テープによって形成されていることを特徴とする請求項
１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8162305A JPH09326421A (ja) | 1996-06-03 | 1996-06-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8162305A JPH09326421A (ja) | 1996-06-03 | 1996-06-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09326421A true JPH09326421A (ja) | 1997-12-16 |
Family
ID=15751989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8162305A Pending JPH09326421A (ja) | 1996-06-03 | 1996-06-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09326421A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137581A (zh) * | 2011-11-30 | 2013-06-05 | 矽品精密工业股份有限公司 | 具有导电凸块的半导体装置、封装结构及制法 |
-
1996
- 1996-06-03 JP JP8162305A patent/JPH09326421A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137581A (zh) * | 2011-11-30 | 2013-06-05 | 矽品精密工业股份有限公司 | 具有导电凸块的半导体装置、封装结构及制法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100239406B1 (ko) | 표면 실장형 반도체 패키지 및 그 제조 방법 | |
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| US20050077613A1 (en) | Integrated circuit package | |
| EP0915505A1 (en) | Semiconductor device package, manufacturing method thereof and circuit board therefor | |
| US6242283B1 (en) | Wafer level packaging process of semiconductor | |
| CN111834323B (zh) | 一种半导体封装件及其制造方法 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| JPH0964244A (ja) | 半導体装置およびその製造方法 | |
| JPH08241940A (ja) | 半導体装置およびその製造方法 | |
| TWI283048B (en) | New package system for discrete devices | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| KR100192758B1 (ko) | 반도체패키지의 제조방법 및 구조 | |
| JP2006339595A (ja) | 半導体装置 | |
| JPH09326421A (ja) | 半導体装置の製造方法 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| KR200179419Y1 (ko) | 반도체패키지 | |
| JP2001044326A (ja) | 半導体装置およびその製造方法 | |
| US6541844B2 (en) | Semiconductor device having substrate with die-bonding area and wire-bonding areas | |
| JP3600138B2 (ja) | 半導体装置 | |
| JP2003017624A (ja) | 半導体装置 | |
| JP2000012621A (ja) | 半導体装置およびその製造方法 | |
| JP2956480B2 (ja) | Ｂｇａ型半導体装置 | |
| JP3493323B2 (ja) | 半導体チップ用ｂｇａパッケージおよびその製造方法 |