JPH09326437A - 複合誘電膜および半導体装置 - Google Patents

複合誘電膜および半導体装置

Info

Publication number
JPH09326437A
JPH09326437A JP8166889A JP16688996A JPH09326437A JP H09326437 A JPH09326437 A JP H09326437A JP 8166889 A JP8166889 A JP 8166889A JP 16688996 A JP16688996 A JP 16688996A JP H09326437 A JPH09326437 A JP H09326437A
Authority
JP
Japan
Prior art keywords
insulator
dielectric film
composite dielectric
relative permittivity
film according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8166889A
Other languages
English (en)
Inventor
Takanori Hayafuji
貴範 早藤
Seiji Hayashida
精二 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8166889A priority Critical patent/JPH09326437A/ja
Priority to US08/868,965 priority patent/US5998823A/en
Priority to KR1019970023326A priority patent/KR980006112A/ko
Publication of JPH09326437A publication Critical patent/JPH09326437A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 導体間の絶縁性を保ちつつ、実効比誘電率を
十分に小さく、例えば絶対値で０〜２程度に小さくする
ことができる複合誘電膜およびこの複合誘電膜を導体間
の絶縁膜として用いた半導体装置を提供する。 【解決手段】 互いに対向する導体１１、１２間に絶縁
膜として設けられる複合誘電膜を、絶縁体１３と非絶縁
体１４とにより構成する。直列モデルでは導体１１、１
２間に絶縁体１３と非絶縁体１４とを直列に設け、直並
列モデルでは絶縁体１３中に非絶縁体１４を設け、並列
モデルでは導体１１、１２間に絶縁体１３と非絶縁体１
４とを並列に設ける。絶縁体１３としてはＳｉＯ2 、Ｓ
ｉ3 Ｎ4などを用いる。非絶縁体１４としては金属、半
金属、伝導電子を有する半導体、伝導電子を有する有機
物質などを用いる。非絶縁体１４の体積分率は、実効比
誘電率の設計値に応じて選ぶ。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、複合誘電膜およ
び半導体装置に関し、特に、高集積、高密度の半導体集
積回路装置に適用して好適なものである。
【０００２】
【従来の技術】従来の半導体集積回路装置において用い
られている基本的な２層配線構造を図１０に示す概念図
によって説明する。
【０００３】図１０に示すように、この従来の半導体集
積回路装置においては、シリコン基板１０１上に第１層
間絶縁膜１０２が設けられている。この第１層間絶縁膜
１０２の所定部分にはコンタクトホール１０２ａが設け
られ、このコンタクトホール１０２ａの内部に第１プラ
グ１０３が埋め込まれている。この第１プラグ１０３
は、コンタクトホール１０２ａに対応する部分における
シリコン基板１０１中に形成された拡散層（図示せず）
に接続されている。この第１プラグ１０３および第１層
間絶縁膜１０２上には第１配線層１０４が設けられてい
る。この第１配線層１０４は第１プラグ１０３と接続さ
れている。第１配線層１０４を覆うように第２層間絶縁
膜１０５が設けられている。この第２層間絶縁膜１０５
の所定部分にはコンタクトホール１０５ａが設けられ、
このコンタクトホール１０５ａの内部に第２プラグ１０
６が埋め込まれている。この第２プラグ１０６上に第２
配線層１０７ａが設けられ、この第２配線層１０７ａに
隣接して第２層間絶縁膜１０５上に別の第２配線層１０
７ｂが設けられている。そして、これらの第２配線層１
０７ａ、１０７ｂを覆うように第３層間絶縁膜１０８が
設けられている。
【０００４】なお、第１配線層１０４、第２配線層１０
７ａ、１０７ｂ、第１プラグ１０３および第２プラグ１
０６のそれぞれの下層にはバリアメタル１０９が設けら
れているとともに、第１配線層１０４および第２配線層
１０７ａ、１０７ｂのそれぞれの上層には反射防止膜１
１０が設けられている。
【０００５】この図１０に示す半導体集積回路装置は、
次のようにして製造される。すなわち、まず、化学的気
相成長（ＣＶＤ，Chemical Vapour Deposition）法また
は物理的気相成長（ＰＶＤ，Physical Vapour Depositi
on）法によりシリコン基板１０１の全面に第１層間絶縁
膜１０２を形成した後、リソグラフィー技術およびエッ
チング技術によりこの第１層間絶縁膜１０２をパターニ
ングしてコンタクトホール１０２ａを形成する。次に、
コンタクトホール１０２ａの内部に第１プラグ１０３を
埋め込む。次に、上述と同様な方法により全面に配線層
形成用の導体膜を形成した後、上述と同様な技術により
この導体膜をパターニングして第１配線層１０４を形成
する。次に、上述と同様な方法により全面に第２層間絶
縁膜１０５を形成した後、上述と同様な技術によりこの
第２層間絶縁膜１０５をパターニングしてコンタクトホ
ール１０５ａを形成する。次に、コンタクトホール１０
５ａの内部に第２プラグ１０６を埋め込む。次に、上述
と同様な方法により全面に配線層形成用の導体膜を形成
した後、上述と同様な技術によりこの導体膜をパターニ
ングして第２配線層１０７ａ、１０７ｂを形成する。こ
の後、上述と同様な方法により全面に第３層間絶縁膜１
０８を形成する。なお、バリアメタル１０９および反射
防止膜１１０の形成については説明を省略した。
【０００６】このように、層間絶縁膜の形成、層間絶縁
膜のパターニング、配線層形成用の導体膜の形成および
導体膜のパターニングの各プロセスを順次繰り返すこと
により２層配線構造が形成される。
【０００７】上述の図１０に示す従来の半導体集積回路
装置における配線構造の特徴は、例えば、互いに対向す
る第２配線層１０７ａ、１０７ｂに着目すると、これら
の第２配線層１０７ａ、１０７ｂ間を埋めるように、通
常酸化シリコン（ＳｉＯ2 ）系の材料からなる第３層間
絶縁膜１０８が設けられていることにある。
【０００８】図１０に示す半導体集積回路装置は２層配
線構造であるが、現在では、さらなる高集積化、高密度
化を目指して、５〜６層の多層配線構造の半導体集積回
路装置が開発されている。
【０００９】
【発明が解決しようとする課題】さて、半導体集積回路
装置が高集積化、高密度化するにつれて、それを構成す
る各部分および領域は微細になり、かつ互いに近接す
る。このときに生じる問題について、図１１に示す３層
配線構造の半導体集積回路装置を例にとって説明する。
図１１において、図１０に示す半導体集積回路装置と同
一または対応する部分には同一の符号を付す。符号１０
７ａ、１０７ｂ、１０７ｃは第２配線層、１１１は第３
配線層、１１２は第４層間絶縁膜を示す。
【００１０】図１１に示すように、半導体集積回路装置
が高集積化、高密度化するにつれて第２配線層１０７
ａ、１０７ｂ、１０７ｃの間隔は狭くなる。このとき、
それが原因となって、配線間容量Ｃ1 、Ｃ1 ´が増加す
るため、これらの第２配線層１０７ａ、１０７ｂ、１０
７ｃ間では容量抵抗結合による電気信号の伝達遅延が発
生するという不都合が生じる。また、第１配線層１０４
と第２配線層１０７ａ、１０７ｂ、１０７ｃと第３配線
層１１１との間でも各層間の間隔が狭くなると、配線間
容量Ｃ2 、Ｃ3 が増加するため、これらの配線層間にお
いて電気信号の混信などの不都合が生じる。
【００１１】これらの不都合は、特開昭５７−１９０３
３１号公報および特開昭６３−１７９５４８号公報に開
示されている従来技術の改良構造、すなわち、配線層間
への空孔（または空洞）の設置や、特開昭５６−１９６
３６号公報および特開昭５７−４３４４４号公報に開示
されている空気中配線によって部分的に解消される。ま
た、図１１に示されている従来技術の配線構造におい
て、第１層間絶縁膜１０２、第２層間絶縁膜１０５およ
び第３層間絶縁膜１０８の材料に、従来の層間絶縁膜の
材料に用いられているＳｉＯ2 に比べて小さな比誘電率
を持つ材料、例えば、特開昭６２−１５６８２２号公
報、特開平２−７７１２７号公報および特開平４−３２
８１２６号公報に開示されている従来技術の改良材料で
あるホウ窒化シリコン（ＳｉＢＮ）、フッ酸化シリコン
（ＳｉＯＦ）およびフッ素化ポリイミドを用いても、上
述の不都合は部分的に解消される。しかしながら、半導
体集積回路装置のさらなる高集積化、高密度化が進む
と、上述のような従来の改良構造や従来の改良材料の採
用によっては、上述の不都合は十分に解消されない。
【００１２】したがって、この発明の目的は、導体間、
例えば配線間の絶縁性を保ちつつ、実効比誘電率を十分
に小さく、例えば絶対値で０〜２程度に小さくすること
ができる複合誘電膜を提供することにある。
【００１３】この発明の他の目的は、導体間、例えば配
線間の絶縁性を保ちつつ、導体間容量、例えば配線間容
量を十分に小さくすることができる半導体装置を提供す
ることにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、この発明による複合誘電膜は、互いに対向する複数
の導体間に絶縁膜として設けられる複合誘電膜であっ
て、絶縁体と非絶縁体とからなることを特徴とするもの
である。
【００１５】この発明による半導体装置は、互いに対向
する複数の導体間に絶縁膜として複合誘電膜が設けられ
る半導体装置であって、複合誘電膜が絶縁体と非絶縁体
とからなることを特徴とするものである。
【００１６】この発明においては、例えば、複数の導体
間に絶縁体と非絶縁体とが直列に設けられ、あるいは、
絶縁体中に非絶縁体が設けられ、あるいは、複数の導体
間に絶縁体と非絶縁体とが並列に設けられる。
【００１７】この発明において、複合誘電膜を構成する
非絶縁体は、例えば、金属または半金属である。この金
属または半金属は、例えば、薄膜状に設けられ、あるい
は、膜状に設けられた絶縁体と超格子状の構造をなすよ
うに薄膜状に設けられ、あるいは、絶縁体中に粒子状に
設けられ、あるいは、絶縁体中にクラスタ状に設けられ
る。
【００１８】この発明において、複合誘電膜を構成する
非絶縁体は半導体、特に伝導電子を有する半導体であっ
てもよい。この半導体は、例えば、薄膜状に設けられ、
あるいは、膜状に設けられた絶縁体と超格子状の構造を
なすように薄膜状に設けられ、あるいは、絶縁体中に粒
子状に設けられ、あるいは、絶縁体中にクラスタ状に設
けられる。
【００１９】この発明において、複合誘電膜を構成する
非絶縁体は伝導電子を有する分子または高分子であって
もよい。この分子または高分子は、例えば、薄膜状に設
けられ、あるいは、膜状に設けられた絶縁体と超格子状
の構造をなすように薄膜状に設けられ、あるいは、絶縁
体中に粒子状に設けられ、あるいは、絶縁体中に分子状
または高分子状に設けられる。
【００２０】この発明において、複合誘電膜を構成する
非絶縁体は伝導電子を有する有機物質であってもよい。
この有機物質は、例えば、薄膜状に設けられ、あるい
は、膜状に設けられた絶縁体と超格子状の構造をなすよ
うに薄膜状に設けられ、あるいは、絶縁体中に粒子状に
設けられ、あるいは、絶縁体中に分子状に設けられる。
【００２１】この発明において、複合誘電膜は、好適に
は、その実効比誘電率の絶対値が２以下である。
【００２２】上述のように構成されたこの発明によれ
ば、絶縁体の比誘電率は正であるのに対して、非絶縁
体、例えば金属、半金属、伝導電子を有する半導体、伝
導電子を有する有機物質などの比誘電率は負であること
により、複合誘電膜における非絶縁体の体積分率の選定
などにより、実効比誘電率を十分に小さく、例えば絶対
値で０〜２程度に小さくすることができる。したがっ
て、この複合誘電膜を導体間の絶縁膜に用いた場合、導
体間容量、例えば配線間容量を十分に小さくすることが
できる。また、複合誘電膜を構成する絶縁体により、導
体間の絶縁性を保つことができる。
【００２３】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【００２４】以下の説明においては、複合誘電膜の構成
材料（要素材料）の比誘電率はそのまま比誘電率と呼
び、複合誘電膜の比誘電率は実効比誘電率と呼ぶ。
【００２５】いま、複合誘電膜が２種類の材料から構成
される場合について考える。図１、図２および図３はこ
の複合誘電膜の三つの典型的な例を示す。図１、図２お
よび図３において、符号１１、１２は互いに対向する導
体（例えば、配線）、１３、１４は複合誘電膜を構成す
る互いに異なる要素材料を示す。また、図１、図２およ
び図３中のκ1 およびκ2 はそれぞれ要素材料１３、１
４の比誘電率を示す。比誘電率がκ2 の要素材料１４の
体積分率をφで表す。
【００２６】図１は、導体１１、１２の各側壁に対して
平行にそれぞれ要素材料１４、１３を設けた例であっ
て、導体１１、１２間に要素材料１４、１３が直列に設
けられたものである。以下、この例を直列モデルとい
う。導体１１、１２間に設けられたこの直列モデルによ
る複合誘電膜の実効比誘電率κは（１）式で表せる。
【００２７】 １／κ＝（１−φ）／κ1 ＋φ／κ2 （１）
【００２８】図２は、導体１１、１２間の要素材料１３
中に他の要素材料１４を設けた例であって、導体１１、
１２間に要素材料１３、１４が直列かつ並列に設けられ
たものである。以下、この例を直並列モデルという。導
体１１、１２間に設けられたこの直並列モデルによる複
合誘電膜の実効比誘電率κは（２）式で表せる。
【００２９】 κ＝｛２κ1 ＋κ2 −２φ（κ1 −κ2 ）｝κ1 ／｛２κ1 ＋κ2 ＋φ（κ1 −κ2 ）｝ （２）
【００３０】図３は、導体１１、１２の各側壁間をそれ
ぞれ接続するように要素材料１３、１４を設けた例であ
って、導体１１、１２間に要素材料１３、１４が並列に
設けられたものである。以下、この例を並列モデルとい
う。導体１１、１２間に設けられたこの並列モデルによ
る複合誘電膜の実効比誘電率κは（３）式で表せる。
【００３１】 κ＝（１−φ）κ1 ＋φκ2 （３）
【００３２】（１）〜（３）式が成立する条件は、主
に、扱う場が誘導電荷が時間的に変化しない静電誘導場
であることであるが、文献「静電誘導」、中山正敏著
（共立出版、東京、１９８５、ｐ．７８）に記述されて
いる準静電誘導場においても近似的に成立する。
【００３３】図４に、図１、図２および図３にそれぞれ
示す直列モデル、直並列モデルおよび並列モデルによる
導体１１、１２間の複合誘電膜の実効比誘電率κを示
す。図４においては、縦軸に実効比誘電率κをとり、横
軸に比誘電率κ2 の要素材料１４の体積分率φをとって
いる。ただし、図４においては、要素材料１３が理想真
空、要素材料１４がＳｉＯ2 である場合を考え、要素材
料１３の比誘電率κ1 ＝１および要素材料１４の比誘電
率κ2 ＝４を用いている。
【００３４】図４からわかるように、要素材料１３の比
誘電率κ1 は１、要素材料１４の比誘電率κ2 は４であ
るため、直列モデル、直並列モデルおよび並列モデルの
いずれの場合も複合誘電膜の実効比誘電率κは１〜４の
範囲にあり、それ以上小さくはならない。このことは、
要素材料１３、１４がいずれも絶縁体で比誘電率κ1お
よびκ2 がいずれも１以上である従来構造の複合誘電膜
全般にいえることである。すなわち、従来構造の複合誘
電膜においては、実効比誘電率κを１以下にすることは
不可能である。
【００３５】そこで、この発明の実施形態においては、
要素材料１３を比誘電率κ1 が正の絶縁体、要素材料１
４を比誘電率κ2 が負の金属、半金属または伝導電子を
有する半導体とすることにより、実効比誘電率κの絶対
値が２以下、望ましくは、実効比誘電率κが十分に零に
近い複合誘電膜を提供する。
【００３６】ここで、絶縁体の比誘電率と金属、半金属
および自由電子を有する半導体の比誘電率とについて考
察する。
【００３７】絶縁体の比誘電率 絶縁体においては、電子あるいはイオンは調和力あるい
は復元力によって、電子殻あるいはイオンの平衡位置に
結びついている。減衰調和振動子モデルにおいては、外
部印加電界Ｅのもとにおける電子あるいはイオンの運動
は（４）式で表される。
【００３８】 ｍｄ2 ｒ／ｄｔ2 ＋ｍηｄｒ／ｄｔ＋ｍω0 2 ｒ＝−ｅＥ （４）
【００３９】ここで、ｍ、ｅおよびｒはそれぞれ電子あ
るいはイオンの質量、電荷および変位、ηは電子あるい
はイオンの運動の摩擦力、ω0 は減衰調和振動子の固有
振動周波数である。この（４）式の解は、Ｅ＝Ｅ0 ｅｘ
ｐ（−ｉωｔ）とおいて、（５）式で表される。
【００４０】 ｒ＝（−ｅＥ／ｍ）／｛（ω0 2 −ω2 ）−ｉηω｝ （５）
【００４１】分極ＰはＰ＝−ｅｒＮ／Ｖ（Ｎ／Ｖは単位
体積当たりの振動子の数）であるから、（５）式の応答
より、分極Ｐおよび複素比誘電率κは（６）式で表され
る。
【００４２】 Ｐ＝（ｅ2 Ｎ／ｍＶ）Ｅ／｛（ω0 2 −ω2 ）−ｉηω｝ ＝（κ−１）Ｅ／４π （６）
【００４３】 κ＝１＋（４πｅ2 Ｎ／ｍＶ）／｛（ω0 2 −ω2 ）−ｉηω｝ ＝κre＋ｉκim （７）
【００４４】 κre＝１＋（４πｅ2 Ｎ／ｍＶ）（ω0 2 −ω2 ） ／｛（ω0 2 −ω2 ）2 ＋η2 ω2 ｝ （８）
【００４５】 κim＝（４πｅ2 Ｎ／ｍＶ）ηω ／｛（ω0 2 −ω2 ）2 ＋η2 ω2 ｝ （９）
【００４６】通常、誘電体のω0 は、誘電体における３
種類の分極機構、すなわち、配向分極、イオン分極、電
子分極の調和振動子に対応して、それぞれ、おおよそ１
０6Ｈｚ以下、１０12Ｈｚ前後、１０15Ｈｚ前後であ
る。多くの場合、半導体集積回路装置の層間絶縁膜の材
料として用いられているＳｉＯ2 あるいはＳｉＯ2 に他
の元素を添加した材料では配向分極はない。将来も、配
向分極のある誘電体は層間絶縁膜の材料として用いられ
ることはないと考えられる。そこで、ここでは、ω0 の
値として、誘電体のイオン分極、電子分極に対応して、
それぞれ、おおよそ１０12Ｈｚ前後、１０15Ｈｚ前後を
考える。したがって、半導体集積回路装置が近い将来、
動作周波数ω＝１０10Ｈｚで用いられることがあったと
しても、（８）式の（ω0 2 −ω2 ）は正の数になるた
め、複素比誘電率κの実部κreは正の数である。図５
に、（８）式のκreおよび（９）式のκimの周波数依存
性を図示した。
【００４７】金属、半金属および自由電子を有する半導
体の比誘電率 金属、半金属およびドーパントの添加された半導体など
の自由電子を有する材料の比誘電率は、絶縁体における
電子あるいはイオンの調和力あるいは復元力による減衰
調和振動子モデルで記述されるものではなく、電子を自
由粒子として扱うドルーデモデルから導かれる。また、
伝導電子を有する材料の比誘電率も、近似的に電子を自
由粒子として扱うドルーデモデルから導かれる。
【００４８】外部印加電界Ｅのもとでは、自由電子の運
動は（１０）式で表される。
【００４９】 ｍ* ｄ2 ｒ／ｄｔ2 ＋（ｍ* ／τ）ｄｒ／ｄｔ＝−ｅＥ （１０）
【００５０】この（１０）式は、絶縁体における減衰調
和振動子の運動方程式に対応して、（４）式において、
固有振動数ω0 ＝０、η＝１／τとおいたものである。
ここで、１／τは、電子が衝突と衝突との間は自由に運
動するとして、１個の電子が単位時間に衝突を起こす確
率である。したがって、τは平均自由時間である。ま
た、ｍ* は電子の有効質量である。（４）式の場合と同
様に式（１０）を解くことができ、複素比誘電率κは
（１１）式で表される。
【００５１】 κ＝１−（４πｅ2 Ｎ／ｍ* Ｖ）／（ω2 ＋ｉω／τ） ＝１−ωp 2 ／（ω2 ＋ｉω／τ） ＝κre＋ｉκim （１１）
【００５２】 κre＝１−ωp 2 τ2 ／（１＋ω2 τ2 ） （１２）
【００５３】 κim＝ωp 2 τ／ω（１＋ω2 τ2 ） （１３）
【００５４】ここで、ωp は、自由電子のプラズマ振動
数で、ωp 2 ＝４πｅ2 Ｎ／ｍ* Ｖである。図６に、
（１２）式のκreおよび（１３）式のκimの周波数依存
性を図示した。
【００５５】伝導率σ0 はσ0 ＝τｅ2 Ｎ／ｍ* Ｖであ
るから、プラズマ振動数ωp と伝導率σ0 との間には
（１４）式で示す関係がある。
【００５６】 ４πσ0 ＝ωp 2 τ （１４）
【００５７】表１に、代表的な金属、半金属および半導
体Ｓｉの電子密度Ｎ／Ｖ、伝導電子のプラズマ振動数ω
p 、平均自由時間τ、ωp τ、および周波数ωが十分小
さい領域でのκreの値を示す。
【００５８】
【表１】
【００５９】ただし、表１におけるκreは次の（１５）
式より計算した。将来の半導体集積回路装置における最
大周波数を１０10Ｈｚ程度とすれば、（１２）式は（１
５）式で近似できるからである。
【００６０】 κre＝１−ωp 2 τ2 （１５）
【００６１】金属、半金属あるいは半導体中でプラズマ
振動が可能なためには、電子が結晶格子と衝突するまで
の時間、すなわち、平均自由時間τはプラズマ振動の周
期１／ωp と比較して長くなければならない。すなわ
ち、τ＞１／ωp 、あるいはωp τ＞１でなければなら
ない。表１から、金属と半金属とは十分この条件を満た
していることがわかる。また、半導体Ｓｉでは、電子密
度が１０24ｍ-3（１０18ｃｍ-3）程度まで低い場合にも
プラズマ振動が可能である。プラズマ振動数ωp はωp
τ＞１の条件を満たしているので、（１５）式から、複
素比誘電率κの実部κreは、負の値であることが分か
る。
【００６２】以上説明したように、金属、半金属および
伝導電子を有する半導体の比誘電率は、負の値をとるこ
とが明らかになった。表１に示すように、代表的な金属
の比誘電率は−１０5 程度であり、半金属の比誘電率は
−１０3 〜−１０5 程度であり、また、高濃度にドープ
された半導体Ｓｉの比誘電率は−１〜−１００程度の値
である。
【００６３】次に、以上の説明に基づいて、この発明の
第１の実施形態について説明する。この第１の実施形態
においては、図２に示す直並列モデルによる複合誘電膜
を考える。導体１１、１２間に設けられたこの直並列モ
デルによる複合誘電膜の実効比誘電率κが（２）式で表
されることはすでに述べた通りであるが、ここでは、要
素材料１３を比誘電率κ1 が正の絶縁体とし、要素材料
１４を比誘電率κ2 が負の半導体、例えば、ドープされ
たシリコン（Ｓｉ）とする。
【００６４】（２）式のκが零、すなわち、κ＝０にな
る条件は、 φ＝（２κ1 ＋κ2 ）／２（κ1 −κ2 ） （１６） で、かつ、φが正の場合である。この第１の実施形態に
おいては、κ1 ＞０かつκ2 ＜０であるから、（１６）
式の分母は常に正であるので、φが正になる条件は（１
７）式で表わされる。
【００６５】 ２κ1 ＋κ2 ＞０ （１７）
【００６６】すなわち、多くの要素材料１３、１４の組
み合わせのうち、２κ1 ＋κ2 ＞０を満たす材料の組み
合わせのみが、κ＝０を実現することになる。
【００６７】この第１の実施形態においては、要素材料
１３を比誘電率κ1 が正の絶縁体とし、要素材料１４を
負の比誘電率κ2 を有する半導体とし、さらに、その負
の比誘電率κ2 を有する半導体の体積分率φを（１６）
式により適切に選ぶことによってκ＝０を実現すること
ができるだけでなく、φを変えることによって、任意の
κの値を持つ複合誘電膜を設計し、提供することができ
る。例えば、０．１８μｍルール世代技術に必要とされ
る、実効比誘電率κの絶対値が２以下の低誘電率の複合
誘電膜を提供することができる。
【００６８】この第１の実施形態による複合誘電膜は、
半導体装置または半導体集積回路装置における配線間の
絶縁膜として用いて好適なものであり、これによれば、
配線間の絶縁性を保ちつつ、配線間容量を十分に低くす
ることができる。そして、これによって、電気信号の伝
達遅延や電気信号の混信などを防止することができ、半
導体装置または半導体集積回路装置の高性能化を図るこ
とができる。
【００６９】次に、この発明の第２の実施形態について
説明する。この第２の実施形態においては、第１の実施
形態と同様に直並列モデルによる複合誘電膜を考える
が、ここでは、要素材料１３である比誘電率κ1 が正の
絶縁体として、最も一般的なＳｉＯ2 （κ1 ＝４）を用
いる。このとき、要素材料１４として用いられる半導体
の比誘電率κ2 は（１７）式より、κ2 ＞−８でなけれ
ばならない。また、表１より、プラズマ振動の起きる条
件ωp τ＞１を満たすには、κ2 ＜−３でなければなら
ない。図７に、比誘電率κ2 の種々の値に対する、複合
誘電膜の実効比誘電率κの値を示す。図７から、比誘電
率κ2 が−８＜κ2 ＜−３の範囲において、φ＜０．１
５の場合に実効比誘電率κが２以下の複合誘電膜を提供
することができ、また、次の場合には、実効比誘電率κ
が零の複合誘電膜を提供することができることがわか
る。
【００７０】κ2 ＝−３のとき、 φ＝０．３５ κ2 ＝−５のとき、 φ＝０．１７ κ2 ＝−７のとき、 φ＝０．０４５
【００７１】この第２の実施形態によれば、第１の実施
形態と同様な利点を得ることができる。
【００７２】次に、この発明の第３の実施形態について
説明する。この第３の実施形態においては、第２の実施
形態と同様に、直並列モデルによる複合誘電膜におい
て、要素材料１３である比誘電率κ1 が正の絶縁体とし
てＳｉＯ2 を用い、要素材料１４として負の比誘電率κ
2 の半導体を用いる。ここで、半導体の複素比誘電率κ
の実部κreは（１５）式で表されることはすでに述べた
通りであるが、（１５）式より、このκreはプラズマ振
動数ωp と平均自由時間τとにより決めることができ
る。
【００７３】表１に、複素比誘電率κの実部κreの値を
示した。κreが−８＜κre＜−３の範囲の値をとるの
は、要素材料１４が半導体Ｓｉの場合、電子密度Ｎ／Ｖ
が、おおよそ、次の範囲にある場合である。
【００７４】 １×１０22 ｍ-3＜Ｎ／Ｖ＜３×１０22ｍ-3 （１８） １×１０16ｃｍ-3＜Ｎ／Ｖ＜３×１０16ｃｍ-3 （１９）
【００７５】この場合は、プラズマ振動数ωp 、平均自
由時間τおよびωp τが次の値である。
【００７６】 ０．９９８×１０13ｓｅｃ-1＜ωp ＜１．７×１０13ｓｅｃ-1 １．８９×１０-13 ｓｅｃ＞τ＞１．６５×１０-13 ｓｅｃ １．８９＜ωp τ＜２．８５
【００７７】このようにして、要素材料１３としてＳｉ
Ｏ2 を用い、電子密度Ｎ／Ｖが（１８）式または（１
９）式の範囲にある半導体Ｓｉを要素材料１４として用
いることにより、実効比誘電率κの絶対値が２以下の低
誘電率の複合誘電膜を提供することができ、さらには、
実効比誘電率κが零の複合誘電膜を提供することもでき
る。
【００７８】この第３の実施形態によれば、第１の実施
形態と同様な利点を得ることができる。
【００７９】次に、この発明の第４の実施形態について
説明する。上述の第１、第２および第３の実施形態にお
いては、複合誘電膜を構成する要素材料１４は、その体
積分率φによって規定した。この要素材料１４は、規定
された体積分率φを維持する限りにおいて、その形態
は、粒子、微粒子、超微粒子、クラスタ、分子などであ
ってよい。そこで、この第４の実施形態においては、こ
の要素材料１４の形態を粒子、微粒子、超微粒子、クラ
スタ、分子などにする。また、この要素材料１４は、金
属、半金属、半導体ではシリコンのみならず、ゲルマニ
ウムやその他の化合物半導体、さらにそのほかに、伝導
電子を有する無機材料および有機材料、たとえば、有機
分子や有機高分子でもよいことは明らかである。
【００８０】また、複合誘電膜を構成する要素材料１３
は、上述の第２および第３の実施形態においては、最も
一般的なＳｉＯ2 を例示したが、ＳｉＯ2 以外にも、窒
化シリコン（Ｓｉ3 Ｎ4 ），酸窒化シリコン（ＳｉＯ
Ｎ）、酸化アルミニウム（Ａｌ2 Ｏ3 ）、酸化チタンな
どであってもよいことは明らかである。
【００８１】次に、この発明の第５の実施形態について
説明する。この第５の実施形態においては、図３に示す
並列モデルによる複合誘電膜を考える。この並列モデル
による複合誘電膜の実効比誘電率κが（３）式で表され
ることはすでに述べた通りであるが、ここでは、要素材
料１３は比誘電率κ1 が正の絶縁体とし、要素材料１４
は負の大きな比誘電率κ2 を持つ金属または半金属とす
る。このとき、φを（２０）式で表されるφ2 とする
と、κ＝０を得ることができる。
【００８２】 φ2 ＝κ1 ／（κ1 −κ2 ） （２０）
【００８３】κ＝０のときのφがφ2 であるから、φを
φ2 近傍に選ぶことによって、κを十分に小さな値にす
ることができる。一例として、φが（２１）式で表され
るφ3 の値をとるとき、実効比誘電率κの絶対値｜κ｜
を２以下とすることができる。
【００８４】 （２＋κ1 ）／（κ1 −κ2 ）＞φ3 ＞（κ1 −２）／（κ1 −κ2 ） （２１）
【００８５】この第５の実施形態においては、要素材料
１４は金属または半金属であるために、実際には、導体
１１、１２間の短絡を避ける目的で、図３に示す並列モ
デルの構造を、例えば図８または図９に示すような構造
に置き換える必要がある。この場合、この金属または半
金属からなる要素材料１４は薄膜状に設けられ、図８に
示す例においてはこの薄膜状の要素材料１４は一層あ
り、図９に示す例においてはこの薄膜状の要素材料１４
は複数層（この場合は３層）ある。図８または図９にお
ける比誘電率κ3 の領域１５は絶縁体からなり、通常
は、ＳｉＯ2 からなる。図８または図９において、比誘
電率κ2 の要素材料１４は、その体積分率φが（２０）
式および（２１）式のφ2 ，φ3 を満たす範囲におい
て、いくつの領域に分割してもよい。また、その構造
は、薄膜状、超格子状、粒子、クラスタ列などであって
もよく、同様な効果が得られる。
【００８６】この第５の実施形態においては、要素材料
１３を比誘電率κ1 が正の絶縁体とし、要素材料１４を
負の比誘電率κ2 を有する金属または半金属とし、負の
比誘電率κ2 を有する半導体の体積分率φを（２０）式
および（２１）式により適切に選ぶことによってκ＝０
を実現することができるだけでなく、φを変えることに
よって、任意のκの値を持つ複合誘電膜を設計し、提供
することができる。例えば、０．１８μｍルール世代技
術に必要とされる、実効比誘電率κの絶対値が２以下の
低誘電率の複合誘電膜を提供することができる。そし
て、第１の実施形態において述べたと同様な高性能の半
導体装置または半導体集積回路装置を得ることができ
る。
【００８７】以上、この発明の実施形態につき具体的に
説明したが、この発明は、上述の実施形態に限定される
ものでなく、この発明の技術的思想に基づく各種の変形
が可能である。
【００８８】例えば、上述の第５の実施形態において
は、複合誘電膜を構成する要素材料１４として負の大き
な比誘電率κ2 を持つ金属または半金属を用いたが、こ
の金属または半金属に代えて、半導体、合金、伝導電子
を有する有機物質などを用いても、同様な結果を得るこ
とができる。
【００８９】
【発明の効果】以上説明したように、この発明による複
合誘電膜によれば、絶縁体と非絶縁体とからなることに
より、その非絶縁体の体積分率の選定などにより、導体
間の絶縁性を保ちつつ、実効比誘電率を十分に小さく、
例えば絶対値で０〜２程度に小さくすることができる。
【００９０】この発明による半導体装置によれば、その
複合誘電膜が絶縁体と非絶縁体とからなることにより、
導体間の絶縁性を保ちつつ、その複合誘電膜の実効比誘
電率を十分に小さく、例えば絶対値で０〜２程度に小さ
くすることができ、したがって導体間容量、例えば配線
間容量を十分に小さくすることができる。
【図面の簡単な説明】
【図１】直列モデルによる複合誘電膜を示す略線図であ
る。
【図２】直並列モデルによる複合誘電膜を示す略線図で
ある。
【図３】並列モデルによる複合誘電膜を示す略線図であ
る。
【図４】直列モデル、直並列モデルおよび並列モデルに
よる複合誘電膜の実効比誘電率κと比誘電率κ2 の要素
材料の体積分率φとの関係を示す略線図である。
【図５】絶縁体の比誘電率の外部電場の周波数依存性を
示す略線図である。
【図６】金属の比誘電率の外部電場の周波数依存性を示
す略線図である。
【図７】複合誘電膜の実効比誘電率と比誘電率κ2 の要
素材料の体積分率φとの関係をκ2 の種々の値に対して
示す略線図である。
【図８】この発明の第５の実施形態による複合誘電膜を
実際に使用する場合の構造例を示す断面図である。
【図９】この発明の第５の実施形態による複合誘電膜を
実際に使用する場合の他の構造例を示す断面図である。
【図１０】従来の半導体集積回路装置を示す断面図であ
る。
【図１１】従来の半導体集積回路装置の問題を説明する
ための断面図である。
【符号の説明】
１１、１２・・・導体、１３、１４・・・要素材料

Claims (57)

    【特許請求の範囲】
  1. 【請求項１】 互いに対向する複数の導体間に絶縁膜と
    して設けられる複合誘電膜であって、 絶縁体と非絶縁体とからなることを特徴とする複合誘電
    膜。
  2. 【請求項２】 上記複数の導体間に上記絶縁体と上記非
    絶縁体とが直列に設けられていることを特徴とする請求
    項１記載の複合誘電膜。
  3. 【請求項３】 上記絶縁体中に上記非絶縁体が設けられ
    ていることを特徴とする請求項１記載の複合誘電膜。
  4. 【請求項４】 上記複数の導体間に上記絶縁体と上記非
    絶縁体とが並列に設けられていることを特徴とする請求
    項１記載の複合誘電膜。
  5. 【請求項５】 上記非絶縁体が金属または半金属である
    ことを特徴とする請求項１記載の複合誘電膜。
  6. 【請求項６】 上記金属または半金属が薄膜状に設けら
    れていることを特徴とする請求項５記載の複合誘電膜。
  7. 【請求項７】 上記金属または半金属が膜状に設けられ
    た上記絶縁体と超格子状の構造をなすように薄膜状に設
    けられていることを特徴とする請求項５記載の複合誘電
    膜。
  8. 【請求項８】 上記金属または半金属が上記絶縁体中に
    粒子状に設けられていることを特徴とする請求項５記載
    の複合誘電膜。
  9. 【請求項９】 上記金属または半金属が上記絶縁体中に
    クラスタ状に設けられていることを特徴とする請求項５
    記載の複合誘電膜。
  10. 【請求項１０】 上記非絶縁体が半導体であることを特
    徴とする請求項１記載の複合誘電膜。
  11. 【請求項１１】 上記半導体が薄膜状に設けられている
    ことを特徴とする請求項１０記載の複合誘電膜。
  12. 【請求項１２】 上記半導体が膜状に設けられた上記絶
    縁体と超格子状の構造をなすように薄膜状に設けられて
    いることを特徴とする請求項１０記載の複合誘電膜。
  13. 【請求項１３】 上記半導体が上記絶縁体中に粒子状に
    設けられていることを特徴とする請求項１０記載の複合
    誘電膜。
  14. 【請求項１４】 上記半導体が上記絶縁体中にクラスタ
    状に設けられていることを特徴とする請求項１０記載の
    複合誘電膜。
  15. 【請求項１５】 上記非絶縁体が伝導電子を有する有機
    物質であることを特徴とする請求項１記載の複合誘電
    膜。
  16. 【請求項１６】 上記分子または高分子が薄膜状に設け
    られていることを特徴とする請求項１５記載の複合誘電
    膜。
  17. 【請求項１７】 上記分子または高分子が膜状に設けら
    れた上記絶縁体と超格子状の構造をなすように薄膜状に
    設けられていることを特徴とする請求項１５記載の複合
    誘電膜。
  18. 【請求項１８】 上記分子または高分子が上記絶縁体中
    に粒子状に設けられていることを特徴とする請求項１５
    記載の複合誘電膜。
  19. 【請求項１９】 上記分子または高分子が上記絶縁体中
    に分子状または高分子状に設けられていることを特徴と
    する請求項１５記載の複合誘電膜。
  20. 【請求項２０】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項１記載の複合誘電膜。
  21. 【請求項２１】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項２記載の複合誘電膜。
  22. 【請求項２２】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項３記載の複合誘電膜。
  23. 【請求項２３】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項４記載の複合誘電膜。
  24. 【請求項２４】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項５記載の複合誘電膜。
  25. 【請求項２５】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項６記載の複合誘電膜。
  26. 【請求項２６】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項７記載の複合誘電膜。
  27. 【請求項２７】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項８記載の複合誘電膜。
  28. 【請求項２８】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項９記載の複合誘電膜。
  29. 【請求項２９】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項１０記載の複合誘電膜。
  30. 【請求項３０】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項１１記載の複合誘電膜。
  31. 【請求項３１】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項１２記載の複合誘電膜。
  32. 【請求項３２】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項１３記載の複合誘電膜。
  33. 【請求項３３】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項１４記載の複合誘電膜。
  34. 【請求項３４】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項１５記載の複合誘電膜。
  35. 【請求項３５】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項１６記載の複合誘電膜。
  36. 【請求項３６】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項１７記載の複合誘電膜。
  37. 【請求項３７】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項１８記載の複合誘電膜。
  38. 【請求項３８】 実効比誘電率の絶対値が２以下である
    ことを特徴とする請求項１９記載の複合誘電膜。
  39. 【請求項３９】 互いに対向する複数の導体間に絶縁膜
    として複合誘電膜が設けられる半導体装置であって、 上記複合誘電膜が絶縁体と非絶縁体とからなることを特
    徴とする半導体装置。
  40. 【請求項４０】 上記複数の導体間に上記絶縁体と上記
    非絶縁体とが直列に設けられていることを特徴とする請
    求項３９記載の半導体装置。
  41. 【請求項４１】 上記絶縁体中に上記非絶縁体が設けら
    れていることを特徴とする請求項３９記載の半導体装
    置。
  42. 【請求項４２】 上記複数の導体間に上記絶縁体と上記
    非絶縁体とが並列に設けられていることを特徴とする請
    求項３９記載の半導体装置。
  43. 【請求項４３】 上記非絶縁体が金属または半金属であ
    ることを特徴とする請求項３９記載の半導体装置。
  44. 【請求項４４】 上記金属または半金属が薄膜状に設け
    られていることを特徴とする請求項４３記載の半導体装
    置。
  45. 【請求項４５】 上記金属または半金属が膜状に設けら
    れた上記絶縁体と超格子状の構造をなすように薄膜状に
    設けられていることを特徴とする請求項４３記載の半導
    体装置。
  46. 【請求項４６】 上記金属または半金属が上記絶縁体中
    に粒子状に設けられていることを特徴とする請求項４３
    記載の半導体装置。
  47. 【請求項４７】 上記金属または半金属が上記絶縁体中
    にクラスタ状に設けられていることを特徴とする請求項
    ４３記載の半導体装置。
  48. 【請求項４８】 上記非絶縁体が半導体であることを特
    徴とする請求項３９記載の半導体装置。
  49. 【請求項４９】 上記半導体が薄膜状に設けられている
    ことを特徴とする請求項４８記載の半導体装置。
  50. 【請求項５０】 上記半導体が膜状に設けられた上記絶
    縁体と超格子状の構造をなすように薄膜状に設けられて
    いることを特徴とする請求項４８記載の半導体装置。
  51. 【請求項５１】 上記半導体が上記絶縁体中に粒子状に
    設けられていることを特徴とする請求項４８記載の半導
    体装置。
  52. 【請求項５２】 上記半導体が上記絶縁体中にクラスタ
    状に設けられていることを特徴とする請求項４８記載の
    半導体装置。
  53. 【請求項５３】 上記非絶縁体が伝導電子を有する有機
    物質であることを特徴とする請求項３９記載の半導体装
    置。
  54. 【請求項５４】 上記有機物質が薄膜状に設けられてい
    ることを特徴とする請求項５３記載の半導体装置。
  55. 【請求項５５】 上記有機物質が膜状に設けられた上記
    絶縁体と超格子状の構造をなすように薄膜状に設けられ
    ていることを特徴とする請求項５３記載の半導体装置。
  56. 【請求項５６】 上記有機物質が上記絶縁体中に粒子状
    に設けられていることを特徴とする請求項５３記載の半
    導体装置。
  57. 【請求項５７】 上記有機物質が上記絶縁体中に分子状
    に設けられていることを特徴とする請求項５３記載の半
    導体装置。
JP8166889A 1996-06-06 1996-06-06 複合誘電膜および半導体装置 Pending JPH09326437A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8166889A JPH09326437A (ja) 1996-06-06 1996-06-06 複合誘電膜および半導体装置
US08/868,965 US5998823A (en) 1996-06-06 1997-06-05 Complex dielectric film and semiconductor device
KR1019970023326A KR980006112A (ko) 1996-06-06 1997-06-05 복합 유전막 및 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8166889A JPH09326437A (ja) 1996-06-06 1996-06-06 複合誘電膜および半導体装置

Publications (1)

Publication Number Publication Date
JPH09326437A true JPH09326437A (ja) 1997-12-16

Family

ID=15839510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8166889A Pending JPH09326437A (ja) 1996-06-06 1996-06-06 複合誘電膜および半導体装置

Country Status (3)

Country Link
US (1) US5998823A (ja)
JP (1) JPH09326437A (ja)
KR (1) KR980006112A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050068558A1 (en) * 2003-09-30 2005-03-31 Jianxin Wang Method and system to automatically update in real-time a printer driver configuration
EP1890767A2 (en) * 2005-05-27 2008-02-27 Pfizer Products Inc. Combination of a cannabinoid-1- receptor-antagonist and a microsomal triglyceride transfer protein inhibitor for treating obesity or mainataining weight loss

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69315177D1 (de) * 1992-09-14 1997-12-18 Toshiba Kawasaki Kk Elektronisches Bauelement mit künstlichem Übergitter
US5665625A (en) * 1995-05-19 1997-09-09 Micron Technology, Inc. Method of forming capacitors having an amorphous electrically conductive layer

Also Published As

Publication number Publication date
KR980006112A (ko) 1998-03-30
US5998823A (en) 1999-12-07

Similar Documents

Publication Publication Date Title
US12424438B2 (en) Low-k dielectric and processes for forming same
US5814555A (en) Interlevel dielectric with air gaps to lessen capacitive coupling
US7091611B2 (en) Multilevel copper interconnects with low-k dielectrics and air gaps
US5486493A (en) Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US6720655B1 (en) Multilevel interconnect structure with low-k dielectric
JP4014234B2 (ja) 半導体デバイス中に線間容量の低減化された相互接続線を作製する方法
US6611059B1 (en) Integrated circuitry conductive lines
JPH08162528A (ja) 半導体装置の層間絶縁膜構造
JPH09181258A (ja) コンデンサおよびその作製方法
KR20000053364A (ko) Ｂｅｏｌ 감결합 커패시터
US20200227354A1 (en) Semiconductor device and method to fabricate the semiconductor device
JP2007329478A (ja) 超小型電子部品構造体、超小型電子部品構造体を製造する方法
EP1974376A1 (en) Integration of self-aligned trenches in-between metal lines
JP3597885B2 (ja) 半導体装置
JP2921759B1 (ja) 半導体装置の製造方法
Surganov et al. Planar aluminum interconnection formed by electrochemical anodizing technique
JPH09326437A (ja) 複合誘電膜および半導体装置
JP2000183158A (ja) 半導体集積回路装置及びその製造方法
JP2002509354A (ja) 電気集積回路および該電気集積回路を製造する方法
JP3399173B2 (ja) 半導体集積回路装置
US20220310617A1 (en) Semiconductor device and manufacturing method thereof
CN121123118B (zh) 半导体结构及半导体结构的制造方法
JPS60244045A (ja) 半導体装置
KR100371076B1 (ko) 반도체장치에서선간캐패시턴스가감소된상호접속층을제조하는방법
JP3597886B2 (ja) 半導体装置