JPH09330141A - 動的再構成処理における障害回復処理方式 - Google Patents
動的再構成処理における障害回復処理方式Info
- Publication number
- JPH09330141A JPH09330141A JP8150741A JP15074196A JPH09330141A JP H09330141 A JPH09330141 A JP H09330141A JP 8150741 A JP8150741 A JP 8150741A JP 15074196 A JP15074196 A JP 15074196A JP H09330141 A JPH09330141 A JP H09330141A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- information
- configuration information
- output configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】システム稼働中における入出力構成情報の変更
処理実行中の障害発生時、入出力構成情報を変更前の状
態に回復させる、又は障害発生時点から再度、変更処理
を続行可能とし、情報処理システムの信頼性を向上させ
る。 【解決手段】ハードウェアが入出力構成情報の変更内容
を表す情報を記憶するための予備記憶領域を主記憶上に
備え、入出力構成情報の変更処理過程で障害が発生した
場合、前記予備記憶領域に格納されている変更前の情報
に基づき入出力構成情報を回復させ、変更処理を続行さ
せる手段を備える。
処理実行中の障害発生時、入出力構成情報を変更前の状
態に回復させる、又は障害発生時点から再度、変更処理
を続行可能とし、情報処理システムの信頼性を向上させ
る。 【解決手段】ハードウェアが入出力構成情報の変更内容
を表す情報を記憶するための予備記憶領域を主記憶上に
備え、入出力構成情報の変更処理過程で障害が発生した
場合、前記予備記憶領域に格納されている変更前の情報
に基づき入出力構成情報を回復させ、変更処理を続行さ
せる手段を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、計算機システムを
停止することなく入出力装置の構成情報の変更を可能と
する動的再構成処理方式に関し、システム稼働中におけ
る入出力構成情報の変更処理実行中のハードウェア障害
発生時に、仮想計算機システムを停止することなく、入
出力構成情報を変更前の状態に回復させ、入出力構成情
報の変更処理を続行させるのに好適な仮想計算機システ
ムに関する。
停止することなく入出力装置の構成情報の変更を可能と
する動的再構成処理方式に関し、システム稼働中におけ
る入出力構成情報の変更処理実行中のハードウェア障害
発生時に、仮想計算機システムを停止することなく、入
出力構成情報を変更前の状態に回復させ、入出力構成情
報の変更処理を続行させるのに好適な仮想計算機システ
ムに関する。
【０００２】
【従来の技術】近年、ネットワークの機能拡大および高
速化、ワークステーション／パーソナルコンピュータの
大幅な性能向上、エンドユーザ部門の処理増大、および
分散処理技術の高度化、といった情報システムの新たな
潮流の中で情報処理システムは企業の中枢システムとし
て重要な役割を担う。一方、取り扱う業務量の拡大に伴
い入出力装置の構成変更の機会も増加している。そのた
め、２４時間運転、連続運転、あるいは稼働時保守とい
った要求が高まり、情報処理システムの稼働効率を向上
させることが重要な問題になってきている。
速化、ワークステーション／パーソナルコンピュータの
大幅な性能向上、エンドユーザ部門の処理増大、および
分散処理技術の高度化、といった情報システムの新たな
潮流の中で情報処理システムは企業の中枢システムとし
て重要な役割を担う。一方、取り扱う業務量の拡大に伴
い入出力装置の構成変更の機会も増加している。そのた
め、２４時間運転、連続運転、あるいは稼働時保守とい
った要求が高まり、情報処理システムの稼働効率を向上
させることが重要な問題になってきている。
【０００３】このような要求への対応策として、従来の
情報処理システム、特に入出力経路の選択や入出力要求
の待ち行列制御をハードウェアが行う情報処理システム
では、システム稼働中の入出力変更をオペレーティング
システム（以下、ＯＳと略す。）が主記憶上にロードさ
れている入出力構成情報を変更するためのオペレータコ
マンドをハードウェアに発行し、ハードウェアがその入
出力構成情報の変更を行うことにより実現している。し
かし、入出力構成情報の変更処理実行中にハードウェア
障害が発生した場合には、情報処理システムを一時停止
して、入出力構成情報の初期設定処理を行うことにより
入出力構成情報の回復を行っていた。
情報処理システム、特に入出力経路の選択や入出力要求
の待ち行列制御をハードウェアが行う情報処理システム
では、システム稼働中の入出力変更をオペレーティング
システム（以下、ＯＳと略す。）が主記憶上にロードさ
れている入出力構成情報を変更するためのオペレータコ
マンドをハードウェアに発行し、ハードウェアがその入
出力構成情報の変更を行うことにより実現している。し
かし、入出力構成情報の変更処理実行中にハードウェア
障害が発生した場合には、情報処理システムを一時停止
して、入出力構成情報の初期設定処理を行うことにより
入出力構成情報の回復を行っていた。
【０００４】なお、この種の技術に関連のある公知文献
としては、例えば特開平１−２５５９１２号公報が挙げ
られる。
としては、例えば特開平１−２５５９１２号公報が挙げ
られる。
【０００５】
【発明が解決しようとする課題】上記の従来方式では、
ハードウェアが入出力構成情報の変更処理実行中に障害
を検出した場合の回復手段としては、情報処理システム
を一時停止し、再度入出力構成情報の初期設定処理を行
い、主記憶装置上のハードウェア制御領域に入出力構成
情報を読み出すしかなかった。このため、初期設定時の
構成情報を制御プログラムの制御下で動作するプログラ
ム（以下、ゲストＯＳ）にシミュレートすることによっ
て、制御プログラム上で複数のゲストＯＳが動作する仮
想計算機においては、前記障害発生時に、制御プログラ
ム上の全てのゲストＯＳを同時に停止させることになる
という問題点がある。
ハードウェアが入出力構成情報の変更処理実行中に障害
を検出した場合の回復手段としては、情報処理システム
を一時停止し、再度入出力構成情報の初期設定処理を行
い、主記憶装置上のハードウェア制御領域に入出力構成
情報を読み出すしかなかった。このため、初期設定時の
構成情報を制御プログラムの制御下で動作するプログラ
ム（以下、ゲストＯＳ）にシミュレートすることによっ
て、制御プログラム上で複数のゲストＯＳが動作する仮
想計算機においては、前記障害発生時に、制御プログラ
ム上の全てのゲストＯＳを同時に停止させることになる
という問題点がある。
【０００６】一方、近年の企業における情報処理システ
ムの役割は益々重要になり、情報処理システムが停止す
ることによる社会に与える影響は大きく、システム稼働
中の入出力構成情報の変更作業における信頼性を向上さ
せることが重要である。
ムの役割は益々重要になり、情報処理システムが停止す
ることによる社会に与える影響は大きく、システム稼働
中の入出力構成情報の変更作業における信頼性を向上さ
せることが重要である。
【０００７】そこで、本発明はこのような従来の欠点を
解決するものであり、その目的とするところは、一つあ
るいは複数の情報処理装置上で仮想計算機が動作する計
算機システムにおいて、ハードウェアが入出力構成情報
の変更処理実行中に障害を検出した場合でも、仮想計算
機を停止することなく、制御プログラムの下でハードウ
ェアがそれまで行った入出力構成情報の障害回復処理を
行い、制御プログラムは変更処理の続行を可能とするこ
とができる。
解決するものであり、その目的とするところは、一つあ
るいは複数の情報処理装置上で仮想計算機が動作する計
算機システムにおいて、ハードウェアが入出力構成情報
の変更処理実行中に障害を検出した場合でも、仮想計算
機を停止することなく、制御プログラムの下でハードウ
ェアがそれまで行った入出力構成情報の障害回復処理を
行い、制御プログラムは変更処理の続行を可能とするこ
とができる。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の仮想計算機システムでは、ハードウェアが
入出力構成情報の変更内容を表す情報を記憶する予備記
憶領域を主記憶装置内に具備し、変更前の前記入出力構
成情報を前記予備記憶領域に格納する手段と、入出力構
成情報の変更処理実行中に障害が発生した場合に、制御
プログラムの要求に対して、前記主記憶装置上の入出力
構成情報をハードウェアに変更させる命令を新規に設定
し、ハードウェアが制御プログラムから前記命令を受け
付けた時に、前記予備記憶領域に格納されている変更内
容を表す情報に基づき入出力構成情報を変更前の状態に
回復させる手段と、制御プログラムがハードウェアから
の前記命令の処理報告内容に基づき、入出力構成情報の
変更処理を続行させるかを判断する手段とを備えたこと
を特徴とするものである。本発明においては、オペレー
タからの仮想計算機システム動作中に、各ゲストＯＳに
割り当てている入出力構成情報の変更が生じた場合、ハ
ードウェアは制御プログラムからの要求を受け付け、入
出力構成情報の変更を行う過程で変更内容を示す情報を
システム内の予備記憶領域に格納する。そして、入出力
構成情報の変更処理実行中に障害が発生した場合に、制
御プログラムは本発明で新設した新規命令を発行する。
本命令を受け付けると、前記予備記憶領域に格納されて
いる変更内容を表す情報に基づき、主記憶装置上の入出
力構成情報を変更前の状態に回復させる。そして、制御
プログラムはハードウェアからの前記命令の終了報告に
基づき、障害発生時からの入出力構成情報の変更処理を
続行させるかを判断する。
に、本発明の仮想計算機システムでは、ハードウェアが
入出力構成情報の変更内容を表す情報を記憶する予備記
憶領域を主記憶装置内に具備し、変更前の前記入出力構
成情報を前記予備記憶領域に格納する手段と、入出力構
成情報の変更処理実行中に障害が発生した場合に、制御
プログラムの要求に対して、前記主記憶装置上の入出力
構成情報をハードウェアに変更させる命令を新規に設定
し、ハードウェアが制御プログラムから前記命令を受け
付けた時に、前記予備記憶領域に格納されている変更内
容を表す情報に基づき入出力構成情報を変更前の状態に
回復させる手段と、制御プログラムがハードウェアから
の前記命令の処理報告内容に基づき、入出力構成情報の
変更処理を続行させるかを判断する手段とを備えたこと
を特徴とするものである。本発明においては、オペレー
タからの仮想計算機システム動作中に、各ゲストＯＳに
割り当てている入出力構成情報の変更が生じた場合、ハ
ードウェアは制御プログラムからの要求を受け付け、入
出力構成情報の変更を行う過程で変更内容を示す情報を
システム内の予備記憶領域に格納する。そして、入出力
構成情報の変更処理実行中に障害が発生した場合に、制
御プログラムは本発明で新設した新規命令を発行する。
本命令を受け付けると、前記予備記憶領域に格納されて
いる変更内容を表す情報に基づき、主記憶装置上の入出
力構成情報を変更前の状態に回復させる。そして、制御
プログラムはハードウェアからの前記命令の終了報告に
基づき、障害発生時からの入出力構成情報の変更処理を
続行させるかを判断する。
【０００９】
【発明の実施の形態】以下、本発明の実施例を、図面に
より詳細に説明する。
より詳細に説明する。
【００１０】図１は本実施例で述べる仮想計算機システ
ムの構成を示す。
ムの構成を示す。
【００１１】本発明の計算機システムは、入出力命令等
の命令を発行する命令プロセッサ１〜２（以下、ＩＰと
略す）、プログラム、入出力構成情報等のハードウェア
制御領域、および仮想計算機の制御プログラム（以下、
ハイパーバイザと略す）を格納する主記憶装置３（以
下、ＭＳと略す）、オペレータと制御プログラムの仲介
をするサービスプロセッサ５（以下、ＳＶＰと略す）、
入出力命令を実行する入出力プロセッサ６（以下、ＩＯ
Ｐと略す）、これらのプロセッサとＭＳとを結合するた
めのシステム制御装置４（以下、ＳＣと略す）、ＩＯＰ
内の各チャネル（以下、ＣＨと略す）に接続された入出
力装置１００〜１０９（以下、ＩＯＤと略す）および前
記ＳＶＰ５に接続されるファイル装置４０から構成され
る。
の命令を発行する命令プロセッサ１〜２（以下、ＩＰと
略す）、プログラム、入出力構成情報等のハードウェア
制御領域、および仮想計算機の制御プログラム（以下、
ハイパーバイザと略す）を格納する主記憶装置３（以
下、ＭＳと略す）、オペレータと制御プログラムの仲介
をするサービスプロセッサ５（以下、ＳＶＰと略す）、
入出力命令を実行する入出力プロセッサ６（以下、ＩＯ
Ｐと略す）、これらのプロセッサとＭＳとを結合するた
めのシステム制御装置４（以下、ＳＣと略す）、ＩＯＰ
内の各チャネル（以下、ＣＨと略す）に接続された入出
力装置１００〜１０９（以下、ＩＯＤと略す）および前
記ＳＶＰ５に接続されるファイル装置４０から構成され
る。
【００１２】本実施例の仮想計算機システムでは、ＣＨ
を介してＩＯＤまでの入出力経路の選択をＩＯＰを主と
したハードウェアが実行している。このため、計算機シ
ステムは、システム稼働に先立ってＳＶＰ５のファイル
装置４０に格納されている、ＣＨとＩＯＤの物理的な接
続関係等の入出力構成を定義した入出力構成情報を、シ
ステムの電源投入時や初期設定時（マイクロプログラム
のロード等）にＭＳ３上の特定領域であるハードウェア
制御領域に格納する。そして、入出力構成情報は、ＩＯ
ＰやＩＰにより読み出されて使用される。
を介してＩＯＤまでの入出力経路の選択をＩＯＰを主と
したハードウェアが実行している。このため、計算機シ
ステムは、システム稼働に先立ってＳＶＰ５のファイル
装置４０に格納されている、ＣＨとＩＯＤの物理的な接
続関係等の入出力構成を定義した入出力構成情報を、シ
ステムの電源投入時や初期設定時（マイクロプログラム
のロード等）にＭＳ３上の特定領域であるハードウェア
制御領域に格納する。そして、入出力構成情報は、ＩＯ
ＰやＩＰにより読み出されて使用される。
【００１３】図２は、図１の仮想計算機システム構成に
おいて、プログラムに主眼を置いた論理的な仮想計算機
システムの構成を示す。ＩＯＤ１００〜１０９は、ハイ
パーバイザ９の制御下で、仮想計算機Ａ（以下、ＬＰＡ
Ｒ−Ａと略す）および仮想計算機Ｂ（以下、ＬＰＡＲ−
Ｂと略す）とから構成され、ゲストＯＳ１−７とゲスト
ＯＳ２−８に接続される。ゲストＯＳ１−７およびゲス
トＯＳ２−８は、ハイパバイザ９を介してＩＯＤ１００
〜１０９のそれぞれと接続している。
おいて、プログラムに主眼を置いた論理的な仮想計算機
システムの構成を示す。ＩＯＤ１００〜１０９は、ハイ
パーバイザ９の制御下で、仮想計算機Ａ（以下、ＬＰＡ
Ｒ−Ａと略す）および仮想計算機Ｂ（以下、ＬＰＡＲ−
Ｂと略す）とから構成され、ゲストＯＳ１−７とゲスト
ＯＳ２−８に接続される。ゲストＯＳ１−７およびゲス
トＯＳ２−８は、ハイパバイザ９を介してＩＯＤ１００
〜１０９のそれぞれと接続している。
【００１４】図３および図４は、ゲストＯＳ１及びゲス
トＯＳ２から見た仮想計算機システムの構成を示す。ゲ
ストＯＳ１−７は、ハイパバイザ９がゲストＯＳ１−７
に割り当てたＩＯＤと接続している。これは、ハイパバ
イザ９がハイパバイザ９の運用を開始する前にＭＳ３に
設定されたハードウェア資源をゲストＯＳ１−７および
ゲストＯＳ２−８に割り当てた状態を示す。従来ハード
ウェア資源の割り当ては、ゲストＯＳが運用を開始する
ときにサービスプロセッサ５を介してオペレータからの
要求によりハイパバイザ９が行う。
トＯＳ２から見た仮想計算機システムの構成を示す。ゲ
ストＯＳ１−７は、ハイパバイザ９がゲストＯＳ１−７
に割り当てたＩＯＤと接続している。これは、ハイパバ
イザ９がハイパバイザ９の運用を開始する前にＭＳ３に
設定されたハードウェア資源をゲストＯＳ１−７および
ゲストＯＳ２−８に割り当てた状態を示す。従来ハード
ウェア資源の割り当ては、ゲストＯＳが運用を開始する
ときにサービスプロセッサ５を介してオペレータからの
要求によりハイパバイザ９が行う。
【００１５】図５は、図１の主記憶装置に展開された入
出力構成情報のテーブルを示す。入出力構成情報は大別
して３つのテーブルに分けられており、それぞれチャネ
ル制御情報（以下、ＰＣＷ略す）、論理入出力制御装置
情報（以下、ＬＣＵＷと略す）、入出力装置制御情報
（以下、ＵＣＷと略す）等から構成される。
出力構成情報のテーブルを示す。入出力構成情報は大別
して３つのテーブルに分けられており、それぞれチャネ
ル制御情報（以下、ＰＣＷ略す）、論理入出力制御装置
情報（以下、ＬＣＵＷと略す）、入出力装置制御情報
（以下、ＵＣＷと略す）等から構成される。
【００１６】ＰＣＷは、個々のＣＨに対応して設定され
ており、各ＣＨを識別する番号（ＣＨＮＯ）、当該ＣＨ
に接続されるＩＯＤ数（ＵＡＣＮＴ）、当該ＣＨの動作
タイプを識別する情報（ＣＨＴＹＰ）およびそのＣＨ情
報が有効か無効かを示す有効性フラグ（Ｖ）等のエント
リ情報を持っている。Ｖ＝１の時は、そのエントリ情報
は有効であることを示し、Ｖ＝０の時には、無効である
ことを示す。
ており、各ＣＨを識別する番号（ＣＨＮＯ）、当該ＣＨ
に接続されるＩＯＤ数（ＵＡＣＮＴ）、当該ＣＨの動作
タイプを識別する情報（ＣＨＴＹＰ）およびそのＣＨ情
報が有効か無効かを示す有効性フラグ（Ｖ）等のエント
リ情報を持っている。Ｖ＝１の時は、そのエントリ情報
は有効であることを示し、Ｖ＝０の時には、無効である
ことを示す。
【００１７】ＬＣＵＷは、ＣＨからＩＯＤへの入出力経
路情報を保持し、ある物理的なＩＯＤを制御する１台な
いし複数台の入出力制御装置を１つの集合体で定義した
ものである。ＬＣＵＷには、当該エントリ情報が有効か
無効かを示す有効性フラグ（Ｖ），ＬＣＵＷをＭＳに格
納する際にハードウェアにより割当てられたシステム内
でユニークな番号（ＬＣＵＮＯ），当該ＬＣＵに接続さ
れるＩＯＤ数（ＵＣＷ数）、ＬＣＵを接続するチャネル
番号（ＣＨＮＯ）、各チャネルの番号が有効かどうかを
ビット対応に示すチャネル登録マスク（ＰＩＭ），およ
び当該ＬＣＵを形成するゲストＯＳの番号（ゲストＯＳ
ＮＯ）等が格納されている。Ｖ＝１の時は、そのエント
リ情報は有効であることを示し、Ｖ＝０の時には、無効
であることを示す。
路情報を保持し、ある物理的なＩＯＤを制御する１台な
いし複数台の入出力制御装置を１つの集合体で定義した
ものである。ＬＣＵＷには、当該エントリ情報が有効か
無効かを示す有効性フラグ（Ｖ），ＬＣＵＷをＭＳに格
納する際にハードウェアにより割当てられたシステム内
でユニークな番号（ＬＣＵＮＯ），当該ＬＣＵに接続さ
れるＩＯＤ数（ＵＣＷ数）、ＬＣＵを接続するチャネル
番号（ＣＨＮＯ）、各チャネルの番号が有効かどうかを
ビット対応に示すチャネル登録マスク（ＰＩＭ），およ
び当該ＬＣＵを形成するゲストＯＳの番号（ゲストＯＳ
ＮＯ）等が格納されている。Ｖ＝１の時は、そのエント
リ情報は有効であることを示し、Ｖ＝０の時には、無効
であることを示す。
【００１８】ＵＣＷは、個々のＩＯＤ毎に設定される特
定の情報を定義したものである。当該エントリ情報が有
効か無効かを示す有効性フラグ（Ｖ）、システム内でオ
ペレータがＩＯＤを特定する装置番号（ＤＥＶＮＯ），
ハードウェアがＩＯＤ情報をＭＳ３に格納する際に割り
当てるシステム内でユニークな入出力装置番号（ＵＣＷ
ＮＯ）、当該ＩＯＤが接続されるＬＣＵの番号（ＬＣＵ
ＮＯ）、当該ＩＯＤを制御するＬＣＵを接続するチャネ
ルのうち、当該ＩＯＤをアクセスできるチャネルをビッ
ト対応に指定するチャネル登録マスク（ＰＩＭ），ＰＩ
Ｍで指定されたチャネルが使用可能か否かをビット対応
に指定するチャネル使用可能マスク（ＰＡＭ）、実際に
チャネルを使用してＩＯＤをアクセスした際に、そのチ
ャネルを介して入出力装置をアクセス出来たか否かを示
す動作可能マスク（ＰＯＭ）等がそれぞれ格納される。
定の情報を定義したものである。当該エントリ情報が有
効か無効かを示す有効性フラグ（Ｖ）、システム内でオ
ペレータがＩＯＤを特定する装置番号（ＤＥＶＮＯ），
ハードウェアがＩＯＤ情報をＭＳ３に格納する際に割り
当てるシステム内でユニークな入出力装置番号（ＵＣＷ
ＮＯ）、当該ＩＯＤが接続されるＬＣＵの番号（ＬＣＵ
ＮＯ）、当該ＩＯＤを制御するＬＣＵを接続するチャネ
ルのうち、当該ＩＯＤをアクセスできるチャネルをビッ
ト対応に指定するチャネル登録マスク（ＰＩＭ），ＰＩ
Ｍで指定されたチャネルが使用可能か否かをビット対応
に指定するチャネル使用可能マスク（ＰＡＭ）、実際に
チャネルを使用してＩＯＤをアクセスした際に、そのチ
ャネルを介して入出力装置をアクセス出来たか否かを示
す動作可能マスク（ＰＯＭ）等がそれぞれ格納される。
【００１９】図６は、図５で説明した入出力構成情報の
変更処理を行う際に退避する、ＭＳ３上に格納される予
備記憶領域の制御テーブルを示す。当該予備記憶領域は
図５と同じく、３つの領域の情報から構成され、チャネ
ル制御情報退避情報（以下、ＡＰＣＷと略す）、論理入
出力制御装置退避情報（以下、ＡＬＣＵＷと略す）、お
よび入出力装置退避情報（以下、ＡＵＣＷと略す）から
成る。ＡＰＣＷ、ＡＬＣＵＷ、ＡＵＣＷの各情報は、Ｉ
ＯＰの入出力構成情報の変更処理開始時、実際に変更を
行う図５に示すエントリ情報が退避されたものである。
変更処理を行う際に退避する、ＭＳ３上に格納される予
備記憶領域の制御テーブルを示す。当該予備記憶領域は
図５と同じく、３つの領域の情報から構成され、チャネ
ル制御情報退避情報（以下、ＡＰＣＷと略す）、論理入
出力制御装置退避情報（以下、ＡＬＣＵＷと略す）、お
よび入出力装置退避情報（以下、ＡＵＣＷと略す）から
成る。ＡＰＣＷ、ＡＬＣＵＷ、ＡＵＣＷの各情報は、Ｉ
ＯＰの入出力構成情報の変更処理開始時、実際に変更を
行う図５に示すエントリ情報が退避されたものである。
【００２０】続いて、図７および図８により、ＩＯＰ障
害発生報告時のハイパーバイザによるＩＯＰへの障害発
生動作指示の処理概要を説明する。図８は、本発明の一
実施例を示す、ハイパーバイザにおける入出力構成変更
処理のフローチャートであり、図７はハイパーバイザか
らの障害回復処理動作を示す命令形式である。
害発生報告時のハイパーバイザによるＩＯＰへの障害発
生動作指示の処理概要を説明する。図８は、本発明の一
実施例を示す、ハイパーバイザにおける入出力構成変更
処理のフローチャートであり、図７はハイパーバイザか
らの障害回復処理動作を示す命令形式である。
【００２１】図８に示すように、ハイパーバイザはＯＳ
から入出力構成情報の変更要求があったかどうかを常時
監視しており（ステップ８−１）、ハイパーバイザから
の入出力構成変更要求を認識すると、ハイパーバイザが
保持する矛盾検出カウンタをクリアする（ステップ８−
２）。矛盾検出カウンタは、障害回復処理を特定回数指
示した場合に、ＯＳに対して異常終了報告を行う時に判
定するためのものである。そして、ＯＳからの入出力構
成変更要求をシミュレートして、ハードウェアに対し
て、入出力構成変更の要求を指示する（ステップ８−
３）。その後、ハイパーバイザがＩＯＰからの終了報告
の待ち状態に入る（ステップ８−４）。ＩＯＰから入出
力構成変更の正常終了報告を認識した場合は、ＯＳに対
して入出力構成変更処理の正常終了を報告する（ステッ
プ８−１１）。ＩＯＰから障害報告を検出するか（ステ
ップ８−５）、あるいは異常終了報告を認識（ステップ
８−６）した場合は、矛盾検出カウンタがシステムであ
らかじめ設定した特定回数に一致したかどうかを判定し
（ステップ８−７）、特定回数に一致していれば、ＯＳ
に対して当該入出力構成変更が不可能であることを報告
する（ステップ８−１２）。また、矛盾検出カウンタが
特定回数に一致していない場合は、矛盾検出カウンタを
カウントアップして（ステップ８−８）、ＩＯＰに対し
て障害回復動作指示命令を発行し（ステップ８−９）、
再びＩＯＰからの終了報告待ち状態に入る。図７に示す
ように、ハイパーバイザが発行する入出力構成情報の障
害回復指示の命令語（ＥＣＳＣ命令）の形式は、命令コ
ードがｘ（Ｂ２５Ｆ）のＲＲＥ形式で特権モード命令、
つまりＯＳしか使用できない命令である。また、オペラ
ンドは汎用レジスタを使用し、第１オペランドの汎用レ
ジスタ番号はビット２４〜２７で示す。第１オペランド
（Ｒ１）の内容は、ハイパーバイザ９とＩＯＰ６との通
信を行うための命令制御テーブル（以下、ＳＣＴと略
す）と呼ばれるＭＳ３上のアドレスを示す。ＳＣＴの形
式は、ハイパーバイザ９からＩＯＰ６への動作指示の内
容を示す動作要求テーブル（以下、ＳＣＴＲＥＱと略
す）とＩＯＰ６からハイパーバイザ９への動作応答テー
ブル（以下、ＳＣＴＲＳＰと略す）の２つから構成され
る。ＳＣＴＲＥＱの形式は、当該ＳＣＴＲＥＱの大きさ
（ＬＮＧ１）、要求する動作を示す動作コード（ＣＯＭ
ＭＡＮＤ）等から構成される。例えば、本実施例では、
ＬＮＧ１はｘ（００１０）に固定であり、ＣＯＭＭＡＮ
Ｄは本実施例では、ＩＯＰの障害回復処理動作を指示す
る時はｘ（ＦＦ３Ｄ）を格納するものとする。ＳＣＴＲ
ＳＰの形式は、当該ＳＣＴＲＳＰの大きさ（ＬＮＧ
２）、動作完了時の完了動作状態を示す理由コード（Ｒ
Ｃ）、および動作完了時の付加情報を示す（ＡＩＮＦ
Ｏ）等から構成される。例えば、本実施例では、ＬＮＧ
２はｘ（０００８）に固定であり、ＲＣはｘ（０００
１）が正常終了を示し、ｘ（０００１）以外は以上終了
を示す。
から入出力構成情報の変更要求があったかどうかを常時
監視しており（ステップ８−１）、ハイパーバイザから
の入出力構成変更要求を認識すると、ハイパーバイザが
保持する矛盾検出カウンタをクリアする（ステップ８−
２）。矛盾検出カウンタは、障害回復処理を特定回数指
示した場合に、ＯＳに対して異常終了報告を行う時に判
定するためのものである。そして、ＯＳからの入出力構
成変更要求をシミュレートして、ハードウェアに対し
て、入出力構成変更の要求を指示する（ステップ８−
３）。その後、ハイパーバイザがＩＯＰからの終了報告
の待ち状態に入る（ステップ８−４）。ＩＯＰから入出
力構成変更の正常終了報告を認識した場合は、ＯＳに対
して入出力構成変更処理の正常終了を報告する（ステッ
プ８−１１）。ＩＯＰから障害報告を検出するか（ステ
ップ８−５）、あるいは異常終了報告を認識（ステップ
８−６）した場合は、矛盾検出カウンタがシステムであ
らかじめ設定した特定回数に一致したかどうかを判定し
（ステップ８−７）、特定回数に一致していれば、ＯＳ
に対して当該入出力構成変更が不可能であることを報告
する（ステップ８−１２）。また、矛盾検出カウンタが
特定回数に一致していない場合は、矛盾検出カウンタを
カウントアップして（ステップ８−８）、ＩＯＰに対し
て障害回復動作指示命令を発行し（ステップ８−９）、
再びＩＯＰからの終了報告待ち状態に入る。図７に示す
ように、ハイパーバイザが発行する入出力構成情報の障
害回復指示の命令語（ＥＣＳＣ命令）の形式は、命令コ
ードがｘ（Ｂ２５Ｆ）のＲＲＥ形式で特権モード命令、
つまりＯＳしか使用できない命令である。また、オペラ
ンドは汎用レジスタを使用し、第１オペランドの汎用レ
ジスタ番号はビット２４〜２７で示す。第１オペランド
（Ｒ１）の内容は、ハイパーバイザ９とＩＯＰ６との通
信を行うための命令制御テーブル（以下、ＳＣＴと略
す）と呼ばれるＭＳ３上のアドレスを示す。ＳＣＴの形
式は、ハイパーバイザ９からＩＯＰ６への動作指示の内
容を示す動作要求テーブル（以下、ＳＣＴＲＥＱと略
す）とＩＯＰ６からハイパーバイザ９への動作応答テー
ブル（以下、ＳＣＴＲＳＰと略す）の２つから構成され
る。ＳＣＴＲＥＱの形式は、当該ＳＣＴＲＥＱの大きさ
（ＬＮＧ１）、要求する動作を示す動作コード（ＣＯＭ
ＭＡＮＤ）等から構成される。例えば、本実施例では、
ＬＮＧ１はｘ（００１０）に固定であり、ＣＯＭＭＡＮ
Ｄは本実施例では、ＩＯＰの障害回復処理動作を指示す
る時はｘ（ＦＦ３Ｄ）を格納するものとする。ＳＣＴＲ
ＳＰの形式は、当該ＳＣＴＲＳＰの大きさ（ＬＮＧ
２）、動作完了時の完了動作状態を示す理由コード（Ｒ
Ｃ）、および動作完了時の付加情報を示す（ＡＩＮＦ
Ｏ）等から構成される。例えば、本実施例では、ＬＮＧ
２はｘ（０００８）に固定であり、ＲＣはｘ（０００
１）が正常終了を示し、ｘ（０００１）以外は以上終了
を示す。
【００２２】そして、ＩＯＰ６からの障害回復処理報告
が正常終了報告の場合（ステップ８−１０）には、再び
ハードウェアに対して、入出力構成情報の変更処理を起
動する（ステップ８−３）。この時には、ハイパーバイ
ザが保持する矛盾検出カウンタはクリアされない。従っ
て、障害回復処理および入出力構成情報変更の起動の繰
返し回数は、矛盾検出カウンタにカウントされ、当該処
理の繰返し回数が、先にシステムにおいて設定した特定
回数と一致した場合には、ＯＳに対して、入出力構成情
報の変更が不可能であることを報告する（ステップ８−
１２）。
が正常終了報告の場合（ステップ８−１０）には、再び
ハードウェアに対して、入出力構成情報の変更処理を起
動する（ステップ８−３）。この時には、ハイパーバイ
ザが保持する矛盾検出カウンタはクリアされない。従っ
て、障害回復処理および入出力構成情報変更の起動の繰
返し回数は、矛盾検出カウンタにカウントされ、当該処
理の繰返し回数が、先にシステムにおいて設定した特定
回数と一致した場合には、ＯＳに対して、入出力構成情
報の変更が不可能であることを報告する（ステップ８−
１２）。
【００２３】続いて、図９により、本発明の一実施例を
示す、ハイパーバイザからＩＯＰへの障害回復動作指示
に対するＩＯＰにおける入出力構成変更処理を説明す
る。また、図１０は、ＩＯＤ１０４、１０５に関する入
出力構成情報のみを図３から抜き出した図であって、図
１の構成に対応している。以下、ＩＯＤ１０４、１０５
を削除する場合の入出力構成情報変更処理例に基づき本
発明の実施例を説明する。
示す、ハイパーバイザからＩＯＰへの障害回復動作指示
に対するＩＯＰにおける入出力構成変更処理を説明す
る。また、図１０は、ＩＯＤ１０４、１０５に関する入
出力構成情報のみを図３から抜き出した図であって、図
１の構成に対応している。以下、ＩＯＤ１０４、１０５
を削除する場合の入出力構成情報変更処理例に基づき本
発明の実施例を説明する。
【００２４】図９に示す通りに、ＩＯＰ６はハイパーバ
イザ９から入出力構成情報の変更要求があったかを常時
監視しており（ステップ９−１）、ＩＰ１または２が入
出力構成情報の変更処理を起動すると、ＩＯＰ６はハイ
パーバイザ９から入出力構成情報の変更要求を識別す
る。実際には、ＩＰ１および２とＩＯＰ６との通信手段
であるサブチャネルを介して、ＩＰ１または２からＩＯ
Ｐ６へ起動され、ＩＯＰ６は前記サブチャネル情報を基
に一般の入出力命令か入出力構成変更命令かを識別する
が、本実施例では当該処理については触れない。続い
て、ＩＯＰ６は入出力構成情報の変更要求なのか、入出
力構成情報の障害回復処理要求かを判定し（ステップ９
−２）、入出力構成情報の変更要求の場合には、実際の
変更処理に先立ち、変更処理を行うべき構成情報である
ＰＣＷ情報（ここでは、ＰＣＷ０）、ＬＣＵＷ（ここで
は、ＬＣＵＷ０）、ＵＣＷ（ここではＵＣＷ０およびＵ
ＣＷ１）があったことを認識し、入出力構成情報の変更
処理を開始する。ここで、変更処理前に前記構成情報に
対する変更が可能であるかをチェックし（ステップ９−
３）、入出力構成情報の変更が不可能である場合には、
ハイパーバイザに対して異常終了報告を行う（ステップ
９−１５）。実際の変更処理において、関連入出力構成
情報は同時に変更することは不可能であり、各情報の変
更を順次行う。まず、ＩＯＰ６は、ＵＣＷ０およびＵＣ
Ｗ１を削除しなければならないことを認識して、ＵＣＷ
の更新処理を行う（ステップ９−４）。そして、図１０
のＵＣＷ情報に基づいて予備記憶領域への退避を行う
（ステップ９−５）。まず、ＡＵＣＷ制御領域の先頭エ
ントリのＶを’１’、カウントを’１’に設定する。続
いて、ＡＵＣＷ０のエントリ情報として、Ｖを’１’、
ゲストＯＳＮＯを’１’、ＤＥＶＮＯを’１０４’、Ｕ
ＣＷＮＯを’０’、ＬＣＵＮＯを’０’、ＰＩＭを’１
１００００００’、ＰＡＭを’１１００００００’、Ｐ
ＯＭを’１１１１１１１１’に設定する。続いて、カウ
ントの値に’１’を加えてカウントを’２’に設定し、
ＡＵＣＷ１のエントリ情報として、Ｖを’１’、ゲスト
ＯＳＮＯを’１’、ＤＥＶＮＯを’１０５’、ＵＣＷＮ
Ｏを’１’、ＬＣＵＮＯを’０’、ＰＩＭを’１１００
００００’、ＰＡＭを’１１００００００’、ＰＯＭ
を’１１１１１１１１’に設定する。そして、実際のＵ
ＣＷ情報であるＵＣＷ０およびＵＣＷ１を削除する。続
いて、ＬＣＵＷおよびＰＣＷ情報を前記予備記憶領域へ
の退避処理と同様に図１０の情報を基に行い、実際の変
更処理を行う（ステップ９−７および９−１０）。これ
らの入出力構成変更処理過程中において、ＩＯＰは障害
が発生したかどうかを監視しており（ステップ９−６、
９−９および９−１２）、障害が発生した場合には、ハ
イパーバイザに対して障害発生の報告を行う（ステップ
９−１４）。障害が発生せず、前記入出力情報の変更処
理が正常に終了した場合には、ハイパーバイザに対して
正常終了報告を行う（ステップ９−１３）。続いて、Ｉ
ＯＰがハイパーバイザからの障害回復動作の指令を認識
した場合には、先の入出力構成情報の変更処理にて、Ｍ
Ｓ上の予備記憶領域に退避した構成情報に基づき、変更
処理を行ったＵＣＷ情報、ＬＣＵＷ情報、ＰＣＷ情報を
図１０に示す情報に回復処理を行う（ステップ９−１
６）。まず、ＩＯＰは、予備記憶領域に格納した情報に
ＡＵＣＷ，ＡＬＣＵＷ、およびＡＰＣＷ情報を順次読み
だし、それぞれの先頭エントリのＶが’１’かどうかを
判定する。’０’の場合には、当該情報に関しての回復
処理は必要でないことを認識して、別の予備記憶領域を
読み出す。先頭エントリのＶが’１’の場合には、カウ
ンタの値を読みだし、当該予備記憶領域の有効エントリ
数を認識して、カウンタに一致するエントリ数を読みだ
し、変更した入出力構成情報を回復する。そして、全て
の予備記憶領域の情報を回復し終わった場合には、ハイ
パーバイザに対して、正常終了報告を行う（ステップ９
−１３）。また、回復処理が正常に終了できなかった場
合には、ハイパーバイザに対して異常終了報告を行う
（ステップ９−１５）。
イザ９から入出力構成情報の変更要求があったかを常時
監視しており（ステップ９−１）、ＩＰ１または２が入
出力構成情報の変更処理を起動すると、ＩＯＰ６はハイ
パーバイザ９から入出力構成情報の変更要求を識別す
る。実際には、ＩＰ１および２とＩＯＰ６との通信手段
であるサブチャネルを介して、ＩＰ１または２からＩＯ
Ｐ６へ起動され、ＩＯＰ６は前記サブチャネル情報を基
に一般の入出力命令か入出力構成変更命令かを識別する
が、本実施例では当該処理については触れない。続い
て、ＩＯＰ６は入出力構成情報の変更要求なのか、入出
力構成情報の障害回復処理要求かを判定し（ステップ９
−２）、入出力構成情報の変更要求の場合には、実際の
変更処理に先立ち、変更処理を行うべき構成情報である
ＰＣＷ情報（ここでは、ＰＣＷ０）、ＬＣＵＷ（ここで
は、ＬＣＵＷ０）、ＵＣＷ（ここではＵＣＷ０およびＵ
ＣＷ１）があったことを認識し、入出力構成情報の変更
処理を開始する。ここで、変更処理前に前記構成情報に
対する変更が可能であるかをチェックし（ステップ９−
３）、入出力構成情報の変更が不可能である場合には、
ハイパーバイザに対して異常終了報告を行う（ステップ
９−１５）。実際の変更処理において、関連入出力構成
情報は同時に変更することは不可能であり、各情報の変
更を順次行う。まず、ＩＯＰ６は、ＵＣＷ０およびＵＣ
Ｗ１を削除しなければならないことを認識して、ＵＣＷ
の更新処理を行う（ステップ９−４）。そして、図１０
のＵＣＷ情報に基づいて予備記憶領域への退避を行う
（ステップ９−５）。まず、ＡＵＣＷ制御領域の先頭エ
ントリのＶを’１’、カウントを’１’に設定する。続
いて、ＡＵＣＷ０のエントリ情報として、Ｖを’１’、
ゲストＯＳＮＯを’１’、ＤＥＶＮＯを’１０４’、Ｕ
ＣＷＮＯを’０’、ＬＣＵＮＯを’０’、ＰＩＭを’１
１００００００’、ＰＡＭを’１１００００００’、Ｐ
ＯＭを’１１１１１１１１’に設定する。続いて、カウ
ントの値に’１’を加えてカウントを’２’に設定し、
ＡＵＣＷ１のエントリ情報として、Ｖを’１’、ゲスト
ＯＳＮＯを’１’、ＤＥＶＮＯを’１０５’、ＵＣＷＮ
Ｏを’１’、ＬＣＵＮＯを’０’、ＰＩＭを’１１００
００００’、ＰＡＭを’１１００００００’、ＰＯＭ
を’１１１１１１１１’に設定する。そして、実際のＵ
ＣＷ情報であるＵＣＷ０およびＵＣＷ１を削除する。続
いて、ＬＣＵＷおよびＰＣＷ情報を前記予備記憶領域へ
の退避処理と同様に図１０の情報を基に行い、実際の変
更処理を行う（ステップ９−７および９−１０）。これ
らの入出力構成変更処理過程中において、ＩＯＰは障害
が発生したかどうかを監視しており（ステップ９−６、
９−９および９−１２）、障害が発生した場合には、ハ
イパーバイザに対して障害発生の報告を行う（ステップ
９−１４）。障害が発生せず、前記入出力情報の変更処
理が正常に終了した場合には、ハイパーバイザに対して
正常終了報告を行う（ステップ９−１３）。続いて、Ｉ
ＯＰがハイパーバイザからの障害回復動作の指令を認識
した場合には、先の入出力構成情報の変更処理にて、Ｍ
Ｓ上の予備記憶領域に退避した構成情報に基づき、変更
処理を行ったＵＣＷ情報、ＬＣＵＷ情報、ＰＣＷ情報を
図１０に示す情報に回復処理を行う（ステップ９−１
６）。まず、ＩＯＰは、予備記憶領域に格納した情報に
ＡＵＣＷ，ＡＬＣＵＷ、およびＡＰＣＷ情報を順次読み
だし、それぞれの先頭エントリのＶが’１’かどうかを
判定する。’０’の場合には、当該情報に関しての回復
処理は必要でないことを認識して、別の予備記憶領域を
読み出す。先頭エントリのＶが’１’の場合には、カウ
ンタの値を読みだし、当該予備記憶領域の有効エントリ
数を認識して、カウンタに一致するエントリ数を読みだ
し、変更した入出力構成情報を回復する。そして、全て
の予備記憶領域の情報を回復し終わった場合には、ハイ
パーバイザに対して、正常終了報告を行う（ステップ９
−１３）。また、回復処理が正常に終了できなかった場
合には、ハイパーバイザに対して異常終了報告を行う
（ステップ９−１５）。
【００２５】以上、本発明を実施例に基づき具体的に説
明したが、本発明は前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能であるこ
とは言うまでもない。
明したが、本発明は前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能であるこ
とは言うまでもない。
【００２６】
【発明の効果】本発明によれば、ハードウェアが入出力
構成情報の変更を行う前に入出力構成情報の変更前の情
報をシステム内の予備記憶領域に格納する。そして、入
出力構成変更の処理実行中に障害が発生した場合に、前
記予備記憶領域に格納されている変更前の情報に基づき
入出力構成変更の回復を行う。従って、入出力構成情報
を回復させるために、再度システムの初期設定を行い主
記憶上に入出力構成情報をロードする必要がなく、シス
テムの運転停止も不要になり、計算機システムの高性能
が向上する効果がある。
構成情報の変更を行う前に入出力構成情報の変更前の情
報をシステム内の予備記憶領域に格納する。そして、入
出力構成変更の処理実行中に障害が発生した場合に、前
記予備記憶領域に格納されている変更前の情報に基づき
入出力構成変更の回復を行う。従って、入出力構成情報
を回復させるために、再度システムの初期設定を行い主
記憶上に入出力構成情報をロードする必要がなく、シス
テムの運転停止も不要になり、計算機システムの高性能
が向上する効果がある。
【図１】本実施例の仮想計算機システムの構成図であ
る。
る。
【図２】図１の構成において、プログラムに主眼を置い
た論理的な仮想計算機システムの構成図である。
た論理的な仮想計算機システムの構成図である。
【図３】ゲストＯＳ１から見た仮想計算機システムの構
成図である。
成図である。
【図４】ゲストＯＳ２から見た仮想計算機システムの構
成図である。
成図である。
【図５】図１の主記憶装置に展開された、入出力構成情
報のテーブルを示す図である。
報のテーブルを示す図である。
【図６】図１の主記憶装置に格納される予備記憶領域の
制御テーブルを示す図である。
制御テーブルを示す図である。
【図７】ハイパーバイザからの障害回復動作を示す命令
形式を示す図である。
形式を示す図である。
【図８】本発明の一実施例を示す、ハイパーバイザにお
ける入出力構成変更処理のフローチャートである。
ける入出力構成変更処理のフローチャートである。
【図９】本発明の一実施例を示す、入出力プロセッサに
おける入出力構成処理のフローチャートである。
おける入出力構成処理のフローチャートである。
【図１０】図３の入出力構成情報中の、特定の入出力装
置に関する情報テーブルを示す図である。
置に関する情報テーブルを示す図である。
【図１１】本実施例における入出力構成変更処理で、図
１の主記憶装置に格納される予備記憶領域の制御テーブ
ルを示す図である。
１の主記憶装置に格納される予備記憶領域の制御テーブ
ルを示す図である。
１〜２…命令プロセッサ、３…主記憶装置、 ４…
システム制御装置、５…サービスプロセッサ、６…入出
力プロセッサ、７…ゲストＯＳ１、８…ゲストＯＳ２、
９…ハイパーバイザ、 ４０…ファイル装置、１
００〜１０９入出力装置。
システム制御装置、５…サービスプロセッサ、６…入出
力プロセッサ、７…ゲストＯＳ１、８…ゲストＯＳ２、
９…ハイパーバイザ、 ４０…ファイル装置、１
００〜１０９入出力装置。
Claims (1)
- 【請求項１】一つ以上の命令プロセッサ（ＩＰ）と、主
記憶装置（ＭＳ）と、一つ以上の入出力プロセッサ（Ｉ
ＯＰ）と、これらのプロセッサと主記憶装置とを結合す
るシステム制御装置（ＳＣ）と、該入出力プロセッサに
含まれる複数の入出力チャネル（ＣＨ）と、該入出力制
御装置（ＩＯＣ）に接続される一つ以上の入出力装置
（ＩＯＤ）と、入出力チャネル、入出力制御装置、入出
力装置を構成定義する入出力構成定義情報を保持するサ
ービスプロセッサ（ＳＶＰ）から成る処理装置で、該処
理装置上の制御プログラムの制御下で、仮想計算機シス
テムが処理装置上で動作し、システム稼働中に入出力構
成情報の変更を行う機能を持つ仮想計算機システムにお
いて、前記入出力構成情報の制御情報を格納する予備記
憶領域を前記主記憶装置上に具備し、前記入出力構成情
報の動的再構成処理過程において、前記入出力構成情報
を前記予備記憶領域に格納する手段と、入出力構成情報
の変更処理実行中に前記制御プログラムが前記入出力プ
ロセッサから障害発生報告を受付けた時に、前記制御プ
ログラムが前記入出力プロセッサに対して、回復処理の
動作指令を発行する手段と、前記制御プログラムより前
記入出力プロセッサに回復処理動作指令が発行された時
に、前記予備記憶領域に格納されている変更内容を表す
情報に基づき入出力構成情報を変更前の状態に回復させ
る手段と、前記入出力プロセッサによる入出力構成情報
の回復処理後に、前記制御プログラムにより障害発生時
からの入出力構成変更処理を続行させる手段とを備えた
ことを特徴とする障害回復処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8150741A JPH09330141A (ja) | 1996-06-12 | 1996-06-12 | 動的再構成処理における障害回復処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8150741A JPH09330141A (ja) | 1996-06-12 | 1996-06-12 | 動的再構成処理における障害回復処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09330141A true JPH09330141A (ja) | 1997-12-22 |
Family
ID=15503410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8150741A Pending JPH09330141A (ja) | 1996-06-12 | 1996-06-12 | 動的再構成処理における障害回復処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09330141A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010045586A (ko) * | 1999-11-05 | 2001-06-05 | 이계철 | 유닉스(ｕｎｉｘ)계열 운영체제에서의 파일 삭제 보안장치 및 그 방법 |
| KR100319852B1 (ko) * | 1997-12-26 | 2002-04-22 | 윤종용 | 장애복구기능을갖는컴퓨터시스템및그방법 |
| KR100413195B1 (ko) * | 2000-11-22 | 2004-01-07 | 소프트온넷(주) | 비가시화 방법을 이용한 컴퓨터 파일 시스템 복원/보호 시스템 및 그 방법 |
| KR100424236B1 (ko) * | 2000-04-20 | 2004-03-24 | 인터내셔널 비지네스 머신즈 코포레이션 | 손상 검출 및 복구 방법과 그 시스템 및 기록 매체 |
| KR100458550B1 (ko) * | 2002-10-07 | 2004-12-03 | 주식회사 파이널데이터 | 데이터 삭제 감지, 복구 시스템 및 그 방법 |
| WO2005085974A1 (ja) * | 2004-03-04 | 2005-09-15 | Hitachi, Ltd. | 情報処理装置 |
| US7389442B1 (en) | 1997-12-26 | 2008-06-17 | Samsung Electronics Co., Ltd. | Apparatus and method for self diagnosis, repair, removal by reversion of computer problems from desktop and recovery from booting or loading of operating system errors by removable media |
-
1996
- 1996-06-12 JP JP8150741A patent/JPH09330141A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319852B1 (ko) * | 1997-12-26 | 2002-04-22 | 윤종용 | 장애복구기능을갖는컴퓨터시스템및그방법 |
| US7389442B1 (en) | 1997-12-26 | 2008-06-17 | Samsung Electronics Co., Ltd. | Apparatus and method for self diagnosis, repair, removal by reversion of computer problems from desktop and recovery from booting or loading of operating system errors by removable media |
| KR20010045586A (ko) * | 1999-11-05 | 2001-06-05 | 이계철 | 유닉스(ｕｎｉｘ)계열 운영체제에서의 파일 삭제 보안장치 및 그 방법 |
| KR100424236B1 (ko) * | 2000-04-20 | 2004-03-24 | 인터내셔널 비지네스 머신즈 코포레이션 | 손상 검출 및 복구 방법과 그 시스템 및 기록 매체 |
| KR100413195B1 (ko) * | 2000-11-22 | 2004-01-07 | 소프트온넷(주) | 비가시화 방법을 이용한 컴퓨터 파일 시스템 복원/보호 시스템 및 그 방법 |
| KR100458550B1 (ko) * | 2002-10-07 | 2004-12-03 | 주식회사 파이널데이터 | 데이터 삭제 감지, 복구 시스템 및 그 방법 |
| WO2005085974A1 (ja) * | 2004-03-04 | 2005-09-15 | Hitachi, Ltd. | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5386565A (en) | Method and system for controlling/monitoring computer system having plural operating systems to run thereon | |
| US5805790A (en) | Fault recovery method and apparatus | |
| US4347565A (en) | Address control system for software simulation | |
| US7313637B2 (en) | Fabric and method for sharing an I/O device among virtual machines formed in a computer system | |
| JP4921384B2 (ja) | メモリを１台のバーチャル・マシンからもう一方へダイナミックに再割り当てする方法、装置及びシステム | |
| US5437033A (en) | System for recovery from a virtual machine monitor failure with a continuous guest dispatched to a nonguest mode | |
| KR100612715B1 (ko) | 입/출력 패브릭 내의 하드웨어 에러로부터의 자율 복구 | |
| US7039739B2 (en) | Method and apparatus for providing seamless hooking and intercepting of selected kernel and HAL exported entry points | |
| US5651139A (en) | Protected system partition read/write access on a SCSI controlled DASD | |
| US7203808B2 (en) | Isolation and protection of disk areas controlled and for use by virtual machine manager in firmware | |
| US20100332722A1 (en) | Virtual machine system and control method thereof | |
| US5392409A (en) | I/O execution method for a virtual machine system and system therefor | |
| US5537598A (en) | System for installing processor control code | |
| US4977500A (en) | System recovery method for computer system having a standby system with a wait job operation capability | |
| CN118444987A (zh) | jailhouse non-root cell内部os重启方法、系统及存储介质 | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| JPH09330141A (ja) | 動的再構成処理における障害回復処理方式 | |
| CN121166177A (zh) | 基板管理控制器的固件升级方法、设备和存储介质 | |
| US6263421B1 (en) | Virtual memory system that is portable between different CPU types | |
| JP2556018B2 (ja) | チヤネルパスグル−プ管理方式 | |
| JPH0285938A (ja) | メモリダンプ方式 | |
| JP2543640B2 (ja) | 仮想計算機システム | |
| JP2708636B2 (ja) | 情報処理装置の保守制御方法 | |
| JPH0567973B2 (ja) | ||
| JP2682746B2 (ja) | 仮想計算機システム |