JPH09331257A - 直流オフセットキャンセル回路 - Google Patents
直流オフセットキャンセル回路Info
- Publication number
- JPH09331257A JPH09331257A JP8170757A JP17075796A JPH09331257A JP H09331257 A JPH09331257 A JP H09331257A JP 8170757 A JP8170757 A JP 8170757A JP 17075796 A JP17075796 A JP 17075796A JP H09331257 A JPH09331257 A JP H09331257A
- Authority
- JP
- Japan
- Prior art keywords
- value
- input
- output
- adder
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】無線呼出受信機の高周波受信部から出力される
ベースバンドアナログ信号に含まれる直流成分を相殺す
る回路の入力レベルが大きいときの補正誤りをなくす。 【解決手段】ベースバンドアナログ信号をバッファ１の
一方に入力して増幅器２で増幅し、Ａ／Ｄ変換器３でデ
ィジタル変換して加算器５の一方の入力とし、そのディ
ジタル値のレベルをレベル検出器４で監視し移動平均値
を平均回路７で求める。制御部８は、判定部６で得られ
る雑音か有意区間かの情報とレベル検出器４の情報に従
って、雑音の直流成分の移動平均値をメモリ９に記憶さ
せ、有意区間は、検出レベルが小さいときはメモリ９の
記憶値を加算器５に減算入力してＤＣオフセットを相殺
し、検出レベルが大きいときはメモリ９の記憶値を加算
器１１に与えて基準値を加算し、アナログ変換してバッ
ファ１の他方の入力に与えて直流ずれ分を補正するよう
に構成した。
ベースバンドアナログ信号に含まれる直流成分を相殺す
る回路の入力レベルが大きいときの補正誤りをなくす。 【解決手段】ベースバンドアナログ信号をバッファ１の
一方に入力して増幅器２で増幅し、Ａ／Ｄ変換器３でデ
ィジタル変換して加算器５の一方の入力とし、そのディ
ジタル値のレベルをレベル検出器４で監視し移動平均値
を平均回路７で求める。制御部８は、判定部６で得られ
る雑音か有意区間かの情報とレベル検出器４の情報に従
って、雑音の直流成分の移動平均値をメモリ９に記憶さ
せ、有意区間は、検出レベルが小さいときはメモリ９の
記憶値を加算器５に減算入力してＤＣオフセットを相殺
し、検出レベルが大きいときはメモリ９の記憶値を加算
器１１に与えて基準値を加算し、アナログ変換してバッ
ファ１の他方の入力に与えて直流ずれ分を補正するよう
に構成した。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば無線呼出受
信機の復調回路等に用いられ、高調波受信部から出力さ
れるベースバンドアナログ信号をディジタル変換して復
調部又はデコーダ部に入力するディジタル信号に重畳さ
れる直流成分を除去する機能を有する直流（ＤＣ）オフ
セットキャンセル回路に関するものである。
信機の復調回路等に用いられ、高調波受信部から出力さ
れるベースバンドアナログ信号をディジタル変換して復
調部又はデコーダ部に入力するディジタル信号に重畳さ
れる直流成分を除去する機能を有する直流（ＤＣ）オフ
セットキャンセル回路に関するものである。
【０００２】
【従来の技術】無線呼出受信機の高周波受信部は、バッ
テリセービングなどによって間欠受信した信号をベース
バンドアナログ信号に変換して出力する。このベースバ
ンドアナログ信号は、アナログ／ディジタル（Ａ／Ｄ）
変換器でディジタル信号に変換され、復調部又はデコー
ダ部に入力される。復調部又はデコーダ部では、誤り訂
正を行い、ビット同期，フレーム同期をとり、番号ＲＯ
Ｍの呼出番号と照合を行い、合致したとき復調出力す
る。
テリセービングなどによって間欠受信した信号をベース
バンドアナログ信号に変換して出力する。このベースバ
ンドアナログ信号は、アナログ／ディジタル（Ａ／Ｄ）
変換器でディジタル信号に変換され、復調部又はデコー
ダ部に入力される。復調部又はデコーダ部では、誤り訂
正を行い、ビット同期，フレーム同期をとり、番号ＲＯ
Ｍの呼出番号と照合を行い、合致したとき復調出力す
る。
【０００３】このような無線呼出受信機において、高周
波受信部から出力されるベースバンドアナログ信号に
は、間欠受信したアンテナ入力信号が、高周波受信部で
周波数選択増幅，周波数変換されてベースバンド信号に
なるまでの間に、アナログ素子等による直流成分が重畳
される場合がある。そのような直流成分が重畳されたベ
ースバンド信号をそのままディジタル変換してデコーダ
部に入力すると、復調部又はデコーダ部で各種の信号を
検出するときのしきい値による判定に誤りが発生すると
いう問題がある。そこで、ベースバンドアナログ信号を
ディジタル変換する回路の部分で直流成分を除去するＤ
Ｃオフセットキャンセル回路が用いられている。
波受信部から出力されるベースバンドアナログ信号に
は、間欠受信したアンテナ入力信号が、高周波受信部で
周波数選択増幅，周波数変換されてベースバンド信号に
なるまでの間に、アナログ素子等による直流成分が重畳
される場合がある。そのような直流成分が重畳されたベ
ースバンド信号をそのままディジタル変換してデコーダ
部に入力すると、復調部又はデコーダ部で各種の信号を
検出するときのしきい値による判定に誤りが発生すると
いう問題がある。そこで、ベースバンドアナログ信号を
ディジタル変換する回路の部分で直流成分を除去するＤ
Ｃオフセットキャンセル回路が用いられている。
【０００４】図１は 従来用いられているＤＣオフセッ
トキャンセル回路の構成例図である。図中、１０１およ
び１０３は反転バッファ、１０２は反転バッファ１０１
に入力される信号（ＩＮ）の直流成分（ＤＣオフセッ
ト）を相殺するためのオフセット電圧（直流成分相殺電
圧）の印加端子、１０４はアナログ値をディジタル値に
変換するＡ／Ｄ変換器である。反転バッファ１０１に入
力される信号（ＩＮ）は高周波受信部から出力されるベ
ースバンドアナログ信号である。
トキャンセル回路の構成例図である。図中、１０１およ
び１０３は反転バッファ、１０２は反転バッファ１０１
に入力される信号（ＩＮ）の直流成分（ＤＣオフセッ
ト）を相殺するためのオフセット電圧（直流成分相殺電
圧）の印加端子、１０４はアナログ値をディジタル値に
変換するＡ／Ｄ変換器である。反転バッファ１０１に入
力される信号（ＩＮ）は高周波受信部から出力されるベ
ースバンドアナログ信号である。
【０００５】反転バッファ１０１では、オフセット電圧
印加端子１０２に印加するオフセット電圧値を手動で調
整することにより、アナログ入力信号中の直流成分を変
化させることができる。反転バッファ１０３は、反転バ
ッファ１０１から入力される信号を再度反転して出力す
る。Ａ／Ｄ変換器１０４はその信号をディジタル信号に
変換してデコーダ部に入力する。このように、反転バッ
ファ１０１の端子１０２に印加する電圧を予め設定する
ことによって、アナログ入力信号中に含まれる直流成分
を相殺していた。
印加端子１０２に印加するオフセット電圧値を手動で調
整することにより、アナログ入力信号中の直流成分を変
化させることができる。反転バッファ１０３は、反転バ
ッファ１０１から入力される信号を再度反転して出力す
る。Ａ／Ｄ変換器１０４はその信号をディジタル信号に
変換してデコーダ部に入力する。このように、反転バッ
ファ１０１の端子１０２に印加する電圧を予め設定する
ことによって、アナログ入力信号中に含まれる直流成分
を相殺していた。
【０００６】
【発明が解決しようとする課題】しかし、上記回路で
は、キャンセルしようとするＤＣオフセット値が各受信
機ごとに異なり、それぞれ手動で設定する固定値である
ため、アナログ素子によるＤＣオフセット値のばらつき
や、温度変化や経年変化によるＤＣオフセット量の変化
に対する自動補正ができないという欠点がある。
は、キャンセルしようとするＤＣオフセット値が各受信
機ごとに異なり、それぞれ手動で設定する固定値である
ため、アナログ素子によるＤＣオフセット値のばらつき
や、温度変化や経年変化によるＤＣオフセット量の変化
に対する自動補正ができないという欠点がある。
【０００７】また、ＤＣオフセット値を自動でキャンセ
ルしようとした場合、ディジタル値による補正が考えら
れるが、この場合、受信信号レベルの変化による影響を
考慮する必要がある。例えば、Ａ／Ｄ変換器入力の増幅
された有意信号の振幅が最大電圧値と最小電圧値を越え
た場合、即ち、有意信号として正弦波入力を例にとる
と、見かけ上、Ａ／Ｄ変換器の入力が矩形波になるよう
な時、Ａ／Ｄ変換器から出力されるディジタル値に対し
てＤＣ成分の補正をしようとすると、逆に、有意信号波
形に対して誤った補正を行う恐れがある。
ルしようとした場合、ディジタル値による補正が考えら
れるが、この場合、受信信号レベルの変化による影響を
考慮する必要がある。例えば、Ａ／Ｄ変換器入力の増幅
された有意信号の振幅が最大電圧値と最小電圧値を越え
た場合、即ち、有意信号として正弦波入力を例にとる
と、見かけ上、Ａ／Ｄ変換器の入力が矩形波になるよう
な時、Ａ／Ｄ変換器から出力されるディジタル値に対し
てＤＣ成分の補正をしようとすると、逆に、有意信号波
形に対して誤った補正を行う恐れがある。
【０００８】図２はＡ／Ｄ変換器の入力信号波形の説明
図であり、（Ａ）はレベルが低いときの有意信号（正弦
波のとき）波形を示し、（Ｂ）は過入力状態のときの有
意信号の波形を示す。Ａ／Ｄ変換器入力波形において、
（Ａ）の入力信号レベルが大きくなるにつれて入力レン
ジ（許容範囲）を超え、飽和状態となって（Ｂ）のよう
な波形になり、そのままディジタル値に変換したとき、
そのディジタル値に対して、予め検出したＤＣオフセッ
ト値を加算器により加算して補正しようとすると、許容
レベルを越えた過入力の飽和部分では、単純な演算では
補正が不可能となる。
図であり、（Ａ）はレベルが低いときの有意信号（正弦
波のとき）波形を示し、（Ｂ）は過入力状態のときの有
意信号の波形を示す。Ａ／Ｄ変換器入力波形において、
（Ａ）の入力信号レベルが大きくなるにつれて入力レン
ジ（許容範囲）を超え、飽和状態となって（Ｂ）のよう
な波形になり、そのままディジタル値に変換したとき、
そのディジタル値に対して、予め検出したＤＣオフセッ
ト値を加算器により加算して補正しようとすると、許容
レベルを越えた過入力の飽和部分では、単純な演算では
補正が不可能となる。
【０００９】本発明の目的は、受信信号の振幅レベルの
大小に関係なく、受信過入力状態においても自動補正す
ることのできる直流オフセットキャンセル回路を提供す
ることにある。
大小に関係なく、受信過入力状態においても自動補正す
ることのできる直流オフセットキャンセル回路を提供す
ることにある。
【００１０】
【課題を解決するための手段】本発明の直流オフセット
キャンセル回路は、高周波受信部から出力されるベース
バンドアナログ信号をディジタル値に変換してデコーダ
部に入力する際に、該ベースバンドアナログ信号に含ま
れる直流成分を除去する回路であって、前記ベースバン
ドアナログ信号を一方の入力とし、該ベースバンドアナ
ログ信号の基準電圧値を、他方から入力される基準電圧
値で修正して出力するバッファと、該バッファの出力を
増幅する増幅器と、該増幅器の出力をディジタル値に変
換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力を一方の
入力とし、他方から入力される直流成分相殺値を減算し
て出力する第１の加算器と、該第１の加算器の出力を前
記デコーダ部に与えるとともに、該第１の加算器の出力
の雑音区間と有意区間をしきい値によって判別して有意
信号か雑音かを示す信号判別情報を出力する判定部と、
動作指示されたとき前記Ａ／Ｄ変換器の出力ディジタル
値の移動平均値を求めて出力する平均回路と、前記Ａ／
Ｄ変換器の出力レベルを検出するレベル検出器と、前記
平均回路で算出された前記雑音区間の移動平均値のみを
逐次上書き記憶するメモリと、前記バッファに入力され
るベースバンドアナログ信号の基準電圧値をディジタル
値で予め設定して記憶させた基準値レジスタと、該基準
値レジスタの出力を一方の入力とし、他方から入力され
る直流成分相殺値を加算して出力する第２の加算器と、
該第２の加算器の出力をアナログ値に変換して前記バッ
ファの他方に入力する前記基準電圧値とするＤ／Ａ変換
器と、前記判定部から得られる信号判別情報に従って、
前記雑音区間では前記平均回路を作動させ該雑音区間の
移動平均値を前記メモリに逐次上書き記憶させ、前記有
意区間では前記平均回路の動作を停止させ該メモリに記
憶させた前記雑音区間の移動平均値を前記直流成分相殺
値とし、前記レベル検出器の出力が予め定めたレベルよ
り小さいときは前記第１の加算器の他方に入力し、前記
レベル検出器の出力が予め定めたレベルより大きいとき
は前記第２の加算器の他方に入力するように制御する制
御部とが備えられたことを特徴とするものである。
キャンセル回路は、高周波受信部から出力されるベース
バンドアナログ信号をディジタル値に変換してデコーダ
部に入力する際に、該ベースバンドアナログ信号に含ま
れる直流成分を除去する回路であって、前記ベースバン
ドアナログ信号を一方の入力とし、該ベースバンドアナ
ログ信号の基準電圧値を、他方から入力される基準電圧
値で修正して出力するバッファと、該バッファの出力を
増幅する増幅器と、該増幅器の出力をディジタル値に変
換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力を一方の
入力とし、他方から入力される直流成分相殺値を減算し
て出力する第１の加算器と、該第１の加算器の出力を前
記デコーダ部に与えるとともに、該第１の加算器の出力
の雑音区間と有意区間をしきい値によって判別して有意
信号か雑音かを示す信号判別情報を出力する判定部と、
動作指示されたとき前記Ａ／Ｄ変換器の出力ディジタル
値の移動平均値を求めて出力する平均回路と、前記Ａ／
Ｄ変換器の出力レベルを検出するレベル検出器と、前記
平均回路で算出された前記雑音区間の移動平均値のみを
逐次上書き記憶するメモリと、前記バッファに入力され
るベースバンドアナログ信号の基準電圧値をディジタル
値で予め設定して記憶させた基準値レジスタと、該基準
値レジスタの出力を一方の入力とし、他方から入力され
る直流成分相殺値を加算して出力する第２の加算器と、
該第２の加算器の出力をアナログ値に変換して前記バッ
ファの他方に入力する前記基準電圧値とするＤ／Ａ変換
器と、前記判定部から得られる信号判別情報に従って、
前記雑音区間では前記平均回路を作動させ該雑音区間の
移動平均値を前記メモリに逐次上書き記憶させ、前記有
意区間では前記平均回路の動作を停止させ該メモリに記
憶させた前記雑音区間の移動平均値を前記直流成分相殺
値とし、前記レベル検出器の出力が予め定めたレベルよ
り小さいときは前記第１の加算器の他方に入力し、前記
レベル検出器の出力が予め定めたレベルより大きいとき
は前記第２の加算器の他方に入力するように制御する制
御部とが備えられたことを特徴とするものである。
【００１１】
【発明の実施の形態】本発明は、高周波受信部から出力
されたベースバンドアナログ信号のレベルをレベル検出
器４で監視し、入力レベルが低いときはＡ／Ｄ変換器３
でディジタル値に変換した後の加算器５でメモリ９から
読み出した雑音区間の直流オフセット値で相殺し、過入
力のときは加算器１１で基準値を加算し、アナログ値に
変換した信号をバッファ１に与えてアナログ信号におけ
る直流オフセットを補正するように構成したものであ
る。
されたベースバンドアナログ信号のレベルをレベル検出
器４で監視し、入力レベルが低いときはＡ／Ｄ変換器３
でディジタル値に変換した後の加算器５でメモリ９から
読み出した雑音区間の直流オフセット値で相殺し、過入
力のときは加算器１１で基準値を加算し、アナログ値に
変換した信号をバッファ１に与えてアナログ信号におけ
る直流オフセットを補正するように構成したものであ
る。
【００１２】
【実施例】本発明の実施例について説明する。図３は本
発明の実施例を示すブロック図である。図中、１はバッ
ファであり、Ｄ／Ａ変換器１２から出力されるＤＣオフ
セット値補正後の基準電圧値が他方から入力され受信信
号に反映させる。２はバッファ１の出力信号を増幅する
増幅器、３は増幅器２の出力のアナログ信号をディジタ
ル信号に変換するＡ／Ｄ変換器、４はＡ／Ｄ変換器３の
出力の振幅レベルの検出を行うレベル検出器、５は入力
信号が過入力でないときディジタル値でＤＣオフセット
のキャンセルを行う加算器、６はＡ／Ｄ変換器３から出
力される信号を出力するとともにその信号が有意信号か
雑音のいずれかを判定し、有意信号か雑音かを示す信号
判別情報を出力する判定部、７はＡ／Ｄ変換器３の出力
の移動平均値を算出する平均回路である。８は判定部６
からの信号が雑音であると示している時のみ平均回路を
動作させ、得られた値をオフセット値としてメモリ９に
出力し、判定部６からの信号が有意信号を示している
時、平均回路７を停止させてメモリ９に記憶されている
オフセット値を加算器５に出力する制御部である。９は
制御部８からの指示により平均回路７で得られたオフセ
ット値を記憶するメモリである。
発明の実施例を示すブロック図である。図中、１はバッ
ファであり、Ｄ／Ａ変換器１２から出力されるＤＣオフ
セット値補正後の基準電圧値が他方から入力され受信信
号に反映させる。２はバッファ１の出力信号を増幅する
増幅器、３は増幅器２の出力のアナログ信号をディジタ
ル信号に変換するＡ／Ｄ変換器、４はＡ／Ｄ変換器３の
出力の振幅レベルの検出を行うレベル検出器、５は入力
信号が過入力でないときディジタル値でＤＣオフセット
のキャンセルを行う加算器、６はＡ／Ｄ変換器３から出
力される信号を出力するとともにその信号が有意信号か
雑音のいずれかを判定し、有意信号か雑音かを示す信号
判別情報を出力する判定部、７はＡ／Ｄ変換器３の出力
の移動平均値を算出する平均回路である。８は判定部６
からの信号が雑音であると示している時のみ平均回路を
動作させ、得られた値をオフセット値としてメモリ９に
出力し、判定部６からの信号が有意信号を示している
時、平均回路７を停止させてメモリ９に記憶されている
オフセット値を加算器５に出力する制御部である。９は
制御部８からの指示により平均回路７で得られたオフセ
ット値を記憶するメモリである。
【００１３】１０は予め入力信号の基準電圧値をディジ
タル値として設定記憶させておく基準値レジスタ、１１
は制御部の指示によりメモリ９から読み出されたオフセ
ット値と、基準値設定レジスタ１０との値を加算して出
力する加算器、１２は加算器１１出力のディジタル値を
アナログ値に変換し、バッファ１に対しＤＣ成分を除去
した基準電圧値として出力するＤ／Ａ変換器である。
タル値として設定記憶させておく基準値レジスタ、１１
は制御部の指示によりメモリ９から読み出されたオフセ
ット値と、基準値設定レジスタ１０との値を加算して出
力する加算器、１２は加算器１１出力のディジタル値を
アナログ値に変換し、バッファ１に対しＤＣ成分を除去
した基準電圧値として出力するＤ／Ａ変換器である。
【００１４】〔作用〕以下に本発明の具体的な実施例に
ついて説明する。まず、高調波受信部からのベースバン
ドアナログ信号が増幅器２によって増幅され、Ａ／Ｄ変
換器３によってアナログ値からディジタル値に変換され
る。判定部４では、ディジタル値に変換された受信信号
をデコーダ部に対して出力するとともに、その信号が送
信側から送られたメッセージなどの有意信号であるか、
または信号中に意味のある信号が含まれない、すなわち
雑音であるかの判定を行い、判定結果を信号判別情報と
して制御部６に対して出力する。有意信号か雑音かの判
定結果を受け取った制御部６では、まず、その信号が雑
音を示すとき平均回路７を動作させる。平均回路７はＡ
／Ｄ変換器３から出力される雑音のディジタル値の移動
平均値を求め、その値からＤＣオフセット値を算出して
制御部８に知らせる。制御部８はその値を逐次メモリ９
に記憶させる。
ついて説明する。まず、高調波受信部からのベースバン
ドアナログ信号が増幅器２によって増幅され、Ａ／Ｄ変
換器３によってアナログ値からディジタル値に変換され
る。判定部４では、ディジタル値に変換された受信信号
をデコーダ部に対して出力するとともに、その信号が送
信側から送られたメッセージなどの有意信号であるか、
または信号中に意味のある信号が含まれない、すなわち
雑音であるかの判定を行い、判定結果を信号判別情報と
して制御部６に対して出力する。有意信号か雑音かの判
定結果を受け取った制御部６では、まず、その信号が雑
音を示すとき平均回路７を動作させる。平均回路７はＡ
／Ｄ変換器３から出力される雑音のディジタル値の移動
平均値を求め、その値からＤＣオフセット値を算出して
制御部８に知らせる。制御部８はその値を逐次メモリ９
に記憶させる。
【００１５】次に、判定部６からの情報が有意信号を示
す時、制御部８は、まず平均回路７の動作を停止させ、
雑音区間で検出しメモリ９に記憶させておいたＤＣオフ
セット値を読み出す。この時、制御部８はレベル検出器
４の出力信号を同時に監視し、ある一定のレベル以下を
示す時、即ちその時の有意信号がその許容最大振幅より
十分小さいとき、加算器５に出力する。加算器５は、Ａ
／Ｄ変換器３の有意信号出力から雑音区間で検出したＤ
Ｃオフセット値を減算する。この時、制御部８からのＤ
Ｃオフセット値の出力は加算器５へのみとし、加算器１
１には出力しない。よって、基準値レジスタ１０には、
ＤＣ成分が０の状態での基準となる電圧値、即ちバッフ
ァ１に入力される信号波形の理想状態での中心値をディ
ジタル値で設定しておき、その基準電圧値をそのままＤ
／Ａ変換器１２でアナログ値に変換してバッファ１の他
方の入力とする。
す時、制御部８は、まず平均回路７の動作を停止させ、
雑音区間で検出しメモリ９に記憶させておいたＤＣオフ
セット値を読み出す。この時、制御部８はレベル検出器
４の出力信号を同時に監視し、ある一定のレベル以下を
示す時、即ちその時の有意信号がその許容最大振幅より
十分小さいとき、加算器５に出力する。加算器５は、Ａ
／Ｄ変換器３の有意信号出力から雑音区間で検出したＤ
Ｃオフセット値を減算する。この時、制御部８からのＤ
Ｃオフセット値の出力は加算器５へのみとし、加算器１
１には出力しない。よって、基準値レジスタ１０には、
ＤＣ成分が０の状態での基準となる電圧値、即ちバッフ
ァ１に入力される信号波形の理想状態での中心値をディ
ジタル値で設定しておき、その基準電圧値をそのままＤ
／Ａ変換器１２でアナログ値に変換してバッファ１の他
方の入力とする。
【００１６】一方、判定部６から制御部８に入力される
情報が有意信号を示し、かつ、レベル検出器４の出力が
ある一定のレベル以上を示すとき、即ち、その時の有意
信号の振幅が十分に大きく、Ａ／Ｄ変換器３の出力波形
が上下の制限値に張りついてしまうようなとき、その有
意信号に対し雑音区間で検出したＤＣオフセット値を加
算器５でディジタル値でそのまま演算しようとすると、
振幅の大きいところでは値の反転などにより誤った補正
をする恐れがある。そこで、制御部８は、レベル検出器
４の結果によりＤＣオフセット値を加算器５から加算器
１１に切替え出力する。この時点で、増幅器２の出力信
号にどのくらいのＤＣオフセット値が重畳されているか
が分かるので、加算器１１では、検出したＤＣオフセッ
ト値を予め基準電圧値から差し引いて基準の値自体を補
正しておく。この受信信号の基準となるディジタル値を
Ｄ／Ａ変換器１２でアナログ値に変換し、バッファ１の
他方の入力端子に与える基準電圧値として用いる。この
一連の動作により、入力される信号レベルが大きく、増
幅器２の出力で波形が許容レベルを越えて振り切ってし
まうような場合でも、増幅器２の前段で補正を行うた
め、ＤＣオフセット値の正確な補正ができる。
情報が有意信号を示し、かつ、レベル検出器４の出力が
ある一定のレベル以上を示すとき、即ち、その時の有意
信号の振幅が十分に大きく、Ａ／Ｄ変換器３の出力波形
が上下の制限値に張りついてしまうようなとき、その有
意信号に対し雑音区間で検出したＤＣオフセット値を加
算器５でディジタル値でそのまま演算しようとすると、
振幅の大きいところでは値の反転などにより誤った補正
をする恐れがある。そこで、制御部８は、レベル検出器
４の結果によりＤＣオフセット値を加算器５から加算器
１１に切替え出力する。この時点で、増幅器２の出力信
号にどのくらいのＤＣオフセット値が重畳されているか
が分かるので、加算器１１では、検出したＤＣオフセッ
ト値を予め基準電圧値から差し引いて基準の値自体を補
正しておく。この受信信号の基準となるディジタル値を
Ｄ／Ａ変換器１２でアナログ値に変換し、バッファ１の
他方の入力端子に与える基準電圧値として用いる。この
一連の動作により、入力される信号レベルが大きく、増
幅器２の出力で波形が許容レベルを越えて振り切ってし
まうような場合でも、増幅器２の前段で補正を行うた
め、ＤＣオフセット値の正確な補正ができる。
【００１７】
【発明の効果】以上詳細に説明したように、本発明によ
れば、有意信号の極性の影響を受けることなく、増幅器
等のアナログ素子によるＤＣオフセット値を検出し、自
動的にＤＣオフセットをキャンセルすることができる。
また本発明では、有意信号レベルにより、増幅器に入力
する前のアナログ値に対して補正を行うか、Ａ／Ｄ変換
した後のディジタル値で補正を行うかを切替えるため、
有意信号の入力レベルに関係なくＤＣオフセット値の確
実なキャンセルができる。
れば、有意信号の極性の影響を受けることなく、増幅器
等のアナログ素子によるＤＣオフセット値を検出し、自
動的にＤＣオフセットをキャンセルすることができる。
また本発明では、有意信号レベルにより、増幅器に入力
する前のアナログ値に対して補正を行うか、Ａ／Ｄ変換
した後のディジタル値で補正を行うかを切替えるため、
有意信号の入力レベルに関係なくＤＣオフセット値の確
実なキャンセルができる。
【図１】従来の回路構成例図である。
【図２】Ａ／Ｄ変換器の入力信号の説明図である。
【図３】本発明の実施例を示すブロック図である。
１０１，１０３ 反転バッファ １０２ オフセット電圧印加端子 １０４ Ａ／Ｄ変換器 １ バッファ ２ 増幅器 ３ Ａ／Ｄ変換器 ４ レベル検出器 ５ 加算器 ６ 判定部 ７ 平均回路 ８ 制御部 ９ メモリ １０ 基準値レジスタ １１ 加算器 １２ Ｄ／Ａ変換器
Claims (1)
- 【請求項１】 高周波受信部から出力されるベースバン
ドアナログ信号をディジタル値に変換してデコーダ部に
入力する際に、該ベースバンドアナログ信号に含まれる
直流成分を除去する回路であって、 前記ベースバンドアナログ信号を一方の入力とし、該ベ
ースバンドアナログ信号の基準電圧値を、他方から入力
される基準電圧値で修正して出力するバッファと、 該バッファの出力を増幅する増幅器と、 該増幅器の出力をディジタル値に変換するＡ／Ｄ変換器
と、 該Ａ／Ｄ変換器の出力を一方の入力とし、他方から入力
される直流成分相殺値を減算して出力する第１の加算器
と、 該第１の加算器の出力を前記デコーダ部に与えるととも
に、該第１の加算器の出力の雑音区間と有意区間をしき
い値によって判別して有意信号か雑音かを示す信号判別
情報を出力する判定部と、 動作指示されたとき前記Ａ／Ｄ変換器の出力ディジタル
値の移動平均値を求めて出力する平均回路と、 前記Ａ／Ｄ変換器の出力レベルを検出するレベル検出器
と、 前記平均回路で算出された前記雑音区間の移動平均値の
みを逐次上書き記憶するメモリと、 前記バッファに入力されるベースバンドアナログ信号の
基準電圧値をディジタル値で予め設定して記憶させた基
準値レジスタと、 該基準値レジスタの出力を一方の入力とし、他方から入
力される直流成分相殺値を加算して出力する第２の加算
器と、 該第２の加算器の出力をアナログ値に変換して前記バッ
ファの他方に入力する前記基準電圧値とするＤ／Ａ変換
器と、 前記判定部から得られる信号判別情報に従って、前記雑
音区間では前記平均回路を作動させ該雑音区間の移動平
均値を前記メモリに逐次上書き記憶させ、前記有意区間
では前記平均回路の動作を停止させ該メモリに記憶させ
た前記雑音区間の移動平均値を前記直流成分相殺値と
し、前記レベル検出器の出力が予め定めたレベルより小
さいときは前記第１の加算器の他方に入力し、前記レベ
ル検出器の出力が予め定めたレベルより大きいときは前
記第２の加算器の他方に入力するように制御する制御部
とが備えられた直流オフセットキャンセル回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8170757A JPH09331257A (ja) | 1996-06-11 | 1996-06-11 | 直流オフセットキャンセル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8170757A JPH09331257A (ja) | 1996-06-11 | 1996-06-11 | 直流オフセットキャンセル回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09331257A true JPH09331257A (ja) | 1997-12-22 |
Family
ID=15910828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8170757A Pending JPH09331257A (ja) | 1996-06-11 | 1996-06-11 | 直流オフセットキャンセル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09331257A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001103126A (ja) * | 1999-08-20 | 2001-04-13 | Lucent Technol Inc | 電話回線における直流回線電流の調整方法及び調整装置 |
| US6281934B1 (en) | 1998-05-27 | 2001-08-28 | Mitsubishi Electric System Lsi Design Corporation | Data slicing device and data slicing method for extracting data from a signal |
| US6370205B1 (en) | 1999-07-02 | 2002-04-09 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for performing DC-offset compensation in a radio receiver |
| WO2002058257A1 (fr) * | 2001-01-22 | 2002-07-25 | Fujitsu Limited | Dispositif de radiocommunication |
| JP2004264234A (ja) * | 2003-03-04 | 2004-09-24 | Fujitsu Ten Ltd | レーダ装置 |
| JP2005020688A (ja) * | 2003-06-24 | 2005-01-20 | Samsung Electro Mech Co Ltd | 電磁コンパス用信号処理器 |
| JP2005117146A (ja) * | 2003-10-03 | 2005-04-28 | Hitachi Kokusai Electric Inc | 変調器 |
| JP2006086768A (ja) * | 2004-09-15 | 2006-03-30 | Matsushita Electric Ind Co Ltd | Ｄｃオフセット除去方法及びそれを用いた受信装置 |
| US7317904B2 (en) | 2003-12-25 | 2008-01-08 | Matshushita Electric Industrial Co., Ltd. | DC offset cancel circuit |
| JP2008028961A (ja) * | 2006-07-25 | 2008-02-07 | Kenwood Corp | 同期信号検出装置及び同期信号検出方法 |
| JP2008294772A (ja) * | 2007-05-24 | 2008-12-04 | Sanyo Electric Co Ltd | オフセット調整回路 |
| JP2009105874A (ja) * | 2007-10-01 | 2009-05-14 | Hitachi Kokusai Electric Inc | 直流オフセットキャンセル回路 |
| JP2019057759A (ja) * | 2017-09-19 | 2019-04-11 | 株式会社東芝 | 増幅回路、ａｄ変換器、無線通信装置、及びセンサシステム |
-
1996
- 1996-06-11 JP JP8170757A patent/JPH09331257A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281934B1 (en) | 1998-05-27 | 2001-08-28 | Mitsubishi Electric System Lsi Design Corporation | Data slicing device and data slicing method for extracting data from a signal |
| DE19904052C2 (de) * | 1998-05-27 | 2002-10-24 | Mitsubishi Elec Sys Lsi Design | Datenabtrennverfahren |
| US6370205B1 (en) | 1999-07-02 | 2002-04-09 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for performing DC-offset compensation in a radio receiver |
| JP2001103126A (ja) * | 1999-08-20 | 2001-04-13 | Lucent Technol Inc | 電話回線における直流回線電流の調整方法及び調整装置 |
| WO2002058257A1 (fr) * | 2001-01-22 | 2002-07-25 | Fujitsu Limited | Dispositif de radiocommunication |
| JP2004264234A (ja) * | 2003-03-04 | 2004-09-24 | Fujitsu Ten Ltd | レーダ装置 |
| JP2005020688A (ja) * | 2003-06-24 | 2005-01-20 | Samsung Electro Mech Co Ltd | 電磁コンパス用信号処理器 |
| JP2005117146A (ja) * | 2003-10-03 | 2005-04-28 | Hitachi Kokusai Electric Inc | 変調器 |
| US7317904B2 (en) | 2003-12-25 | 2008-01-08 | Matshushita Electric Industrial Co., Ltd. | DC offset cancel circuit |
| JP2006086768A (ja) * | 2004-09-15 | 2006-03-30 | Matsushita Electric Ind Co Ltd | Ｄｃオフセット除去方法及びそれを用いた受信装置 |
| JP2008028961A (ja) * | 2006-07-25 | 2008-02-07 | Kenwood Corp | 同期信号検出装置及び同期信号検出方法 |
| JP2008294772A (ja) * | 2007-05-24 | 2008-12-04 | Sanyo Electric Co Ltd | オフセット調整回路 |
| JP2009105874A (ja) * | 2007-10-01 | 2009-05-14 | Hitachi Kokusai Electric Inc | 直流オフセットキャンセル回路 |
| JP2019057759A (ja) * | 2017-09-19 | 2019-04-11 | 株式会社東芝 | 増幅回路、ａｄ変換器、無線通信装置、及びセンサシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09331257A (ja) | 直流オフセットキャンセル回路 | |
| EP0792017A2 (en) | High-frequency radio signal receiving apparatus for digital communication | |
| US20020141517A1 (en) | Automatic gain control method, automatic gain control processor, and demodulator | |
| US7149263B2 (en) | AGC method and circuit for digital radio receiver | |
| KR20030067687A (ko) | 무선 수신기 | |
| JP2992186B2 (ja) | 適応的な信号レベル調節機能を備えたゴースト除去装置及びその方法 | |
| JPH1051402A (ja) | 受信電界検出回路 | |
| US6639909B1 (en) | Receiver having functions for cancelling DC offset and measuring carrier detection threshold value, and control method thereof | |
| US7231006B2 (en) | Receiver and method for generating a control signal | |
| JPH09274539A (ja) | 直流オフセットキャンセル回路 | |
| US6043767A (en) | Apparatus and method for detecting and compensating for an offset while reducing noise influence | |
| JP4514545B2 (ja) | ノイズの検出器、無線機、及びノイズの検出方法 | |
| JP4422116B2 (ja) | Ａｇｃ制御方法及びａｇｃ回路 | |
| JP3876876B2 (ja) | 電波受信装置、検波回路、電波時計及び中継器 | |
| JP2004194355A (ja) | 自動利得制御回路 | |
| JPH05276487A (ja) | デジタル復調装置 | |
| JP3005472B2 (ja) | 受信機 | |
| JP4420765B2 (ja) | ノイズブランカ、無線機、及びノイズの減衰方法 | |
| JPH08116340A (ja) | オフセットキャンセラ | |
| KR0168969B1 (ko) | 무선 주파수 신호의 자동 이득 제어 조정 장치 | |
| JP3107153B2 (ja) | スケルチ回路及び無線受信装置 | |
| JP4174339B2 (ja) | Ｆｍ受信機 | |
| JP3178976B2 (ja) | 搬送信号検出方法 | |
| JPH06303156A (ja) | 信号検出回路 | |
| WO2001011844A1 (fr) | Demodulateur orthogonal et procede de demodulation orthogonale |