JPH0933571A - Ｉｃテスタのトリガ発生回路の波形観測装置 - Google Patents
Ｉｃテスタのトリガ発生回路の波形観測装置Info
- Publication number
- JPH0933571A JPH0933571A JP7209102A JP20910295A JPH0933571A JP H0933571 A JPH0933571 A JP H0933571A JP 7209102 A JP7209102 A JP 7209102A JP 20910295 A JP20910295 A JP 20910295A JP H0933571 A JPH0933571 A JP H0933571A
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- waveform
- generation circuit
- circuit
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 claims abstract description 24
- 238000007493 shaping process Methods 0.000 claims abstract description 6
- 240000007320 Pinus strobus Species 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000002123 temporal effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＩＣテスタの波形観測において、ジッタを発
生させない波形観測装置であるトリガ・ボックスを提供
する。 【構成】 ＤＵＴ試験回路系と波形観測系より構成さ
れ、テスト周期、各種波形発生などを発生するタイミン
グ発生回路１３０と論理データとタイミング・パルスを
合成し、試験に必要な波形に成形する波形整形部１４０
とＤＵＴの各ピンと接続したピン専用のテスト回路であ
るピンエレクトロニクス１５０より構成されている試験
回路系である。波形観測用のトリガ信号を発生するトリ
ガ発生回路１１０とトリガ・ボックス１２０のトリガ端
子１８０との間にジッタを発生させないＰＬＬ１７０を
接続して設け、トリガ発生回路１１０とＰＬＬ１７０の
経路に制御スイッチ１１３を接続して、トリガ発生回路
１１０とトリガ端子１８０の経路に制御スイッチ１１２
を接続して設けた構成の波形観測系である。トリガ・ボ
ックス１２０のトリガ端子１８０よりオシロスコープ１
６０によってジッタが発生しない波形を観測することが
出来る。
生させない波形観測装置であるトリガ・ボックスを提供
する。 【構成】 ＤＵＴ試験回路系と波形観測系より構成さ
れ、テスト周期、各種波形発生などを発生するタイミン
グ発生回路１３０と論理データとタイミング・パルスを
合成し、試験に必要な波形に成形する波形整形部１４０
とＤＵＴの各ピンと接続したピン専用のテスト回路であ
るピンエレクトロニクス１５０より構成されている試験
回路系である。波形観測用のトリガ信号を発生するトリ
ガ発生回路１１０とトリガ・ボックス１２０のトリガ端
子１８０との間にジッタを発生させないＰＬＬ１７０を
接続して設け、トリガ発生回路１１０とＰＬＬ１７０の
経路に制御スイッチ１１３を接続して、トリガ発生回路
１１０とトリガ端子１８０の経路に制御スイッチ１１２
を接続して設けた構成の波形観測系である。トリガ・ボ
ックス１２０のトリガ端子１８０よりオシロスコープ１
６０によってジッタが発生しない波形を観測することが
出来る。
Description
【０００１】
【産業上の利用分野】本発明は、被試験用半導体（以下
ＤＵＴと称する）をテストするＩＣテスタのドライバ波
形またはＤＵＴからの出力波形を観測するオシロスコー
プ用のトリガ信号を発生させるトリガ・ボックスにおい
てジッタを有する信号波形を正確に観測が行える波形観
測装置に関する。
ＤＵＴと称する）をテストするＩＣテスタのドライバ波
形またはＤＵＴからの出力波形を観測するオシロスコー
プ用のトリガ信号を発生させるトリガ・ボックスにおい
てジッタを有する信号波形を正確に観測が行える波形観
測装置に関する。
【０００２】
【従来の技術】テスト周期、各種波形発生のための各種
クロックやストローブ、アドレス及びフエイル信号など
ＩＣテスタの重要部分であるタイミング発生回路はＩＣ
テスタの重要な信号を供給している。ＤＵＴのテスト開
始前にＩＣテスタの波形デバックをＩＣテスタのトリガ
発生回路の波形観測装置それはトリガ・ボックスのトリ
ガ端子よりオシロスコープで波形観測をする。トリガ端
子はテストシステム内の各種クロックをオシロスコープ
等のトリガ信号として発生する出力端子である、通常
は、コントロール・ボックスに固定され、テスト・シス
テム内の各種クロックそれはパターン・クロック、スト
ローブ、フエイル信号などをトリガとして選択できる。
クロックやストローブ、アドレス及びフエイル信号など
ＩＣテスタの重要部分であるタイミング発生回路はＩＣ
テスタの重要な信号を供給している。ＤＵＴのテスト開
始前にＩＣテスタの波形デバックをＩＣテスタのトリガ
発生回路の波形観測装置それはトリガ・ボックスのトリ
ガ端子よりオシロスコープで波形観測をする。トリガ端
子はテストシステム内の各種クロックをオシロスコープ
等のトリガ信号として発生する出力端子である、通常
は、コントロール・ボックスに固定され、テスト・シス
テム内の各種クロックそれはパターン・クロック、スト
ローブ、フエイル信号などをトリガとして選択できる。
【０００３】従来の技術によるＩＣテスタのトリガ発生
回路の波形観測装置のブロック図を図３に示す。ＤＵＴ
のテストはタイミング発生回路３０と波形整形部４０と
ピンエレクトロニクス５０よりＤＵＴの試験回路系で行
われ、波形観測系はテスト前の波形デバックをトリガ・
ボックス２０のトリガ端子１８よりオシロスコープ６０
によって波形を観測した。
回路の波形観測装置のブロック図を図３に示す。ＤＵＴ
のテストはタイミング発生回路３０と波形整形部４０と
ピンエレクトロニクス５０よりＤＵＴの試験回路系で行
われ、波形観測系はテスト前の波形デバックをトリガ・
ボックス２０のトリガ端子１８よりオシロスコープ６０
によって波形を観測した。
【０００４】トリガ発生回路１０のブロック図を図４に
示す。粗遅延発生回路１と微小遅延発生回路２とマルチ
プレックス３の３部分から構成され、粗遅延発生回路１
は固定の例えば８ｎｓを発生させ、その出力を微小遅延
発生回路２に入力する。微小遅延発生回路２はＬＳＩの
ゲートのオフセット・タイム・プロパテイションデレイ
の違いによって構成する。それは例えばは０ｎｓ、
は１ｎｓ、は２ｎｓ、は３ｎｓ、は４ｎｓ、は
５ｎｓ、は６ｎｓ、は７ｎｓと８回路設けた。微小
遅延発生回路２の出力を入力するマルチプレックス３を
設け、マルチプレックス３はセレクト信号によって制御
され、必要な微小遅延回路を提供する。オフセット・タ
イム・プロパテイションデレイは温度係数と回路素子の
温度特性との積によって変化する、それは結果としてト
リガ出力にジッタを発生させる。
示す。粗遅延発生回路１と微小遅延発生回路２とマルチ
プレックス３の３部分から構成され、粗遅延発生回路１
は固定の例えば８ｎｓを発生させ、その出力を微小遅延
発生回路２に入力する。微小遅延発生回路２はＬＳＩの
ゲートのオフセット・タイム・プロパテイションデレイ
の違いによって構成する。それは例えばは０ｎｓ、
は１ｎｓ、は２ｎｓ、は３ｎｓ、は４ｎｓ、は
５ｎｓ、は６ｎｓ、は７ｎｓと８回路設けた。微小
遅延発生回路２の出力を入力するマルチプレックス３を
設け、マルチプレックス３はセレクト信号によって制御
され、必要な微小遅延回路を提供する。オフセット・タ
イム・プロパテイションデレイは温度係数と回路素子の
温度特性との積によって変化する、それは結果としてト
リガ出力にジッタを発生させる。
【０００５】１００Ｍｈｚのトリガ信号を発生する経路
は、Ｔ＝１／ｆより１０ｎｓになる遅延経路を通過させ
る。粗遅延発生回路１は８ｎｓで微小遅延発生回路２の
の経路２ｎｓをマルチプレックス３が選択して、遅延
時間の合計は１０ｎｓとなる、次のサイクルはの経路
４ｎｓをマルチプレレックス３が選択して遅延時間を１
０ｎｓとする。このように各経路を迂回して１０ｎｓを
設定するが事実は微小な誤差が例えば１０．０ｎｓ、
９．８ｎｓ、１０．１ｎｓのように発生すると、トリガ
端子１８よりオシロスコープ６０によって超高速の波形
を観測するとき９．８ｎｓ、１０．１ｎｓのような時間
的ふらつきはジッタとして現れる。正確な波形観測を行
うにはジッタが発生しないトリガ発生回路が必要であっ
た。
は、Ｔ＝１／ｆより１０ｎｓになる遅延経路を通過させ
る。粗遅延発生回路１は８ｎｓで微小遅延発生回路２の
の経路２ｎｓをマルチプレックス３が選択して、遅延
時間の合計は１０ｎｓとなる、次のサイクルはの経路
４ｎｓをマルチプレレックス３が選択して遅延時間を１
０ｎｓとする。このように各経路を迂回して１０ｎｓを
設定するが事実は微小な誤差が例えば１０．０ｎｓ、
９．８ｎｓ、１０．１ｎｓのように発生すると、トリガ
端子１８よりオシロスコープ６０によって超高速の波形
を観測するとき９．８ｎｓ、１０．１ｎｓのような時間
的ふらつきはジッタとして現れる。正確な波形観測を行
うにはジッタが発生しないトリガ発生回路が必要であっ
た。
【０００６】
【発明が解決しようとする課題】テストシステム内の各
種クロックをオシロスコープ等のトリガ信号として発生
するトリガ発生回路の信号は時間的ふらつきすなわちジ
ッタを生じ易い。トリガ・ボックスのトリガ端子よりオ
シロスコープで波形観測を行う場合ジッタの生じない波
形観測が必要であるという問題があった。トリガ・ボッ
クスのトリガ端子よりオシロスコープで波形観測を行う
場合ジッタの生じない波形観測が行えるＩＣテスタのト
リガ発生回路の波形観測装置を提供することを目的とし
ている。
種クロックをオシロスコープ等のトリガ信号として発生
するトリガ発生回路の信号は時間的ふらつきすなわちジ
ッタを生じ易い。トリガ・ボックスのトリガ端子よりオ
シロスコープで波形観測を行う場合ジッタの生じない波
形観測が必要であるという問題があった。トリガ・ボッ
クスのトリガ端子よりオシロスコープで波形観測を行う
場合ジッタの生じない波形観測が行えるＩＣテスタのト
リガ発生回路の波形観測装置を提供することを目的とし
ている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＩＣテスタのトリガ発生回路の波形観測装
置においては、トリガ発生回路の出力側の波形観測ポイ
ントに観測信号の時間的ふらつきを生じない手段とし
て、ＰＬＬ（位相同期ループ；ｐｈａｓｅ−ｌｏｃｋｅ
ｄ ｌｏｏｐ）をトリガ発生回路とトリガ端子の間に接
続してトリガ発生回路の信号がＰＬＬを通過することに
よってジッタが生じなくなり、トリガ端子よりオシロス
コープによって正確な波形が観測出来る。
に、本発明のＩＣテスタのトリガ発生回路の波形観測装
置においては、トリガ発生回路の出力側の波形観測ポイ
ントに観測信号の時間的ふらつきを生じない手段とし
て、ＰＬＬ（位相同期ループ；ｐｈａｓｅ−ｌｏｃｋｅ
ｄ ｌｏｏｐ）をトリガ発生回路とトリガ端子の間に接
続してトリガ発生回路の信号がＰＬＬを通過することに
よってジッタが生じなくなり、トリガ端子よりオシロス
コープによって正確な波形が観測出来る。
【０００８】
【作用】ＰＬＬ（ｐｈａｓｅ−ｌｏｃｋｅｄ ｌｏｏ
ｐ）位相同期ループは、内部の発振器の位相と入力信号
の位相との位相差を検出して位相が一致するように制御
する回路である。図２に示すように、ＰＬＬは入力信号
ｖｉの位相と出力信号ｖｏの位相を位相比較器１７１で
比較して、出力された位相誤差の雑音を除去し応答特性
を決めるループフイルタ１７２を介して電圧制御発振器
１７３に入力し、その出力を帰還する、理論的にジッタ
を発生させない構成になっている。トリガ発生回路１１
０とトリガ端子１８０との間にＰＬＬ１７０を接続し
て、ＰＬＬ１７０の作用によってジッタの発生を防止す
る。
ｐ）位相同期ループは、内部の発振器の位相と入力信号
の位相との位相差を検出して位相が一致するように制御
する回路である。図２に示すように、ＰＬＬは入力信号
ｖｉの位相と出力信号ｖｏの位相を位相比較器１７１で
比較して、出力された位相誤差の雑音を除去し応答特性
を決めるループフイルタ１７２を介して電圧制御発振器
１７３に入力し、その出力を帰還する、理論的にジッタ
を発生させない構成になっている。トリガ発生回路１１
０とトリガ端子１８０との間にＰＬＬ１７０を接続し
て、ＰＬＬ１７０の作用によってジッタの発生を防止す
る。
【０００９】
【実施例】実施例について図面を参照して説明すると、
図１においてＤＵＴ試験回路系と波形観測系より構成さ
れ、試験回路系はテスト周期、各種波形発生のためのタ
イミングエッジ、出力比較のためのストローブ等を発生
するタイミング発生回路１３０と論理データとタイミン
グ・パルスを合成し、試験に必要な波形に成形する波形
整形部１４０とＤＵＴの各ピンと接続したピン専用のテ
スト回路であるピンエレクトロニクス１５０より構成さ
れている。波形観測系はオシロスコープ用のトリガ信号
を発生するトリガ発生回路１１０とトリガ・ボックス１
２０のトリガ端子１８０との間にジッタを取り除くＰＬ
Ｌ１７０を接続して設けた構成である。トリガ・ボック
ス１２０のトリガ端子１８０より波形観測用のオシロス
コープ１６０によって波形観測を行う。
図１においてＤＵＴ試験回路系と波形観測系より構成さ
れ、試験回路系はテスト周期、各種波形発生のためのタ
イミングエッジ、出力比較のためのストローブ等を発生
するタイミング発生回路１３０と論理データとタイミン
グ・パルスを合成し、試験に必要な波形に成形する波形
整形部１４０とＤＵＴの各ピンと接続したピン専用のテ
スト回路であるピンエレクトロニクス１５０より構成さ
れている。波形観測系はオシロスコープ用のトリガ信号
を発生するトリガ発生回路１１０とトリガ・ボックス１
２０のトリガ端子１８０との間にジッタを取り除くＰＬ
Ｌ１７０を接続して設けた構成である。トリガ・ボック
ス１２０のトリガ端子１８０より波形観測用のオシロス
コープ１６０によって波形観測を行う。
【００１０】観測する周波数帯によってＰＬＬ１７０に
幾つか用意した動作領域の選択を行う、それは例えばア
＝７０ＭＨＺから１４０ＭＨＺ、イ＝１００ＭＨＺから
２００ＭＨＺ、ウ＝１５０ＭＨＺから３００ＭＨＺ、エ
＝２００ＭＨＺから４００ＭＨＺ、オ＝３００ＭＨＺか
ら６００ＭＨＺ、カ＝５００ＭＨＺから１ＧＨＺとを設
けた。ＰＬＬ１７０動作領域以外をカバーするために、
それはＰＬＬ１７０動作領域以外の７０ＭＨＺ以下とか
ワン・パルスは作動しないので、トリガ発生回路１１０
とトリガ端子１８０の間を直接接続したバイパス回路１
１１と経路をつなぐ制御スイッチ１１２、例えばバイパ
ス回路１１１を使用するときには制御スイッチ１１２を
オンとして、ＰＬＬ１７０の側の制御スイッチ１１３を
オフにする。ＰＬＬ１７０をしようする場合は、制御ス
イッチ１１３をオンにして、バイパス回路１１１側の制
御スイッチ１１２をオフとするよう設けた。
幾つか用意した動作領域の選択を行う、それは例えばア
＝７０ＭＨＺから１４０ＭＨＺ、イ＝１００ＭＨＺから
２００ＭＨＺ、ウ＝１５０ＭＨＺから３００ＭＨＺ、エ
＝２００ＭＨＺから４００ＭＨＺ、オ＝３００ＭＨＺか
ら６００ＭＨＺ、カ＝５００ＭＨＺから１ＧＨＺとを設
けた。ＰＬＬ１７０動作領域以外をカバーするために、
それはＰＬＬ１７０動作領域以外の７０ＭＨＺ以下とか
ワン・パルスは作動しないので、トリガ発生回路１１０
とトリガ端子１８０の間を直接接続したバイパス回路１
１１と経路をつなぐ制御スイッチ１１２、例えばバイパ
ス回路１１１を使用するときには制御スイッチ１１２を
オンとして、ＰＬＬ１７０の側の制御スイッチ１１３を
オフにする。ＰＬＬ１７０をしようする場合は、制御ス
イッチ１１３をオンにして、バイパス回路１１１側の制
御スイッチ１１２をオフとするよう設けた。
【００１１】
【発明の効果】本発明は、以上説明したように構成され
ているので、下記に記載されるような効果を奏する。Ｄ
ＵＴのテスト開始前にＩＣテスタの波形デバックをＩＣ
テスタのトリガ発生回路の波形観測装置それはトリガ・
ボックスのトリガ端子よりオシロスコープで観測する。
従来のトリガ端子は信号の時間的ふらつきすなわちジッ
タを生じ易い構成であったが、トリガ発生回路とトリガ
端子の間にＰＬＬを接続して設けたトリガ・ボックスに
よってジッタが発生しなくなった。ジッタの発生がない
波形観測装置によって正確に波形観測が行えるようにな
った。
ているので、下記に記載されるような効果を奏する。Ｄ
ＵＴのテスト開始前にＩＣテスタの波形デバックをＩＣ
テスタのトリガ発生回路の波形観測装置それはトリガ・
ボックスのトリガ端子よりオシロスコープで観測する。
従来のトリガ端子は信号の時間的ふらつきすなわちジッ
タを生じ易い構成であったが、トリガ発生回路とトリガ
端子の間にＰＬＬを接続して設けたトリガ・ボックスに
よってジッタが発生しなくなった。ジッタの発生がない
波形観測装置によって正確に波形観測が行えるようにな
った。
【図１】本発明の一実施例によるＩＣテスタのトリガ発
生回路の波形観測装置のブロック図である。
生回路の波形観測装置のブロック図である。
【図２】本発明の一実施例によるトリガ・ボックスのブ
ロック図である。
ロック図である。
【図３】従来の技術によるＩＣテスタのトリガ発生回路
の波形観測装置のブロック図である。
の波形観測装置のブロック図である。
【図４】従来の技術によるトリガ発生回路のブロック図
である。
である。
１ 粗遅延発生回路 ２ 微小遅延発生回路 ３ マルチプレックス １０、１１０ トリガ発生回路 １１１ バイパス回路 １１２、１１３ 制御スイッチ １８、１８０ トリガ端子 ２０、１２０ トリガ・ボックス ３０、１３０ タイミング発生回路 ４０、１４０ 波形整形部 ５０、１５０ ピンエレクトロニクス ６０、１６０ オシロスコープ １７０ ＰＬＬ １７１ 位相比較器 １７２ ループフイルタ １７３ 電圧制御発振器
Claims (1)
- 【請求項１】 テスト周期、各種波形発生のためのタイ
ミングエッジ、出力比較のためのストローブを発生する
タイミング発生回路（１３０）と論理データとタイミン
グ・パルスを合成し、試験に必要な波形に成形する波形
整形部（１４０）とＤＵＴの各ピンと接続したピン専用
のテスト回路であるピンエレクトロニクス（１５０）よ
り構成されている試験回路系と、トリガ端子（１８０）
よりオシロスコープ（１６０）によって波形を観測する
トリガ発生回路（１１０）とトリガ端子（１８０）を有
したトリガ・ボックス（１２０）において、 トリガ発生回路（１１０）とトリガ端子（１８０）との
間にＰＬＬ（１７０）を接続して設け、 トリガ発生回路（１１０）とＰＬＬ（１７０）の経路の
間に制御スイッチ（１１３）を接続して設け、 トリガ発生回路（１１０）とトリガ端子（１８０）の経
路の間にバイパス回路（１１１）と 制御スイッチ（１
１２）を接続して設け、 以上の構成を具備することを特徴とするＩＣテスタのト
リガ発生回路の波形観測装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7209102A JPH0933571A (ja) | 1995-07-24 | 1995-07-24 | Ｉｃテスタのトリガ発生回路の波形観測装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7209102A JPH0933571A (ja) | 1995-07-24 | 1995-07-24 | Ｉｃテスタのトリガ発生回路の波形観測装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0933571A true JPH0933571A (ja) | 1997-02-07 |
Family
ID=16567327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7209102A Withdrawn JPH0933571A (ja) | 1995-07-24 | 1995-07-24 | Ｉｃテスタのトリガ発生回路の波形観測装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0933571A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008026083A (ja) * | 2006-07-19 | 2008-02-07 | Yokogawa Electric Corp | テストシステム |
| JP2008191060A (ja) * | 2007-02-07 | 2008-08-21 | Yokogawa Electric Corp | デバイステストデータ表示装置 |
-
1995
- 1995-07-24 JP JP7209102A patent/JPH0933571A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008026083A (ja) * | 2006-07-19 | 2008-02-07 | Yokogawa Electric Corp | テストシステム |
| JP2008191060A (ja) * | 2007-02-07 | 2008-08-21 | Yokogawa Electric Corp | デバイステストデータ表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717353A (en) | Clock signal generating circuit | |
| US5675274A (en) | Semiconductor clock signal generation circuit | |
| KR0139136B1 (ko) | 클록 신호 발생 회로 | |
| US6275057B1 (en) | Semiconductor test system having high frequency and low jitter clock generator | |
| US6373913B1 (en) | Internal clock signal generator including circuit for accurately synchronizing internal clock signal with external clock signal | |
| US7642825B2 (en) | DLL circuit and test method thereof | |
| US6859028B2 (en) | Design-for-test modes for a phase locked loop | |
| JP3499051B2 (ja) | タイミング信号発生回路 | |
| US6486651B1 (en) | Integrated circuit devices having a delay locked loop that is configurable for high-frequency operation during test and methods of operating same | |
| US6185510B1 (en) | PLL jitter measuring method and integrated circuit therewith | |
| US5783959A (en) | High precision clock signal generator | |
| US6378098B1 (en) | Semiconductor test system | |
| EP1293791B1 (en) | Semiconductor integrated circuit device and device for testing same | |
| JPH04313081A (ja) | 位相拘束タイムベース回路 | |
| KR100198519B1 (ko) | 지연 시간 안정화 회로 | |
| US6470483B1 (en) | Method and apparatus for measuring internal clock skew | |
| KR100275987B1 (ko) | 위상 동기 루프를 갖는 반도체 집적 회로 | |
| JPH0933571A (ja) | Ｉｃテスタのトリガ発生回路の波形観測装置 | |
| US6154074A (en) | Semiconductor device with test circuit for high accuracy chip testing | |
| WO2005109019A1 (ja) | タイミング発生器及び半導体試験装置 | |
| US7308625B1 (en) | Delay-fault testing method, related system and circuit | |
| KR20010035839A (ko) | 지연동기루프 회로를 구비하는 반도체 메모리장치 | |
| US5661731A (en) | Method for shrinking a clock cycle when testing high speed microprocessor designs | |
| JP2002022810A (ja) | 半導体試験装置 | |
| JP3847150B2 (ja) | 半導体集積回路とそのジッタ測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |