JPH0934516A - シーケンス制御用プログラマブルコントローラ - Google Patents
シーケンス制御用プログラマブルコントローラInfo
- Publication number
- JPH0934516A JPH0934516A JP18300995A JP18300995A JPH0934516A JP H0934516 A JPH0934516 A JP H0934516A JP 18300995 A JP18300995 A JP 18300995A JP 18300995 A JP18300995 A JP 18300995A JP H0934516 A JPH0934516 A JP H0934516A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- instruction
- sequence control
- sequence
- arithmetic unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵから演算部へ制御命令の実行権が移行
されるまでに発生する待ち時間を短縮し、制御動作を高
速化する。 【解決手段】 一連のシーケンス制御プログラムを処理
するＣＰＵ１ａと、ＣＰＵ１ａのプログラム処理の過程
で出力される起動信号１ｈに基づいてメモリ１ｃをアク
セスしてシーケンス制御命令を読み取り、その制御命令
を自己で処理するか前記ＣＰＵに命令実行権を移行する
か判断する演算部２ｂとを備え、演算部２ｂに、ＣＰＵ
１ａに命令実行権が移行した時、ＣＰＵ１ａによる命令
実行結果が次のシーケンス制御命令の実行に必要とされ
るかを判断し、必要と判断された時には命令処理動作を
ＣＰＵ１ａの命令実行結果が得られるまで待機させ、不
要と判断された時にはＣＰＵ１ａによる命令実行中に次
のシーケンス制御命令を読み取り処理するシーケンスプ
ログラム判断部２ｊを備えている。
されるまでに発生する待ち時間を短縮し、制御動作を高
速化する。 【解決手段】 一連のシーケンス制御プログラムを処理
するＣＰＵ１ａと、ＣＰＵ１ａのプログラム処理の過程
で出力される起動信号１ｈに基づいてメモリ１ｃをアク
セスしてシーケンス制御命令を読み取り、その制御命令
を自己で処理するか前記ＣＰＵに命令実行権を移行する
か判断する演算部２ｂとを備え、演算部２ｂに、ＣＰＵ
１ａに命令実行権が移行した時、ＣＰＵ１ａによる命令
実行結果が次のシーケンス制御命令の実行に必要とされ
るかを判断し、必要と判断された時には命令処理動作を
ＣＰＵ１ａの命令実行結果が得られるまで待機させ、不
要と判断された時にはＣＰＵ１ａによる命令実行中に次
のシーケンス制御命令を読み取り処理するシーケンスプ
ログラム判断部２ｊを備えている。
Description
【０００１】
【発明の属する技術分野】この発明は、シーケンスプロ
グラムを効率よく高速に実行するシーケンス制御用プロ
グラマブルコントローラに関するものである。
グラムを効率よく高速に実行するシーケンス制御用プロ
グラマブルコントローラに関するものである。
【０００２】
【従来の技術】図３は従来のシーケンス制御用プログラ
マブルコントローラの構成を示したブロック図である。
一般にシーケンス制御用プログラマブルコントローラは
２種類の制御手段より構成されている。一方の制御手段
はデータ演算処理等の複雑な応用命令を処理するＣＰＵ
である。他方の制御手段は接点命令、コイル命令等の単
純なシーケンス命令を実行するシーケンス制御専用プロ
セッサを有した演算部である。これら、２種類の制御手
段の関係は、ＣＰＵはマスター、演算部がスレーブ側と
なり、ＣＰＵ主導型となっている。
マブルコントローラの構成を示したブロック図である。
一般にシーケンス制御用プログラマブルコントローラは
２種類の制御手段より構成されている。一方の制御手段
はデータ演算処理等の複雑な応用命令を処理するＣＰＵ
である。他方の制御手段は接点命令、コイル命令等の単
純なシーケンス命令を実行するシーケンス制御専用プロ
セッサを有した演算部である。これら、２種類の制御手
段の関係は、ＣＰＵはマスター、演算部がスレーブ側と
なり、ＣＰＵ主導型となっている。
【０００３】図３において、１ａは一連のシーケンス制
御プログラムを実行するＣＰＵ、１ｂはＣＰＵ１ａから
実行権が移されたシーケンス制御命令を実行する演算
部、１ｇは演算部１ｂに内蔵されたシーケンス制御命令
抽出用のインストラクションカウンタ、１ｃはインスト
ラクションカウンタ１ｇより出力されたアドレス信号１
ｆによって読み出されるシーケンスプログラム及びシー
ケンス命令が格納されたシーケンスプログラムメモリ、
１ｄは演算部１ｂによる演算実行時に要するデータ及び
演算結果を格納するデータメモリであり、このデータメ
モリ１ｄはアドレス信号により該当するアドレスにおい
てデータの書き込み読み出しを行いデータバス１ｅでデ
ータの授受を行う。
御プログラムを実行するＣＰＵ、１ｂはＣＰＵ１ａから
実行権が移されたシーケンス制御命令を実行する演算
部、１ｇは演算部１ｂに内蔵されたシーケンス制御命令
抽出用のインストラクションカウンタ、１ｃはインスト
ラクションカウンタ１ｇより出力されたアドレス信号１
ｆによって読み出されるシーケンスプログラム及びシー
ケンス命令が格納されたシーケンスプログラムメモリ、
１ｄは演算部１ｂによる演算実行時に要するデータ及び
演算結果を格納するデータメモリであり、このデータメ
モリ１ｄはアドレス信号により該当するアドレスにおい
てデータの書き込み読み出しを行いデータバス１ｅでデ
ータの授受を行う。
【０００４】尚、１ｈはＣＰＵ１ａが演算部１ｂにシー
ケンス制御命令の実行権を移行する際に発せられる起動
信号、１ｉは複雑な数値演算処理を含むシーケンス命令
の実行を演算部１ｂよりＣＰＵ１ａに要求する際に発せ
られる割り込み信号である。
ケンス制御命令の実行権を移行する際に発せられる起動
信号、１ｉは複雑な数値演算処理を含むシーケンス命令
の実行を演算部１ｂよりＣＰＵ１ａに要求する際に発せ
られる割り込み信号である。
【０００５】次に、従来のシーケンス制御用プログラマ
ブルコントローラの動作について説明する。ＣＰＵ１ａ
は一連のシーケンスプログラムを処理する過程で、単純
な接点及びコイル命令等のシーケンス制御命令を読み出
すと、処理速度の高速化の目的で演算部１ｂに処理をさ
せる。そのためにＣＰＵ１ａは演算部１ｂに起動信号１
ｈを出力してインストラクションカウンタ１ｇを起動さ
せる。
ブルコントローラの動作について説明する。ＣＰＵ１ａ
は一連のシーケンスプログラムを処理する過程で、単純
な接点及びコイル命令等のシーケンス制御命令を読み出
すと、処理速度の高速化の目的で演算部１ｂに処理をさ
せる。そのためにＣＰＵ１ａは演算部１ｂに起動信号１
ｈを出力してインストラクションカウンタ１ｇを起動さ
せる。
【０００６】インストラクションカウンタ１ｇは起動信
号１ｈを入力すると、アドレス信号１ｆをシーケンスプ
ログラムメモリに出力してシーケンス制御命令を演算部
に出力させる。この時、シーケンス制御命令に必要なデ
ータも同時にデータメモリ１ｄからデータバス１ｅによ
り演算部１ｂに出力される。
号１ｈを入力すると、アドレス信号１ｆをシーケンスプ
ログラムメモリに出力してシーケンス制御命令を演算部
に出力させる。この時、シーケンス制御命令に必要なデ
ータも同時にデータメモリ１ｄからデータバス１ｅによ
り演算部１ｂに出力される。
【０００７】演算部１ｂは数値演算処理等の複雑な演算
処理を含んだシーケンス制御命令は演算不可能なため、
そのようなシーケンス制御命令がシーケンスプログラム
メモリより読み出されると、演算部１ｂはインストラク
ションカウンタ１ｇに対して次のシーケンス制御命令の
読み出しを一時停止させる。
処理を含んだシーケンス制御命令は演算不可能なため、
そのようなシーケンス制御命令がシーケンスプログラム
メモリより読み出されると、演算部１ｂはインストラク
ションカウンタ１ｇに対して次のシーケンス制御命令の
読み出しを一時停止させる。
【０００８】そして、演算部１ｂはＣＰＵ１ａに対して
割り込み信号１ｉを発生し、読み出したシーケンス制御
命令の実行を要求する。この実行要求に応じて、ＣＰＵ
１ａは演算部１ｂより移行されたシーケンス制御命令を
演算処理し、処理結果をデータメモリ１ｄに格納する。
割り込み信号１ｉを発生し、読み出したシーケンス制御
命令の実行を要求する。この実行要求に応じて、ＣＰＵ
１ａは演算部１ｂより移行されたシーケンス制御命令を
演算処理し、処理結果をデータメモリ１ｄに格納する。
【０００９】ＣＰＵ１ａはこのように任された演算処理
が終了すると、再度、起動信号１ｈを演算部１ｂに出力
してインストラクションカウンタ１ｇを起動させる。そ
の結果、演算部１ｂはシーケンスプログラムメモリ１ｃ
より次のシーケンス制御命令を取り込む。取り込まれた
シーケンス制御命令が単純な命令であれば、制御演算の
実行権を演算部１ｂへ移行させ、必要であれば前回の演
算処理結果をデータメモリ１ｄより読み出し制御演算に
用いる。
が終了すると、再度、起動信号１ｈを演算部１ｂに出力
してインストラクションカウンタ１ｇを起動させる。そ
の結果、演算部１ｂはシーケンスプログラムメモリ１ｃ
より次のシーケンス制御命令を取り込む。取り込まれた
シーケンス制御命令が単純な命令であれば、制御演算の
実行権を演算部１ｂへ移行させ、必要であれば前回の演
算処理結果をデータメモリ１ｄより読み出し制御演算に
用いる。
【００１０】演算部１ｂとＣＰＵ１ａとの間における制
御演算の実行権の移行の繰り返しはシーケンスプログラ
ムの最後を宣言する「ＥＮＤ命令」をシーケンスプログ
ラムメモリ１ｃより読み出すまで継続する。
御演算の実行権の移行の繰り返しはシーケンスプログラ
ムの最後を宣言する「ＥＮＤ命令」をシーケンスプログ
ラムメモリ１ｃより読み出すまで継続する。
【００１１】以上の動作を図４のフローチャートに従っ
て説明すると、ＣＰＵ１ａは一連のシーケンスプログラ
ムの処理の過程で起動信号１ｈを演算部１ｂへ発信する
（ステップＳ１）。演算部１ｂは起動信号１ｈに応答し
てインストラクションカウンタ１ｇを起動し（ステップ
Ｓ２）、アドレス信号１ｆをシーケンスプログラムメモ
リ１ｃに出力してシーケンス制御命令を読み出す（ステ
ップＳ３）。
て説明すると、ＣＰＵ１ａは一連のシーケンスプログラ
ムの処理の過程で起動信号１ｈを演算部１ｂへ発信する
（ステップＳ１）。演算部１ｂは起動信号１ｈに応答し
てインストラクションカウンタ１ｇを起動し（ステップ
Ｓ２）、アドレス信号１ｆをシーケンスプログラムメモ
リ１ｃに出力してシーケンス制御命令を読み出す（ステ
ップＳ３）。
【００１２】この時、シーケンス制御命令がＥＮＤ命令
か否かを判断する（ステップＳ４）。ＥＮＤ命令であれ
ば全処理を終了する。ＥＮＤ命令でなければ読み出した
シーケンス制御命令が演算部で処理が可能であるか否か
を判断する（ステップＳ５）。可能であればシーケンス
制御命令を演算部１ｂにて処理する（ステップＳ８）。
か否かを判断する（ステップＳ４）。ＥＮＤ命令であれ
ば全処理を終了する。ＥＮＤ命令でなければ読み出した
シーケンス制御命令が演算部で処理が可能であるか否か
を判断する（ステップＳ５）。可能であればシーケンス
制御命令を演算部１ｂにて処理する（ステップＳ８）。
【００１３】しかし、処理が可能でないと判断されたな
らば、割り込み信号１ｉをＣＰＵ１ａに発信する（ステ
ップＳ６）。そして、命令実行権をＣＰＵ１ａに移行し
てシーケンス制御命令をＣＰＵ１ａに処理させる（ステ
ップＳ７）。この時、演算部は命令実行権が自己に移行
されるまで待機する。再度、ＣＰＵ１ａから起動信号１
ｈが発信されたならば（ステップＳ９）、再度 ステッ
プＳ２へ戻る。
らば、割り込み信号１ｉをＣＰＵ１ａに発信する（ステ
ップＳ６）。そして、命令実行権をＣＰＵ１ａに移行し
てシーケンス制御命令をＣＰＵ１ａに処理させる（ステ
ップＳ７）。この時、演算部は命令実行権が自己に移行
されるまで待機する。再度、ＣＰＵ１ａから起動信号１
ｈが発信されたならば（ステップＳ９）、再度 ステッ
プＳ２へ戻る。
【００１４】
【発明が解決しようとする課題】従来のシーケンス制御
用プログラマブルコントローラは以上のように、シーケ
ンス制御命令のような基本命令と数値演算のような応用
命令は、演算部、ＣＰＵといったようにそれぞれ独立し
た処理手段により実行され、そして、一方の処理手段が
命令実行を終了した後に命令実行が他方の処理手段に移
る。そのため、制御演算の実行権がＣＰＵに移行した後
は、ＣＰＵによる制御演算が終了し、起動信号の出力の
もとに制御命令の実行権が演算部に移行されるまで、演
算部は命令実行を処理待機中であった。
用プログラマブルコントローラは以上のように、シーケ
ンス制御命令のような基本命令と数値演算のような応用
命令は、演算部、ＣＰＵといったようにそれぞれ独立し
た処理手段により実行され、そして、一方の処理手段が
命令実行を終了した後に命令実行が他方の処理手段に移
る。そのため、制御演算の実行権がＣＰＵに移行した後
は、ＣＰＵによる制御演算が終了し、起動信号の出力の
もとに制御命令の実行権が演算部に移行されるまで、演
算部は命令実行を処理待機中であった。
【００１５】従って、演算部は制御命令実行権の移行待
ち時間だけ無駄時間が生じ、制御動作の高速化を妨げる
という問題点があった。
ち時間だけ無駄時間が生じ、制御動作の高速化を妨げる
という問題点があった。
【００１６】この発明は上記のような問題点を解決する
ためになされたもので、ＣＰＵから演算部へ制御命令の
実行権が移行されるまでに発生する待ち時間を短縮し、
制御動作を高速化することができるシーケンス制御用プ
ログラマブルコントローラを得ることを目的とする。
ためになされたもので、ＣＰＵから演算部へ制御命令の
実行権が移行されるまでに発生する待ち時間を短縮し、
制御動作を高速化することができるシーケンス制御用プ
ログラマブルコントローラを得ることを目的とする。
【００１７】
【課題を解決するための手段】請求項１の発明に係るシ
ーケンス制御用プログラマブルコントローラは、一連の
シーケンス制御プログラムを処理するＣＰＵと、このＣ
ＰＵのプログラム処理の過程で出力される起動信号に基
づいてメモリをアクセスしてシーケンス制御命令を読み
取り、その制御命令を自己で処理するか前記ＣＰＵに命
令実行権を移行するか判断する演算部とを備え、この演
算部に、前記ＣＰＵに命令実行権が移行した時、ＣＰＵ
による命令実行結果が次のシーケンス制御命令の実行に
必要とされるか否かを判断し、必要と判断され時には命
令処理動作を前記ＣＰＵの命令実行結果が得られるまで
待機させ、不要と判断され時にはＣＰＵによる命令実行
時に次のシーケンス制御命令を読み取り処理する判断部
を備えたものである。
ーケンス制御用プログラマブルコントローラは、一連の
シーケンス制御プログラムを処理するＣＰＵと、このＣ
ＰＵのプログラム処理の過程で出力される起動信号に基
づいてメモリをアクセスしてシーケンス制御命令を読み
取り、その制御命令を自己で処理するか前記ＣＰＵに命
令実行権を移行するか判断する演算部とを備え、この演
算部に、前記ＣＰＵに命令実行権が移行した時、ＣＰＵ
による命令実行結果が次のシーケンス制御命令の実行に
必要とされるか否かを判断し、必要と判断され時には命
令処理動作を前記ＣＰＵの命令実行結果が得られるまで
待機させ、不要と判断され時にはＣＰＵによる命令実行
時に次のシーケンス制御命令を読み取り処理する判断部
を備えたものである。
【００１８】
【発明の実施の形態】以下、この発明の実施の形態につ
いて説明する。ＣＰＵがシーケンス制御命令を読み取り
命令処理を完了する前に、演算部がＣＰＵが実行するの
と同じシーケンス制御命令を読み取り、命令処理結果が
演算部が次に行うシーケンス制御命令に影響を及ぼすか
否かを判断し、影響を及ぼさないと判断された時には、
ＣＰＵの命令処理と並列に次のシーケンス制御命令を実
行することで演算部の処理待ち時間が短縮される。
いて説明する。ＣＰＵがシーケンス制御命令を読み取り
命令処理を完了する前に、演算部がＣＰＵが実行するの
と同じシーケンス制御命令を読み取り、命令処理結果が
演算部が次に行うシーケンス制御命令に影響を及ぼすか
否かを判断し、影響を及ぼさないと判断された時には、
ＣＰＵの命令処理と並列に次のシーケンス制御命令を実
行することで演算部の処理待ち時間が短縮される。
【００１９】次に、この発明の実施の形態の詳細を図に
ついて説明する。図１は本実施の形態の構成を示すブロ
ック図である。尚、図中、図２と同一符号は同一又は相
当部分を示す。図において、２ｂは本実施例による演算
部であり、この演算部２ｂは従来の機能に加えて、ＣＰ
Ｕ１ａに実行権を移行した応用命令のソース、ディスト
ネーションが、演算部２ｂが行う接点およびコイル命令
に影響を及ぼすか否かを判断し、影響を及ぼさないと判
断された時に、独自に自動起動信号２ｋをインストラク
ションカウンタ１ｇへ出力するシーケンスプログラム判
断部２ｊを備えている。
ついて説明する。図１は本実施の形態の構成を示すブロ
ック図である。尚、図中、図２と同一符号は同一又は相
当部分を示す。図において、２ｂは本実施例による演算
部であり、この演算部２ｂは従来の機能に加えて、ＣＰ
Ｕ１ａに実行権を移行した応用命令のソース、ディスト
ネーションが、演算部２ｂが行う接点およびコイル命令
に影響を及ぼすか否かを判断し、影響を及ぼさないと判
断された時に、独自に自動起動信号２ｋをインストラク
ションカウンタ１ｇへ出力するシーケンスプログラム判
断部２ｊを備えている。
【００２０】ここで、ソースとは所定の演算結果を引き
出すための被演算子であり、ディストネーションとは演
算結果である。従って、応用命令が純粋な数値演算の場
合、シーケンスプログラム判断部２ｊは、ソース、或い
はディストネーションより応用命令の演算結果は次のシ
ーケンス制御命令に影響を及ぼさないと判断する。そし
て、演算部２ｂはＣＰＵ１ａの演算終了を待つ事なく次
のシーケンス制御命令を読み込み処理する。
出すための被演算子であり、ディストネーションとは演
算結果である。従って、応用命令が純粋な数値演算の場
合、シーケンスプログラム判断部２ｊは、ソース、或い
はディストネーションより応用命令の演算結果は次のシ
ーケンス制御命令に影響を及ぼさないと判断する。そし
て、演算部２ｂはＣＰＵ１ａの演算終了を待つ事なく次
のシーケンス制御命令を読み込み処理する。
【００２１】しかし、ＣＰＵ１ａが処理している応用命
令が数値加算に基づくタイマ処理であれば、タイムオー
バ時にシーケンス回路の限時接点をオン或いはオフさせ
る必要があるため、シーケンスプログラム判断部２ｊは
ＣＰＵ１ａの応用命令が終了してから次のシーケス制御
命令を読み込む判断を行う。
令が数値加算に基づくタイマ処理であれば、タイムオー
バ時にシーケンス回路の限時接点をオン或いはオフさせ
る必要があるため、シーケンスプログラム判断部２ｊは
ＣＰＵ１ａの応用命令が終了してから次のシーケス制御
命令を読み込む判断を行う。
【００２２】以下、本実施の形態の動作について説明す
る。ＣＰＵ１ａは起動信号１ｈを演算部２ｂへ出力して
インストラクションカウンタ１ｇを起動させると、アド
レス信号１ｆがシーケンスプログラムメモリ１ｃとデー
タメモリ１ｄに出力される。このアドレス信号１ｆに基
づきシーケンス制御命令がシーケンスプログラムメモリ
１ｃよりデータバス１ｅを通して演算部２ｂに読み出さ
れる。
る。ＣＰＵ１ａは起動信号１ｈを演算部２ｂへ出力して
インストラクションカウンタ１ｇを起動させると、アド
レス信号１ｆがシーケンスプログラムメモリ１ｃとデー
タメモリ１ｄに出力される。このアドレス信号１ｆに基
づきシーケンス制御命令がシーケンスプログラムメモリ
１ｃよりデータバス１ｅを通して演算部２ｂに読み出さ
れる。
【００２３】この時、演算部２ｂは、読み出されたシー
ケンス制御命令が接点命令等の単純な制御命令か、ＣＰ
Ｕ１ａで処理可能な複雑な数値演算を含む応用命令かを
判断する。応用命令であると判断された場合は、割り込
み信号２ｉをＣＰＵ１ａへ出力して制御命令の実行権を
ＣＰＵ１ａへ移行する。
ケンス制御命令が接点命令等の単純な制御命令か、ＣＰ
Ｕ１ａで処理可能な複雑な数値演算を含む応用命令かを
判断する。応用命令であると判断された場合は、割り込
み信号２ｉをＣＰＵ１ａへ出力して制御命令の実行権を
ＣＰＵ１ａへ移行する。
【００２４】シーケンスプログラム判断部２ｊは、応用
命令のソース、ディストネーションが応用命令の次に処
理される接点、及びコイル命令に影響を及ぼすか否かを
判断する。影響を及ぼすと判断された場合は、インスト
ラクションカウンタ１ｇに対して次のシーケンス制御命
令の読み出しを一時停止する。
命令のソース、ディストネーションが応用命令の次に処
理される接点、及びコイル命令に影響を及ぼすか否かを
判断する。影響を及ぼすと判断された場合は、インスト
ラクションカウンタ１ｇに対して次のシーケンス制御命
令の読み出しを一時停止する。
【００２５】ＣＰＵ１ａは応用命令の処理を終了したな
らば、その処理結果をデータメモリ１ｄに記憶する。演
算部２ｂはＣＰＵ１ａからの起動信号１ｈに基づいてイ
ンストラクションカウンタ１ｇを起動してシーケンスプ
ログラムメモリ１ｃより次の制御命令を、そしてデータ
メモリ１ｄより応用命令の処理結果を読みだし、処理結
果を使用して制御命令を実行する。
らば、その処理結果をデータメモリ１ｄに記憶する。演
算部２ｂはＣＰＵ１ａからの起動信号１ｈに基づいてイ
ンストラクションカウンタ１ｇを起動してシーケンスプ
ログラムメモリ１ｃより次の制御命令を、そしてデータ
メモリ１ｄより応用命令の処理結果を読みだし、処理結
果を使用して制御命令を実行する。
【００２６】しかし、シーケンスプログラム判断部２ｊ
は、応用命令のソース、ディストネーションが、応用命
令の次に処理される接点、及びコイル命令に影響を及ぼ
さないと判断された場合は、自動起動信号２ｋをインス
トラクションカウンタ１ｇに出力して次のシーケンス制
御命令をシーケンスプログラムメモリ１ｃより読み出
す。
は、応用命令のソース、ディストネーションが、応用命
令の次に処理される接点、及びコイル命令に影響を及ぼ
さないと判断された場合は、自動起動信号２ｋをインス
トラクションカウンタ１ｇに出力して次のシーケンス制
御命令をシーケンスプログラムメモリ１ｃより読み出
す。
【００２７】従来ではＣＰＵ１ａと演算部１ｂが一律的
に何れか一方しか動作していなかったが、本実施例にお
ける演算部２ｂはＣＰＵ１ａの複雑の応用命令と並列に
単純なシーケンス命令を実行することでができる。その
ため、演算部２ｂへの命令実行権の移行に伴う待ち時間
を短縮して、シーケンスプログラムを高速に実行でき
る。
に何れか一方しか動作していなかったが、本実施例にお
ける演算部２ｂはＣＰＵ１ａの複雑の応用命令と並列に
単純なシーケンス命令を実行することでができる。その
ため、演算部２ｂへの命令実行権の移行に伴う待ち時間
を短縮して、シーケンスプログラムを高速に実行でき
る。
【００２８】以上の動作を図２のフロチャートに従って
説明する。尚、ステップＳ２〜ステップＳ９までの動作
は図４に示したフローチャートの動作と同様である。Ｃ
ＰＵ１ａに命令実行権が移行された後、シーケンスプロ
グラム判断部２ｊはＣＰＵ１ａによる応用命令の処理結
果が、次のシーケンス制御命令の処理に必要か否かを判
断する（ステップＳ１０）。
説明する。尚、ステップＳ２〜ステップＳ９までの動作
は図４に示したフローチャートの動作と同様である。Ｃ
ＰＵ１ａに命令実行権が移行された後、シーケンスプロ
グラム判断部２ｊはＣＰＵ１ａによる応用命令の処理結
果が、次のシーケンス制御命令の処理に必要か否かを判
断する（ステップＳ１０）。
【００２９】必要と判断されたならば、演算部２ｂはＣ
ＰＵ１ａから再度起動信号１ｈが出されるまで処理を待
機する。また処理結果が必要でないと判定されたなら
ば、シーケンスプログラム判断部２ｊはＣＰＵ１ａの処
理の完了を待たずに自動起動信号２ｋをインストラクシ
ョンカウンタ１ｇに発信させて次のシーケンス制御命令
を読み出す。
ＰＵ１ａから再度起動信号１ｈが出されるまで処理を待
機する。また処理結果が必要でないと判定されたなら
ば、シーケンスプログラム判断部２ｊはＣＰＵ１ａの処
理の完了を待たずに自動起動信号２ｋをインストラクシ
ョンカウンタ１ｇに発信させて次のシーケンス制御命令
を読み出す。
【００３０】従って、本実施の形態によれば、ＣＰＵの
命令処理結果が演算部が次に行うシーケンス制御命令に
影響を及ぼすか否かを判断し、影響を及ぼさないと判断
された時には、ＣＰＵの命令処理と並列に次のシーケン
ス制御命令を実行することで演算部の処理待ち時間が短
縮され稼働効率が向上するという効果がある。
命令処理結果が演算部が次に行うシーケンス制御命令に
影響を及ぼすか否かを判断し、影響を及ぼさないと判断
された時には、ＣＰＵの命令処理と並列に次のシーケン
ス制御命令を実行することで演算部の処理待ち時間が短
縮され稼働効率が向上するという効果がある。
【図１】 本実施の形態によるシーケンス制御用プログ
ラマブルコントローラの構成を示すブロック図である。
ラマブルコントローラの構成を示すブロック図である。
【図２】 本実施の形態の動作を説明するフローチャー
トである。
トである。
【図３】 従来のシーケンス制御用プログラマブルコン
トローラの構成を示すブロック図である。
トローラの構成を示すブロック図である。
【図４】 従来のシーケンス制御用プログラマブルコン
トローラの動作を説明するフローチャートである。
トローラの動作を説明するフローチャートである。
１ａ ＣＰＵ，１ｃ シーケンスプログラムメモリ、１
ｄ データメモリ、１ｇ インストラクションカウン
タ、１ｈ 起動信号、２ｂ 演算部、２ｉ 割り込み信
号、２ｊ シーケンスプログラム判断部、２ｋ 自動起
動信号。
ｄ データメモリ、１ｇ インストラクションカウン
タ、１ｈ 起動信号、２ｂ 演算部、２ｉ 割り込み信
号、２ｊ シーケンスプログラム判断部、２ｋ 自動起
動信号。
Claims (1)
- 【請求項１】 一連のシーケンス制御プログラムを処理
するＣＰＵと、このＣＰＵのプログラム処理の過程で出
力される起動信号に基づいてメモリをアクセスしてシー
ケンス制御命令を読み取り、その制御命令を自己で処理
するか前記ＣＰＵに命令実行権を移行するか判断する演
算部とを備え、この演算部に、前記ＣＰＵに命令実行権
が移行した時、ＣＰＵによる命令実行結果が次のシーケ
ンス制御命令の実行に必要とされるか否かを判断し、必
要と判断された時には命令処理動作を前記ＣＰＵの命令
実行結果が得られるまで待機させ、不要と判断された時
にはＣＰＵによる命令実行中に次のシーケンス制御命令
を読み取り処理する判断部を備えたことを特徴とするシ
ーケンス制御用プログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18300995A JPH0934516A (ja) | 1995-07-19 | 1995-07-19 | シーケンス制御用プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18300995A JPH0934516A (ja) | 1995-07-19 | 1995-07-19 | シーケンス制御用プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0934516A true JPH0934516A (ja) | 1997-02-07 |
Family
ID=16128149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18300995A Pending JPH0934516A (ja) | 1995-07-19 | 1995-07-19 | シーケンス制御用プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0934516A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107894743A (zh) * | 2017-11-11 | 2018-04-10 | 贵州开磷集团股份有限公司 | 一种矿用输送机的启停控制系统及控制方法 |
-
1995
- 1995-07-19 JP JP18300995A patent/JPH0934516A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107894743A (zh) * | 2017-11-11 | 2018-04-10 | 贵州开磷集团股份有限公司 | 一种矿用输送机的启停控制系统及控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0934516A (ja) | シーケンス制御用プログラマブルコントローラ | |
| JPH06103223A (ja) | データ処理装置 | |
| JP3190779B2 (ja) | プログラマブルコントローラ | |
| JP2002182901A (ja) | コプロセッサデータアクセス制御装置、その方法およびその命令フォーマット | |
| JPH08249019A (ja) | 演算装置およびその演算装置を使用したプログラマブルコントローラ | |
| JPS63276162A (ja) | マルチプロセッサシステムのプロセッサ起動方式 | |
| JPS6134188B2 (ja) | ||
| JPH07287660A (ja) | プログラマブルコントローラの割り込み処理方法 | |
| JPH08249022A (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JPS58205258A (ja) | デ−タ処理装置 | |
| JPS5939766B2 (ja) | マルチプレクサチャネル装置 | |
| JPH0553831A (ja) | 割込み機能付コンピユータ装置 | |
| JPH0594407A (ja) | バス制御方式 | |
| JPS6022383B2 (ja) | 入出力制御装置 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPH08115213A (ja) | ディジタル信号処理装置及びそのダイレクト・メモリ・アクセス制御方法 | |
| JPH03244029A (ja) | コンピュータシステム | |
| JPS6141016B2 (ja) | ||
| JPS62190544A (ja) | プログラマブル・コントロ−ラの上位リンクユニツト | |
| JPH04291441A (ja) | プログラム制御回路 | |
| JPH0740223B2 (ja) | シ−ケンサによるマイクロプログラム制御装置 | |
| JPH05143512A (ja) | 入出力処理装置 | |
| JPH0652482B2 (ja) | シーケンスコントローラ | |
| JPH09185591A (ja) | 半導体装置 |